JP2000124273A - Semiconductor integrated circuit and method for inspecting its electric characteristics - Google Patents

Semiconductor integrated circuit and method for inspecting its electric characteristics

Info

Publication number
JP2000124273A
JP2000124273A JP10290566A JP29056698A JP2000124273A JP 2000124273 A JP2000124273 A JP 2000124273A JP 10290566 A JP10290566 A JP 10290566A JP 29056698 A JP29056698 A JP 29056698A JP 2000124273 A JP2000124273 A JP 2000124273A
Authority
JP
Japan
Prior art keywords
output
semiconductor integrated
integrated circuit
output circuits
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10290566A
Other languages
Japanese (ja)
Inventor
Toshinori Maeda
俊則 前田
Hidenori Akiyama
英績 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10290566A priority Critical patent/JP2000124273A/en
Publication of JP2000124273A publication Critical patent/JP2000124273A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To assure a precision inspection for electric characteristics even with high contact resistance of an LSI tester resource, by separately controlling on/off of a plurality of output circuits when inspecting an electric characteristics from a current outputted from an electrode. SOLUTION: A semiconductor integrated circuit 35 is provided with an output part 20 which comprises four output circuits 21-24, a selection circuit 36, and an electrode 11. The four output circuits 21-24 are connected in parallel by their common data input 25 and common data output 30. At inspection for electric characteristics, the output circuits 21-24 are sequentially turned on one by one, and electric characteristics are inspected for each of the output circuits 21-24 which is turned on. Thus, even if a contact resistance of an LSI tester power-source which contacts to the electrode 11 of the semiconductor integrated circuit to be tested is high, a high precision in inspection for electric characteristics is assured, eliminating a misjudgment where a sound article is taken as defective one.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体集積回路及
びその電気的特性の検査方法に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a semiconductor integrated circuit and a method for inspecting electrical characteristics thereof.

【0002】[0002]

【従来の技術】半導体ウエハ上に形成された半導体集積
回路は、拡散工程終了後、ウエハ状態で電気的特性を検
査して、良品/不良品の判定を行なっている。この際、
半導体ウエハやプローブカードの反り、ウエハステージ
との平衡度、又はプローブカードの針先の変移等によ
り、半導体集積回路の電極面とプローブカードの針との
接触抵抗が変動する。特に、最近のプロセスの微細化に
伴いこの接触抵抗の変動が大きくなってきている。
2. Description of the Related Art After completion of a diffusion step, electrical characteristics of a semiconductor integrated circuit formed on a semiconductor wafer are inspected in a wafer state to determine a non-defective / defective product. On this occasion,
The contact resistance between the electrode surface of the semiconductor integrated circuit and the needle of the probe card fluctuates due to the warpage of the semiconductor wafer or the probe card, the degree of equilibrium with the wafer stage, or the displacement of the needle of the probe card. In particular, with the recent miniaturization of the process, the fluctuation of the contact resistance has been increasing.

【0003】電気的特性の検査のうち出力電流テスト
は、出力回路の電流能力を測定するものである。図2に
従来例での電圧印加電流測定による出力電流測定時の電
気的等価回路を示す。図2において、1はLSIテスタ資
源、2は被テスト半導体集積回路、3は前記LSIテスタ
資源1と半導体集積回路2とを接続する際に発生する接
触抵抗である。4は半導体集積回路2に備えられた出力
回路の等価回路であって、出力回路4は、電源5から電
圧を供給されるオン抵抗6及びスイッチ7で等価的に表
したトランジスタと、グランド8から電圧を供給される
オン抵抗9及びスイッチ10で等価的に表したトランジ
スタとで構成される。11は出力回路4の出力と外部と
を接続するための電極である。
[0003] Among the electrical characteristic tests, the output current test measures the current capability of an output circuit. FIG. 2 shows an electrical equivalent circuit at the time of output current measurement by voltage application current measurement in a conventional example. In FIG. 2, 1 is an LSI tester resource, 2 is a semiconductor integrated circuit to be tested, and 3 is a contact resistance generated when the LSI tester resource 1 and the semiconductor integrated circuit 2 are connected. Reference numeral 4 denotes an equivalent circuit of an output circuit provided in the semiconductor integrated circuit 2. The output circuit 4 includes a transistor equivalently represented by an on-resistance 6 and a switch 7 supplied with a voltage from a power supply 5, and a ground 8 A transistor is equivalently represented by an on-resistance 9 supplied with a voltage and a switch 10. Reference numeral 11 denotes an electrode for connecting the output of the output circuit 4 to the outside.

【0004】出力電流テストにおいて、Low側の出力電
流測定時、出力回路4では、スイッチ7がオフ、スイッ
チ10がオンされており、半導体集積回路2の電極11
にLSIテスタ資源1が電圧VOLを印加し、その際に流れる
電流を測定して、その電流値IOLが判定基準内に収まっ
ているか否かにより、良品/不良品の判定を行なう。同
様に、High側の出力電流測定時には、出力回路4では、
スイッチ7がオン、スイッチ10がオフされており、半
導体集積回路2の電極11にLSIテスタ資源1が電圧VOH
を印加し、その際に流れる電流値IOHが判定基準内に収
まっているか否かにより、良品/不良品の判定を行な
う。
In the output current test, when the output current on the low side is measured, in the output circuit 4, the switch 7 is turned off and the switch 10 is turned on, and the electrode 11 of the semiconductor integrated circuit 2 is turned on.
The LSI tester resource 1 applies the voltage VOL to the power supply, and the current flowing at that time is measured. Based on whether or not the current value IOL falls within the criterion, a good / defective product is determined. Similarly, when measuring the output current on the high side, the output circuit 4
The switch 7 is on, the switch 10 is off, and the LSI tester resource 1 is applied to the electrode 11 of the semiconductor integrated circuit 2 by the voltage VOH.
Is applied, and a good / defective product is determined based on whether or not the current value IOH flowing at that time falls within the determination standard.

【0005】図3にプローブカードの針を当てた状態を
示す。図3において、12は複数個の半導体集積回路
(チップ)2が碁盤目状に形成された半導体ウエハ、1
3は半導体ウエハ12を吸着保持するウエハステージで
ある。また、14はウエハステージ13の上部に配備さ
れたプローブカード、15はプローブカード14と半導
体集積回路2の電極11とを接触させるためのプローブ
針である。プローブカード14には、半導体集積回路2
の複数の電極11に対して各々前記プローブ針15が備
えられている。
FIG. 3 shows a state in which the needle of the probe card is applied. In FIG. 3, reference numeral 12 denotes a semiconductor wafer on which a plurality of semiconductor integrated circuits (chips) 2 are formed in a grid pattern;
Reference numeral 3 denotes a wafer stage that holds the semiconductor wafer 12 by suction. Reference numeral 14 denotes a probe card provided above the wafer stage 13, and reference numeral 15 denotes a probe needle for bringing the probe card 14 into contact with the electrode 11 of the semiconductor integrated circuit 2. The probe card 14 includes the semiconductor integrated circuit 2
The probe needle 15 is provided for each of the plurality of electrodes 11.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、前記従
来例では、半導体集積回路の電極とLSIテスタ資源とを
電気的に接続する際に、出力回路のオン抵抗に接触抵抗
3が直列に加わるため、この接触抵抗が増大した場合、
出力電流テストの測定精度が低下して、良品を不良品と
判定してしまうことが発生する。この誤判定を以下、詳
しく説明する。
However, in the above conventional example, when the electrodes of the semiconductor integrated circuit are electrically connected to the LSI tester resources, the contact resistance 3 is added in series to the on-resistance of the output circuit. If this contact resistance increases,
The measurement accuracy of the output current test is reduced, and a non-defective product is determined as a defective product. This erroneous determination will be described in detail below.

【0007】いま、LSIテスタ資源1における測定系の
抵抗は無視できるものとし、半導体集積回路2の電極1
1とプローブ針15との接触抵抗3が、0.1[Ω]から
10[Ω]まで変動するものとする。この接触抵抗3は、
図3に示す半導体ウエハ12やプローブカード14の反
り、ウエハステージ13との平衡度、又はプローブ針1
5の針先の変移等により変動する。また、電圧VOL=0.4
[V]における出力電流IOL=50[mA]のような特性を持つ出
力回路を備えた半導体集積回路では、そのLow側の出力
電流測定において、半導体集積回路の出力回路のLow側
の判定基準を、電圧VOL=0.4[V]、電流IOL=25[mA]とす
る。即ち、出力回路4の保護抵抗等の付加回路の抵抗分
が無視できるとすると、出力回路4のLow側のトランジ
スタのオン抵抗9は8[Ω]となる。
Now, it is assumed that the resistance of the measuring system in the LSI tester resource 1 is negligible and the electrode 1 of the semiconductor integrated circuit 2 is
It is assumed that the contact resistance 3 between 1 and the probe needle 15 varies from 0.1 [Ω] to 10 [Ω]. This contact resistance 3 is
The warp of the semiconductor wafer 12 or the probe card 14 shown in FIG.
It fluctuates due to the change of the needle point of No. 5. Also, voltage VOL = 0.4
In a semiconductor integrated circuit provided with an output circuit having characteristics such as an output current IOL = 50 [mA] at [V], a low-side determination criterion of the output circuit of the semiconductor integrated circuit is used in measuring the low-side output current. , Voltage VOL = 0.4 [V] and current IOL = 25 [mA]. That is, assuming that the resistance of the additional circuit such as the protection resistor of the output circuit 4 can be neglected, the ON resistance 9 of the low-side transistor of the output circuit 4 is 8 [Ω].

【0008】接触抵抗3が0.1[Ω]から10[Ω]まで
変動する際の出力電流IOLの変化を図4に示した。出力
回路のオン抵抗9が8[Ω]の場合には、接触抵抗3が8
[Ω]以上において、判定基準電流であるIOL=25[mA]を下
回る。この際には、良品を不良品と誤って判定すること
になる。
FIG. 4 shows a change in the output current IOL when the contact resistance 3 changes from 0.1 [Ω] to 10 [Ω]. When the on-resistance 9 of the output circuit is 8 [Ω], the contact resistance 3 is 8 [Ω].
Above [Ω], the value is lower than IOL = 25 [mA], which is the judgment reference current. In this case, a good product is erroneously determined as a defective product.

【0009】前記のような誤判定は、電流駆動能力の大
きな出力回路、即ち、オン抵抗の小さな出力回路で顕著
に発生する。また、LSIテスタ資源の接触抵抗3の増大
は、電極と内部回路、又は内部回路とLSIテスタ資源と
の電気的接続を確認するコンタクトテストにも影響を与
える。
The above-described erroneous determination is remarkably generated in an output circuit having a large current driving capability, that is, an output circuit having a small on-resistance. The increase in the contact resistance 3 of the LSI tester resources also affects a contact test for confirming the electrical connection between the electrodes and the internal circuit or between the internal circuit and the LSI tester resources.

【0010】このように、接触抵抗3が大きく変動する
と、電気的特性の検査精度が低下し、良品を不良品と誤
判定してしまうことが発生していた。
As described above, when the contact resistance 3 largely fluctuates, the inspection accuracy of the electrical characteristics is reduced, and a good product is erroneously determined as a defective product.

【0011】本発明の目的は、半導体集積回路におい
て、半導体集積回路の電気的特性の検査時に、被テスト
集積回路の電極に接触するLSIテスタ資源の接触抵抗が
高くても、電気的特性の検査精度を高く確保して、良品
/不良品の判定を正確に行うことにある。
[0011] It is an object of the present invention to inspect an electrical characteristic of a semiconductor integrated circuit even when the contact resistance of an LSI tester resource in contact with an electrode of the integrated circuit under test is high. It is an object of the present invention to ensure high accuracy and accurately determine a good / defective product.

【0012】[0012]

【課題を解決するための手段】前記の課題を解決するた
め、本発明では、電気的特性の検査時には、通常動作時
に比して、LSIテスタ資源の接触抵抗に対する出力回路
のオン抵抗を、相対的に、高くする構成を採用する。
In order to solve the above problems, according to the present invention, the on-resistance of the output circuit relative to the contact resistance of the LSI tester resource is compared with that at the time of normal operation during the inspection of electrical characteristics. In this case, a configuration in which the height is increased is adopted.

【0013】即ち、請求項1記載の発明の半導体集積回
路は、電極に電流を出力する出力回路を複数備え、これ
等複数の出力回路は、入力同士及び出力同士が共通に接
続されていて、前記電極から出力される電流値により電
気的特性を検査する際、前記複数の出力回路のオン、オ
フを個別に制御する選択手段を備えたことを特徴とす
る。
That is, the semiconductor integrated circuit according to the first aspect of the present invention includes a plurality of output circuits for outputting current to the electrodes, and the plurality of output circuits have inputs and outputs connected in common. When inspecting an electrical characteristic based on a current value output from the electrode, a selection unit that individually controls on / off of the plurality of output circuits is provided.

【0014】また、請求項2記載の発明は、前記請求項
1記載の半導体集積回路において、前記複数の出力回路
は、通常動作時には相互間で同一状態にオン、オフ制御
されることを特徴とする。
According to a second aspect of the present invention, in the semiconductor integrated circuit according to the first aspect, the plurality of output circuits are controlled to be on and off in the same state during normal operation. I do.

【0015】更に、請求項3記載の発明は、前記請求項
1又は2記載の半導体集積回路において、前記選択手段
には、電気的特性を検査する際、前記複数の出力回路を
1個づつ順次個別にオン制御するよう指定するレジスタ
を内蔵することを特徴としている。
Further, according to a third aspect of the present invention, in the semiconductor integrated circuit according to the first or second aspect, when the electrical characteristics are inspected, the selecting means sequentially connects the plurality of output circuits one by one. It is characterized in that it has a built-in register that specifies to turn on individually.

【0016】加えて、請求項4記載の発明は、前記請求
項1又は2記載の半導体集積回路において、電気的特性
を検査する際、前記複数の出力回路のオン、オフを個別
に制御する情報が半導体集積回路の外部から前記選択手
段に入力されることを特徴とする。
According to a fourth aspect of the present invention, in the semiconductor integrated circuit according to the first or second aspect, information for individually controlling on / off of the plurality of output circuits when inspecting electrical characteristics. Is input to the selection means from outside the semiconductor integrated circuit.

【0017】また、請求項5記載の発明は、前記請求項
1又は2記載の半導体集積回路において、前記複数の出
力回路は、相互に、同一特性のトランジスタから構成さ
れることを特徴とする。
According to a fifth aspect of the present invention, in the semiconductor integrated circuit according to the first or second aspect, the plurality of output circuits are formed of transistors having the same characteristics.

【0018】更に、請求項6記載の発明の半導体集積回
路の電気的特性検査方法は、電極に電流を出力する出力
回路を複数備え、これ等複数の出力回路は、入力同士及
び出力同士が共通に接続された半導体集積回路の電気的
特性検査方法であって、前記電極から出力される電流値
により電気的特性を検査する際、前記複数の出力回路を
1個づつ順次個別にオン制御して、オン動作した出力回
路別に電気的特性を検査することを特徴とする。
Further, according to a sixth aspect of the present invention, there is provided a method for inspecting electrical characteristics of a semiconductor integrated circuit, comprising a plurality of output circuits for outputting a current to an electrode, wherein the plurality of output circuits have a common input and a common output. A method for inspecting electrical characteristics of a semiconductor integrated circuit connected to the device, wherein when inspecting electrical characteristics by a current value output from the electrodes, the plurality of output circuits are sequentially turned on individually one by one. The electrical characteristic is inspected for each output circuit that has been turned on.

【0019】加えて、請求項7記載の発明は、前記請求
項6記載の半導体集積回路の電気的特性検査方法におい
て、電気的特性を検査する際、前記電極にはプローブ装
置のプローブ針が接触することを特徴とする。
According to a seventh aspect of the present invention, in the method for inspecting electrical characteristics of a semiconductor integrated circuit according to the sixth aspect, when inspecting electrical characteristics, a probe needle of a probe device contacts the electrode. It is characterized by doing.

【0020】以上の構成により、本発明では、電気的特
性の検査時には、並列接続された複数(例えばN個)の
出力回路が1個づつ順次オン動作して、オン動作した出
力回路別に電気的特性が検査される。これにより、動作
した出力回路のオン抵抗は、例えば全ての出力回路が相
互に同一特性のトランジスタで構成される場合には、こ
れ等出力回路が全て動作した通常動作時に比して、N倍
になる。従って、被テスト半導体集積回路の電極に接触
するLSIテスタ資源の接触抵抗が高くても、この接触抵
抗は、前記出力回路のN倍のオン抵抗に対しては相対的
に小さい。よって、接触抵抗の影響を軽減ないし無視で
きて、電気的特性の検査精度を高く確保でき、良品を不
良品と誤って判定することがない。
With the above configuration, according to the present invention, at the time of inspection of the electrical characteristics, a plurality of (for example, N) output circuits connected in parallel sequentially turn on one by one, and the electric circuit is turned on for each of the output circuits that have turned on. The properties are checked. As a result, the on-resistance of the operated output circuit becomes N times as large as that in the normal operation in which all of these output circuits are operated, for example, when all the output circuits are formed of transistors having the same characteristics. Become. Therefore, even if the contact resistance of the LSI tester resource that contacts the electrode of the semiconductor integrated circuit under test is high, this contact resistance is relatively small with respect to the N-times ON resistance of the output circuit. Therefore, the influence of the contact resistance can be reduced or ignored, the inspection accuracy of the electrical characteristics can be secured high, and a good product is not erroneously determined as a defective product.

【0021】[0021]

【発明の実施の形態】以下、本発明の半導体集積回路及
びその電気的特性検査方法の一実施の形態を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of a semiconductor integrated circuit of the present invention and a method for inspecting electrical characteristics thereof will be described.

【0022】図1は本実施の形態の半導体集積回路を示
す。同図において、35は半導体集積回路であって出力
部20を持つ。この出力部20は、4個の出力回路21
〜24と、選択回路36と、電極11とを有する。前記
4個の出力回路21〜24は、その共通なデータ入力2
5及び共通なデータ出力30により並列に接続されてい
る。出力回路21は、制御入力26と共通のデータ入力
25とを入力とするNAND回路31と、制御入力26を入
力とするインバータ32と、このインバータ32の出力
と共通のデータ入力25とを入力とするNOR回路33
と、前記NAND回路31及びNOR回路33の出力を入力と
すると共に共通のデータ出力30を出力とするCMOSトラ
ンジスタ34とにより構成される。出力回路22、2
3、24は、各々、制御入力27、28、29と共通の
データ入力25とを入力とし、共通のデータ出力30を
出力とするものであって、前記出力回路21と同一の内
部構成を持つ。前記4個の出力回路21〜24は、相互
間で、同一特性のトランジスタで構成されていて、その
出力回路間でオン抵抗は同一値である。
FIG. 1 shows a semiconductor integrated circuit according to the present embodiment. In the figure, reference numeral 35 denotes a semiconductor integrated circuit having an output unit 20. The output unit 20 includes four output circuits 21
24, the selection circuit 36, and the electrode 11. The four output circuits 21 to 24 have their common data input 2
5 and a common data output 30 connected in parallel. The output circuit 21 has a NAND circuit 31 having a control input 26 and a common data input 25 as inputs, an inverter 32 having a control input 26 as an input, and an input having a common data input 25 as an output of the inverter 32. NOR circuit 33
And a CMOS transistor 34 which receives the outputs of the NAND circuit 31 and the NOR circuit 33 as inputs and outputs a common data output 30. Output circuit 22, 2
Numerals 3 and 24 each have control inputs 27, 28 and 29 and a common data input 25 as inputs and a common data output 30 as outputs, and have the same internal configuration as the output circuit 21. . The four output circuits 21 to 24 are formed of transistors having the same characteristics among each other, and have the same on-resistance between the output circuits.

【0023】前記共通のデータ出力30は電極11に接
続され、この電極11には、半導体集積回路35の電気
的特性の検査時に、LSIテスタ資源1が接続される。こ
の際の接触抵抗を符号”3”で示す。
The common data output 30 is connected to the electrode 11, to which the LSI tester resource 1 is connected when the electrical characteristics of the semiconductor integrated circuit 35 are inspected. The contact resistance at this time is indicated by reference numeral “3”.

【0024】また、前記選択回路(選択手段)36は、
前記各出力回路21〜24への制御入力26〜29に制
御信号を出力する。これ等の制御信号は、半導体集積回
路35の電気的特性の検査時に、各出力回路21〜24
を個別にオン、オフ制御するための信号である。
The selection circuit (selection means) 36
Control signals are output to control inputs 26 to 29 to the output circuits 21 to 24, respectively. These control signals are output to the output circuits 21 to 24 when the electrical characteristics of the semiconductor integrated circuit 35 are inspected.
Is a signal for individually controlling on and off.

【0025】前記のように出力回路21〜24を4個並
列に接続し、それ等出力回路21〜24のCMOSトランジ
スタ34を個別にオン、オフの制御できるような構成で
ある場合、出力回路21〜24のLow側の各々のトラン
ジスタのオン抵抗は、出力部20のLow側の判定基準を
例えば電圧VOL=0.4[V]、電流IOL=25[mA]としたとき、3
2[Ω]となる。この場合には、接触抵抗3に比べオン抵
抗が大きいので、接触抵抗3の影響が小さくなり、図5
に示すように、接触抵抗3が0.1[Ω]から10[Ω]ま
で変動しても、電流IOLが各出力回路21〜24の判定
基準(IOL=6.25[mA])を下回ることはなく、更に、この
範囲を越えて接触抵抗3が増加しても、良品を不良品と
判定することがない。
As described above, when the four output circuits 21 to 24 are connected in parallel and the CMOS transistors 34 of the output circuits 21 to 24 can be individually turned on and off, the output circuit 21 The on-resistance of each of the low-side transistors 24 to 24 is 3 when the low-side determination criterion of the output unit 20 is, for example, voltage VOL = 0.4 [V] and current IOL = 25 [mA].
2 [Ω]. In this case, since the on-resistance is larger than the contact resistance 3, the influence of the contact resistance 3 is reduced.
As shown in the above, even if the contact resistance 3 varies from 0.1 [Ω] to 10 [Ω], the current IOL does not fall below the criterion (IOL = 6.25 [mA]) of each of the output circuits 21 to 24. In addition, even if the contact resistance 3 increases beyond this range, a non-defective product is not determined as a defective product.

【0026】図1の出力部20を電気的等価回路で表わ
したものが図6の符号”40”である。出力回路21、
22、23、24は、各々、図6の41、42、43、
44に対応する。また、51〜58は、各トランジスタ
のオン抵抗、61〜68は各トランジスタのオン/オフ
を表わすスイッチである。
The output unit 20 shown in FIG. 1 is represented by an electrical equivalent circuit, which is denoted by reference numeral "40" in FIG. Output circuit 21,
22, 23, and 24 are respectively 41, 42, 43, and
44 corresponding. Reference numerals 51 to 58 denote on-resistances of the respective transistors, and reference numerals 61 to 68 denote switches indicating on / off of the respective transistors.

【0027】図1の半導体集積回路35の電気的特性の
検査、特に出力電流の測定は図7のような手順で行な
う。この手順は、前記選択回路36に内蔵するレジスタ
(図示せず)に予め記憶されている。但し、制御入力2
6、27、28、29の制御信号は、レジスタに必ず内
蔵する必要はなく、半導体集積回路35の外部端子にこ
れ等制御信号を外部から入力して、選択回路36に与え
る構成にしてもよい。
The inspection of the electrical characteristics of the semiconductor integrated circuit 35 shown in FIG. 1, particularly the measurement of the output current, is performed according to the procedure shown in FIG. This procedure is stored in a register (not shown) built in the selection circuit 36 in advance. However, control input 2
The control signals 6, 27, 28, and 29 need not necessarily be incorporated in the register, and the control signals may be externally input to the external terminals of the semiconductor integrated circuit 35 and provided to the selection circuit 36. .

【0028】先ず、図7のステップ100に示すように、L
ow側の出力電流の測定時には、共通のデータ入力25に
はLowが印加され、制御入力26、27、28、29に
も各々Lowが印加されている。これは、図6のスイッチ
61〜68が全てオフとなっている状態となる。
First, as shown in step 100 of FIG.
When the output current on the ow side is measured, Low is applied to the common data input 25, and Low is applied to the control inputs 26, 27, 28, and 29, respectively. This is a state where all the switches 61 to 68 in FIG. 6 are turned off.

【0029】そして、図7のステップ101に示すよう
に、出力回路21の出力電流の測定を行なう。出力回路
21の選択は、制御入力26により行なわれる。制御入
力26をHighとし、制御入力27、28、29を各々Lo
wとすると、出力回路21のLow側のトランジスタがオン
となり、LSIテスタ資源1は出力回路21のLow側の出力
電流の測定を行なうこととなる。これは図6のスイッチ
61のみがオンされている状態にあたる。
Then, as shown in step 101 of FIG. 7, the output current of the output circuit 21 is measured. The selection of the output circuit 21 is performed by the control input 26. The control input 26 is set to High, and the control inputs 27, 28 and 29 are set to Lo
When w is set, the low-side transistor of the output circuit 21 is turned on, and the LSI tester resource 1 measures the low-side output current of the output circuit 21. This corresponds to a state where only the switch 61 in FIG. 6 is turned on.

【0030】続くシーケンスでは、ステップ102で示す
ように、出力回路21と同様に出力回路22のLow側の
出力電流の測定を行なう。制御入力26、28、29を
Low、制御入力27をHighとすると、LSIテスタ資源1は
出力回路22のLow側の出力電流の測定を行なうことと
なる。これは、図6のスイッチ62のみがオンされてい
る状態と回路的には等価である。
In the subsequent sequence, as shown in step 102, the output current on the low side of the output circuit 22 is measured similarly to the output circuit 21. Control inputs 26, 28, 29
If the control input 27 is set to Low and the control input 27 is set to High, the LSI tester resource 1 measures the low-side output current of the output circuit 22. This is equivalent in circuit to the state where only the switch 62 in FIG. 6 is turned on.

【0031】続くシーケンスでは、ステップ103で示す
ように、制御入力26、27、29をLow、制御入力2
8をHighとすると、LSIテスタ資源1は出力回路23のL
ow側の出力電流の測定を行なうこととなる。これは、図
6のスイッチ63のみがオンされている状態と回路的に
は等価である。
In the subsequent sequence, as shown in step 103, the control inputs 26, 27 and 29 are set to low,
When 8 is set to High, the LSI tester resources 1
The output current on the ow side will be measured. This is equivalent in circuit to the state where only the switch 63 in FIG. 6 is turned on.

【0032】最後に、図8のステップ104で示すよう
に、制御入力26、27、28をLow、制御入力29をH
ighとすると、LSIテスタ資源は出力回路24のLow側の
出力電流の測定を行なうこととなる。これは、図6のス
イッチ64のみがオンされている状態と回路的には等価
である。
Finally, as shown in step 104 of FIG. 8, the control inputs 26, 27, and 28 are set to Low, and the control input 29 is set to H.
If igh is set, the LSI tester resource measures the low-side output current of the output circuit 24. This is equivalent in circuit to the state where only the switch 64 in FIG. 6 is turned on.

【0033】このように、並列接続された同一特性のト
ランジスタからなる出力回路数をN個とすると、出力回
路数に応じてN回の出力電流測定を行なう。また、実動
作時のLow出力時には、共通のデータ入力25がLowとな
り、制御入力26〜29の4端子が同時にHighとなる。
これは、図6のスイッチ61から64が全てオンされて
いる状態となる。
Assuming that the number of output circuits composed of transistors connected in parallel and having the same characteristics is N, output current measurement is performed N times in accordance with the number of output circuits. In addition, at the time of low output during actual operation, the common data input 25 becomes low, and the four terminals of the control inputs 26 to 29 simultaneously become high.
This is a state where all the switches 61 to 64 in FIG. 6 are turned on.

【0034】例えば、出力回路を並列に接続することに
より、電流IOL=4、8、12又は24[mA]のように、出
力電流を可変にできる出力回路を実現し、これ等出力回
路の並列接続を制御して切替えている場合には、各々の
出力回路の出力電流を測定し、この測定を各々の出力電
流能力の測定に代えれば、検査時間を増加させることな
く測定することが可能である。
For example, by connecting the output circuits in parallel, an output circuit capable of varying the output current such as a current IOL = 4, 8, 12, or 24 [mA] is realized. When the connection is controlled and switched, the output current of each output circuit is measured, and if this measurement is replaced with the measurement of each output current capability, the measurement can be performed without increasing the inspection time. is there.

【0035】以上、電気的特性としてLow側の出力電流
の測定について述べたが、High側の出力電流の測定につ
いては、ステップ100でデータ入力25をHighとすれ
ば、既述のステップで測定可能である。また、出力電流
の測定方法として電圧印加電流測定について述べたが、
電流印加電圧測定であっても同様である。更に、並列接
続する出力回路は同一特性(同一オン抵抗)のトランジ
スタで構成したが、異なる特性の出力回路21〜24の
組合せであってもよい。加えて、出力電流の測定はウエ
ハ状態であってもパッケージ状態で行ってもよいのは勿
論である。
The measurement of the output current on the low side has been described as an electrical characteristic. However, the measurement of the output current on the high side can be performed in the above-described steps by setting the data input 25 to high in step 100. It is. Also, the voltage applied current measurement was described as a method of measuring the output current,
The same applies to current applied voltage measurement. Further, the output circuits connected in parallel are constituted by transistors having the same characteristic (same ON resistance), but may be a combination of output circuits 21 to 24 having different characteristics. In addition, the measurement of the output current may be performed in a wafer state or a package state.

【0036】[0036]

【発明の効果】以上説明したように、本発明の半導体集
積回路及びその電気的特性検査方法によれば、通常動作
時に同一状態に動作させる複数の出力回路を設け、これ
等出力回路を並列に接続して、被検査半導体集積回路の
電気的特性の検査時に、前記複数の出力回路のうち1個
の出力回路のみをオン制御する操作を各出力回路別に個
別に繰り返すようにしたので、各出力回路のオン抵抗を
通常動作時に比して大きくして、被検査半導体集積回路
とLSIテスタ資源との接触抵抗を相対的に軽減ないし
無視することができ、電気的特性の検査精度の向上を図
ることができ、良品/不良品の判定を正確に行うことが
できる等の効果を奏する。
As described above, according to the semiconductor integrated circuit and the method for inspecting electrical characteristics of the semiconductor integrated circuit according to the present invention, a plurality of output circuits that operate in the same state during normal operation are provided, and these output circuits are connected in parallel. When the electrical characteristics of the semiconductor integrated circuit to be inspected are inspected, the operation of ON-controlling only one of the plurality of output circuits is individually repeated for each output circuit. By increasing the on-resistance of the circuit compared to the normal operation, the contact resistance between the semiconductor integrated circuit to be inspected and the resources of the LSI tester can be relatively reduced or ignored, thereby improving the inspection accuracy of the electrical characteristics. This makes it possible to accurately determine a good / defective product.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の半導体集積回路の構成を
示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a semiconductor integrated circuit according to an embodiment of the present invention.

【図2】従来における出力電流測定時の等価回路を示す
図である。
FIG. 2 is a diagram showing an equivalent circuit at the time of measuring output current in the related art.

【図3】プローブ針をチップに当てた状態を示す図であ
る。
FIG. 3 is a diagram showing a state in which a probe needle is applied to a tip.

【図4】従来における出力電流検査時の判定状況を示す
図である。
FIG. 4 is a diagram showing a state of judgment at the time of a conventional output current test.

【図5】本発明の実施の形態での出力電流検査時の判定
状況を示す図である。
FIG. 5 is a diagram showing a determination situation at the time of an output current test according to the embodiment of the present invention.

【図6】本発明の実施の形態での出力電流測定時の等価
回路を示す図である。
FIG. 6 is a diagram showing an equivalent circuit at the time of output current measurement in the embodiment of the present invention.

【図7】本発明の実施の形態の出力電流の測定方法を示
す図である。
FIG. 7 is a diagram showing a method for measuring an output current according to the embodiment of the present invention.

【符号の説明】 1 LSIテスタ 3 接触抵抗 11 電極 12 半導体ウエハ 14 プローブカード 15 プローブ針 20、40 出力部 21〜24、41〜44 出力回路 25 共通なデータ入力 26〜29 制御入力 30 共通なデータ出力 31 NAND回路 32 インバータ 33 NOR回路 34 CMOSトランジスタ 35 半導体集積回路 36 選択回路(選択手段) 51〜58 トランジスタのオン抵抗 61〜68 スイッチ 100 Low出力設定ステップ 101〜104 出力回路のLow側出力電流
の測定ステップ
[Description of Signs] 1 LSI tester 3 Contact resistance 11 Electrode 12 Semiconductor wafer 14 Probe card 15 Probe needle 20, 40 Output unit 21 to 24, 41 to 44 Output circuit 25 Common data input 26 to 29 Control input 30 Common data Output 31 NAND circuit 32 Inverter 33 NOR circuit 34 CMOS transistor 35 Semiconductor integrated circuit 36 Selection circuit (selection means) 51-58 Transistor on-resistance 61-68 Switch 100 Low output setting step 101-104 Low-side output current of output circuit Measurement steps

フロントページの続き Fターム(参考) 2G032 AB01 AC03 AD01 AE07 AE08 AF02 AG01 AK11 AK15 AL03 4M106 AA01 AA02 AA08 AC07 AC08 BA01 BA14 CA70 DD30 5F038 AV06 BE05 CD08 DF14 DT02 DT05 DT10 DT18 EZ20 Continued on front page F term (reference) 2G032 AB01 AC03 AD01 AE07 AE08 AF02 AG01 AK11 AK15 AL03 4M106 AA01 AA02 AA08 AC07 AC08 BA01 BA14 CA70 DD30 5F038 AV06 BE05 CD08 DF14 DT02 DT05 DT10 DT18 EZ20

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 電極に電流を出力する出力回路を複数備
え、これ等複数の出力回路は、入力同士及び出力同士が
共通に接続されていて、 前記電極から出力される電流値により電気的特性を検査
する際、前記複数の出力回路のオン、オフを個別に制御
する選択手段を備えたことを特徴とする半導体集積回
路。
An output circuit for outputting a current to an electrode is provided. The plurality of output circuits are configured such that inputs and outputs are connected in common, and an electrical characteristic is determined by a current value output from the electrode. A semiconductor integrated circuit, comprising: selecting means for individually controlling on / off of the plurality of output circuits when inspecting the semiconductor integrated circuit.
【請求項2】 前記複数の出力回路は、通常動作時には
相互間で同一状態にオン、オフ制御されることを特徴と
する請求項1記載の半導体集積回路。
2. The semiconductor integrated circuit according to claim 1, wherein the plurality of output circuits are turned on and off in the same state during normal operation.
【請求項3】 前記選択手段には、電気的特性を検査す
る際、前記複数の出力回路を1個づつ順次個別にオン制
御するよう指定するレジスタを内蔵することを特徴とす
る請求項1又は2記載の半導体集積回路。
3. The circuit according to claim 1, wherein the selection means includes a register for designating the plurality of output circuits to be individually turned on one by one when the electrical characteristics are inspected. 3. The semiconductor integrated circuit according to item 2.
【請求項4】 電気的特性を検査する際、前記複数の出
力回路のオン、オフを個別に制御する情報が半導体集積
回路の外部から前記選択手段に入力されることを特徴と
する請求項1又は2記載の半導体集積回路。
4. The semiconductor device according to claim 1, wherein when the electrical characteristics are inspected, information for individually controlling on / off of the plurality of output circuits is input to the selection unit from outside the semiconductor integrated circuit. Or the semiconductor integrated circuit according to 2.
【請求項5】 前記複数の出力回路は、相互に、同一特
性のトランジスタから構成されることを特徴とする請求
項1又は2記載の半導体集積回路。
5. The semiconductor integrated circuit according to claim 1, wherein said plurality of output circuits are composed of transistors having the same characteristics.
【請求項6】 電極に電流を出力する出力回路を複数備
え、これ等複数の出力回路は、入力同士及び出力同士が
共通に接続された半導体集積回路の電気的特性検査方法
であって、 前記電極から出力される電流値により電気的特性を検査
する際、前記複数の出力回路を1個づつ順次個別にオン
制御して、オン動作した出力回路別に電気的特性を検査
することを特徴とする半導体集積回路の電気的特性検査
方法。
6. A method for inspecting electrical characteristics of a semiconductor integrated circuit, wherein a plurality of output circuits for outputting a current to an electrode are provided, wherein the plurality of output circuits are configured such that inputs and outputs are commonly connected. When inspecting the electrical characteristics based on the current value output from the electrode, the plurality of output circuits are sequentially turned on individually one by one, and the electrical characteristics are inspected for each output circuit that has been turned on. A method for inspecting electrical characteristics of a semiconductor integrated circuit.
【請求項7】 電気的特性を検査する際、前記電極には
プローブ装置のプローブ針が接触することを特徴とする
請求項6記載の半導体集積回路の電気的特性検査方法。
7. The method according to claim 6, wherein a probe needle of a probe device comes into contact with the electrode when inspecting the electrical characteristics.
JP10290566A 1998-10-13 1998-10-13 Semiconductor integrated circuit and method for inspecting its electric characteristics Pending JP2000124273A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10290566A JP2000124273A (en) 1998-10-13 1998-10-13 Semiconductor integrated circuit and method for inspecting its electric characteristics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10290566A JP2000124273A (en) 1998-10-13 1998-10-13 Semiconductor integrated circuit and method for inspecting its electric characteristics

Publications (1)

Publication Number Publication Date
JP2000124273A true JP2000124273A (en) 2000-04-28

Family

ID=17757690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10290566A Pending JP2000124273A (en) 1998-10-13 1998-10-13 Semiconductor integrated circuit and method for inspecting its electric characteristics

Country Status (1)

Country Link
JP (1) JP2000124273A (en)

Similar Documents

Publication Publication Date Title
US6784685B2 (en) Testing vias and contacts in an integrated circuit
US8237462B2 (en) Method for wafer-level testing of integrated circuits
US5280237A (en) Method for testing semiconductor integrated circuits soldered to boards and use of a transistor tester for this method
US7479793B2 (en) Apparatus for testing semiconductor test system and method thereof
KR19990071880A (en) Integrated Circuit Inspection Method
JP2002176140A (en) Semiconductor integrated-circuit wafer
EP0439922B1 (en) Integrated circuit transfer test device system utilizing lateral transistors
US7221170B2 (en) Semiconductor test circuit
US6563335B2 (en) Semiconductor device and test method therefor
EP0317578A4 (en) Tri-state circuit tester.
JP2000068335A (en) Film carrier tape and test thereof
KR100576492B1 (en) Apparatus for measuring internal DC bias of semiconductor device in PKG level
WO2008001651A1 (en) Board inspecting method and board inspecting device
JP2000124273A (en) Semiconductor integrated circuit and method for inspecting its electric characteristics
KR100279198B1 (en) Plate with two integrated circuits
JP4690731B2 (en) Semiconductor device, test apparatus and test method thereof.
JP4061533B2 (en) IC tester
JPH07245330A (en) Integrated circuit evaluating device
JPH0613441A (en) Inspection and measurement of semiconductor integrated circuit device
US7940059B2 (en) Method for testing H-bridge
JP2000147071A (en) Characteristics inspection device for analogue circuit
US20020011866A1 (en) Apparatus for testing a semiconductor and process for the same
TW202204922A (en) Testing system and method for in chip decoupling capacitor circuits
JP2002299460A (en) Semiconductor integrated circuit
KR100916763B1 (en) semiconductor device test system