JP2000115992A - スイッチング素子の不良検出装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明はバッテリーフォークリフトの制御回
路等に使用されるスイッチング素子の不良検出装置に関
し、特にＣＰＵ基板等の制御回路を大型化することな
く、また装置をコストダウンするスイッチング素子の不
良検出装置を提供するものである。 【解決手段】 本発明は、例えばステアリング制御のた
めのＰＳモータ１６を駆動するモータ駆動回路１３を使
用し、当該ＰＳモータ１６をトランジスタＱ５〜Ｑ８を
駆動制御することによって駆動する。そして、モータ駆
動回路１３へのバッテリー電源１１の供給のオン／オフ
を行うＭＰＳ１２の溶着、及び上述のトランジスタＱ
５、Ｑ７のショート検出を単一の電圧入力Ｉ／Ｆ１７と
駆動制御回路１５を用いて行い、例えばＭＰＳ１２をオ
フしてトランジスタＱ５、Ｑ７をオンする時配線位置Ｐ
３にバッテリー電圧ＶB が出力されるとＭＰＳ１２の不
良であると判断し、例えばＭＰＳ１２をオンしてトラン
ジスタＱ５、Ｑ７をオフする時配線位置Ｐ３にバッテリ
ー電圧ＶB が出力されるとトランジスタＱ５、又はＱ７
の不良であると判断する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はバッテリーフォーク
リフトの制御回路、等に使用されるスイッチング素子の
不良検出装置に関する。

【０００２】

【従来の技術】今日、バッテリーフォークリフト等の産
業用車両は機械的機構を電気制御に置き換え、また機械
的に複雑な制御を電気制御に置き換えている。例えば、
バッテリーフォークリフトのステアリング制御をトラン
ジスタ等のパワー素子を用いて行い、より高性能な車両
駆動を可能としている。

【０００３】図４は、例えばバッテリーフォークリフト
におけるパワーステアリング制御の制御回路を示す。同
図において、１はバッテリー電源であり、ＶB の電圧を
パワーステアリング用コンタクタ（以下、ＭＰＳで示
す）２を介してモータ駆動回路３に供給する。モータ駆
動回路３はパワーステアリング用のモータ（以下、ＰＳ
モータで示す）４と、ＰＳモータ４を駆動するためのト
ランジスタＱ１〜Ｑ４で構成され、トランジスタＱ１〜
Ｑ４のゲートに駆動制御回路５からゲート信号を所定の
タイミングで供給することによってＰＳモータ４を駆動
する。

【０００４】上述のような従来の回路において、ＭＰＳ
２やトランジスタＱ１〜Ｑ４のスイッチング素子に異常
が発生することがある。例えば、ＭＰＳ２がアークによ
って溶着する場合や、トランジスタＱ１〜Ｑ４が破損し
てショートする場合などである。かかる場合、ステアリ
ング制御が不可能となるため、上述のような不良を検出
する回路がＣＰＵ基板６に設けられている。

【０００５】すなわち、ＣＰＵ基板６には２つの電圧入
力インターフェイス（以下、電圧入力Ｉ／Ｆで示す）
７、８が設けられ、電圧入力Ｉ／Ｆ７は配線位置Ｐ１の
電圧値を検出し、電圧入力Ｉ／Ｆ８は配線位置Ｐ２の電
圧値を検出する。そして、例えばＭＰＳ２の溶着を検出
する場合には、ＭＰＳ２にオフ指令信号を送り、電圧入
力Ｉ／Ｆ７がこの時の配線位置Ｐ１の電圧値を検出す
る。駆動制御回路５は電圧入力Ｉ／Ｆ７から供給される
出力を確認してＭＰＳ２の溶着を判断する。すなわち、
ＭＰＳ２にオフ指令信号を送ったにも関わらず電圧入力
Ｉ／Ｆ７でバッテリー電圧ＶB を検出する場合にはＭＰ
Ｓ２が溶着によって短絡したものと判断する。

【０００６】一方、トランジスタＱ１、Ｑ３の不良を検
出する場合には、ＭＰＳ２にオン指令信号を送ると共
に、駆動制御回路５からトランジスタＱ１、Ｑ３のゲー
トに対してオフ信号を送り、トランジスタＱ１及びＱ３
をオフする。そして、駆動制御回路５はこの時、電圧入
力Ｉ／Ｆ８から供給される出力を確認してトランジスタ
Ｑ１、又はＱ３のショートを判断する。すなわち、トラ
ンジスタＱ１及びＱ３のゲートにオフ信号を送ったにも
関わらず電圧入力Ｉ／Ｆ８にバッテリー電圧ＶBが供給
される場合、トランジスタＱ１又はＱ３の何れか、又は
両方がショートしたものと判断する。

【０００７】尚、トランジスタＱ２に関する不良は、抵
抗Ｒ１の両端の電圧を測定することによって判断し、ト
ランジスタＱ４に関する不良は、抵抗Ｒ２の両端の電圧
を測定することによって判断する。

【０００８】

【発明が解決しようとする課題】上記従来のスイッチン
グ素子の不良検出装置では、上述のようにＭＰＳ２の溶
着検出用の電圧入力Ｉ／Ｆ７と、トランジスタＱ１、Ｑ
３のショート検出用の電圧入力Ｉ／Ｆ８の両方を備えな
ければならず、ＣＰＵ基板６等の制御回路の大型化の原
因になる。また、装置のコストアップの原因にもなる。

【０００９】本発明は、ＣＰＵ基板等の制御回路を大型
化することなく、また装置をコストダウンするスイッチ
ング素子の不良検出装置を提供するものである。

【００１０】

【課題を解決するための手段】上記課題は請求項１記載
の発明によれば、直流電源と、該直流電源に直列に接続
され、モータ駆動回路への電源供給を行う第１のスイッ
チング素子と、該第１のスイッチング素子に直列に接続
され、前記モータ駆動回路内のモータを駆動する第２の
スイッチング素子と、単一の電圧入力インターフェイス
で構成され、前記第２のスイッチング素子の出力電圧を
検出する電圧検出手段と、該電圧検出手段により検出す
る電圧値に基づいて、前記第１、第２ののスイッチング
素子の不良を判断する判断手段とを有するスイッチング
素子の不良検出装置を提供することにより達成できる。

【００１１】ここで、上記直流電源は例えばバッテリー
電源であり、バッテリーフォークリフト等に搭載された
バッテリーが対応する。また、第１のスイッチング素子
はパワーステアリング制御等に使用するモータの駆動回
路への電源供給の切換素子であり、例えばパワーステア
リングコンタクタ、等で構成する。また、第２のスイッ
チング素子はモータを実際に駆動制御するためのトラン
ジスタ等のスイッチング素子である。

【００１２】そして、上記直流電源と、第１のスイッチ
ング素子と、第２のスイッチング素子は直列に接続さ
れ、第２のスイッチング素子の出力を上記電圧検出手段
によって検出し、第１のスイッチング素子と、第２のス
イッチング素子の何れが不良であっても、上記判断手段
は上記電圧検出手段から出力される電圧値によって不良
検出を行うものである。

【００１３】このように構成することにより、単一の電
圧入力インターフェイスを用いてもＭＰＳ、トランジス
タ等のスイッチング素子の不良を検出することができ、
電圧入力インターフェイスの数を減らし、制御基板を小
型化すると共に、装置のコストダウンを図る構成であ
る。

【００１４】請求項２の記載は、上記請求項１記載の発
明において、前記判断手段は、前記第１のスイッチング
素子にオフ信号を供給し、前記第２のスイッチング素子
にオン信号を供給したとき、前記電圧検出手段が前記直
流電源の電圧値を検出すれば前記第１のスイッチング素
子の不良であると判断し、前記第１のスイッチング素子
にオン信号を供給し、前記第２のスイッチング素子にオ
フ信号を供給したとき、前記電圧検出手段が前記直流電
源の電圧値を検出すれば前記第２のスイッチング素子の
不良であると判断する構成である。

【００１５】本例は判断手段の具体的な処理を説明する
ものであり、上記処理により単一の電圧検出手段を用い
て複数のスイッチング素子（第１、第２のスイッチング
素子）の不良検出を正確に行うことができる。

【００１６】

【発明の実施の形態】以下、図面を用いて本発明の実施
形態例を詳細に説明する。

【００１７】図１は、本実施形態例のスイッチング素子
の不良検出装置の回路図である。尚、同図に示す回路
は、例えばバッテリーフォークリフトのステアリング制
御用回路の回路図である。

【００１８】同図において、バッテリー電源１１は不図
示のバッテリーフォークリフトに搭載されたバッテリー
電源であり、このバッテリー電源１１から電圧ＶB の出
力をステアリング制御用のモータ駆動回路１３に出力す
る。また、バッテリー電源１１とモータ駆動回路１３間
にはＭＰＳ１２が接続され、モータ駆動回路１３のオン
／オフを行う。ここで、ＭＰＳ１２はＣＰＵ基板１４に
設けられた駆動制御回路１５から出力されるオン指令信
号ａ又はオフ指令信号ａ’によってオン／オフ制御さ
れ、ＭＰＳ１２がオンの時モータ駆動回路１３に電源を
供給する。

【００１９】モータ駆動回路１３は、ＰＳモータ１６と
ＰＳモータ１６を駆動する４個のトランジスタＱ５〜Ｑ
８で構成されている。尚、各トランジスタは１個で示し
ているが、実際には多数のトランジスタを集積して構成
されている。ＰＳモータ１６は不図示のバッテリーフォ
ークリフトのステアリング駆動を行う際の駆動力として
使用される。また、ＰＳモータ１６の駆動はトランジス
タＱ５〜Ｑ８の駆動デューティーを可変することによっ
て行う。

【００２０】また、トランジスタＱ５〜Ｑ８の駆動デュ
ーティーの制御は、駆動制御回路１５から出力されるゲ
ート信号ｇ５〜ｇ８によって行われる。すなわち、トラ
ンジスタＱ５のゲートＧ５には、駆動制御回路１５から
出力されるゲート信号ｇ５が供給され、トランジスタＱ
６のゲートＧ６にはゲート信号ｇ６が供給され、トラン
ジスタＱ７のゲートＧ７にはゲート信号ｇ７が供給さ
れ、トランジスタＱ８のゲートＧ８にはゲート信号ｇ８
が供給され、それぞれ対応するトランジスタを駆動制御
する。

【００２１】尚、各トランジスタＱ５〜Ｑ８には、それ
ぞれ並列にダイオードＤ５〜Ｄ８が接続され、対応する
トランジスタＱ５〜Ｑ８に逆方向電流が供給された場合
のバイパス用として使用される。

【００２２】一方、ＣＰＵ基板１４には駆動制御回路１
５が搭載されると共に、単一の電圧入力Ｉ／Ｆ１７が搭
載されている。電圧入力Ｉ／Ｆ１７はトランジスタＱ５
とＰＳモータ１６を介したトランジスタＱ７の接続位置
Ｐ３に接続され、当該接続位置Ｐ３の電圧値を検出し、
駆動制御回路１５に供給する。

【００２３】図２は、上述の電圧入力Ｉ／Ｆ１７の具体
的な回路図である。電圧入力Ｉ／Ｆ１７は分圧抵抗Ｒ
５、Ｒ６、ツェナーダイオード１８、コンデンサＣで構
成されている。前述の接続位置Ｐ３の電圧値は、上述の
分圧抵抗Ｒ５、Ｒ６によって分圧され、駆動制御回路１
５に供給される。

【００２４】尚、駆動制御回路１５には不図示のＣＰ
Ｕ、ＲＯＭ、ＲＡＭが設けられ、例えばＲＯＭに記憶さ
れた制御プログラムに従ってＣＰＵは前述のゲート信号
ｇ５〜ｇ８の出力を行い、また電圧入力Ｉ／Ｆ１７から
供給される電圧値の解析を行い、ＭＰＳ１２及びトラン
ジスタＱ５、Ｑ７の不良検出を行う。

【００２５】以上の構成のスイッチング素子の不良検出
装置において、以下にその処理動作を説明する。

【００２６】図３は本例のスイッチング素子の不良検出
処理を説明するフローチャートである。先ず、ＣＰＵ基
板１４の駆動制御回路１５からＭＰＳ１２に対しオフ指
令信号ａ’を出力し、またトランジスタＱ５に対しゲー
ト信号ｇ５を出力し、トランジスタＱ７に対しゲート信
号ｇ７を出力する（ステップ（以下Ｓで示す）１）。
尚、この時のゲート信号ｇ５及びｇ７は、それぞれ対応
するトランジスタＱ５、Ｑ７をオンする信号であり、オ
ン／オフを繰り返す信号ではない。

【００２７】次に、駆動制御回路１５は前述の配線位置
Ｐ３における電圧値が電圧ＶB であるか判断する（Ｓ
２）。すなわち、配線位置Ｐ３の電圧がバッテリー電圧
と同じＶB であるか判断する。ここで、ＭＰＳ１２に溶
着等の不良が生じていなければ、ＭＰＳ１２に対しオフ
指令信号ａ’を出力しているのであるから配線位置Ｐ３
には電圧ＶB が表れないはずである（Ｓ２がＮＯ）。

【００２８】しかし、もしＭＰＳ１２が溶着等により短
絡不良が発生していれば電圧入力Ｉ／Ｆ１７にはバッテ
リー電圧ＶB が出力される（Ｓ２がＹＥＳ）。そして、
この場合電圧入力Ｉ／Ｆ１７には電圧ＶB が供給され、
前述の分圧抵抗Ｒ５、Ｒ６によって所定の電圧に分圧さ
れた電圧値のデータは駆動制御回路１５に供給される。
したがって、駆動制御回路１５は電圧入力Ｉ／Ｆ１７か
ら供給される電圧値を解析し、例えば一定範囲内の電圧
値が供給されるとＭＰＳ１２が溶着しているものと判断
する（Ｓ３）。そして、この場合には直ちにモータ駆動
回路１３の駆動を停止し、例えばバッテリーフォークリ
フトの全出力をオフする（Ｓ４）。

【００２９】一方、上述の判断（Ｓ２）において配線位
置Ｐ３に電圧ＶB が出力されていない場合（Ｓ２がＮ
Ｏ）、ＭＰＳ１２は良品であり、次にトランジスタＱ
５、Ｑ７の不良を判断すべく処理（Ｓ５）を実行する。
すなわち、この処理は駆動制御回路１５からＭＰＳ１２
に対してオン指令信号ａを出力し、またトランジスタＱ
５及びＱ７に対し、例えばローレベルのゲート信号ｇ
５、ｑ７の出力し、両トランジスタＱ５、Ｑ７をオフす
る。

【００３０】この処理により、もしトランジスタＱ５又
はＱ７にショート等の不良が発生していれば配線位置Ｐ
３に電圧ＶB が表れる。したがって、上述のＭＰＳ１２
の場合と同様、電圧入力Ｉ／Ｆ１７で検出した配線位置
Ｐ３の電圧値を分圧抵抗Ｒ５、Ｒ６で分圧し、駆動制御
回路１５に出力することにより、駆動制御回路１５では
一定範囲内の電圧値であればトランジスタＱ５、Ｑ７が
ショートし、不良であると判断する（Ｓ６がＹＥＳ、Ｓ
７）。かかる場合、駆動制御回路１５は前述と同様、直
ちにモータ駆動回路１３の駆動を停止し、例えばバッテ
リーフォークリフトの全出力をオフする（Ｓ４）。

【００３１】一方、上述の判断において、トランジスタ
Ｑ５、Ｑ７の不良を検出しない場合、ＭＰＳ１２も正常
であり、トランジスタＱ５、Ｑ７も正常であるので（Ｓ
６がＮＯ）、通常のステアリング制御を行うべく制御を
開始する（Ｓ８）。

【００３２】以上のように、本例によれば単一の電圧入
力Ｉ／Ｆ１７を使用してＭＰＳ１２とトランジスタＱ
５、Ｑ７の両方のスイッチング素子の不良検出を行うこ
とができ、従来のように複数の電圧入力Ｉ／Ｆを使用
し、ＭＰＳ１２専用の電圧入力Ｉ／Ｆを使用することが
ないので、ＣＰＵ基板１４内の回路規模を小さくでき、
ＣＰＵ基板１４を小型化できると共に、装置自体のコス
トダウンを図ることもできる。

【００３３】尚、上述の図３に示す処理ではＭＰＳ１２
と、トランジスタＱ５又はＱ７が同時に不良になる場合
については説明していないが、ＭＰＳ１２又はトランジ
スタＱ５、Ｑ７の何れかが不良であれば駆動を停止し対
応する素子を修復して、再度図３に示す処理を行うの
で、その時に当然他の不良も検出できるものである。

【００３４】また、本例においてはトランジスタＱ６、
Ｑ８に関する不良検出は行わなかったが、例えば図１に
示す抵抗Ｒ７、Ｒ８を使用して行うことができる。すな
わち、トランジスタＱ６の不良検出を行う場合には、ト
ランジスタＱ６にオフ指令を行い、抵抗Ｒ７の両端の電
圧を測定することで、所定値以上の電圧値が表れる時ト
ランジスタＱ６はショート状態であると判断する。ま
た、トランジスタＱ８の不良検出を行う場合にも、トラ
ンジスタＱ８にオフ指令を行い、抵抗Ｒ８の両端の電圧
を測定することで、トランジスタＱ８の良／不良を判断
することができる。尚、抵抗Ｒ７、又はＲ８に流れる電
流を検出する構成としてもよい。

【００３５】さらに、本実施形態例の説明は、バッテリ
ーフォークリフトのステアリング制御の回路に使用され
るＭＰＳ１２やトランジスタＱ５、Ｑ７のスイッチング
素子の不良検出処理であったが、ステアリング制御回路
に使用されるスイッチング素子に限るものではない。ま
た、バッテリーフォークリフトに使用される回路に限る
ものでもない。

【００３６】また、スイッチング素子はＭＰＳやトラン
ジスタに限らず、ＭＯＳＦＥＴ、ＩＧＢＴ等の他のスイ
ッチング素子であってもよい。

【００３７】

【発明の効果】以上述べたように、本発明のスイッチン
グ素子の不良検出装置によれば、複数の電圧入力Ｉ／Ｆ
を使用することがないので、制御回路を小型化すること
ができ、装置のコストダウンも図ることができる。

【図面の簡単な説明】

【図１】本実施形態例のスイッチング素子の不良検出装
置の回路図である。

【図２】電圧入力Ｉ／Ｆの具体的な回路図である。

【図３】本実施形態例のスイッチング素子の不良検出処
理を説明するフローチャートである。

【図４】従来例のパワーステアリング制御の制御回路図
である。

【符号の説明】

１１ バッテリー電源 １２ ＭＰＳ １３ モータ駆動回路 １４ ＣＰＵ基板 １５ 駆動制御回路 １６ ＰＳモータ １７ 電圧入力Ｉ／Ｆ Ｑ５〜Ｑ８ トランジスタ Ｒ５〜Ｒ８ 抵抗

Claims (2)

【特許請求の範囲】
1. 【請求項１】 直流電源と、 該直流電源に直列に接続され、モータ駆動回路への電源
   供給を行う第１のスイッチング素子と、 該第１のスイッチング素子に直列に接続され、前記モー
   タ駆動回路内のモータを駆動する第２のスイッチング素
   子と、 単一の電圧入力インターフェイスで構成され、前記第２
   のスイッチング素子の出力電圧を検出する電圧検出手段
   と、 該電圧検出手段により検出する電圧値に基づいて、前記
   第１、第２のスイッチング素子の不良を判断する判断手
   段と、 を有することを特徴とするスイッチング素子の不良検出
   装置。
2. 【請求項２】 前記判断手段は、前記第１のスイッチン
   グ素子にオフ信号を供給し、前記第２のスイッチング素
   子にオン信号を供給したとき、前記電圧検出手段が前記
   直流電源の電圧値を検出すれば前記第１のスイッチング
   素子の不良であると判断し、前記第１のスイッチング素
   子にオン信号を供給し、前記第２のスイッチング素子に
   オフ信号を供給したとき、前記電圧検出手段が前記直流
   電源の電圧値を検出すれば前記第２のスイッチング素子
   の不良であると判断することを特徴とする請求項１記載
   のスイッチング素子の不良検出装置。