JP2000114458A - Trenched capacitor - Google Patents

Trenched capacitor

Info

Publication number
JP2000114458A
JP2000114458A JP28798098A JP28798098A JP2000114458A JP 2000114458 A JP2000114458 A JP 2000114458A JP 28798098 A JP28798098 A JP 28798098A JP 28798098 A JP28798098 A JP 28798098A JP 2000114458 A JP2000114458 A JP 2000114458A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
inner
capacitor
layer
trench
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28798098A
Other languages
Japanese (ja)
Inventor
Hirokazu Saito
広和 斎藤
Original Assignee
Toyota Motor Corp
トヨタ自動車株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a trenched capacitor by which reduction in yields due to cracking or the like can be suppressed and whose time constant can be shortened. SOLUTION: An outer semiconductor layer 3 and an inner conductive layers 5 and 6 comprise a pair of electrodes in a capacitor. Since the inner conductive layers 5 and 6 comprising one of the electrodes of the capacitor are made of polysilicon whose inner concentration of impurities is set lower than the outer concentration, the stress in a concave can be reduced as compared with a conventional capacitor. Accordingly, the yields in manufacture and characteristics can be improved. Further, with the density set in the above way, high-speed operations can be performed by reducing the resistance and the parasitic capacitance.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、トレンチ型キャパシタに関する。 The present invention relates to relates to a trench-type capacitor.

【0002】 [0002]

【従来の技術】従来のポリシリコンを用いたトレンチ型キャパシタは特開平2−165663号公報に記載されている。 Trench capacitor using the Conventional polysilicon is described in JP-A-2-165663. このトレンチ型キャパシタにおいては、半導体基板表面に形成された凹部内に絶縁体層を形成し、絶縁体層内側表面をポリシリコン層で覆っている。 In this trench-type capacitor, an insulator layer is formed in a recess formed on a semiconductor substrate surface, covering the insulator layer inside surface in the polysilicon layer. さらに、 further,
ポリシリコン層の内側にはトレンチの芯を構成するBP The inside of the polysilicon layer constituting the core of the trench BP
SG(ボロン添加リンガラス)が埋設されている。 SG (boron-added phosphorous glass) is embedded.

【0003】 [0003]

【発明が解決しようとする課題】しかしながら、従来のトレンチ型キャパシタにおいては、BPSGとポリシリコンとの間の熱応力によってこれらに亀裂が入り、歩留まりを低下させていた。 [SUMMARY OF THE INVENTION However, in the conventional trench-type capacitor, these cracked due to thermal stress between the BPSG and polysilicon, which decreases the yield. また、BPSGは絶縁体であるため、キャパシタとしての時定数を増加させ、その高速動作を抑制していた。 Further, BPSG is because an insulator, increases the time constant of the capacitor had suppressed the high-speed operation. そこで、これらの不具合を解消するため、トレンチ型キャパシタの芯もポリシリコンで形成することが考えられるが、高濃度ポリシリコンのトレンチ内への埋め込み性能は低く、電流通過経路が細くなることから、時定数が増加することとなる。 In order to solve these problems, it is conceivable to form the core of the trench type capacitor in polysilicon, embedding performance to high concentrations polysilicon in the trenches is low, since the current passing path becomes narrower, so that the time constant is increased.

【0004】本発明は上述の課題に鑑みてなされたものであり、亀裂等の要因による歩留まりの低下を抑制すると共に、その時定数も短縮可能なトレンチ型キャパシタを提供することを目的とする。 [0004] The present invention has been made in view of the above problems, while suppressing the reduction in yield due to factors such as cracks, and to provide a shorten possible trench capacitor time constant.

【0005】 [0005]

【課題を解決するための手段】上記課題を解決するため、本発明に係るトレンチ型キャパシタは、半導体基板表面の凹部を構成する外側導電層、該外側導電層の内側表面を覆う絶縁体層、及び前記絶縁体層の内側表面を覆う内側導電層を備えてなるトレンチ型キャパシタにおいて、前記内側導電層は内側の不純物濃度が外側よりも低く設定されたポリシリコンからなることを特徴とする。 Means for Solving the Problems] To solve the above problem, a trench-type capacitor according to the present invention, the outer conductive layer constituting the recess of the semiconductor substrate surface, an insulating layer covering the inner surface of the outer conductive layer, and in the trench type capacitor comprising an inner conductive layer covering the inner surface of the insulator layer, the inner conductive layer is characterized in that the inner impurity concentration consisting setting polysilicon lower than outside.

【0006】このトレンチ型キャパシタによれば、外側及び内側導電層がキャパシタにおける一対の電極を構成する。 [0006] According to the trench capacitor, the outer and inner conductive layer constitute a pair of electrodes in the capacitor. キャパシタの一方の電極を構成する内側導電層は、内側の不純物濃度が外側よりも低く設定されたポリシリコンからなるため、従来に比して凹部内の応力を低減することができる。 Inner conductive layer constituting one electrode of the capacitor, since the impurity concentration of the inner consisting set polysilicon lower than outside, it is possible to reduce the stress in the recess compared with the conventional.

【0007】更に、内側導電層において、その内側の不純物濃度を低下させることより、製造時のポリシリコンの埋め込み性を向上させることができる。 Furthermore, in the inner conductive layer, than to reduce the impurity concentration of the inner, it is possible to improve the filling property of the polysilicon at the time of manufacture. また、外側の不純物濃度は内側に比して相対的に高く設定されるため、埋め込み性の向上に相乗した抵抗値の低下を達成することができ、抵抗値及び寄生容量を低減させて高速動作を可能とすることができる。 Further, since the outer impurity concentration is relatively high set than the inside, the embedding of the can achieve a reduction in synergistic resistance value to increase, the resistance value and the parasitic capacitance is reduced by high-speed operation it is possible to enable the.

【0008】 [0008]

【発明の実施の形態】以下、実施の形態に係るトレンチ型キャパシタについて説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, will be described a trench type capacitor according to the embodiment. 同一要素又は同一機能を有する要素には同一符号を用いるものとし、重複する説明は省略する。 Identical elements or those elements having the same function using the same reference numerals, and redundant description will be omitted.

【0009】図1は、トレンチ型キャパシタの形成された半導体基板の断面図である。 [0009] Figure 1 is a cross-sectional view of a semiconductor substrate formed of a trench type capacitor. 本実施の形態に係るトレンチ型キャパシタは、n型半導体基板1の平坦表面を構成する高濃度n型半導体層2と、基板1の凹部を構成する高濃度p型半導体層からなる外側導電層3とを備えている。 Trench capacitor according to the present embodiment, n-type high concentration n-type semiconductor layer 2 constituting a flat surface of the semiconductor substrate 1, the outer conductive layer 3 made of a high-concentration p-type semiconductor layer which constitutes the concave portion of the substrate 1 It is equipped with a door. 外側導電層3の内側表面はSiO 2からなる絶縁体層4(トレンチ部分)で覆われており、絶縁体層4 The inner surface of the outer conductive layer 3 is covered with an insulating layer 4 made of SiO 2 (trench portion), the insulating layer 4
(平坦部分)はn型半導体層2の表面も覆っている。 (Flat portion) also covers the surface of the n-type semiconductor layer 2. なお、高濃度n型半導体層2は、他の機能素子への接続等、必要に応じて設ければよい。 The high concentration n-type semiconductor layer 2, connection of the other functional elements, may be provided as necessary.

【0010】絶縁体層4凹部内の内側表面は、ポリシリコンからなる第1及び第2内側導電層5,6で凹部が閉塞しないように覆われている。 [0010] The inner surface of the insulator layer 4 in the recess, the recess in the first and second inner conductor layers 5 and 6 made of polycrystalline silicon is covered so as not to block. なお、トレンチの幅は0.8μm以上である。 It should be noted that the width of the trench is 0.8μm or more.

【0011】第1内側半導体層5は絶縁体層4の表面に接触しており、高濃度ポリシリコンからなる。 [0011] The first inner semiconductor layer 5 is in contact with the surface of the insulator layer 4, made of high density polysilicon. 第2内側半導体層6は、凹部内において第1内側半導体層5の内側に位置し、ノンドープ或いは低濃度のポリシリコンからなる。 The second inner semiconductor layer 6 is positioned inside the first inner semiconductor layer 5 in the recess, a polysilicon undoped or low concentrations. 換言すれば、内側導電層5,6は、内側の不純物濃度が外側よりも低く設定されたポリシリコンからなる。 In other words, the inner conductor layers 5 and 6 are made of polysilicon impurity concentration of the inner set lower than the outside. なお、内側半導体層5,6の導電型はp型及びn型のいずれであってもよいが、ここではn型であることとする。 The conductive type of the inner semiconductor layer 5, 6 may be either a p-type and n-type, and that where is n-type.

【0012】このトレンチ型キャパシタによれば、外側半導体層3及び内側導電層5,6がキャパシタにおける一対の電極を構成する。 According to the trench type capacitor, the outer semiconductor layer 3 and the inner conductive layer 5 and 6 constitute a pair of electrodes in the capacitor. キャパシタの一方の電極を構成する内側導電層5,6は、内側の不純物濃度が外側よりも低く設定されたポリシリコンからなるため、従来に比して凹部内の応力を低減することができ、亀裂の発生を抑制し、製造時の歩留まりやその特性を向上させることができる。 Inner conductive layers 5, 6 which constitutes the one electrode of the capacitor, since the impurity concentration of the inner consisting set polysilicon lower than outside, it is possible to reduce the stress in the recess compared with the conventional, the occurrence of cracks is suppressed, thereby improving the yield and the characteristics at the time of manufacture.

【0013】更に、内側導電層5,6において、その内側の不純物濃度を低下させることより、製造時のポリシリコンの埋め込み性を向上させることができる。 Furthermore, in the inner conductive layer 5 and 6, from reducing the impurity concentration of the inner, it is possible to improve the filling property of the polysilicon at the time of manufacture. また、 Also,
外側の不純物濃度は内側に比して相対的に高く設定されているため、埋め込み性の向上に相乗した抵抗値の低下を達成することができ、抵抗値及び寄生容量を低減させて高速動作を可能とすることができる。 Since the impurity concentration of the outer are relatively set high as compared with the inner, it is possible to achieve a reduction in the resistance value synergistic improvement of the filling property, a high speed operation by reducing the resistance and parasitic capacitance it can be possible.

【0014】なお、第2内側半導体層6は、基板1への堆積時にはノンドープの状態であるが、その後の熱処理によって、第1内側半導体層5内の不純物が第2内側半導体層6内に拡散している。 [0014] Note that the second inner semiconductor layer 6 is at the time of deposition on the substrate 1 in the state of non-doped, by subsequent heat treatment, the impurity of the first inner semiconductor layer 5 is diffused into the second inner semiconductor layer 6 are doing. 第2内側半導体層6は、この拡散による不純物濃度の増加に加えて、熱処理による結晶性改善、及び不純物の活性化が同時に行われているため、これらに伴って抵抗値は低下している。 The second inner semiconductor layer 6, in addition to an increase in impurity concentration by diffusion, the crystallinity improvement by heat treatment, and activating the impurity is performed simultaneously, the resistance value with these has decreased.

【0015】上記トレンチ型キャパシタの製造方法は、 [0015] The manufacturing method of the trench capacitor,
種々考えられるが、好適な一例を以下に説明する。 It is various, but illustrating a preferred example below.

【0016】まず、低濃度n型Siからなる半導体基板1を用意し、熱酸化によって表面にSiO 2からなる絶縁体層4の平坦部分を形成する。 [0016] First, a semiconductor substrate 1 made of low-concentration n-type Si, to form a flat portion of the insulating layer 4 made of SiO 2 on the surface by thermal oxidation. 次に、トレンチとなる凹部の形成予定領域の絶縁体層4をエッチングによって除去し、この絶縁体層4をマスクとしてドライエッチングを行い、基板表面から深部に延びた凹部を形成する。 Next, the insulating layer 4 of the formation region of the recess to serve as the trench is removed by etching, dry etching is performed using the insulator layer 4 as a mask to form a recess extending from the substrate surface to deep.

【0017】凹部内の表面には、熱拡散或いはイオン注入法を用いてボロン等のp型不純物が添加され、外側半導体層3が形成される。 [0017] On the surface of the recess, thermal diffusion or by ion implantation is added p-type impurity such as boron, the outer semiconductor layer 3 is formed. さらに、熱酸化を行うことによって、凹部内の表面にSiO 2からなる絶縁体層4のトレンチ部分を形成する。 Further, by performing thermal oxidation to form a trench portion of the insulator layer 4 made of SiO 2 on the surface of the recess. しかる後、絶縁体層4を介して基板1の表面にイオン注入を行い、絶縁体層4の平坦部直下に高濃度n型半導体層2を形成する。 Thereafter, through an insulator layer 4 by ion implantation on the surface of the substrate 1, to form a high-concentration n-type semiconductor layer 2 immediately under the flat portion of the insulating layer 4.

【0018】続いて、低圧化学的気相成長(LPCV [0018] Subsequently, the low-pressure chemical vapor deposition (LPCV
D)法を用いて、不純物濃度が5×10 20 〜5×10 22 D) method using an impurity concentration of 5 × 10 20 ~5 × 10 22
程度の高濃度n型ポリシリコンからなる第1内側半導体層5を絶縁体層4の表面に100〜300nm程度の厚みで形成する。 The first inner semiconductor layer 5 made of a high concentration n-type polysilicon degree on the surface of the insulating layer 4 is formed to a thickness of about 100 to 300 nm. この時の厚みは、トレンチが閉塞しない程度に設定される。 The thickness at this time is set so that the trench is not closed. 原料ガスとしては、シリコンを含有するシラン等の他にドーパントとしてのリンを含有するホスフィンを用い、形成温度は620℃に設定する。 The raw material gas, a phosphine containing phosphorus as another dopant such as a silane containing silicon, the formation temperature is set to 620 ° C.. 次に、同様の方法を用いてノンドープシリコンからなる第2内側半導体層6を第1内側半導体層5上に1μmの厚みで形成し、これで凹部内を埋める。 Then, the same method was formed in 1μm thickness of the second inner semiconductor layer 6 made of non-doped silicon over the first inner semiconductor layer 5 with which fill the recesses in. ここで、第2内側半導体層6は、第1内側半導体層5の形成後速やかに連続して行われ、製造時間の短縮が図られる。 Here, the second inner semiconductor layer 6 after the formation of the first inner semiconductor layer 5 made promptly and continuously, shortening of manufacturing time can be achieved.

【0019】最後に、950℃で基板1をアニールする。 [0019] Finally, the substrate is annealed 1 at 950 ℃. この熱処理によって、高濃度の第1内側半導体層5 This heat treatment, high concentration first inner semiconductor layer of 5
からノンドープの第2内側半導体層6内に不純物が拡散し、第2内側半導体層6の不純物(キャリア)濃度は上昇すると共に、上記の結晶性改善及び活性化が行われる。 Impurity is diffused into the second inner semiconductor layer 6 of undoped from impurities (carrier) concentration in the second inner semiconductor layer 6 while rising, said crystalline improvement and activation are carried out. なお、上記工程により、トレンチ内のボイド及びこれに伴う亀裂の発生が抑制される。 Incidentally, in the above step, the occurrence of cracks caused voids and to this in the trench can be suppressed.

【0020】以上、説明したように、上記実施の形態に係るトレンチ型キャパシタは、半導体基板1表面の凹部を構成する外側導電層3、外側導電層3の内側表面を覆う絶縁体層4、絶縁体層4の内側表面を覆う内側導電層5,6を備えてなるトレンチ型キャパシタにおいて、内側導電層5,6は内側の不純物濃度が外側よりも低く設定されたポリシリコンからなる。 [0020] As described above, the trench type capacitor according to the above embodiment, the outer conductive layer 3 constituting the concave portion of the semiconductor substrate 1, an insulating layer 4 covering the inner surface of the outer conductive layer 3, an insulating in trench-type capacitor comprising an inner conductive layers 5, 6 which covers the inside surface of the body layer 4, the inner conductive layer 5 and 6 made of polysilicon impurity concentration of the inner is set lower than the outside. 本実施の形態に係るトレンチ型キャパシタによれば、高速動作を達成することができると共に、製造時の歩留まりも向上させることができる。 According to a trench-type capacitor according to the present embodiment, it is possible to achieve high-speed operation, it can also be improved yield in manufacture. このようなトレンチ型キャパシタは、UMOS Such trench capacitors, UMOS
・IGBTデバイス及びトレンチ絶縁分離に適用することができる。 · IGBT devices and can be applied to a trench isolation.

【0021】図2は、上記と同様のトレンチ型キャパシタを用いたIGBT(絶縁ゲート型バイポーラトランジスタ)の断面図である。 [0021] FIG. 2 is a cross-sectional view of an IGBT (insulated gate bipolar transistor) using the same trench type capacitor as described above. n型半導体基板10の表面層は、p型不純物が添加されることによりp型半導体層1 Surface layer of the n-type semiconductor substrate 10, p-type semiconductor layer 1 by p-type impurity is added
1に置換されている。 It has been replaced with 1. p型半導体層11の表面に高濃度n型半導体領域12を形成し、n型半導体領域12に隣接するように高濃度p型半導体領域13が形成されている。 The high-concentration n-type semiconductor region 12 is formed on the surface of the p-type semiconductor layer 11, the high-concentration p-type semiconductor region 13 is formed adjacent to the n-type semiconductor region 12. n型半導体領域12の露出表面はSiO 2からなる絶縁体層14で覆われており、絶縁体層14はトレンチの内部へ延びてキャパシタの一部14'を構成している。 exposed surface of the n-type semiconductor region 12 is covered with an insulating layer 14 made of SiO 2, the insulating layer 14 constitutes a portion of the capacitor 14 'extends into the interior of the trench.

【0022】上記と同様に、トレンチ内の絶縁体層1 [0022] Similar to the above, the insulating layer in the trench 1
4'の内側は高濃度ポリシリコン層15が形成され、更に内側には低濃度ポリシリコン層16が形成されている。 Inner 4 'is heavily polysilicon layer 15 is formed, it is further inward forming a low concentration polysilicon layer 16. ポリシリコン層16はアルミニウムからなるゲート電極17に接続されており、n型半導体領域12及びp Polysilicon layer 16 is connected to the gate electrode 17 made of aluminum, n-type semiconductor region 12 and the p
型半導体領域13はアルミニウムからなるエミッタ電極18に接続されている。 Type semiconductor region 13 is connected to the emitter electrode 18 made of aluminum. なお、電極17,18は、NS The electrode 17, 18, NS
GやBPSG等からなる層間膜に設けられたスルーホール内を貫通している。 It extends through a through hole provided in the interlayer film made of G or BPSG, or the like.

【0023】半導体基板10の裏面側には裏面電極19 The rear surface on the back side of the semiconductor substrate 10 electrode 19
が形成されている。 There has been formed. n型半導体領域12はトランジスタのエミッタとして機能し、これに順方向バイアスを印加した状態でMOS構造を有するトレンチ型キャパシタのゲート電極17に正電位を与えると、トレンチ型キャパシタの外側に電子が集まり、これがn型チャネルとなって、エミッタとコレクタとしての基板10とを接続する。 n-type semiconductor region 12 functions as an emitter of the transistor, when this gives a positive potential to the gate electrode 17 of the trench capacitor having a MOS structure while applying a forward bias, electrons are gathered on the outside of the trench capacitor This becomes the n-type channel, connecting the substrate 10 as an emitter and a collector. なお、このチャネル形成領域はキャパシタの外側導電層を構成する。 Note that the channel formation region constituting the outer conductive layer of the capacitor.

【0024】また、トランジスタのスイッチング動作中にp型半導体層11内に残存する正孔は、p型半導体領域13を介してエミッタ電極18から引き抜くことができ、以て動作速度を向上させることができる。 Further, the hole remaining in the p-type semiconductor layer 11 during a switching operation of a transistor can be pulled out from the emitter electrode 18 through the p-type semiconductor region 13, is possible to improve the operating speed Te than it can.

【0025】 [0025]

【発明の効果】以上、説明したように、本発明に係るトレンチ型キャパシタによれば、ポリシリコンからなる内側導電層の不純物濃度を設定することより、高速動作等を達成することができる。 Effect of the Invention] As described above, according to the trench capacitor according to the present invention, than to set the impurity concentration of the inner conductive layer of polysilicon, it is possible to achieve high-speed operation, and the like.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】トレンチ型キャパシタの形成された半導体基板の断面図。 Figure 1 is a cross-sectional view of a semiconductor substrate formed of a trench type capacitor.

【図2】IGBTの形成された半導体基板の断面図。 2 is a cross-sectional view of a semiconductor substrate formed of the IGBT.

【符号の説明】 DESCRIPTION OF SYMBOLS

1…半導体基板、3…外側導電層、4…絶縁体層、5, 1 ... semiconductor substrate, 3 ... outer conductive layer, 4: insulating layer, 5,
6…内側導電層。 6 ... inner conductive layer.

Claims (1)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 半導体基板表面の凹部を構成する外側導電層、該外側導電層の内側表面を覆う絶縁体層、及び前記絶縁体層の内側表面を覆う内側導電層を備えてなるトレンチ型キャパシタにおいて、前記内側導電層は内側の不純物濃度が外側よりも低く設定されたポリシリコンからなることを特徴とするトレンチ型キャパシタ。 1. A outer conductive layer constituting the recess of the semiconductor substrate surface, the outer insulating layer covering the inner surface of the conductive layer, and the formed by an inner conductive layer covering the inner surface of the insulator layer trench type capacitor in the inner conductive layer trench capacitor impurity concentration of the inner it is characterized in that it consists of setting polysilicon lower than outside.
JP28798098A 1998-10-09 1998-10-09 Trenched capacitor Pending JP2000114458A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28798098A JP2000114458A (en) 1998-10-09 1998-10-09 Trenched capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28798098A JP2000114458A (en) 1998-10-09 1998-10-09 Trenched capacitor

Publications (1)

Publication Number Publication Date
JP2000114458A true true JP2000114458A (en) 2000-04-21

Family

ID=17724251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28798098A Pending JP2000114458A (en) 1998-10-09 1998-10-09 Trenched capacitor

Country Status (1)

Country Link
JP (1) JP2000114458A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986630B1 (en) 2003-07-11 2010-10-08 매그나칩 반도체 유한회사 Trench MOS transistor of semiconductor device and manufacturing method thereof
US7928515B2 (en) 2005-12-12 2011-04-19 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method of the semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986630B1 (en) 2003-07-11 2010-10-08 매그나칩 반도체 유한회사 Trench MOS transistor of semiconductor device and manufacturing method thereof
US7928515B2 (en) 2005-12-12 2011-04-19 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method of the semiconductor device

Similar Documents

Publication Publication Date Title
US4735916A (en) Method of fabricating bipolar transistors and insulated gate field effect transistors having doped polycrystalline silicon conductors
US6281558B1 (en) Semiconductor device and manufacturing method thereof
US6168996B1 (en) Method of fabricating semiconductor device
US20100193796A1 (en) Semiconductor device
US5442223A (en) Semiconductor device with stress relief
US6399460B1 (en) Semiconductor device
JP2002170955A (en) Semiconductor device and its manufacturing method
JPH1126758A (en) Trench type mos semiconductor device and manufacture thereof
JPH118379A (en) Semiconductor device and manufacture thereof
US5600177A (en) Semiconductor device having an electrically conductive layer including a polycrystalline layer containing an impurity and a metallic silicide layer
JPH0621468A (en) An insulated gate semiconductor device
JPH1131815A (en) Semiconductor device having trench structure and fabrication thereof
JP2000332239A (en) Field effect transistor
US4542400A (en) Semiconductor device with multi-layered structure
JPH0637041A (en) Forming method for wiring member
JP2000183337A (en) Semiconductor device and its manufacture
JPH10335660A (en) Semiconductor device and manufacture thereof
JP2005510087A (en) Gate charge lower trench metal oxide semiconductor field effect transistor
JPH11354780A (en) Semiconductor device and its manufacture
JP2002026323A (en) Method of manufacturing trench gate type mis device having thick polysilicon insulating layer at bottom of trench
JPH07283414A (en) Mos-type semiconductor device
JPH09260663A (en) Semiconductor device
JPH1131665A (en) Manufacture of semiconductor integrated circuit
JP2008098593A (en) Semiconductor device and manufacturing method thereof
JP2009200103A (en) Semiconductor device and fabrication method therefor