JP2000114010A - チップ抵抗器 - Google Patents

チップ抵抗器

Info

Publication number
JP2000114010A
JP2000114010A JP11324362A JP32436299A JP2000114010A JP 2000114010 A JP2000114010 A JP 2000114010A JP 11324362 A JP11324362 A JP 11324362A JP 32436299 A JP32436299 A JP 32436299A JP 2000114010 A JP2000114010 A JP 2000114010A
Authority
JP
Japan
Prior art keywords
electrode
electrodes
substrate
resistor
chip resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11324362A
Other languages
English (en)
Other versions
JP3435419B2 (ja
Inventor
Sunao Osato
直 大郷
Koji Azuma
紘二 東
Mitsuru Yokoyama
充 横山
Yozo Obara
陽三 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hokuriku Electric Industry Co Ltd
Original Assignee
Hokuriku Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18164948&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2000114010(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hokuriku Electric Industry Co Ltd filed Critical Hokuriku Electric Industry Co Ltd
Priority to JP32436299A priority Critical patent/JP3435419B2/ja
Publication of JP2000114010A publication Critical patent/JP2000114010A/ja
Application granted granted Critical
Publication of JP3435419B2 publication Critical patent/JP3435419B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】 【課題】 製造が容易で歩留まりの高いチップ抵抗器を
提供する。 【解決手段】両面に対向する複数のスリット14が形成
されたセラミック板13をスクライブして形成された基
板2の表面に一対の第1電極6を形成する。基板の裏面
に第1電極6と対向するように一対の第2電極7を形成
する。一対の第1電極6間に抵抗体3を形成する。抵抗
体3の表面を保護コート11で覆う。基板2のスクライ
ブにより形成された端面上に第1電極6及び第2電極7
に跨るように第3電極8を形成する。第1電極6,第2
電極7及び第3電極8の上にメッキ層9,10を形成す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、チップ抵抗器に
関する。
【0002】
【従来の技術】従来、チップ抵抗器の電極の構造は、ガ
ラスをバインダに用いてAg−Pt等を成分とするいわ
ゆるメタルグレーズペーストを塗布し焼成して形成した
ものである。
【0003】従来のチップ抵抗器では、特公昭58−4
6161号公報に開示されているように、メタルグレー
ズによる電極を、熱硬化性樹脂中にAgを混入したAg
−レジン系の導電性ペーストによって内包し加熱硬化さ
せて電極を形成したものがある。
【0004】
【発明が解決しようとする課題】従来のチップ抵抗器の
構造では、スクライブに失敗しやすく、スクライブされ
た端面が欠けたて、歩留まりが悪くなる問題があった。
また基板の角部で導電性ペーストが切れたり、薄くなっ
てしまう問題があった。
【0005】本発明は、上記問題点を解消できるチップ
抵抗器の製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明のチップ抵抗器
は、両面に対向する複数のスリットが形成されたセラミ
ック板をスクライブして形成された基板の表面に形成さ
れた一対の第1電極と、前記基板の裏面に前記第1電極
と対向するように形成された一対の第2電極と、前記一
対の第1電極間に印刷形成された抵抗体と、前記抵抗体
の表面を覆う保護コートと、前記基板の前記スクライブ
により形成された端面上に前記第1電極及び第2電極に
跨るように形成された第3電極と、前記第1電極,前記
第2電極及び前記第3電極の上に形成されたメッキ層と
から構成される。
【0007】本発明のように、両面にスリットが形成さ
れたセラミック基板をスクライブして得た基板を用いる
と、スクライブされた端面に欠け等の欠陥が入り難く、
その結果スクライブにより形成された端面上に第3電極
を形成しても、第3電極を形成するための導電性ペース
トが切れたり薄くなったりすることがない。
【0008】
【発明の実施の形態】以下この発明の一実施例について
図面に基づいて説明する。
【0009】この実施例のチップ抵抗器1は、図1に示
すように、セラミックの基板2の表面に凸型の抵抗体3
が印刷形成され、この両端に電極4が設けられている。
抵抗体3は、酸化ルテニウム約10μの厚みに設け、レ
ーザー又はサンドブラストにより凸型の底辺から上方に
向ってトリミング溝5を形成し、抵抗値のトリミングが
成されている。
【0010】このチップ抵抗器1の電極4は、抵抗体3
が直接接続している第1電極6と、この第1電極6と基
板2をはさんで対向して形成された第2電極7を有し、
この第1、第2電極6,7は、Ag−Pd、Ag−Pt
等のメタルグレーズペーストを印刷形成したものであ
る。さらに、第1、第2電極6,7をはさんで基板の端
面に、キシレン又はエポキシフェノール樹脂にAgを混
入したAg−レジン系の導電性ペーストによる第3電極
8が設けられ、この第3電極8は、第1、第2電極6,
7を一部被覆するように設けられ、両者の導通を図って
いる。そして、この第1、第2、第3電極全体を覆って
Niメッキ9及びハンダメッキ10が施されている。
【0011】また、抵抗体3の表面には、ガラスコート
11及びレジンコート12を施して保護している。
【0012】このチップ抵抗器の製造方法は、図3Aな
いしFに示すように、先ず、基板となるセラミック板1
3のスリット14を挟んで所定間隔で第1電極6となる
メタルグレーズペーストを複数列印刷して、900℃近
い温度で焼成する。さらに同様にして第2電極7も第1
電極6と対向する位置に形成する。次に、図3Bに示す
ように、第1電極6の間のセラミック板13上にマトリ
ックス状に抵抗体3を印刷形成し、平均850℃の温度
で焼成する。そして、図3Cに示すように、抵抗体3の
表面にガラスコート11を施し平均650℃の温度で焼
成する。この後、セラミック板13を各チップ抵抗器毎
に縦横に設けられたスリット14に沿って切断(スクラ
イブ)し、図3Dに示すように、基板2の端面にAg−
レジン系の導電性ペーストの第3電極8を20μ程度の
厚みに塗布し、200℃程度の温度で硬化させる。そし
て、図3E,Fに示すように、Niメッキ9、ハンダメ
ッキ10を各々順次施し、第1,第2,第3電極6,
7,8を被覆する。
【0013】この場合、スリット14は基板の両側より
設けられているため、セラミック基板端面に、樹脂を一
部重畳する状態で塗布すると、電気的にも機械的にも良
好な状態が得られる。
【0014】この方法によるとセラミック基板端面にお
いて、端子電極が剥がれやスラック等の欠陥が生じなく
なる。なお図1のように端子電極は側端部5面に形成す
ることもできる。
【0015】各チップ抵抗器の抵抗体3をトリミングし
て抵抗値を調整し、エポキシ樹脂等のレジンコート12
を施し200℃付近の温度で硬化させる。
【0016】なお図3においては、メッキ処理を施した
後に、トリミングを行っているように図示してあるが、
本発明の方法では、トリミングは、メッキ処理を行う前
の図3Cの状態で行っている。そしてその後ガラスコー
ト11の上に保護コートとしてレジンコート12を施し
て図3D以下の工程を行う。これによって、セラミック
板13をチップ毎に分離しない状態で抵抗値のトリミン
グを行うので効率良くトリミング作業を行うことができ
る。しかもレジンコート12によってトリミング溝を覆
っているので、後のメッキ作業時にも抵抗体に悪影響を
与えることもない。
【0017】この実施例のチップ抵抗器によれば、ハン
ダくわれに対して電極4の耐性が向上し、しかも、回路
基板の曲げに対しても、メタルグレーズ系のみででき電
極とを比べ柔軟性が高いので強い。また、ハンダ付けの
際の回路基板に対する固着力も第1、第2電極6,7が
回路基板に強固にハンダ付けされるので、極めて強く、
第3電極をAg−レジン系にしたことによる固着力の低
下は生じない。
【0018】尚、この発明のチップの抵抗器の抵抗体
は、金属皮膜抵抗体、炭素皮膜抵抗体等その用途に合わ
せて適宜選択し得るものである。またメタルグレーズペ
ースト、Ag−レジン系導電性ペーストの成分は、適宜
他の添加物が入っていても良い。
【0019】このチップ抵抗器は、基板の両面に設けた
メタルグレーズ系の第1、第2電極にまたがって基板の
端面にAg−レジン系の第3電極を設け、この第1、第
2、第3電極を覆うNiメッキ層及び該Niメッキ層を
覆うハンダメッキ層を形成したので、ハンダくわれに強
く、回路基板への付け直しが可能である。また基板の下
面側の第2電極に一部重畳して第3電極を設けたので、
基板の下面側の電極で段差が形成され、回路基板へハン
ダ付けした際、下面側電極と回路基板の間に生じる隙間
にハンダが回り込んで強い固着力が得られる。しかも基
板の端面に設けたAg−レジン系の第3電極が適度の柔
軟性を有するので、回路基板の曲げに対しても十分に耐
え得るものである。
【0020】上記のチップ抵抗器の製造方法は、スクラ
イブ後の基板側端部面にレジン含有銀塗料を表裏面の第
1、第2電極上に一部重畳する状態で直接に塗布し低温
で加熱処理して第3電極を形成するので、切断されたま
まの粗い基板断面に対し直接に接合し第3電極の接着力
が強い。またハンダ付け用電極にメッキ処理する際、第
3電極がメッキ液の浸透を効果的に防止し、電極に剥れ
やクラック等の欠陥を生ずることのない高品質の製品を
製造し得る。またメッキ前にレジンコートをすればメッ
キ液に弱い抵抗体をレジンコートにより保護するので、
抵抗体の特性も維持できる。
【0021】従って、今日の実装密度の高度化の要求に
よりチップ抵抗器も小型化しているが、電極が小さくて
も十分な固着力が得られ、電気製品の小型軽量化、信頼
性、耐久性及び生産性の向上に大きく寄与するものであ
る。
【0022】本発明のように、メッキ処理を施す前にガ
ラスコートの上に保護コートを施すと、トリミング溝の
内部にメッキ液が浸入することがなく、抵抗体の特性が
変化したり、抵抗体の剥離が発生するのを防止できる利
点がある。また保護コートとしてレジンコートを用いる
と、レジンコートはガラスコートと比べて焼成温度がか
なり低いため、レジンコートを形成する際の熱でトリミ
ングされた抵抗体の電気的特性が変化することが実質的
にないという利点がある。
【0023】
【発明の効果】本発明のように、両面にスリットが形成
されたセラミック基板をスクライブして得た基板を用い
ると、スクライブされた端面に欠け等の欠陥が入り難
く、その結果スクライブにより形成された端面上に第3
電極を形成しても、第3電極を形成するための導電性ペ
ーストが切れたり薄くなったりすることがないという利
点がある。
【図面の簡単な説明】
【図1】この発明のチップ抵抗器の一実施例の平面図で
ある。
【図2】図1のA−A断面図である。
【図3】(A),(B),(C),(D),(E),
(F)は本発明のチップ抵抗器の一例の製造工程を示す
縦断面図である。
【符号の説明】
1 チップ抵抗器 2 基板 3 抵抗体 4 電極 5 トリミング溝 6 第1電極 7 第2電極 8 第3電極 9 Niメッキ 10 ハンダメッキ 11 ガラスコート 12 レジンコート 13 セラミック板 14 スリット
───────────────────────────────────────────────────── フロントページの続き (72)発明者 横山 充 富山県上新川郡大沢野町下大久保3158番地 北陸電気工業株式会社内 (72)発明者 小原 陽三 富山県上新川郡大沢野町下大久保3158番地 北陸電気工業株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 両面に対向する複数のスリットが形成さ
    れたセラミック板をスクライブして形成された基板の表
    面に形成された一対の第1電極と、 前記基板の裏面に前記第1電極と対向するように形成さ
    れた一対の第2電極と、 前記一対の第1電極間に印刷形成された抵抗体と、 前記抵抗体の表面を覆う保護コートと、 前記基板の前記スクライブにより形成された端面上に前
    記第1電極及び第2電極に跨るように形成された第3電
    極と、 前記第1電極,前記第2電極及び前記第3電極の上に形
    成されたメッキ層とからなるチップ抵抗器。
JP32436299A 1999-11-15 1999-11-15 チップ抵抗器 Expired - Lifetime JP3435419B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32436299A JP3435419B2 (ja) 1999-11-15 1999-11-15 チップ抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32436299A JP3435419B2 (ja) 1999-11-15 1999-11-15 チップ抵抗器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP31188698A Division JP3323140B2 (ja) 1987-10-22 1998-11-02 チップ抵抗器

Publications (2)

Publication Number Publication Date
JP2000114010A true JP2000114010A (ja) 2000-04-21
JP3435419B2 JP3435419B2 (ja) 2003-08-11

Family

ID=18164948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32436299A Expired - Lifetime JP3435419B2 (ja) 1999-11-15 1999-11-15 チップ抵抗器

Country Status (1)

Country Link
JP (1) JP3435419B2 (ja)

Also Published As

Publication number Publication date
JP3435419B2 (ja) 2003-08-11

Similar Documents

Publication Publication Date Title
JP3118509B2 (ja) チップ抵抗器
JPH0553281B2 (ja)
JP3012875B2 (ja) チップ抵抗器の製造方法
JP3825576B2 (ja) チップ抵抗器の製造方法
JP3167968B2 (ja) チップ抵抗器の製造方法
US4694568A (en) Method of manufacturing chip resistors with edge around terminations
JP3323140B2 (ja) チップ抵抗器
JP2000114010A (ja) チップ抵抗器
JP3323156B2 (ja) チップ抵抗器
JP2939425B2 (ja) 表面実装型抵抗器とその製造方法
JP3159963B2 (ja) チップ抵抗器
JP2806802B2 (ja) チップ抵抗器
JP3110677B2 (ja) チップ抵抗器
JP3447728B2 (ja) チップ抵抗器
JP3353037B2 (ja) チップ抵抗器
CA1316231C (en) Chip resistor
JP3297642B2 (ja) チップ抵抗器
JP3172673B2 (ja) チップ抵抗器の製造方法
JPH07283004A (ja) チップ抵抗器及びその製造方法
JP2006186064A (ja) チップ抵抗器
JP2775718B2 (ja) チップ抵抗器とその製造方法
JPH0513201A (ja) 角形チツプ抵抗器
JP2866808B2 (ja) チップ抵抗器の製造方法
JP2003234201A (ja) 抵抗器およびその製造方法
JPH03250701A (ja) チップ抵抗体の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020416

RVTR Cancellation of determination of trial for invalidation