JP2000101090A

JP2000101090A - 薄膜トランジスタの製造方法

Info

Publication number: JP2000101090A
Application number: JP27183798A
Authority: JP
Inventors: Yasuto Kawahisa; 慶人川久; Yuki Matsuura; 由紀松浦; Takashi Fujimura; 尚藤村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-09-25
Filing date: 1998-09-25
Publication date: 2000-04-07

Abstract

(57)【要約】【課題】低ゲート電圧下においてもドレイン電流が正常
となるような多結晶シリコン薄膜を製造する薄膜トラン
ジスタの製造方法を提供することを目的とする。【解決手段】非晶質シリコン薄膜１２５を成膜した後、
島状にパターニングする。この時、実質的に平坦な平坦
部１２５Ｐと、テーパ状の周縁部１２５Ｓとが形成され
る。この非晶質シリコン薄膜に対して所定の強度のエキ
シマレーザビームを照射してアニールし、多結晶シリコ
ン薄膜１１０を形成する。これにより、多結晶シリコン
薄膜１１０の周縁部１１０Ｓにおけるシリコン結晶の平
均結晶粒径が、平坦部１１０Ｐより小さくなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、薄膜トランジス
タの製造方法にかかり、特に、半導体層として多結晶シ
リコン薄膜を備えた多結晶シリコン薄膜トランジスタの
製造方法に関する。

【０００２】

【従来の技術】多結晶シリコン薄膜トランジスタは、非
晶質シリコン薄膜トランジスタに比べて、移動度が２桁
以上大きいという特徴を有している。このため、多結晶
シリコン薄膜トランジスタを適用したアクティブマトリ
クス型液晶表示装置において、スイッチング素子として
のみならず、駆動回路としても利用することが可能であ
る。

【０００３】スイッチング素子及び駆動回路をモノリシ
ックに基板上に形成することにより、一部の駆動回路が
不要となり、液晶表示装置の低コスト化が実現できる。
また、素子の微細化が可能となり、将来の超高精細液晶
表示装置のキーデバイスとして期待されている。

【０００４】多結晶シリコン薄膜は、一般に、安価な大
面積ガラス基板が使用できるという点から、エキシマレ
ーザアニール法によって形成方法される。デバイス構造
としては、エキシマレーザアニール法により多結晶シリ
コン薄膜トランジスタを形成する場合は、レーザビーム
が照射される基板表面側の結晶性が、ガラス基板側の結
晶性よりも優れているため、主に、ゲート電極、ソース
電極及びドレイン電極がともにチャネル上にあるコプラ
ナ型構造が適用される。

【０００５】

【発明が解決しようとする課題】しかしながら、コプラ
ナ型の多結晶シリコン薄膜トランジスタは、ゲート電圧
に対するドレイン電流の出力特性すなわちＩ−Ｖ特性に
おいて、ゲート電圧が低い場合に、本来出力されるべき
値の電圧値より高い値の電圧が出力され、いわゆるコブ
が現れる特性が見られることがある。このようなＩ−Ｖ
特性を示すと、ゲート電圧が０Ｖにおける電流値が高い
ために、シフトレジスタ等の駆動回路の消費電力が増大
し、また、駆動回路の信頼性が劣化するという問題が発
生する。

【０００６】このようなＩ−Ｖ特性は、以下のような原
因で発生すると考えられる。すなわち、通常、多結晶シ
リコン薄膜トランジスタを製造する場合、まず、ガラス
基板上の全面に所定の膜厚の非晶質シリコン薄膜を成膜
する。そして、この非晶質シリコン薄膜に対してエキシ
マレーザビームを照射してアニールし、多結晶シリコン
薄膜を形成する。そして、この多結晶シリコン薄膜を所
望のパターンにパターニングンする。その後、ゲート絶
縁膜を形成し、ゲート電極を形成する。

【０００７】この製造工程において、アニール条件は、
所定の膜厚の非晶質シリコン薄膜を全域にわたって結晶
化させ、移動度が１００ｃｍ² ／Ｖ・ｓ以上となるよう
な、０．３μｍ以上の平均結晶粒径を有する多結晶シリ
コン薄膜が得られるように設定されている。

【０００８】このような多結晶シリコン薄膜をパターニ
ングすることにより、所望のパターンの半導体層を形成
するが、このとき、半導体層の周縁部をテーパ状に加工
している。この周縁部における平均結晶粒径は、半導体
層の中央部すなわちほぼ均一な膜厚の平坦部の平均結晶
粒径にほぼ等しく、また、周縁部上に成膜されたゲート
絶縁膜の厚さは、半導体層の平坦部と比較して薄くなる
傾向にある。このため、周辺部では、低いゲート電圧で
もキャリアが発生し、ドレイン電流が流れてしまうとい
ういわゆるサイドチャネル効果が発生する。

【０００９】このサイドチャネル効果が、Ｉ−Ｖ特性の
コブの発生主要因として考えられる。このように、エキ
シマレーザアニール法により形成した多結晶シリコン薄
膜を半導体層に用いたコプラナ型構造の薄膜トランジス
タにおいて、しばしば、低ゲート電圧でのドレイン電流
値が大きくなり、そのため、駆動回路の消費電力の増
大、駆動回路の信頼性の劣化といった問題が発生する。

【００１０】この発明の目的は、上述した問題点に鑑み
なされたものであって、低ゲート電圧下においてもドレ
イン電流が正常となるような多結晶シリコン薄膜を製造
する薄膜トランジスタの製造方法を提供することにあ
る。

【００１１】

【課題を解決するための手段】上記課題を解決し目的を
達成するために、請求項１によれば、半導体層として多
結晶シリコン膜を備えた薄膜トランジスタを絶縁性基板
上に製造する製造方法において、絶縁性基板上に非晶質
シリコン膜を成膜する工程と、この非晶質シリコン膜
を、所定の膜厚の平坦部と、テーパ状に形成された周縁
部とを有する島状にパターニングする工程と、前記周縁
部での平均結晶粒径が前記平坦部での平均結晶粒径より
小さい多結晶シリコン膜とすべく前記島状の非晶質シリ
コン膜を結晶化する工程と、を備えたことを特徴とする
薄膜トランジスタの製造方法が提供される。

【００１２】請求項２によれば、少なくともチャネル長
方向に平行な前記周縁部での平均結晶粒径が０．２μｍ
以下であることを特徴とする薄膜トランジスタの製造方
法が提供される。

【００１３】請求項３によれば、前記平坦部の、平均結
晶粒径が０．３μｍ以上であることを特徴とする薄膜ト
ランジスタの製造方法が提供される。

【００１４】請求項４によれば、テーパ状の前記周縁部
は、四フッ化炭素（ＣＦ₄ ）と酸素（Ｏ₂ ）との混合ガ
スによる等方性ドライエッチングによって形成されたこ
とを特徴とする薄膜トランジスタの製造方法が提供され
る。

【００１５】請求項５によれば、前記結晶化する工程
は、前記所定の膜厚の平坦部に対して所定の大きさ以上
の平均結晶粒径を形成するとともに、前記所定の膜厚よ
り薄い周縁部に対して前記所定の大きさより小さな平均
結晶粒径を形成するような所定の照射強度のレーザビー
ムを照射することによって行われることを特徴とする薄
膜トランジスタの製造方法が提供される。

【００１６】この発明の薄膜トランジスタの製造方法に
よれば、島状にパターニングされた非晶質シリコン膜
を、周縁部の平均結晶粒径が平坦部の平均結晶粒径より
小さくなるような条件でアニールしている。より具体的
には、周縁部での平均結晶粒径は、０．２μｍ以下と
し、平坦部での平均結晶粒径は、０．３μｍ以上として
いる。この結果、得られた多結晶シリコン薄膜を半導体
層とする薄膜トランジスタにおいては、低ゲート電圧下
においてもキャリアの発生が抑制され、正常なＩ−Ｖ特
性が得られる。

【００１７】多結晶シリコン薄膜トランジスタのしきい
値電圧は、平均結晶粒径に強く依存する。平均結晶粒径
が０．２μｍ以下の多結晶薄膜トランジスタのしきい値
電圧は、平均結晶粒径が０．３μｍ以上の場合に比べて
大きくなる。したがって、周辺部の平均結晶粒径を０．
２μｍ以下にすることにより、サイドチャネル効果を抑
制することが可能となる。

【００１８】

【発明の実施の形態】以下、この発明の薄膜トランジス
タの製造方法の実施の形態について図面を参照して説明
する。図１は、この発明の薄膜トランジスタの製造方法
によって製造される薄膜トランジスタを備えた液晶表示
装置のアレイ基板の構造を概略的に示す平面図である。

【００１９】図１に示すように、液晶表示装置のアレイ
基板は、絶縁性基板すなわちガラス基板上に絶縁膜を介
して互いに直交するように配置された走査線１０１と、
信号線１０３とを有している。走査線１０１と信号線１
０３とで区画される画素領域には、画素電極１０５が設
けられている。また、走査線１０１と信号線１０３との
交差部近傍には、画素電極１０５への電圧の供給を制御
するスイッチング素子として機能する薄膜トランジスタ
１０７が設けられている。

【００２０】この薄膜トランジスタ１０７は、チャネル
として機能する半導体層として多結晶シリコン薄膜１１
０を備え、ゲート電極１１２、ドレイン電１１４極及び
ソース電極１１６をチャネル上に形成したコプラナ型の
構造を有している。ゲート電極１１２は、走査線１０１
の一部によって形成され、ゲート電圧が印加されてい
る。また、ドレイン電極１１４は、信号線１０３の一部
によって形成され、ソース電極１１６は、画素電極１０
５に接続されている。

【００２１】図２は、図１に示したコプラナ型薄膜トラ
ンジスタをチャネル長方向、すなわちＢ−Ｂ線に沿って
切断した時の断面を概略的に示す断面図である。すなわ
ち、ガラス基板１２０上には、シリコン窒化膜１２２及
びシリコン酸化膜１２４の積層膜からなるアンダーコー
ト層が設けられている。このアンダーコート層は、ガラ
ス基板１２０からの不純物拡散を抑制するためのバッフ
ァ層として機能する。

【００２２】シリコン酸化膜１２４上には、島状に形成
された多結晶シリコン薄膜１１０が設けられている。こ
の多結晶シリコン薄膜１１０は、高濃度不純物領域１１
０Ａ、低濃度不純物領域１１０Ｂ、及びチャネル領域１
１０Ｃを有している。高濃度不純物領域１１０Ａ及び低
濃度不純物領域１１０Ｂには、不純物としてリンが注入
されている。

【００２３】多結晶シリコン薄膜１１０上には、シリコ
ン酸化膜からなるゲート絶縁膜１２６が設けられてい
る。このゲート絶縁膜１２６上におけるチャネル領域１
１０Ｃの直上に対応する領域には、走査線１０１の一部
によって形成されたゲート電極１１２が設けられてい
る。この走査線１０１及びゲート電極１１２は、アルミ
ニウムもしくはアルミニウムを主体とする合金によって
形成されている。また、ゲート絶縁膜１２６上及びゲー
ト電極１１２上には、シリコン酸化膜からなる層間絶縁
膜１２８が設けられている。

【００２４】ゲート絶縁膜１２６及び層間絶縁膜１２８
に形成されたコンタクトホール１３０、１３２を介し
て、それぞれ多結晶シリコン薄膜１１０の高濃度不純物
領域１１０Ａにドレイン電極１１４及びソース電極１１
６がコンタクトされている。ドレイン電極１１４は、信
号線１０３の一部によって形成されている。ソース電極
１１６は、層間絶縁膜１２８上に設けられた画素電極１
０５に電気的に接続されている。

【００２５】信号線１０３、ドレイン電極１１４及びソ
ース電極１１６は、モリブデン−アルミニウム−モリブ
デンの積層体によって形成されている。画素電極１０５
は、透明導電性部材、例えばインジウム−ティン−オキ
サイドすなわちＩＴＯによって形成されている。

【００２６】次に、このコプラナ型構造の多結晶シリコ
ン薄膜トランジスタの製造方法について説明する。図３
の（ａ）ないし（ｄ）は、この発明の薄膜トランジスタ
の製造方法を概略的に示す断面図である。この断面図
は、図１に示したコプラナ型薄膜トランジスタをチャネ
ル長方向に垂直な方向、すなわちＡ−Ａ線に沿って切断
したものである。

【００２７】すなわち、図３の（ａ）に示すように、プ
ラズマＣＶＤ法により、ガラス基板１０１上にシリコン
窒化膜１２２、シリコン酸化膜１２４、および非晶質シ
リコン薄膜１２５の順に積層するように成膜する。各層
の膜厚は、例えば、シリコン窒化膜が５０ｎｍ、シリコ
ン酸化膜が１００ｎｍ、非晶質シリコン薄膜が５０ｎｍ
である。

【００２８】続いて、図３の（ｂ）に示すように、ＣＤ
Ｅ（ＣｈｅｍｉｃａｌＤｒｙＥｔｈｉｎｇ）法によ
り、非晶質シリコン薄膜１２５を島状にパターニングす
る。その際、非晶質シリコン薄膜１２５は、中央部すな
わち実質的に均一な膜厚の平坦部１２５Ｐと、平坦部１
２５Ｐの周縁の領域であって、平坦部１２５Ｐより膜厚
が薄いテーパ状に形成された周縁部１２５Ｓとを有する
ように形成される。

【００２９】この非晶質シリコン薄膜１２５のパターニ
ングは、四フッ化炭素（ＣＦ₄ ）と酸素（Ｏ₂ ）との混
合ガスをそれぞれ２５０ｓｃｃｍの流量にて供給し、マ
イクロ波プラズマで分解して生じさせたフッ素・酸素ラ
ジカルによる等方性エッチングにより行う。周縁部のテ
ーパ角は、ガスの混合比によって制御できるが、概ね３
０乃至６０°に設定される。

【００３０】なお、この非晶質シリコン薄膜１２５のパ
ターニングは、ＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎＥ
ｔｈｉｎｇ）法によってなされても良い。続いて、非晶
質シリコン薄膜１２５中の水素濃度が、１ａｔｍ．％以
下となるように、脱水素処理を施した後、図３の（ｃ）
に示すように、波長３０８ｎｍのＸｅＣｌエキシマレー
ザビーム２００により、非晶質シリコン薄膜１２５をア
ニールする。すなわち、非晶質シリコン薄膜１２５の表
面にエキシマレーザビーム２００を照射することによ
り、非晶質シリコンを結晶化させ、半導体層としての多
結晶シリコン薄膜１１０を形成する。

【００３１】このとき、エキシマレーザビーム２００の
基板表面での照射強度は、平坦部１１０Ｐにおける平均
結晶粒径が０．３μｍ以上となり、且つ、周縁部１１０
Ｓにおける平均結晶粒径が０．２μｍ以下となるように
設定される。この実施の形態では、約５０ｎｍの膜厚を
有する平坦部１１０Ｐにおいて平均結晶粒径が０．５μ
ｍとなり、且つ、テーパ状の周縁部１１０Ｓにおける平
均結晶粒径が０．１μｍ程度となるように、エキシマレ
ーザビームの照射強度を３００乃至４００ｍＪ／ｃｍ²
に設定されている。

【００３２】一般に、エキシマレーザビームによるアニ
ール工程では、ある膜厚の非晶質シリコン薄膜に対して
レーザビームの照射強度が大きいほど、大きな平均結晶
粒径を得ることができるが、あるしきい値を越えた過剰
強度のレーザビームが照射されると、逆に平均結晶粒径
が小さくなる特性がある。

【００３３】この実施の形態では、この特性を利用し、
所定の膜厚の平坦部１１０Ｐでは、十分に結晶成長でき
るとともに、所定の膜厚より薄いテーパ状の周縁部１１
０Ｓでは、結晶成長には過剰となるような強度のレーザ
ビームを照射している。このような条件で非晶質シリコ
ン薄膜１２５をアニールすることにより、周縁部１１０
Ｓの平均結晶粒径が平坦部１１０Ｐの平均結晶粒径より
小さい多結晶シリコン薄膜１１０を形成することができ
る。

【００３４】続いて、図３の（ｄ）に示すように、プラ
ズマＣＶＤ法により、多結晶シリコン薄膜１１０上及び
シリコン酸化膜１２４上の全面にゲート絶縁膜１２６を
成膜し、その後、このゲート絶縁膜１２６上にアルミニ
ウムもしくはアルミニウムを主体とする合金からなる金
属層を成膜する。そして、この金属層をパターニングす
ることにより、走査線及びゲート電極１１２を形成す
る。

【００３５】続いて、ゲート電極１１２をマスクとし
て、不純物としてのリンを多結晶シリコン薄膜１１０に
注入する。このとき、リンは、ドーズ量３×１０¹³／ｃ
ｍ² 、加速電圧８０ｋｅＶの条件で注入される。そし
て、低濃度不純物領域１１０Ｂとなる領域の直上に相当
する領域をレジスト膜で覆った後、再びリンを多結晶シ
リコン薄膜１１０の高濃度不純物領域１１０Ａに相当す
る領域に注入する。このとき、リンは、ドーズ量１×１
０¹⁵／ｃｍ² 、加速電圧６５ｋｅＶの条件で注入され
る。

【００３６】このようにして、図２に示すように、 ASK
\* MERGEFORMAT 半導体層としての多結晶シリコン薄
膜１１０に、高濃度不純物領域１１０Ａ、低濃度不純物
領域１１０Ｂ、ゲート電極１１２の直下の領域にチャネ
ル領域１１０Ｃを形成する。

【００３７】そして、プラズマＣＶＤ法により、ゲート
電極１１２及びゲート絶縁膜１２６上の全面にシリコン
酸化膜を成膜し、層間絶縁膜１２８を形成する。そし
て、多結晶シリコン薄膜１１０の高濃度不純物領域１１
０Ａ上に相当する領域のゲート絶縁膜１２６及び層間絶
縁膜１２８にコンタクトホール１３０、１３２を形成す
る。

【００３８】続いて、スパッタ法により、層間絶縁膜１
２８上の全面に、モリブデン−アルミニウム−モリブデ
ンを３層積層した金属膜を成膜する。それぞれの膜厚
は、５０ｎｍ、４００ｎｍ、５０ｎｍである。このと
き、コンタクトホール１３０、１３２にも、金属膜を充
填し、多結晶シリコン薄膜１１０の高濃度不純物領域１
１０Ａにコンタクトする。そして、この金属膜をパター
ニングすることにより、信号線１０３、信号線１０３に
一体のドレイン電極１１４、及びソース電極１１６を形
成する。

【００３９】続いて、スパッタ法により、ＩＴＯを４０
ｎｍの膜厚に成膜し、パターニングすることにより画素
電極１０５を形成する。この画素電極１０５は、ソース
電極１１６に電気的に接続される。

【００４０】上述したような工程を経て、半導体層とし
て多結晶シリコン薄膜を有するコプラナ型構造の薄膜ト
ランジスタを形成する。次に、上述したような構造の薄
膜トランジスタのゲート電圧に対するドレイン電極の出
力特性すなわちＩ−Ｖ特性を測定した。

【００４１】比較例として、ガラス基板上の全面に非晶
質シリコン薄膜を成膜し、この非晶質シリコン薄膜に対
してエキシマレーザビームを照射してアニールして多結
晶シリコン薄膜を形成した後、パターニングして半導体
膜としての多結晶シリコン薄膜を備えた薄膜トランジス
タを形成し、この薄膜トランジスタのＩ−Ｖ特性を測定
した。その測定結果を図４に示す。

【００４２】比較例の薄膜トランジスタでは、多結晶シ
リコン薄膜の周縁部を覆うゲート絶縁膜の膜厚が、平坦
部を覆うゲート絶縁膜と比較して薄くなる傾向にある。
したがって、周縁部、特にチャネル長方向に平行なチャ
ネル端では、低いゲート電圧でもキャリアが発生しドレ
イン電流が流れてしまうといういわゆるサイドチャネル
効果が発生し、図４に示すようなＩ−Ｖ特性におけるコ
ブの発生主要因となりうる。

【００４３】これに対して、この実施の形態の製造方法
により製造した図２に示す多結晶シリコン薄膜トランジ
スタによれば、少なくともチャネル長方向に平行なチャ
ネル端における平均結晶粒径は、０．２μｍ以下であ
り、半導体層のチャネル領域における平均結晶粒径０．
３μｍ以上となっている。このため、低ゲート電圧下に
おいてもキャリアの発生を抑制することが可能となる。
この薄膜トランジスタのＩ−Ｖ特性を測定した。

【００４４】その測定結果を図５に示す。図５に示すよ
うに、図２に示したような薄膜トランジスタにおいて
は、比較例のような方法で形成したコプラナ型構造多結
晶シリコン薄膜トランジスタのＩ−Ｖ特性（図４）に比
べて、サイドチャネル効果のない、正常なＩ−Ｖ特性が
得られた。

【００４５】多結晶シリコン薄膜トランジスタのしきい
値電圧は、平均結晶粒径に強く依存するため、平均結晶
粒径が０．２μｍ以下の多結晶薄膜トランジスタのしき
い値電圧は、平均結晶粒径が０．３μｍ以上の場合に比
べて大きくなる。したがって、周縁部の平均結晶粒径を
平坦部より小さい０．２μｍ以下とすることにより、サ
イドチャネル効果を抑制することが可能となる。

【００４６】上述したように、この発明の薄膜トランジ
スタの製造方法によれば、半導体膜としての多結晶シリ
コン薄膜の周縁部におけるシリコン結晶の平均結晶粒径
が、半導体膜の平坦部より小さくなるよう形成してい
る。このため、周縁部において、低ゲート電圧下におい
てもキャリアの発生が抑制され、正常なＩ−Ｖ特性が得
られる。これにより、駆動回路の消費電力を低減させ、
かつ駆動回路の信頼性を向上することが可能となる。

【００４７】

【発明の効果】以上説明したように、この発明によれ
ば、低ゲート電圧下においてもドレイン電流が正常とな
るような多結晶シリコン薄膜を製造する薄膜トランジス
タの製造方法を提供することができる。

【図面の簡単な説明】

【図１】図１は、この発明の薄膜トランジスタの製造方
法によって製造される薄膜トランジスタを備えた液晶表
示装置のアレイ基板の構造を概略的に示す平面図であ
る。

【図２】図２は、図１に示したコプラナ型薄膜トランジ
スタをチャネル長方向、すなわちＢ−Ｂ線に沿って切断
した時の断面を概略的に示す断面図である。

【図３】図３の（ａ）ないし（ｄ）は、この発明の薄膜
トランジスタの製造方法を概略的に示す断面図である。

【図４】図４は、従来の製造方法で製造された薄膜トラ
ンジスタのＩ−Ｖ特性を示す図である。

【図５】図５は、この発明の製造方法で製造された薄膜
トランジスタのＩ−Ｖ特性を示す図である。

【符号の説明】

１０１…走査線１０３…信号線１０５…画素電極１０７…多結晶シリコン薄膜トランジスタ１１０…多結晶シリコン薄膜１１０Ａ…高濃度不純物領域１１０Ｂ…低濃度不純物領域１１０Ｃ…チャネル領域１１２…ゲート電極１１４…ドレイン電極１１６…ソース電極１２０…ガラス基板１２２…シリコン窒化膜１２４…シリコン酸化膜１２５…非晶質シリコン薄膜１２６…ゲート絶縁膜１２８…層間絶縁膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者藤村尚埼玉県深谷市幡羅町１丁目９番２号株式会社東芝深谷電子工場内Ｆターム(参考） 2H092 JA24 JA30 KA04 KA05 MA19 MA30 NA26 PA01 5F110 CC02 DD13 DD14 DD24 EE03 FF02 FF30 GG02 GG13 GG15 GG16 GG22 GG45 HJ01 HL03 HL06 HM15 NN02 NN23 PP03 QQ04 QQ09

Claims

【特許請求の範囲】

【請求項１】半導体層として多結晶シリコン膜を備えた
薄膜トランジスタを絶縁性基板上に製造する製造方法に
おいて、絶縁性基板上に非晶質シリコン膜を成膜する工程と、この非晶質シリコン膜を、所定の膜厚の平坦部と、テー
パ状に形成された周縁部とを有する島状にパターニング
する工程と、前記周縁部での平均結晶粒径が前記平坦部での平均結晶
粒径より小さい多結晶シリコン膜とすべく前記島状の非
晶質シリコン膜を結晶化する工程と、を備えたことを特徴とする薄膜トランジスタの製造方
法。
【請求項２】少なくともチャネル長方向に平行な前記周
縁部での平均結晶粒径が０．２μｍ以下であることを特
徴とする請求項１に記載の薄膜トランジスタの製造方
法。
【請求項３】前記平坦部の、平均結晶粒径が０．３μｍ
以上であることを特徴とする請求項１に記載の薄膜トラ
ンジスタの製造方法。
【請求項４】テーパ状の前記周縁部は、四フッ化炭素
（ＣＦ₄ ）と酸素（Ｏ₂ ）との混合ガスによる等方性ド
ライエッチングによって形成されたことを特徴とする請
求項１に記載の薄膜トランジスタの製造方法。
【請求項５】前記結晶化する工程は、前記所定の膜厚の
平坦部に対して所定の大きさ以上の平均結晶粒径を形成
するとともに、前記所定の膜厚より薄い周縁部に対して
前記所定の大きさより小さな平均結晶粒径を形成するよ
うな所定の照射強度のレーザビームを照射することによ
って行われることを特徴とする請求項１に記載の薄膜ト
ランジスタの製造方法。