JP2000100655A - Manufacture of laminated ceramic electronic component - Google Patents

Manufacture of laminated ceramic electronic component

Info

Publication number
JP2000100655A
JP2000100655A JP10263081A JP26308198A JP2000100655A JP 2000100655 A JP2000100655 A JP 2000100655A JP 10263081 A JP10263081 A JP 10263081A JP 26308198 A JP26308198 A JP 26308198A JP 2000100655 A JP2000100655 A JP 2000100655A
Authority
JP
Japan
Prior art keywords
mother
laminate
multilayer
dividing
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10263081A
Other languages
Japanese (ja)
Inventor
Haruhiko Mori
治彦 森
Masahiro Kobanawa
正宏 小塙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP10263081A priority Critical patent/JP2000100655A/en
Publication of JP2000100655A publication Critical patent/JP2000100655A/en
Pending legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress the deformation or positional deviations of the internal circuit elements of a mother laminated body when the laminated body is pressed. SOLUTION: The deformation or positional deviations of the internal circuit elements of a mother laminated body is suppressed by suppressing the flow of a raw ceramic without performing any pressing process on the mother laminated body, and pressing the laminated body divided into a plurality of intermediate laminated bodies 15. After pressing, a plurality of laminated body chips are obtained by further dividing each intermediate laminated body 15.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、積層セラミック
電子部品の製造方法に関するもので、特に、複数の積層
セラミック電子部品のための積層体チップをマザー積層
体から取り出すようにした、積層セラミック電子部品の
製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer ceramic electronic component, and more particularly to a multilayer ceramic electronic component in which multilayer chips for a plurality of multilayer ceramic electronic components are taken out of a mother multilayer. And a method for producing the same.

【0002】[0002]

【従来の技術】図5および図6には、この発明にとって
興味ある積層セラミック電子部品の一例としての積層セ
ラミックコンデンサに備える積層体チップ1が、それぞ
れ、縦断面図および横断面図によって示されている。
2. Description of the Related Art FIGS. 5 and 6 show a laminated chip 1 provided in a laminated ceramic capacitor as an example of a laminated ceramic electronic component which is of interest to the present invention, in a longitudinal sectional view and a transverse sectional view, respectively. I have.

【0003】積層体チップ1は、内部電極2を介在させ
て積層された複数のセラミック層3をもって構成されて
いる。積層体チップ1の両端部に、図5において想像線
で示すように、外部電極4が形成されることによって、
積層セラミックコンデンサが構成される。各外部電極4
は、特定の内部電極2に電気的に接続される。
The multilayer chip 1 is composed of a plurality of ceramic layers 3 stacked with an internal electrode 2 interposed. As shown by imaginary lines in FIG. 5, external electrodes 4 are formed at both ends of the multilayer chip 1,
A multilayer ceramic capacitor is formed. Each external electrode 4
Are electrically connected to a specific internal electrode 2.

【0004】このような積層セラミックコンデンサのた
めの積層体チップ1を工場規模で製造するとき、分割に
より複数の積層体チップ1を取り出すことができるマザ
ー積層体が用意される。マザー積層体は、図示しない
が、積層された複数のセラミックグリーンシートと、特
定のセラミックグリーンシート上の複数箇所に分布して
形成された内部電極2とを備えている。
When manufacturing the multilayer chip 1 for such a multilayer ceramic capacitor on a factory scale, a mother multilayer body from which a plurality of multilayer chips 1 can be taken out by division is prepared. Although not shown, the mother laminate includes a plurality of stacked ceramic green sheets and internal electrodes 2 formed at a plurality of locations on a specific ceramic green sheet.

【0005】上述のようなマザー積層体を得るため、複
数のセラミックグリーンシートが用意され、これらセラ
ミックグリーンシートの特定のものの上に、内部電極2
がたとえば導電性ペーストの印刷により形成される。次
いで、複数のセラミックグリーンシートが積層され、そ
の積層方向にプレスされる。
In order to obtain a mother laminate as described above, a plurality of ceramic green sheets are prepared, and an internal electrode 2 is placed on a specific one of these ceramic green sheets.
Is formed, for example, by printing a conductive paste. Next, a plurality of ceramic green sheets are laminated and pressed in the laminating direction.

【0006】このようにプレスされたマザー積層体は、
たとえば、互いに平行な複数の第1の分割線および第1
の分割線に直交する複数の第2の分割線にそれぞれ沿っ
て分割され、それによって、複数の積層体チップ1が取
り出される。
The mother laminate thus pressed is
For example, a plurality of first dividing lines and a first
Are divided along a plurality of second dividing lines orthogonal to the dividing line, whereby a plurality of stacked chips 1 are taken out.

【0007】これら積層体チップ1は、次いで、焼成さ
れ、その後、外部電極4が形成されることによって、所
望の積層セラミックコンデンサとされる。
[0007] These laminated chips 1 are then fired, and then external electrodes 4 are formed to obtain a desired laminated ceramic capacitor.

【0008】[0008]

【発明が解決しようとする課題】このような積層セラミ
ックコンデンサの製造方法において、マザー積層体を得
た後、複数の積層体チップへの分割前に、マザー積層体
は、前述したように、プレス工程に付される。
In such a method for manufacturing a multilayer ceramic capacitor, after the mother laminate is obtained and before the mother laminate is divided into a plurality of laminate chips, the mother laminate is pressed as described above. It is attached to the process.

【0009】このプレス工程によって、マザー積層体に
おいては、そこに含まれる生のセラミックが多かれ少な
かれ流動し、また、このようなセラミックの流動は、マ
ザー積層体の周縁部により近いほど、より大きく生じる
傾向がある。そのため、内部電極2に、不所望な位置ず
れが生じたり、不所望な変形が生じたりすることがあ
る。
Due to this pressing step, the raw ceramic contained therein flows more or less in the mother laminate, and the flow of such ceramics increases as the ceramic is closer to the periphery of the mother laminate. Tend. Therefore, there is a possibility that an undesired displacement or an undesired deformation occurs in the internal electrode 2.

【0010】他方、積層セラミックコンデンサの製造の
能率を向上させるためには、マザー積層体をより大きい
面積のものとし、それによって、1つのマザー積層体か
ら、より多数の積層体チップ1を取り出せるようにする
ことが望ましい。
On the other hand, in order to improve the production efficiency of the multilayer ceramic capacitor, the mother laminate is made to have a larger area, so that a larger number of laminate chips 1 can be taken out from one mother laminate. Is desirable.

【0011】しかしながら、マザー積層体の面積がより
大きくされると、プレス工程において、上述のようなセ
ラミックの流動がより大きく生じやすくなり、したがっ
て、マザー積層体中の内部電極2の位置ずれや変形もよ
り大きく生じやすくなる。
However, when the area of the mother laminate is increased, the above-described flow of the ceramic is more likely to occur in the pressing step, and therefore, the displacement and deformation of the internal electrodes 2 in the mother laminate are increased. Is more likely to occur.

【0012】その結果、マザー積層体を分割して得られ
た積層体チップ1において、たとえば、図5において、
特定の内部電極2とこれに接続されるべきでない外部電
極4とが不所望にも接続されたり、また、図6におい
て、特定の内部電極2が積層体チップ1の側面に露出し
たりするといった不良を招くことがある。
As a result, in the laminated chip 1 obtained by dividing the mother laminated body, for example, in FIG.
The specific internal electrode 2 and the external electrode 4 which should not be connected thereto are undesirably connected, or the specific internal electrode 2 is exposed on the side surface of the multilayer chip 1 in FIG. Failure may be caused.

【0013】そこで、この発明の目的は、マザー積層体
をより大きい面積のものとしても、上述のような問題に
遭遇しにくくすることができる、積層セラミック電子部
品の製造方法を提供しようとすることである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a multilayer ceramic electronic component which can make it difficult to encounter the above-mentioned problems even if the mother laminate has a larger area. It is.

【0014】[0014]

【課題を解決するための手段】この発明は、簡単に言え
ば、マザー積層体の段階ではプレス工程を実施せず、マ
ザー積層体を適当な大きさに分割した後でプレス工程を
実施するようにして、上述したような技術的課題を解決
しようとするものである。
According to the present invention, simply, the pressing step is not performed at the stage of the mother laminate, but is performed after the mother laminate is divided into appropriate sizes. Thus, the technical problem as described above is to be solved.

【0015】より詳細には、この発明に係る積層セラミ
ック電子部品の製造方法においては、所定の複数の分割
線に沿って分割されたとき、個々の積層セラミック電子
部品のための積層体チップを与えるものであって、積層
された複数のセラミックグリーンシートと、特定のセラ
ミックグリーンシート上の複数箇所に分布して形成され
る内部回路要素とを備える、マザー積層体を用意し、こ
のマザー積層体を、まず、複数の分割線のうちの特定の
ものに沿って分割し、それによって、中間的な寸法の複
数の中間積層体をまず得た後、この中間積層体を積層方
向にプレスするようにしたことを特徴としている。この
ようにプレスされた中間積層体は、複数の分割線の残り
のものに沿って分割されることによって、最終的に、複
数の積層体チップが得られる。
More specifically, in the method for manufacturing a multilayer ceramic electronic component according to the present invention, when divided along a plurality of predetermined dividing lines, a multilayer chip for each multilayer ceramic electronic component is provided. A mother laminate comprising a plurality of stacked ceramic green sheets and internal circuit elements distributed and formed at a plurality of locations on a specific ceramic green sheet, and a mother laminate is prepared. First splitting along a particular one of the plurality of dividing lines, thereby first obtaining a plurality of intermediate laminates of intermediate dimensions, and then pressing the intermediate laminate in the stacking direction. It is characterized by doing. The intermediate laminated body thus pressed is divided along the remaining ones of the plurality of division lines, so that a plurality of laminated chips are finally obtained.

【0016】この発明において、上述したように、中間
積層体に対してプレス工程を実施するのではなく、最終
的に得られた積層体チップに対してプレス工程を実施す
るようにしてもよい。この場合には、マザー積層体を分
割するに際して、まず、中間的な寸法の中間積層体に分
割し、その後、中間積層体を分割して積層体チップを得
る、といった2段階の分割工程を採用してもよいが、こ
れに代えて、マザー積層体から、直接、複数の積層体チ
ップを得るようにしてもよい。
In the present invention, as described above, instead of performing the pressing step on the intermediate laminated body, the pressing step may be performed on the finally obtained laminated body chip. In this case, when dividing the mother laminated body, a two-stage dividing step of first dividing the intermediate laminated body into intermediate laminated bodies having intermediate dimensions, and then dividing the intermediate laminated body to obtain a laminated chip is adopted. Alternatively, a plurality of stacked chips may be directly obtained from the mother stacked body.

【0017】また、この発明は、マザー積層体の状態で
はプレスを行なわないことを特徴とするものであるが、
マザー積層体に対する以後の取扱いにおいて、そこに備
える複数のセラミックグリーンシート相互間の剥がれが
生じないようにするため、プレス工程において適用され
る圧力より小さい圧力でマザー積層体を積層方向に仮プ
レスする工程を実施することを妨げるものではない。
Further, the present invention is characterized in that pressing is not performed in the state of the mother laminate,
In the subsequent handling of the mother laminate, the mother laminate is temporarily pressed in the laminating direction at a pressure smaller than the pressure applied in the pressing step so that the plurality of ceramic green sheets provided therein do not peel off from each other. It does not prevent the process from being performed.

【0018】[0018]

【発明の実施の形態】図1ないし図4は、この発明の一
実施形態による積層セラミック電子部品の製造方法を説
明するためのものである。この実施形態では、積層セラ
ミック電子部品として、図5および図6に示すような積
層体チップ1を備える積層セラミックコンデンサが製造
される。
1 to 4 illustrate a method for manufacturing a multilayer ceramic electronic component according to an embodiment of the present invention. In this embodiment, a multilayer ceramic capacitor including the multilayer chip 1 as shown in FIGS. 5 and 6 is manufactured as a multilayer ceramic electronic component.

【0019】図1に示すように、セラミックグリーンシ
ート11が用意される。セラミックグリーンシート11
上には、その複数箇所に分布して、内部回路要素として
の内部電極2がたとえば導電性ペーストの印刷により形
成される。
As shown in FIG. 1, a ceramic green sheet 11 is prepared. Ceramic green sheet 11
On the upper part, the internal electrodes 2 as internal circuit elements are formed at a plurality of locations, for example, by printing a conductive paste.

【0020】上述したセラミックグリーンシート11を
含む複数のセラミックグリーンシートが積層されること
によって、図2に示すようなマザー積層体12が得られ
る。マザー積層体12は、互いに平行な複数の第1の分
割線13およびこれら第1の分割線13に直交する複数
の第2の分割線14にそれぞれ沿って分割されたとき、
図5および図6に示すような個々の積層セラミックコン
デンサのための積層体チップ1を与えるものである。図
1において、1つの積層体チップ1のためのセラミック
層3となるべき領域が1点鎖線で囲まれて示されてい
る。
By laminating a plurality of ceramic green sheets including the above-described ceramic green sheet 11, a mother laminate 12 as shown in FIG. 2 is obtained. When the mother laminate 12 is divided along a plurality of first dividing lines 13 parallel to each other and a plurality of second dividing lines 14 orthogonal to the first dividing lines 13,
This provides a multilayer chip 1 for individual multilayer ceramic capacitors as shown in FIGS. In FIG. 1, a region to be a ceramic layer 3 for one laminated chip 1 is shown surrounded by a dashed line.

【0021】このようなマザー積層体12に対しては、
プレス工程を実施しない。なお、マザー積層体12に対
する以後の取扱いにおいて、セラミックグリーンシート
11を含む複数のセラミックグリーンシート相互間の剥
がれが生じないようにすることを目的として、後で実施
されるプレス工程において適用される圧力より小さい圧
力でマザー積層体12を積層方向に仮プレスすることを
妨げるものではない。この仮プレス工程では、内部電極
2の不所望な変形や位置ずれは実質的に生じないように
される。
For such a mother laminate 12,
Do not perform the pressing process. In the subsequent handling of the mother laminate 12, a pressure applied in a later-described pressing step is performed in order to prevent the plurality of ceramic green sheets including the ceramic green sheet 11 from peeling off from each other. This does not prevent the mother laminated body 12 from being temporarily pressed in the laminating direction with a smaller pressure. In this temporary pressing step, undesired deformation and displacement of the internal electrodes 2 are substantially prevented from occurring.

【0022】マザー積層体12は、この実施形態では、
たとえば、その中央部を通る特定の第1の分割線13a
および特定の第2の分割線14aにそれぞれ沿って分割
され、それによって、図3に示すような中間的な寸法の
4つの中間積層体15が取り出される。
In this embodiment, the mother laminate 12 is
For example, a specific first dividing line 13a passing through the center thereof
And along each of the specific second dividing lines 14a, whereby four intermediate laminates 15 having intermediate dimensions as shown in FIG. 3 are taken out.

【0023】次いで、図3において矢印16で示すよう
に、各中間積層体15が、その積層方向にプレスされ
る。
Next, as shown by an arrow 16 in FIG. 3, each intermediate laminated body 15 is pressed in the laminating direction.

【0024】このように、マザー積層体12に対してで
はなく、それより寸法の小さい中間積層体15に対して
プレス工程を実施することにより、セラミックグリーン
シート11を含む複数のセラミックグリーンシートによ
って与えられる生のセラミックの流動や歪みをより小さ
く抑えることができ、内部電極12の不所望な変形や位
置ずれといった不都合の発生を抑えることができる。ま
た、より寸法の小さい中間積層体15の状態でプレス工
程を実施することにより、プレス時の脱気(グリーンシ
ート間に介在する空気を排除する)効率を向上させるこ
ともできる。
As described above, the pressing process is performed not on the mother laminate 12 but on the intermediate laminate 15 having a smaller size, thereby providing a plurality of ceramic green sheets including the ceramic green sheets 11. The flow and distortion of the raw ceramic can be suppressed to a smaller extent, and the occurrence of inconvenience such as undesired deformation and displacement of the internal electrode 12 can be suppressed. In addition, by performing the pressing step in the state of the intermediate laminate 15 having a smaller dimension, the efficiency of degassing (removing air interposed between the green sheets) during pressing can be improved.

【0025】なお、図3に示した実施形態では、マザー
積層体12から4つの中間積層体15を得たが、マザー
積層体12を分割して得られる中間積層体15の数、言
い換えると、中間積層体15の大きさは、上述したよう
なプレス工程において生じ得る不都合をできるだけ回避
できるように、マザー積層体12の大きさを考慮して決
定すればよい。
In the embodiment shown in FIG. 3, four intermediate laminates 15 are obtained from the mother laminate 12, but the number of intermediate laminates 15 obtained by dividing the mother laminate 12, that is, The size of the intermediate laminate 15 may be determined in consideration of the size of the mother laminate 12 so as to avoid inconveniences that may occur in the above-described pressing process as much as possible.

【0026】次に、各中間積層体15は、図4に示すよ
うに、残りの第1の分割線13および第2の分割線14
にそれぞれ沿って分割され、それによって、複数の積層
体チップ1が得られる。
Next, as shown in FIG. 4, each of the intermediate laminates 15 includes the remaining first dividing lines 13 and second dividing lines 14.
, Whereby a plurality of stacked chips 1 are obtained.

【0027】その後、各積層体チップ1は、周知のよう
に、焼成され、次いで、図5に示すように外部電極4が
形成されたとき、所望の積層セラミックコンデンサが得
られる。
Thereafter, as is well known, each laminated chip 1 is fired, and then, when the external electrodes 4 are formed as shown in FIG. 5, a desired laminated ceramic capacitor is obtained.

【0028】以上、この発明を、図示した実施形態によ
る積層セラミックコンデンサの製造方法に関連して説明
したが、この発明は、積層セラミックコンデンサに限ら
ず、抵抗、インダクタ、バリスタ等として機能する積層
セラミック電子部品にも、あるいは、これら機能素子が
複合された積層セラミック電子部品にも適用することが
できる。
Although the present invention has been described with reference to the manufacturing method of the multilayer ceramic capacitor according to the illustrated embodiment, the present invention is not limited to the multilayer ceramic capacitor, but the multilayer ceramic capacitor functioning as a resistor, an inductor, a varistor and the like. The present invention can be applied to an electronic component or a multilayer ceramic electronic component in which these functional elements are combined.

【0029】また、前述した実施形態では、積層体チッ
プの内部に形成される内部回路要素が、内部電極であっ
たが、上述したように、この発明は任意の機能を有する
種々の積層セラミック電子部品に対して適用可能である
ので、内部回路要素としては、種々の態様が考えられ
る。たとえば、内部回路要素は、内部電極のような良好
な導電性を有する回路要素である以外に、たとえば比較
的大きな電気抵抗性あるいは他の電気的特性を有する回
路要素であることもある。
In the above-described embodiment, the internal circuit element formed inside the multilayer chip is an internal electrode. However, as described above, the present invention is applicable to various multilayer ceramic electronic devices having arbitrary functions. Since the present invention is applicable to components, various modes can be considered as internal circuit elements. For example, the internal circuit element may be, for example, a circuit element having relatively high electrical resistance or other electrical characteristics in addition to a circuit element having good conductivity such as an internal electrode.

【0030】また、前述した実施形態では、マザー積層
体を分割するにあたって、まず、中間的な寸法の中間積
層体を得るための分割を行ない、次いで、積層体チップ
を得るための分割を行なうというように、2段階の分割
を実施しながら、中間積層体に対してプレス工程を適用
したが、用意されたマザー積層体の大きさまたは得よう
とする積層体チップの大きさによっては、マザー積層体
から、直接、積層体チップを得るように分割し、積層体
チップに対してプレス工程を実施するようにしてもよ
い。すなわち、図面を参照して説明すると、図3におい
て参照符号「15」で示した要素が、中間積層体ではな
く、最終的な積層体チップであってもよいということで
ある。
In the above-described embodiment, when dividing the mother laminate, first, division is performed to obtain an intermediate laminate having an intermediate size, and then division is performed to obtain a laminate chip. As described above, the pressing process was applied to the intermediate laminate while performing the two-stage division. However, depending on the size of the prepared mother laminate or the size of the laminate chip to be obtained, the mother laminate may be used. The body may be divided directly so as to obtain a laminated chip, and the laminated chip may be subjected to a pressing step. That is, with reference to the drawings, the element indicated by reference numeral “15” in FIG. 3 may be a final laminated chip, not an intermediate laminated body.

【0031】あるいは、前述した実施形態のように、マ
ザー積層体を分割するにあたって、2段階の分割を実施
しながらも、最終的に得られた積層体チップに対してプ
レス工程を実施するようにしてもよい。すなわち、図面
を参照して説明すると、図3に示した中間積層体15に
対してはプレス工程を実施せず、図4に示した積層体チ
ップ1に対してプレス工程を実施してもよいということ
である。
Alternatively, as in the above-described embodiment, in dividing the mother laminated body, a pressing step is performed on the finally obtained laminated chip while performing two-stage division. You may. That is, as described with reference to the drawings, the pressing step may not be performed on the intermediate laminated body 15 illustrated in FIG. 3, and the pressing step may be performed on the laminated chip 1 illustrated in FIG. 4. That's what it means.

【0032】[0032]

【発明の効果】以上のように、この発明によれば、マザ
ー積層体の段階でプレス工程を実施するのではなく、マ
ザー積層体を適当に分割して得られた中間積層体または
積層体チップの段階でプレス工程を実施するようにして
いるので、マザー積層体をプレスする場合に比べて、プ
レス工程での生のセラミックの流動を小さく抑えること
ができ、そのため、内部電極のような内部回路要素の不
所望な変形や位置ずれが生じることを抑えることができ
る。
As described above, according to the present invention, the intermediate laminated body or laminated chip obtained by appropriately dividing the mother laminated body, instead of performing the pressing step at the stage of the mother laminated body. Since the pressing step is carried out at the stage, the flow of the raw ceramic in the pressing step can be suppressed smaller than in the case where the mother laminate is pressed, so that the internal circuit such as the internal electrode Undesirable deformation and displacement of the element can be suppressed.

【0033】また、マザー積層体に比べて寸法の小さい
中間積層体や積層体チップの段階でプレス工程を実施す
るので、マザー積層体をプレスする場合に比べて、脱気
効率を向上させることができる。
Further, since the pressing step is performed at the stage of the intermediate laminated body or the laminated chip having a smaller size than the mother laminated body, the degassing efficiency can be improved as compared with the case where the mother laminated body is pressed. it can.

【0034】これらのことから、この発明によれば、プ
レス工程で生じ得る不都合にとらわれることなく、マザ
ー積層体を大きくすることができるので、良好な品質の
積層セラミック電子部品を、高い生産性をもって製造す
ることができる。
From these facts, according to the present invention, it is possible to increase the size of the mother laminated body without being constrained by the inconvenience that may occur in the pressing step. Can be manufactured.

【0035】この発明において、マザー積層体から複数
の積層体チップを得るため、マザー積層体を2段階で分
割し、第1段階で得られた中間的な寸法の中間積層体に
対してプレス工程を実施するようにすれば、個々の積層
体チップに対してプレス工程を実施する場合に比べて、
プレス工程を能率的に進めることができる。
In the present invention, in order to obtain a plurality of laminated chips from the mother laminated body, the mother laminated body is divided into two stages, and the intermediate laminated body having an intermediate size obtained in the first stage is pressed. If compared to the case where the pressing step is performed on each of the stacked chips,
The pressing process can proceed efficiently.

【0036】また、この発明において、マザー積層体
を、プレス工程で適用される圧力より小さい圧力で積層
方向に仮プレスするようにすれば、マザー積層体のその
後の取扱いにおいて、セラミックグリーンシート相互間
の剥がれを生じにくくすることができ、マザー積層体お
よびプレス工程前の中間積層体または積層体チップの取
扱いが容易になる。
In the present invention, if the mother laminate is temporarily pressed in the laminating direction at a pressure lower than the pressure applied in the pressing step, the subsequent processing of the mother laminate will result in a gap between the ceramic green sheets. Of the mother laminate and the intermediate laminate or the laminated chip before the pressing step can be easily handled.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施形態による積層セラミック電
子部品としての積層セラミックコンデンサの製造のため
に用意されるセラミックグリーンシート11の一部を、
図2ないし図4より拡大して示す斜視図である。
FIG. 1 shows a part of a ceramic green sheet 11 prepared for manufacturing a multilayer ceramic capacitor as a multilayer ceramic electronic component according to an embodiment of the present invention;
FIG. 5 is an enlarged perspective view of FIG. 2 to FIG. 4.

【図2】図1に示したセラミックグリーンシート11を
含む複数のセラミックグリーンシートを積層して得られ
たマザー積層体12を示す斜視図である。
FIG. 2 is a perspective view showing a mother laminate 12 obtained by laminating a plurality of ceramic green sheets including the ceramic green sheet 11 shown in FIG.

【図3】図2に示したマザー積層体12を特定の第1の
分割線13aおよび特定の第2の分割線14aにそれぞ
れ沿って分割することによって得られた中間積層体15
を示す斜視図である。
3 is an intermediate laminate 15 obtained by dividing the mother laminate 12 shown in FIG. 2 along a specific first dividing line 13a and a specific second dividing line 14a, respectively.
FIG.

【図4】図3に示した中間積層体15をさらに分割して
複数の積層体チップ1を得るための工程を示す斜視図で
ある。
FIG. 4 is a perspective view showing a process for further dividing the intermediate laminated body 15 shown in FIG. 3 to obtain a plurality of laminated chips 1;

【図5】この発明にとって興味ある積層セラミックコン
デンサに備える積層体チップ1を示す縦断面図である。
FIG. 5 is a longitudinal sectional view showing a multilayer chip 1 provided in a multilayer ceramic capacitor of interest to the present invention.

【図6】図5に示した積層体チップ1を示す横断面図で
ある。
FIG. 6 is a transverse sectional view showing the laminated body chip 1 shown in FIG.

【符号の説明】[Explanation of symbols]

1 積層体チップ 2 内部電極 11 セラミックグリーンシート 12 マザー積層体 13 第1の分割線 13a 特定の第1の分割線 14 第2の分割線 14a 特定の第2の分割線 15 中間積層体 16 プレスを示す矢印 DESCRIPTION OF SYMBOLS 1 Laminated chip 2 Internal electrode 11 Ceramic green sheet 12 Mother laminated body 13 1st division line 13a Specific 1st division line 14 2nd division line 14a Specific 2nd division line 15 Intermediate laminated body 16 Press Arrow showing

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 所定の複数の分割線に沿って分割された
とき、個々の積層セラミック電子部品のための積層体チ
ップを与えるものであって、積層された複数のセラミッ
クグリーンシートと、特定の前記セラミックグリーンシ
ート上の複数箇所に分布して形成される内部回路要素と
を備える、マザー積層体を用意する工程と、 前記マザー積層体を前記複数の分割線のうちの特定のも
のに沿って分割し、それによって、中間的な寸法の複数
の中間積層体を得る工程と、 前記中間積層体を積層方向にプレスする工程と、 プレスされた前記中間積層体を前記複数の分割線の残り
のものに沿って分割し、それによって、複数の積層体チ
ップを得る工程とを備える、積層セラミック電子部品の
製造方法。
The present invention provides a multilayer chip for an individual multilayer ceramic electronic component when divided along a plurality of predetermined dividing lines, wherein a plurality of laminated ceramic green sheets and a specific ceramic green sheet are provided. A step of preparing a mother laminate, comprising internal circuit elements distributed and formed at a plurality of locations on the ceramic green sheet, and applying the mother laminate along a specific one of the plurality of dividing lines. Dividing, thereby obtaining a plurality of intermediate laminates having intermediate dimensions; pressing the intermediate laminate in a stacking direction; and pressing the pressed intermediate laminate to the remaining of the plurality of dividing lines. And a step of obtaining a plurality of multilayer chips by dividing the multilayer ceramic electronic component along the object.
【請求項2】 所定の分割線に沿って分割されたとき、
個々の積層セラミック電子部品のための積層体チップを
与えるものであって、積層された複数のセラミックグリ
ーンシートと、特定の前記セラミックグリーンシート上
の複数箇所に分布して形成される内部回路要素とを備え
る、マザー積層体を用意する工程と、 前記マザー積層体を前記分割線に沿って分割し、それに
よって、複数の積層体チップを得る工程と、 前記積層体チップを積層方向にプレスする工程とを備え
る、積層セラミック電子部品の製造方法。
2. When divided along a predetermined dividing line,
A multilayer chip for each multilayer ceramic electronic component is provided, wherein a plurality of stacked ceramic green sheets, and internal circuit elements distributed and formed at a plurality of locations on the specific ceramic green sheet. A step of preparing a mother laminate, a step of dividing the mother laminate along the dividing line, thereby obtaining a plurality of laminated chips, and a step of pressing the laminated chips in a laminating direction. A method for manufacturing a multilayer ceramic electronic component, comprising:
【請求項3】 前記プレス工程において適用される圧力
より小さい圧力で前記マザー積層体を積層方向に仮プレ
スする工程をさらに備える、請求項1または2に記載の
積層セラミック電子部品の製造方法。
3. The method for manufacturing a multilayer ceramic electronic component according to claim 1, further comprising a step of temporarily pressing the mother laminate in a laminating direction at a pressure smaller than a pressure applied in the pressing step.
JP10263081A 1998-09-17 1998-09-17 Manufacture of laminated ceramic electronic component Pending JP2000100655A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10263081A JP2000100655A (en) 1998-09-17 1998-09-17 Manufacture of laminated ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10263081A JP2000100655A (en) 1998-09-17 1998-09-17 Manufacture of laminated ceramic electronic component

Publications (1)

Publication Number Publication Date
JP2000100655A true JP2000100655A (en) 2000-04-07

Family

ID=17384579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10263081A Pending JP2000100655A (en) 1998-09-17 1998-09-17 Manufacture of laminated ceramic electronic component

Country Status (1)

Country Link
JP (1) JP2000100655A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259964A (en) * 2004-03-11 2005-09-22 Tdk Corp Manufacturing method of ceramic laminate
KR100846178B1 (en) * 2006-12-15 2008-07-14 곽성옥 Flat-type chip varistor
US10650973B2 (en) 2015-05-25 2020-05-12 Murata Manufacturing Co., Ltd. Method of manufacturing multilayer ceramic electronic component

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259964A (en) * 2004-03-11 2005-09-22 Tdk Corp Manufacturing method of ceramic laminate
KR100846178B1 (en) * 2006-12-15 2008-07-14 곽성옥 Flat-type chip varistor
US10650973B2 (en) 2015-05-25 2020-05-12 Murata Manufacturing Co., Ltd. Method of manufacturing multilayer ceramic electronic component

Similar Documents

Publication Publication Date Title
JP2001267453A (en) Laminated ceramic electronic component, method of manufacturing the same, and electronic device
JP2022072584A5 (en)
JP2000012377A (en) Laminated ceramic electronic component and manufacture of the same
JP2000340448A (en) Laminated ceramic capacitor
JPH09190947A (en) Laminated ceramic electronic component
JP2000100655A (en) Manufacture of laminated ceramic electronic component
JP2000106320A (en) Laminated ceramic capacitor
JPH0745473A (en) Manufacture of multilayer ceramic capacitor
JP2004289085A (en) Thin film laminated electronic component and its manufacturing method
JPH09129486A (en) Manufacture of laminated ceramic electronic part
JP4370663B2 (en) MULTILAYER CERAMIC ELECTRONIC COMPONENT, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP2000106322A (en) Laminated ceramic capacitor
JP2001319822A (en) Manufacturing method of laminated ceramic electronic part
JP2005108890A (en) Laminated ceramic capacitor
JPH06244050A (en) Manufacture of laminated ceramic capacitor and laminated green body therefor
JP5245645B2 (en) Manufacturing method of laminated coil component
JPH05347227A (en) Laminated thin film capacitor
KR20140145427A (en) The internal electrode for the piezoelectric device, the piezoelectric device including the same and method for manufacture thereof
JP2002270989A (en) Ceramic electronic part and manufacturing method therefor
JP3521774B2 (en) Manufacturing method of multilayer ceramic capacitor
JP3925094B2 (en) Manufacturing method of multilayer ceramic electronic component
JP3275683B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2018206887A (en) Lamination inductor component and manufacturing method thereof
JPH09153429A (en) Manufacture of laminated ceramic electronic component
JPH09129485A (en) Manufacture of laminated ceramic electronic component

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031218

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040204

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070112