JP2000092255A - Method and device for performing image data transmission and reception processing - Google Patents
Method and device for performing image data transmission and reception processingInfo
- Publication number
- JP2000092255A JP2000092255A JP10258112A JP25811298A JP2000092255A JP 2000092255 A JP2000092255 A JP 2000092255A JP 10258112 A JP10258112 A JP 10258112A JP 25811298 A JP25811298 A JP 25811298A JP 2000092255 A JP2000092255 A JP 2000092255A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- serial
- parallel
- image data
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Input (AREA)
- Facsimiles In General (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、スキャナ、デジタ
ル複写機、ファクシミリ等の画像処理分野に適用される
画像データ送受信処理方法及びその装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for transmitting and receiving image data applied to image processing fields such as scanners, digital copiers and facsimile machines.
【０００２】[0002]
【従来の技術】一般に、この種の画像処理分野において
は、例えば、画像読取部から得られてデジタル化された
パラレルな画像信号をパラレル／シリアル変換器により
シリアル信号に変換して、シリアル信号として画像処理
部側に送信し、画像処理部側ではシリアル信号をシリア
ル／パラレル変換器によりパラレル信号に変換して受信
するようにしている。この際、画像処理の同期をとるた
め、同期信号を伴うことなる。即ち、デジタル化された
画像データを同期信号とともにパラレル／シリアル変換
してシリアル信号として送信し、送信されたシリアル信
号をシリアル／パラレル変換して画像データを同期信号
とともにパラレル信号として受信するようにしている。2. Description of the Related Art Generally, in the field of image processing of this type, for example, a parallel image signal obtained from an image reading section and digitized is converted into a serial signal by a parallel / serial converter and converted into a serial signal. The data is transmitted to the image processing unit, and the image processing unit converts the serial signal into a parallel signal by a serial / parallel converter and receives the signal. At this time, a synchronization signal is required to synchronize the image processing. That is, the digitized image data is converted from parallel to serial with a synchronization signal and transmitted as a serial signal, and the transmitted serial signal is converted from serial to parallel to receive the image data as a parallel signal together with the synchronization signal. I have.
【０００３】このような転送処理において、正常な画像
信号の転送を行なわせ、誤動作等を防止するためには、
受信側で同期信号を正確に再現し得ることが重要であ
る。In such a transfer process, in order to make a normal image signal transfer and prevent a malfunction or the like,
It is important that the synchronization signal can be accurately reproduced on the receiving side.
【０００４】この点、例えば特開平７−２９８２２１号
公報によれば、伝送エラーなどによる同期乱れを発生し
にくくする映像信号の伝送における同期信号のエラー検
出法が提案されている。In this regard, for example, Japanese Patent Application Laid-Open No. 7-298221 proposes a method of detecting an error of a synchronization signal in the transmission of a video signal in which synchronization disturbance due to a transmission error or the like hardly occurs.
【０００５】[0005]
【発明が解決しようとする課題】ところが、特開平７−
２９８２２１号公報による場合、伝送エラーを積極的に
検出して補正することにより、同期乱れを抑えるように
しているに過ぎず、根本的な対策とはなっていない。However, Japanese Patent Application Laid-Open No.
In the case of Japanese Patent Application Publication No. 298221, the transmission error is only positively detected and corrected to suppress the synchronization disorder, and is not a fundamental measure.
【０００６】そこで、本発明は、低コストにして、送信
側のクロックスキュー等により誤った同期信号を発生す
ることがない画像データ送受信処理方法及びその装置を
提供することを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide an image data transmission / reception processing method and an apparatus thereof which are low in cost and do not generate an erroneous synchronization signal due to clock skew on the transmission side.
【０００７】[0007]
【課題を解決するための手段】請求項１記載の発明の画
像データ送受信処理方法は、デジタル化された画像デー
タを同期信号とともにパラレル／シリアル変換してシリ
アル信号として送信し、送信されたシリアル信号をシリ
アル／パラレル変換して画像データを同期信号とともに
パラレル信号として受信する画像データ送受信処理方法
において、送信側では同期信号をシリアル信号中に連続
する複数ビットに割付けて送信し、受信側ではシリアル
信号中に割付けられた複数ビットの同期信号中の１ビッ
ト分のみを同期信号として取り出すようにした。According to a first aspect of the present invention, there is provided an image data transmission / reception processing method, which converts a digitized image data into a serial signal by performing parallel / serial conversion together with a synchronization signal, and transmits the serial signal. In the image data transmission / reception processing method in which image data is received as a parallel signal together with a synchronization signal by converting the data into a parallel signal, the transmission side allocates the synchronization signal to a plurality of consecutive bits in the serial signal and transmits the serial signal. Only one bit of the multi-bit synchronization signal allocated therein is taken out as a synchronization signal.
【０００８】従って、シリアル信号として画像データと
同期信号とを転送させる際に、同期信号に関しては連続
する複数ビット分として割付けているので、受信側でパ
ラレル信号に変換して受信するときに同期信号を認識し
得る確率が数段に高まるため、送信側のクロックスキュ
ー等により誤った同期信号を発生することがない。Therefore, when transferring the image data and the synchronization signal as a serial signal, the synchronization signal is allocated as a plurality of continuous bits. Since the probability of recognizing is increased several stages, an erroneous synchronization signal is not generated due to clock skew on the transmission side.
【０００９】請求項２記載の発明の画像データ送受信処
理装置は、デジタル化された画像データを同期信号とと
もにパラレル／シリアル変換してシリアル信号として送
信出力するパラレル／シリアル変換器と、送信されたシ
リアル信号をシリアル／パラレル変換して画像データを
同期信号とともにパラレル信号として受信するシリアル
／パラレル変換器とを備えた画像データ送受信処理装置
において、前記パラレル／シリアル変換器に入力させる
同期信号を複数ビット分のパラレルな同期信号に増数す
る同期信号増数手段と、前記シリアル／パラレル変換器
から出力される同期信号としてシリアル信号中に割付け
られた連続する複数ビットの同期信号中の１ビット分の
みを取り出す同期信号特定手段とを備える。According to a second aspect of the present invention, there is provided an image data transmission / reception processing apparatus comprising: a parallel / serial converter for converting a digitized image data into a serial signal by parallel / serial conversion together with a synchronization signal; A serial / parallel converter for serially / parallel converting the signal and receiving the image data as a parallel signal together with a synchronization signal, wherein the synchronization signal input to the parallel / serial converter is a plurality of bits. Means for increasing the number of synchronizing signals to a parallel synchronizing signal, and only one bit of a continuous plural-bit synchronizing signal allocated in the serial signal as a synchronizing signal output from the serial / parallel converter. Synchronization signal specifying means for extracting.
【００１０】従って、パラレル／シリアル変換器からシ
リアル信号として画像データと同期信号とを転送させる
際に、同期信号に関しては同期信号増数手段により連続
する複数ビット分として割付けているので、シリアル／
パラレル変換器側でパラレル信号に変換して受信すると
きに同期信号を認識し得る確率が数段に高まるため、送
信側のクロックスキュー等により誤った同期信号を発生
することがない。Therefore, when transferring the image data and the synchronization signal as serial signals from the parallel / serial converter, the synchronization signal is allocated as a plurality of continuous bits by the synchronization signal multiplying means.
When the parallel converter converts the signal into a parallel signal and receives the signal, the probability of recognizing the synchronization signal is increased to several stages, so that an erroneous synchronization signal is not generated due to clock skew on the transmission side.
【００１１】請求項３記載の発明は、請求項２記載の画
像データ送受信処理装置において、前記パラレル／シリ
アル変換器から前記シリアル／パラレル変換器へ送信さ
れるシリアル信号は差動信号である。According to a third aspect of the present invention, in the image data transmission / reception processing apparatus according to the second aspect, a serial signal transmitted from the parallel / serial converter to the serial / parallel converter is a differential signal.
【００１２】従って、差動信号方式で伝送するとノイズ
に強いため、送信側から受信側までの距離が長い場合で
も安定して送信することができる上に、電磁波対策上も
有利となる。Therefore, transmission by the differential signal method is resistant to noise, so that the transmission can be performed stably even when the distance from the transmission side to the reception side is long, and it is also advantageous for measures against electromagnetic waves.
【００１３】請求項４記載の発明は、請求項２記載の画
像データ送受信処理装置において、前記同期信号特定手
段は、シリアル信号において連続する複数ビットの同期
信号中の真ん中又は真ん中に近い１ビット分を取り出
す。According to a fourth aspect of the present invention, in the image data transmission / reception processing apparatus according to the second aspect, the synchronization signal specifying means is provided in the middle of a continuous plurality of bits of the synchronization signal in the serial signal or for one bit close to the center. Take out.
【００１４】従って、シリアル信号において多少のビッ
ト位相ずれがあったとしても、その前後のビットに割当
てられている同期信号を認識し得る確率が高く、送信側
のクロックスキュー等により誤った同期信号を発生する
ことがない。Therefore, even if there is a slight bit phase shift in the serial signal, there is a high probability that the synchronization signal assigned to the preceding and succeeding bits can be recognized. Does not occur.
【００１５】[0015]
【発明の実施の形態】本発明の一実施の形態を図面に基
づいて説明する。図１は本実施の形態の画像処理装置の
一部の構成を示すブロック図である。まず、ＣＣＤ１等
の画像読取素子とサンプル・ホールド回路等を備えたア
ナログ処理部２とによる読取部３は、タイミング信号発
生回路４からのＣＣＤクロック信号等のクロックにより
動作する。読取部４から出力されるアナログ画像信号ａ
ｄｔは、アナログ／デジタル変換器（Ａ／ＤＣ）５によ
りデジタル化された画像データddt０〜ddt７に変換さ
れ、パラレル／シリアル変換器６に入力される。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a partial configuration of the image processing apparatus according to the present embodiment. First, a reading unit 3 composed of an image reading element such as a CCD 1 and an analog processing unit 2 having a sample and hold circuit and the like is operated by a clock such as a CCD clock signal from a timing signal generation circuit 4. Analog image signal a output from reading section 4
The dt is converted into digitized image data ddt0 to ddt7 by an analog / digital converter (A / DC) 5 and input to a parallel / serial converter 6.
【００１６】タイミング信号発生回路４はＣＰＵ７によ
る制御下に、プリンタ部（図示せず）からのトリガ信号
ＸＲＤＳＹＮＣを基にタイミングをとり、読取画像１ラ
インの動作信号（画像データに対する同期信号ＸＬＳＹ
ＮＣ、データ転送クロックＣＬＫＩＮ、ＣＣＤクロック
信号等）を生成し、出力する。このタイミング信号発生
回路４から出力される同期信号ＸＬＳＹＮＣ、データ転
送クロックＣＬＫＩＮもパラレル／シリアル変換器６に
入力される。ここで、同期信号ＸＬＳＹＮＣに関して
は、パラレル／シリアル変換器６によりシリアル信号に
変換された際に連続した複数ビット（ここでは、５ビッ
ト）の同期信号なるデータ列として割付けられるように
パラレル／シリアル変換器６の５端子分にパラレルに入
力されている。この同期信号ＸＬＳＹＮＣの入力部分が
同期信号増数手段８として構成されている。Under the control of the CPU 7, the timing signal generation circuit 4 sets a timing based on a trigger signal XRDSYNC from a printer unit (not shown) and operates an operation signal of one line of the read image (a synchronizing signal XLSY for image data).
NC, data transfer clock CLKIN, CCD clock signal, etc.). The synchronization signal XLSYNC and the data transfer clock CLKIN output from the timing signal generation circuit 4 are also input to the parallel / serial converter 6. Here, the synchronization signal XLSYNC is subjected to parallel / serial conversion so that when converted into a serial signal by the parallel / serial converter 6, it is allocated as a data string of a plurality of continuous bits (here, 5 bits) of a synchronization signal. The signals are input to the five terminals of the device 6 in parallel. The input portion of the synchronizing signal XLSYNC constitutes a synchronizing signal multiplying means 8.
【００１７】これに対応して、本実施の形態では、パラ
レル／シリアル変換器６は例えば７ビット×２チャンネ
ル構成とされ、図２に示すように、画像データddt０〜d
dt６で１チャンネル、画像データddt７及び５つの同期
信号ＸＬＳＹＮＣ（ＬＣと表記）で１チャンネルとなる
ようにアサインされている。また、転送クロックＣＬＫ
ＩＮは周波数はそのままでＴＸＣＬＫとしてＴＸ１，Ｔ
Ｘ２と同様に差動信号にてシリアル信号が転送される設
定とされている。このパラレル／シリアル変換器６には
パラレル／シリアル変換するために必要なＰＬＬ９が内
蔵されており、ＰＬＬ９は入力された転送クロックＣＬ
ＫＩＮに対応して逓倍された周波数で内部動作する。In response to this, in the present embodiment, the parallel / serial converter 6 has a configuration of, for example, 7 bits × 2 channels, and as shown in FIG.
One channel is assigned by dt6, and one channel is assigned by image data ddt7 and five synchronization signals XLSYNC (denoted by LC). Further, the transfer clock CLK
IN is the same frequency as TXCLK, TX1, TX1, T
As in the case of X2, the setting is such that a serial signal is transferred by a differential signal. The parallel / serial converter 6 has a built-in PLL 9 required for parallel / serial conversion.
It operates internally at a frequency multiplied by KIN.
【００１８】一方、パラレル／シリアル変換器６の出力
側に対してシリアル伝送路１０を介して接続されたシリ
アル／パラレル変換器１１が受信側（画像処理部側）に
設けられている。このシリアル／パラレル変換器１１は
転送クロックＣＬＫＩＮ，ＴＸＣＬＫに対応して出力さ
れる転送クロックＯＵＴＣＬＫに同期して、画像データ
ddt０〜ddt７をシリアル信号からパラレル信号に変換し
次工程側に出力する。このシリアル／パラレル変換器１
１は同期信号ＸＳＹＮＣもシリアル信号からパラレル信
号に変換して出力するものであるが、本実施の形態で
は、５つの連続する同期信号ＸＳＹＮＣの内、位相ずれ
等がない場合に３番目（真ん中）の１ビット分の同期信
号ＸＳＹＮＣが出力される出力部分からのみ取り出すよ
うに設定されている。図１中のシリアル／パラレル変換
器１１における同期信号ＸＳＹＮＣの取出部分が同期信
号特定手段１２として機能する。On the other hand, a serial / parallel converter 11 connected to the output side of the parallel / serial converter 6 via a serial transmission line 10 is provided on the receiving side (image processing unit side). The serial / parallel converter 11 synchronizes with the transfer clock OUTCLK output in response to the transfer clocks CLKIN and TXCLK to output image data.
ddt0 to ddt7 are converted from serial signals to parallel signals and output to the next process side. This serial / parallel converter 1
Numeral 1 indicates that the synchronization signal XSYNC is also converted from a serial signal to a parallel signal and output. In the present embodiment, among five consecutive synchronization signals XSYNC, if there is no phase shift or the like, the third (middle) Is set so as to be extracted only from the output portion where the 1-bit synchronization signal XSYNC is output. The part of the serial / parallel converter 11 shown in FIG. 1 that takes out the synchronization signal XSYNC functions as the synchronization signal identification unit 12.
【００１９】このような構成において、図３はパラレル
／シリアル変換器６に対するパラレル入力信号例を示
し、図４はシリアル／パラレル変換器１１からのパラレ
ル出力信号例を示すタイムチャートである。タイミング
信号発生回路４に入力されるトリガ信号ＸＲＤＳＹＮＣ
は非同期で発生する。このため、タイミング信号発生回
路４がトリガ信号ＸＲＤＳＹＮＣを取り込んで、読取画
像１ラインの動作信号（画像データに対する同期信号Ｘ
ＬＳＹＮＣ、データ転送クロックＣＬＫＩＮ、ＣＣＤク
ロック信号等）を生成し、出力する際には、図３中のＡ
部分に示すように転送クロックＣＬＫＩＮが一定のデュ
ーティの場合もあるが、図３中のＢ部分に矢印で示すよ
うに転送クロックＣＬＫＩＮのデューティが半クロック
分ずれることもある（送信側のクロックスキュー）。In such a configuration, FIG. 3 shows an example of a parallel input signal to the parallel / serial converter 6, and FIG. 4 is a time chart showing an example of a parallel output signal from the serial / parallel converter 11. Trigger signal XRDSYNC input to timing signal generation circuit 4
Occurs asynchronously. For this reason, the timing signal generation circuit 4 captures the trigger signal XRDSYNC, and operates the operation signal of one line of the read image (the synchronization signal X for the image data).
LSYNC, a data transfer clock CLKIN, a CCD clock signal, etc.) are generated and output.
Although the transfer clock CLKIN may have a constant duty as shown in the portion, the duty of the transfer clock CLKIN may be shifted by half a clock as shown by an arrow in the portion B in FIG. 3 (clock skew on the transmission side). .
【００２０】このような状況下において、図３中のＡ部
分に示すような一定のデューティの場合には問題がない
が、図３中のＢ部分に示すようなクロックスキューを生
じた場合にはＰＬＬのロックが外れてしまうことがあ
り、安定するまでは図２に示すようなシリアル信号にお
ける画像データとクロックＴＸＣＬＫとの位相関係が崩
れてしまい、隣のデータが誤って入ってしまうことな
る。画像データddt０〜ddt７と一緒に転送される同期信
号ＸＬＳＹＮＣは、その後の画像処理の同期をとるため
のものであるので、同期信号ＸＬＳＹＮＣが誤送信され
ると画像データが目茶苦茶になってしまう。図４中のＢ
部分に矢印で示す同期信号ＸＬＳＹＮＣは送信側のクロ
ックスキューにより誤って発生した同期信号である。即
ち、パラレル／シリアル変換器６に対して１つの同期信
号ＸＬＳＹＮＣしか入っていないとすると、クロックＴ
ＸＣＬＫとＴＸ１との位相関係がずれた場合に、受信側
のシリアル／パラレル変換器１１の同期信号取出部分か
ら同期信号ではない信号を同期信号ＸＬＳＹＮＣとして
認識してしまう可能性がある。Under such circumstances, there is no problem in the case of a constant duty as shown in the portion A in FIG. 3, but in the case where a clock skew as shown in the portion B in FIG. Until the PLL becomes unlocked, the phase relationship between the image data in the serial signal and the clock TXCLK as shown in FIG. 2 is lost until the PLL becomes stable, and the adjacent data is erroneously entered. Since the synchronization signal XLSYNC transferred together with the image data ddt0 to ddt7 is for synchronizing the subsequent image processing, if the synchronization signal XLSYNC is erroneously transmitted, the image data will be messed up. . B in FIG.
The synchronization signal XLSYNC indicated by an arrow in the portion is a synchronization signal erroneously generated due to clock skew on the transmission side. That is, if only one synchronization signal XLSYNC is input to the parallel / serial converter 6, the clock T
When the phase relationship between XCLK and TX1 is shifted, a signal that is not a synchronization signal may be recognized as a synchronization signal XLSYNC from a synchronization signal extraction portion of the serial / parallel converter 11 on the receiving side.
【００２１】この点、本実施の形態では、トリガ信号Ｘ
ＲＤＳＹＮＣに基づき生成された同期信号ＸＬＳＹＮＣ
を単にパラレル／シリアル変換してシリアル送信せず
に、この同期信号ＸＬＳＹＮＣをシリアル送信時に連続
する５ビット分として並ぶようにアサインし、かつ、受
信側でのシリアル／パラレル変換後にはシリアル信号に
おいて連続する５ビット分の同期信号ＸＬＳＹＮＣ中の
真ん中（３番目）の１ビット分のみを最終的に同期信号
ＸＬＳＹＮＣとして取り出すようにしているので、送信
側のクロックスキュー等によりＰＬＬが多少不安定にな
って１，２ビット分データがずれるようなことがあって
も、同期信号ＸＬＳＹＮＣは化けることなく、図４のＢ
部分中の２番目のパルス信号として示すように取り出さ
れる。即ち、連続する５ビット分の同期信号ＸＬＳＹＮ
Ｃがシリアル／パラレル変換器１１側まで送られてその
内の真ん中の１ビット分の同期信号ＸＬＳＹＮＣのみ
が、同期信号特定手段１２として機能する取出部分から
取り出されるので、１，２ビット分位相ずれが生じたと
しても前後に割当てられた他の同期信号ＸＬＳＹＮＣで
カバーされ、この取出部分からは同期信号ＸＬＳＹＮＣ
が化けることなく取り出されることとなる。In this respect, in the present embodiment, the trigger signal X
Sync signal XLSYNC generated based on RDSYNC
Are simply converted from parallel to serial and are not transmitted serially, this synchronization signal XLSYNC is assigned so as to be arranged as continuous 5 bits at the time of serial transmission, and continuous in the serial signal after serial / parallel conversion on the receiving side. Since only the middle (third) one bit of the 5-bit synchronization signal XLSYNC to be extracted is finally extracted as the synchronization signal XLSYNC, the PLL becomes somewhat unstable due to clock skew on the transmission side. Even if the data is shifted by 1 or 2 bits, the synchronization signal XLSYNC is not garbled,
Extracted as shown as the second pulse signal in the part. That is, the synchronization signal XLSYN for five consecutive bits
C is sent to the serial / parallel converter 11 side, and only the middle one-bit synchronization signal XLSYNC among them is extracted from the extraction part functioning as the synchronization signal identification means 12, so that a phase shift of one or two bits is obtained. Is generated, it is covered by another synchronization signal XLSYNC assigned before and after, and the synchronization signal XLSYNC is
Will be taken out without being garbled.
【００２２】また、本実施の形態では、シリアル伝送路
１０上を伝送されるシリアル信号を差動信号としている
ので、ノイズに強くてＥＭＩ（電磁波対策）的にも有利
な上に、読取部側から画像処理部側までの距離が長くて
も安定して送信することができる。即ち、本実施の形態
では、シリアル伝送路１０上を伝送されるシリアル信号
ＴＸ１，ＴＸ２，ＴＸＣＬＫを何れも物理的に２本の信
号線を用いて、各々論理的に正逆論理の組合せとして送
信させるものである。この点を図５を参照して説明す
る。図示例は、図３中の信号ＴＸ２の例であり、２本の
信号線の内、１本（ＴＸ２（＋））は通常送信する場合
の論理信号用であり、残りの１本（ＴＸ２（−））はそ
の論理とは逆極性に反転させた論理信号用である。受信
側では、これらの信号ＴＸ２（＋），ＴＸ２（−）側の
論理の組合せが相対的にＡ０の場合には“１”、Ａ１の
場合には“０”として認識する。信号ＴＸ２（＋），Ｔ
Ｘ２（−）は、或る電圧振幅があるわけで、仮に突発的
なノイズが入った場合を考える。差動信号方式の場合、
通常、２本の信号線は物理的に接近して配線されるの
で、何れか一方の信号線にのみノイズが入るということ
は極めて希であり、一般的には、２本の信号線に同時に
ノイズが入ってその信号レベルを揺さぶるといえる。こ
こに、差動信号の場合、受信側では信号ＴＸ２（＋），
ＴＸ２（−）の相対的な組合せに基づき信号が“１”か
“０”かを判断するので、両方にノイズが入った場合に
は相殺されて相対的にはノイズが入ったとは見倣さない
ため、ノイズに強いといえる。また、信号ＴＸ２
（＋），ＴＸ２（−）は互いに逆極性の信号であるの
で、片側の信号電圧が変化した場合には他方の信号電圧
はそれとは逆側に変化する。ここに、２本の信号線は物
理的に接近しているため、電圧変化による輻射ノイズの
発生を打ち消し合うこととなり、ＥＭＩ対策上も有利と
なる。In this embodiment, since the serial signal transmitted on the serial transmission line 10 is a differential signal, it is strong against noise and advantageous from the viewpoint of EMI (electromagnetic wave countermeasures). The transmission can be performed stably even if the distance from the image processing unit side is long. That is, in the present embodiment, each of the serial signals TX1, TX2, and TXCLK transmitted on the serial transmission path 10 is transmitted as a combination of logically forward and reverse logic using two physical signal lines. It is to let. This will be described with reference to FIG. The illustrated example is an example of the signal TX2 in FIG. 3. Of the two signal lines, one (TX2 (+)) is for a logical signal in the case of normal transmission, and the other one (TX2 ( -)) Is for a logic signal inverted to the polarity opposite to the logic. On the receiving side, when the logic combination of these signals TX2 (+) and TX2 (-) is relatively A0, it is recognized as "1", and when it is A1, it is recognized as "0". Signal TX2 (+), T
X2 (-) has a certain voltage amplitude, and it is assumed that sudden noise enters. In the case of differential signaling,
Usually, since two signal lines are wired physically close to each other, it is extremely rare that noise enters only one of the signal lines. It can be said that noise enters and fluctuates the signal level. Here, in the case of a differential signal, the signal TX2 (+),
Since it is determined whether the signal is "1" or "0" based on the relative combination of TX2 (-), if both signals contain noise, they are canceled out, and it is assumed that relatively noise is contained. Because it is not, it can be said that it is strong against noise. Also, the signal TX2
Since (+) and TX2 (-) are signals of opposite polarities, when the signal voltage on one side changes, the other signal voltage changes on the opposite side. Here, since the two signal lines are physically close to each other, the generation of radiation noise due to the voltage change is canceled out, which is also advantageous for EMI measures.
【００２３】なお、本実施の形態では、同期信号ＸＬＳ
ＹＮＣを５ビット分に増やし、そのシリアル信号におい
て連続する５ビット分の真ん中の１ビット分の同期信号
ＸＬＳＹＮＣを取り出すようにしたが、５ビット分に限
らず、例えば、６ビット分とし、真ん中に近い３ビット
目又は４ビット目の１ビット分の同期信号ＸＬＳＹＮＣ
を取り出すようにしてもよい。In this embodiment, the synchronization signal XLS
The YNC is increased to 5 bits, and the synchronization signal XLSYNC of 1 bit at the center of the continuous 5 bits in the serial signal is taken out. However, the synchronization signal is not limited to 5 bits, but is set to, for example, 6 bits. The synchronization signal XLSYNC for one bit of the third or fourth closest bit
May be taken out.
【００２４】[0024]
【発明の効果】請求項１記載の発明の画像データ送受信
処理方法によれば、シリアル信号として画像データと同
期信号とを転送させる際に、同期信号に関しては連続す
る複数ビット分として割付けているので、受信側でパラ
レル信号に変換して受信するときに同期信号を認識し得
る確率を数段に高めることができ、送信側のクロックス
キュー等により誤った同期信号を発生しないようにする
ことができる。According to the image data transmission / reception processing method of the first aspect of the present invention, when transferring image data and a synchronization signal as a serial signal, the synchronization signal is allocated as a plurality of continuous bits. It is possible to increase the probability of recognizing a synchronization signal when converting the signal into a parallel signal on the reception side, and prevent the generation of an erroneous synchronization signal due to clock skew on the transmission side. .
【００２５】請求項２記載の発明の画像データ送受信処
理装置によれば、パラレル／シリアル変換器からシリア
ル信号として画像データと同期信号とを転送させる際
に、同期信号に関しては同期信号増数手段により連続す
る複数ビット分として割付けているので、シリアル／パ
ラレル変換器側でパラレル信号に変換して受信するとき
に同期信号を認識し得る確率を数段に高めることがで
き、送信側のクロックスキュー等により誤った同期信号
を発生しないようにすることができる。According to the image data transmission / reception processing device of the present invention, when the image data and the synchronization signal are transferred as a serial signal from the parallel / serial converter, the synchronization signal is increased by the synchronization signal multiplying means. Since it is allocated as a plurality of continuous bits, it is possible to increase the probability that the serial / parallel converter can recognize the synchronization signal when converting the signal into a parallel signal and receiving the signal, and to increase the clock skew on the transmission side. Thus, an erroneous synchronization signal can be prevented from being generated.
【００２６】請求項３記載の発明によれば、請求項２記
載の画像データ送受信処理装置において、シリアル信号
を差動信号としているので、ノイズに強く、送信側から
受信側までの距離が長い場合でも安定して送信すること
ができ、電磁波対策上も有利となる。According to the third aspect of the present invention, in the image data transmission / reception processing apparatus according to the second aspect, since the serial signal is a differential signal, it is resistant to noise and has a long distance from the transmission side to the reception side. However, transmission can be performed stably, which is advantageous in terms of measures against electromagnetic waves.
【００２７】請求項４記載の発明によれは、請求項２記
載の画像データ送受信処理装置において、シリアル信号
において多少のビット位相ずれがあったとしても、その
前後のビットに割当てられている同期信号を認識し得る
確率を高めることができ、送信側のクロックスキュー等
により誤った同期信号を発生することがない。According to the fourth aspect of the present invention, in the image data transmission / reception processing apparatus of the second aspect, even if there is a slight bit phase shift in the serial signal, the synchronization signal allocated to the preceding and succeeding bits is provided. Can be increased, and an erroneous synchronization signal is not generated due to clock skew or the like on the transmission side.
【図１】本発明の一実施の形態を示すブロック図であ
る。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図２】シリアル信号例を示すタイムチャートである。FIG. 2 is a time chart illustrating an example of a serial signal.
【図３】パラレル入力信号例を示すタイムチャートであ
る。FIG. 3 is a time chart illustrating an example of a parallel input signal.
【図４】パラレル入力信号例を示すタイムチャートであ
る。FIG. 4 is a time chart illustrating an example of a parallel input signal.
【図５】差動信号による伝送方式を説明するためのタイ
ムチャートである。FIG. 5 is a time chart for explaining a transmission method using a differential signal.
６ パラレル／シリアル変換器 ８ 同期信号増数手段 １１ シリアル／パラレル変換器 １２ 同期信号特定手段 Reference Signs List 6 parallel / serial converter 8 synchronization signal multiplying means 11 serial / parallel converter 12 synchronization signal specifying means
Claims (4)
とともにパラレル／シリアル変換してシリアル信号とし
て送信し、送信されたシリアル信号をシリアル／パラレ
ル変換して画像データを同期信号とともにパラレル信号
として受信する画像データ送受信処理方法において、送
信側では同期信号をシリアル信号中に連続する複数ビッ
トに割付けて送信し、受信側ではシリアル信号中に割付
けられた複数ビットの同期信号中の１ビット分のみを同
期信号として取り出すようにしたことを特徴とする画像
データ送受信処理方法。1. A digital signal is converted from a serial signal to a serial signal by parallel / serial conversion together with a synchronization signal and transmitted as a serial signal. The transmitted serial signal is converted from a serial signal to a parallel signal and the image data is received as a parallel signal together with the synchronization signal. In the image data transmission / reception processing method, the transmitting side allocates a synchronous signal to a plurality of consecutive bits in a serial signal and transmits the signal, and the receiving side synchronizes only one bit of the synchronous signal of the plurality of bits allocated in the serial signal. An image data transmission / reception processing method characterized in that the image data is extracted as a signal.
とともにパラレル／シリアル変換してシリアル信号とし
て送信出力するパラレル／シリアル変換器と、送信され
たシリアル信号をシリアル／パラレル変換して画像デー
タを同期信号とともにパラレル信号として受信するシリ
アル／パラレル変換器とを備えた画像データ送受信処理
装置において、前記パラレル／シリアル変換器に入力さ
せる同期信号を複数ビット分のパラレルな同期信号に増
数する同期信号増数手段と、前記シリアル／パラレル変
換器から出力される同期信号としてシリアル信号中に割
付けられた連続する複数ビットの同期信号中の１ビット
分のみを取り出す同期信号特定手段とを備えることを特
徴とする画像データ送受信処理装置。2. A parallel / serial converter for converting the digitized image data from parallel / serial together with a synchronization signal and transmitting and outputting the serialized signal as a serial signal, and synchronizing the image data by serial / parallel conversion of the transmitted serial signal. In an image data transmission / reception processing device including a serial / parallel converter for receiving a parallel signal together with a signal, a synchronous signal for increasing the number of synchronous signals to be input to the parallel / serial converter into parallel synchronous signals for a plurality of bits. Number means, and a synchronizing signal specifying means for extracting only one bit of a continuous plural-bit synchronizing signal allocated in the serial signal as a synchronizing signal output from the serial / parallel converter. Image data transmission and reception processing device.
シリアル／パラレル変換器へ送信されるシリアル信号は
差動信号であることを特徴とする請求項２記載の画像デ
ータ送受信処理装置。3. The image data transmission / reception processing device according to claim 2, wherein a serial signal transmitted from the parallel / serial converter to the serial / parallel converter is a differential signal.
において連続する複数ビットの同期信号中の真ん中又は
真ん中に近い１ビット分を取り出すことを特徴とする請
求項２記載の画像データ送受信処理装置。4. The image data transmission / reception processing device according to claim 2, wherein said synchronization signal specifying means extracts the middle or one bit near the middle of a plurality of continuous synchronization signals in the serial signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25811298A JP3612219B2 (en) | 1998-09-11 | 1998-09-11 | Image data transmission / reception processing method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25811298A JP3612219B2 (en) | 1998-09-11 | 1998-09-11 | Image data transmission / reception processing method and apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000092255A true JP2000092255A (en) | 2000-03-31 |
| JP3612219B2 JP3612219B2 (en) | 2005-01-19 |
Family
ID=17315679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25811298A Expired - Lifetime JP3612219B2 (en) | 1998-09-11 | 1998-09-11 | Image data transmission / reception processing method and apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3612219B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008093973A1 (en) * | 2007-01-29 | 2008-08-07 | Samsung Electronics Co., Ltd. | Method and system for transmitting/receiving serial data in serial communication system and serial communication system for the same |
| US7800789B2 (en) | 2005-02-10 | 2010-09-21 | Seiko Epson Corporation | Analog front-end circuit and electronic device |
| JP2012213145A (en) * | 2011-03-18 | 2012-11-01 | Ricoh Co Ltd | Transmission device, transmission method, image formation device, transmission device, and reception device |
| JP2014236299A (en) * | 2013-05-31 | 2014-12-15 | 京セラドキュメントソリューションズ株式会社 | Image processing apparatus and data transfer method |
-
1998
- 1998-09-11 JP JP25811298A patent/JP3612219B2/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7800789B2 (en) | 2005-02-10 | 2010-09-21 | Seiko Epson Corporation | Analog front-end circuit and electronic device |
| WO2008093973A1 (en) * | 2007-01-29 | 2008-08-07 | Samsung Electronics Co., Ltd. | Method and system for transmitting/receiving serial data in serial communication system and serial communication system for the same |
| US7675438B2 (en) | 2007-01-29 | 2010-03-09 | Samsung Electronics Co., Ltd | Method and system for transmitting/receiving serial data in serial communication system and serial communication system for the same |
| KR100969748B1 (en) | 2007-01-29 | 2010-07-13 | 삼성전자주식회사 | Method and apparatus for transmitting/receiving serial data in serial communication system and serial communication system thereof |
| JP2012213145A (en) * | 2011-03-18 | 2012-11-01 | Ricoh Co Ltd | Transmission device, transmission method, image formation device, transmission device, and reception device |
| JP2014236299A (en) * | 2013-05-31 | 2014-12-15 | 京セラドキュメントソリューションズ株式会社 | Image processing apparatus and data transfer method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3612219B2 (en) | 2005-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7340655B2 (en) | Skew adjustment circuit, skew adjustment method, data synchronization circuit, and data synchronization method | |
| EP0688447B1 (en) | De-skewer for serial data bus | |
| EP0094178A2 (en) | Interface for serial data communications link | |
| US7920079B2 (en) | Serial signal receiving device, serial transmission system and serial transmission method | |
| US7515639B2 (en) | Asynchronous data transmitting apparatus | |
| JP3612219B2 (en) | Image data transmission / reception processing method and apparatus | |
| JP2003304225A (en) | Data recovery circuit | |
| US5748123A (en) | Decoding apparatus for Manchester code | |
| US5367543A (en) | Circuit for detecting synchronizing signal in frame synchronization data transmission | |
| JP4840010B2 (en) | Transmission device, reception device, transmission system, and transmission method | |
| US20070069927A1 (en) | Method of transmitting a serial bit-stream and electronic transmitter for transmitting a serial bit-stream | |
| US6603336B1 (en) | Signal duration representation by conformational clock cycles in different time domains | |
| JP3157029B2 (en) | Data receiving device | |
| US7161986B2 (en) | Data transmission system and data transmitter/receiver for use therein, and method thereof | |
| JP2001060977A (en) | Transmission system | |
| JP2000332741A (en) | Communication apparatus | |
| KR100353533B1 (en) | Delay locked loop circuit | |
| JPH0210619B2 (en) | ||
| JPH11136295A (en) | Biphase code transmission system | |
| KR0172459B1 (en) | Method and device for reproducing clock signal | |
| JP2008167199A (en) | Image sensor module | |
| JPH09298532A (en) | Signal reception circuit | |
| JPH1028146A (en) | Code error correcting device | |
| JPH10308082A (en) | Data separator | |
| JP2010213204A (en) | Data transmitting/receiving method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040714 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041022 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071029 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |