JP2000091954A - 相関演算回路 - Google Patents

Abstract

(57)【要約】 【解決手段】 １次相関演算部１を構成している６個の
フリップフロップを併用して、２次相関演算部２を１次
相関演算部１と同様に、マッチドフィルタで構成する。 【効果】 従来、２次相関演算部として用いていたスラ
イディング相関器を必要としなくなり、回路規模が小さ
くなった。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＤＭＡ（Code D
ivision Multiple Access）通信方式、例えば携帯電話
システム等において用いられる相関演算回路に関する。

【０００２】

【従来の技術】ＣＤＭＡ通信方式の一例であるＩＳ９５
携帯電話システムにおいて、基地局と移動局間のフレー
ム位相同期は、不可欠である。基地局は、パイロットチ
ャネル（制御用チャネル）を特定の拡散符号で拡散して
送信する。移動局は、この信号を受け入れて、基地局と
の間のフレーム位相の同期を捕捉する。相関演算回路
は、この同期捕捉に用いられる。相関演算回路は、１次
相関演算部と、２次相関演算部を備える。１次相関演算
部は、通常、従属接続された複数段のフリップフロップ
によって構成され、マッチドフィルタを形成している。
２次相関演算部は、スライディング相関器によって構成
されている。これらにより、拡散符号系列の比較演算が
行われる。

【０００３】

【発明が解決しようとする課題】ところで、上記のよう
な従来の相関演算回路において、同期捕捉の精度を上げ
るために、拡散符号系列の相関演算長を長くすると、そ
の長さに比例して、比較演算のための２次相関演算部の
回路規模が増大するという解決すべき課題が残されてい
た。

【０００４】

【課題を解決するための手段】本発明は、以上の点を解
決するために、次の構成を採用する。 〈構成１〉拡散符号系列を受け入れたとき、この拡散符
号系列を複数の部分系列に分解し、この部分系列にそれ
ぞれ対応した相関演算値を出力する複数のマッチドフィ
ルタと、上記複数のマッチドフィルタが出力する相関演
算値を受け入れて、特定のタイミングで各マッチドフィ
ルタの出力を加算して２次相関演算値を出力する総和演
算部と、上記総和演算部が上記各マッチドフィルタの出
力を加算して上記２次相関演算値を出力するタイミング
を制御する、制御部を備えたことを特徴とする相関演算
回路。

【０００５】〈構成２〉構成１に記載の相関演算回路に
おいて、上記複数のマッチドフィルタは、このマッチド
フィルタを構成するレジスタを併用することを特徴とす
る相関演算回路。

【０００６】

【発明の実施の形態】以下、本発明を図示の実施の形態
について詳細に説明する。図１は、本発明による相関演
算回路のブロック図である。図１について説明する前に
比較例を挙げて、相関演算回路の基本原理について説明
する。図２は、比較例による相関演算回路のブロック図
である。図２より、比較例による相関演算回路は、１次
相関演算部２１と、２次相関演算部２２と、制御部２６
を備える。

【０００７】１次相関演算部２１は、従属接続する６個
のフリップフロップＦＦ０〜ＦＦ５と、加算器２３から
構成されるマッチドフィルタである。各フリップフロッ
プは、Ｄ端子とＱ端子とＱＮ端子とを備える。Ｄ端子は
入力端子、Ｑ端子は入力信号を次のタイミングで出力す
る出力端子、ＱＮ端子は入力信号を反転して出力する反
転出力端子である。本来は、拡散符号系列の相関演算長
によって、このフリップフロップの段数は、異なるが、
ここでは、６個に限定して説明する。各段のフリップフ
ロップＦＦ０〜ＦＦ５の一方の出力Ｑを拡散符号の１に
対応させ、他方の出力ＱＮを拡散符号の０に対応させ
て、出力の組み合わせを予め特定の拡散符号に合わせ
る。その出力の組み合わせを加算器２３が受け入れるよ
うに接続されている。

【０００８】ここでは、説明を簡単にするために、拡散
符号系列を１１０１０１０１１０００と仮定する。従っ
てフリップフロップＦＦ０、ＦＦ１、ＦＦ３、ＦＦ５の
Ｑ端子と、フリップフロップＦＦ２、ＦＦ４のＱＮ端子
とが加算器２３に接続されている。加算器２３は、この
６個のフリップフロップの出力を受け入れて加算した結
果を１次相関演算値として出力する部分である。

【０００９】２次相関演算部２２は、拡散符号発生器２
４と、累積加算部２５と、エクスクルーシブノア回路Ｘ
ＮＯＲから構成されるスライディング相関器である。拡
散符号発生器２４は、この受信機固有の拡散符号を発生
する部分である。ここでは上記のように拡散符号系列を
１１０１０１０１１０００と仮定したので、クロックパ
ルスに同期して、順次この拡散符号系列１１０１０１０
１１０００をエクスクルーシブノア回路ＸＮＯＲに転送
する部分である。エクスクルーシブノア回路ＸＮＯＲは
この拡散符号発生器２４から出力される拡散符号系列と
受信信号Ｄｉｎを受け入れて比較する。こうしてエクス
クルーシブノア回路ＸＮＯＲは比較結果を１、０に変換
して累積加算部２５に転送する部分である。比較結果が
一致すれば１、不一致ならば０という出力が得られる。
累積加算部２５はこの比較結果を受け入れて累積加算し
てその加算結果を出力する部分である。

【００１０】制御部２６は、１次相関演算部２１の加算
器２３から１次相関演算値を受け入れて、２次相関演算
部２２の演算開始時期を判断して、動作を開始させる部
分である。更に、２次相関演算値を受け入れて、判定信
号Ｓｊを出力する部分でもある。

【００１１】次に比較例の動作の概要について説明す
る。図３は、比較例による相関演算回路の動作説明図で
ある。上から順に（ａ）クロック信号、（ｂ）受信信
号、（ｃ）１次相関演算値、（ｄ）２次相関演算値、
（ｅ）判定信号Ｓｊを、それぞれ表している。横軸の時
間経過は、全図同一タイミングで表してある。

【００１２】今仮に、クロックＫ１の時点で相関演算回
路が受信信号の受入れを開始したと仮定する。更に、
（ｂ）受信信号が、クロックＫ２を開始点にして、上記
拡散符号系列１１０１０１０１１０００を繰り返してい
ると仮定する。（ｃ）１次相関演算値は、それぞれ、そ
の時点での加算器２３の出力を表している。例えばクロ
ックＫ６の時、フリップフロップＦＦ０〜ＦＦ５は、順
に前半の６ビット０１１０１０を蓄積する。フリップフ
ロップＦＦ０、ＦＦ１、ＦＦ３、ＦＦ５のＱ端子と、フ
リップフロップＦＦ２、ＦＦ４のＱＮ端子とが加算器２
３に接続されているので、この時加算器２３の出力、即
ち（ｃ）１次相関演算値は１になる。

【００１３】また、クロックＫ７の時、フリップフロッ
プＦＦ０〜ＦＦ５は、順に１１０１０１を蓄積する。フ
リップフロップＦＦ０、ＦＦ１、ＦＦ３、ＦＦ５のＱ端
子と、フリップフロップＦＦ２、ＦＦ４のＱＮ端子とが
加算器２３に接続されているので、この時加算器２３の
出力、即ち（ｃ）１次相関演算値は、最大値６を示して
いる。以下同様にしてクロックＫ８、クロックＫ９、ク
ロックＫ１０、…と、演算した結果を（ｃ）１次相関演
算値に表す。

【００１４】ここで留意すべき点は、クロックＫ７、ク
ロックＫ１９、クロックＫ３１の時点における（ｃ）１
次相関演算値の値を見てわかるように、上記拡散符号系
列のビット数１２の繰り返しで最大値６になっている。
また、以上の説明は、（ｂ）受信信号Ｄｉｎの拡散符号
系列と、マッチドフィルタを構成するフリップフロップ
ＦＦ０〜ＦＦ５の各端子Ｑ、ＱＮと加算器２３との接続
が、加算器２３の出力する１次相関演算値を最大値にす
る場合を示している。マッチドフィルタの構成にマッチ
しない拡散符号系列が入力した場合には、１次相関演算
値は５以下の値となる。

【００１５】更には、伝送途中でノイズ等の影響によっ
て受信信号Ｄｉｎに誤りが発生する場合も想定される。
そこで、例えば、１次相関演算値が５以上のとき、マッ
チドフィルタの構成にマッチした拡散符号系列が入力し
たものと推定する。即ち、１次相関演算値が５以上のと
き、相関確率大、１次相関演算値が５未満のとき相関確
率小と定めておく。

【００１６】制御部２６は、この（ｃ）１次相関演算値
を監視している。上記の場合Ｋ７とＫ１９で、１次相関
演算値は最大値６なので、相関確率大と判断して、この
時点、即ちクロックＫ１９と、１次相関演算値の最大値
６を記憶する。同時に上記拡散符号系列の周期から、次
回に１次相関演算値の最大値６が出現する時点を演算す
る。ここではクロックＫ３１と算出される。

【００１７】ここで制御部２６は、クロックＫ２０のタ
イミングで、２次相関演算部２２（図２）が演算動作を
開始するように制御する。２次相関演算部２２（図２）
では、クロックＫ２０を起点として、拡散符号発生器２
４（図２）は、上記拡散符号系列１１０１０１０１１０
００…と、拡散符号を発生してエクスクルーシブノア回
路ＸＮＯＲ（図２）へ転送する。ＸＮＯＲ（図２）は同
時に受信信号Ｄｉｎを受け入れて比較し、両者同符号の
時１を出力する。累積加算部２５は、このＸＮＯＲの出
力を受け入れて累積加算する。以後動作を継続してクロ
ックＫ３１まで継続する。

【００１８】もし、クロックＫ２０からクロックＫ３１
までの間送信側拡散符号と受信側拡散符号が一致してい
れば２次相関演算値はクロックＫ３１で１２を出力する
（ｄ）。もし両者に差異があれば、クロックＫ３１の時
の２次相関演算値は低下する。更には、受信信号Ｄｉｎ
が伝送途中でノイズなどによって誤りを発生する場合も
想定される。そこで、例えば、２次相関演算値が１０以
上のとき、両者は一致していると判断し、それ未満のと
きは、両者不一致と判断する。制御部２６は、２次相関
演算値を監視して上記の判断を下して、もし両者は一致
していると判断した時は、判定信号Ｓｊを出力する。以
上の結果から、この相関演算回路を通信機器に用いた場
合は、この判定信号Ｓｊにより、受信信号のフレーム位
相を容易に判断することができる。

【００１９】また、制御部２６が、上記クロックＫ１９
の時の１次相関演算値から相関確率小と判断した時は、
相関演算回路の判断動作は２次相関演算部２２（図２）
へ移行することはない。以上で相関回路の基本原理につ
いての説明を終了して、再度図１に戻って本発明による
相関演算回路について説明する。

【００２０】本発明は、上記比較例で、１次相関演算部
を構成している６個のフリップフロップを併用して、２
次相関演算部を、１次相関演算部と同様のマッチドフィ
ルタで構成する。更に１次相関演算部と２次相関演算部
を等価的に従属接続して、小規模の回路構成で拡散符号
の相関演算長を長くすることを目的とする。かかる目的
を達成するため以下の構成を備える。図１より、本発明
による相関演算回路は、１次相関演算部１と、２次相関
演算部２と、総和演算部３と、制御部４を備える。

【００２１】１次相関演算部１は、従属接続する６個の
フリップフロップＦＦ０〜ＦＦ５を備えるレジスタと、
第１の加算器５から構成されるマッチドフィルタであ
る。本来は、拡散符号系列の相関演算長によって、この
レジスタの段数は、異なるが、ここでは、６個に限定し
て説明する。フリップフロップＦＦ０〜ＦＦ５まで各段
のＱ端子及びＱＮ端子、がそれぞれ拡散符号の１及び０
に対応し、予め特定の符号に合わせて、第１の加算器５
に接続されている。

【００２２】ここでは、説明を簡単にするために、拡散
符号系列を１１０１０１０１１０００と仮定する。従っ
てフリップフロップＦＦ０、ＦＦ１、ＦＦ３、ＦＦ５の
Ｑ端子と、フリップフロップＦＦ２、ＦＦ４のＱＮ端子
とが、第１の加算器５に接続されている。第１の加算器
５は、この６個のフリップフロップの出力を受け入れて
加算して、加算結果を１次相関演算値として出力すると
同時に、総和演算部３へ転送する部分である。

【００２３】２次相関演算部２は、従属接続する６個の
フリップフロップＦＦ０〜ＦＦ５（１次相関演算部１と
併用）を備えるレジスタと、第２の加算器６から構成さ
れるマッチドフィルタである。本来は、拡散符号系列の
相関演算長によって、このレジスタの段数は、異なる
が、ここでは、６個に限定して説明する。フリップフロ
ップＦＦ０〜ＦＦ５まで各段のＱ端子及びＱＮ端子、が
それぞれ拡散符号の１及び０に対応し、予め特定の符号
に合わせて、第２の加算器６に接続されている。

【００２４】ここでは、説明を簡単にするために、拡散
符号系列を上記１１０１０１０１１０００と仮定してい
る。２次相関演算部２は、この拡散符号系列の後段６
個、即ち０１１０００にマッチしている。従って、フリ
ップフロップＦＦ１、ＦＦ２、のＱ端子と、フリップフ
ロップＦＦ０、ＦＦ３、ＦＦ４、ＦＦ５のＱＮ端子と
が、第２の加算器６に接続されている。第２の加算器６
は、この６個のフリップフロップの出力を受け入れて加
算し、加算結果を総和演算部３へ転送する部分である。

【００２５】総和演算部３は、１次相関演算値と第２の
加算器６の出力を受け入れて保持し、制御部４の制御に
基づいて加算して、２次相関演算値を出力する部分であ
る。制御部４は、総和演算部３を制御して、１次相関演
算値と第２の加算器６の出力を加算させる部分である。
更に、１次相関演算部１から１次相関演算値を、総和演
算部３から２次相関演算値を受け入れて、判定信号Ｓｊ
を出力する部分でもある。

【００２６】次に、本発明による相関演算回路の動作に
ついて説明する。図４は、本発明による相関演算回路の
動作説明図である。上から順に（ａ）クロック信号、
（ｂ）受信信号、（ｃ）１次相関演算値、（ｄ）第２の
加算器の出力、（ｅ）２次相関演算値、（ｆ）判定信号
Ｓｊを、それぞれ表している。横軸の時間経過は、全図
同一タイミングで表してある。

【００２７】今仮に、本発明による相関演算回路がクロ
ックＫ１から受信信号Ｄｉｎの受入れを開始したとす
る。（ｂ）受信信号は、クロックＫ２を開始点にして、
上記拡散符号系列１１０１０１０１１０００を繰り返し
ていると仮定する。（ｃ）１次相関演算値は、それぞ
れ、その時点での第１の加算器５の出力を表している。
例えばクロックＫ６の時、フリップフロップＦＦ０〜Ｆ
Ｆ５は、順に０１１０１０を蓄積する。フリップフロッ
プＦＦ０、ＦＦ１、ＦＦ３、ＦＦ５のＱ端子と、フリッ
プフロップＦＦ２、ＦＦ４のＱＮ端子とが第１の加算器
５に接続されているので、この時第１の加算器５の出
力、即ち（ｃ）１次相関演算値は１になる。

【００２８】また、クロックＫ７の時、フリップフロッ
プＦＦ０〜ＦＦ５は、順に１１０１０１を蓄積する。フ
リップフロップＦＦ０、ＦＦ１、ＦＦ３、ＦＦ５のＱ端
子と、フリップフロップＦＦ２、ＦＦ４のＱＮ端子と
が、第１の加算器５に接続されているので、この時第１
の加算器５の出力、即ち（ｃ）１次相関演算値は、最大
値６を示している。以下同様にしてクロックＫ８、クロ
ックＫ９、クロックＫ１０、…と、演算した結果を
（ｃ）１次相関演算値に表す。

【００２９】更に、１次相関演算部１と２次相関演算部
２は、フリップフロップＦＦ０〜ＦＦ５を併用している
ので、（ｄ）第２の加算器の出力は、以下のようにな
る。例えばクロックＫ６の時、フリップフロップＦＦ０
〜ＦＦ５は、順に０１１０１０を蓄積する。フリップフ
ロップＦＦ１、ＦＦ２、のＱ端子と、フリップフロップ
ＦＦ０、ＦＦ２、ＦＦ３、ＦＦ４、のＱＮ端子とが第２
の加算器６に接続されているので、この時第２の加算器
６の出力、即ち（ｄ）第２の加算器の出力は５になる。

【００３０】またクロック７の時フリップフロップＦＦ
０〜ＦＦ５は、順に１１０１０１を蓄積する。フリップ
フロップＦＦ１、ＦＦ２、のＱ端子と、フリップフロッ
プＦＦ０、ＦＦ２、ＦＦ３、ＦＦ４、のＱＮ端子とが第
２の加算器６に接続されているので、この時第２の加算
器６の出力は２になる。以下同様にしてクロックＫ８、
クロックＫ９、クロックＫ１０、…と、演算した結果を
（ｄ）第２の加算器の出力に表す。

【００３１】ここで留意すべき点は、以下の通りであ
る。（ｃ）１次相関演算値は、クロックＫ７、クロック
Ｋ１９、クロックＫ３１の時点、即ち上記拡散符号系列
のビット数１２の繰り返しで最大値６になっている。同
様に（ｄ）第２の加算器の出力は、クロックＫ１３、ク
ロックＫ２５、の時点、即ち上記拡散符号系列のビット
数１２の繰り返しで最大値６になっている。

【００３２】以上の説明は、受信信号Ｄｉｎを拡散した
送信側拡散符号と、マッチドフィルタの接続、即ち、受
信側拡散符号が一致している場合の説明である。もし両
者に差異があれば、１次相関演算値、及び第２の加算器
の出力の値は低下する。更には、受信信号Ｄｉｎが伝送
途中でノイズなどによって誤りが発生する場合も想定さ
れる。そこで、例えば、１次相関演算値が５以上のと
き、両者一致の相関確率大、それ未満のとき両者一致の
相関確率小と予め定めておく。上記説明では、クロック
Ｋ７の時、１次相関演算値は６なので、相関確率大と判
断される、このとき、制御部４は、このクロックＫ７の
時、１次相関演算値が６であることを記憶する。

【００３３】引き続いて、相関演算回路は、受信信号Ｄ
ｉｎの受入れを続ける。１次相関演算値は、クロックＫ
１９の時に再度最大値６を出力する。制御部４は、この
クロックＫ１９の時、１次相関演算値が６であることを
記憶する。前回記憶したクロックＫ７の時、１次相関演
算値が６であることと、今回記憶したクロックＫ１９の
時、１次相関演算値が６であることから以下の判断を下
す。即ち、最大値６なので相関確率大と判断する。

【００３４】またクロックＫ７とクロックＫ１９で最大
値が出力されたことから、受信信号Ｄｉｎは、１２ビッ
トの繰り返し符号であると判断する。更に、自己が所持
するフリップフロップＦＦ０〜ＦＦ５の段数が６段であ
ることから、上記受信信号Ｄｉｎの符号繰り返しの開始
時点が、クロックＫ２、クロックＫ１４、である可能性
が高いと、判断する。

【００３５】以上の判断結果に基づいて、制御部４は、
クロックＫ１９の時の、１次相関演算値の最大値６を総
和演算部３に保持させる。この後、制御部４は、クロッ
クＫ２５の時、即ち受信信号Ｄｉｎの符号繰り返しの最
終ビットの時点で、総和演算部３を制御して、既に保持
してある、１次相関演算値の最大値６と、第２の加算器
の出力を加算させる。総和演算部３は、この結果を２次
相関演算値として出力する。制御部４は、この２次相関
演算値を監視して相関確率を判断する。

【００３６】クロックＫ２５の時、フリップフロップＦ
Ｆ０〜ＦＦ５は順に０１１０００を蓄積している。フリ
ップフロップＦＦ１、ＦＦ２、のＱ端子と、フリップフ
ロップＦＦ０、ＦＦ３、ＦＦ４、ＦＦ５のＱＮ端子とが
第２の加算器６（図１）に接続されているので、第２の
加算器６の出力、（ｄ）は最大値６になる。従って２次
相関演算値は、１２になる。

【００３７】ここでは、クロックＫ１からクロックＫ１
２までの間送信側拡散符号と受信側拡散符号が一致して
いると仮定したので２次相関演算値は、１２になった
（ｄ）。もし両者に差異があれば、クロックＫ１２の時
の２次相関演算値は低下する。更には、受信信号Ｄｉｎ
が伝送途中でノイズなどによって誤りを発生する場合も
想定される。そこで、予め、例えば、２次相関演算値が
１０以上の時のみ両者は一致していると判断することに
定めておく。判断終了後、制御部４は、（ｆ）判定信号
Ｓｊを出力する。この（ｆ）判定信号Ｓｊより受信信号
のフレーム位相を容易に判断することができる。

【００３８】また、制御部４は、上記クロックＫ１９の
時の１次相関演算値によって両者一致の相関確率小と判
断した時は、相関演算回路（制御部４）の判断動作は、
２次相関演算を行わない。以上の説明は、１次相関演算
部１（図１）と、２次相関演算部２（図１）の２個のマ
ッチドフィルタ（相関演算部）を備える構成に限定して
説明した。

【００３９】しかし本発明は、この２個のマッチドフィ
ルタを備える構成に限定されるものではない。即ち相関
演算長が長くなったとき、この拡散符号系列をＮ個の部
分系列に分割し、Ｎ個の部分系列のそれぞれに対応させ
て、Ｎ個のマッチドフィルタを同様の手法で構成する。
更に、総和演算部３は、制御部４の制御に基づいてＮ個
のマッチドフィルタの出力を加算して、２次相関演算値
を求める。以上の構成をとることによって相関演算長を
無限に長くすることが可能になる。

【００４０】

【発明の効果】１次相関演算部（図１）を構成している
６個のフリップフロップを併用して、２次相関演算部
（図１）を、１次相関演算部と同様のマッチドフィルタ
で構成することにより、以下の効果を得る。 １．従来、２次相関演算部として用いていたスライディ
ング相関器を必要としなくなり、回路規模が小さくなっ
た。 ２．マッチドフィルタの数量を増加することも容易にな
り、相関演算長の変更が容易になった。 ３．更に、相関演算長を長くしても、相関演算回路のコ
ストアップには繋がらなくなったので、精度の高いフレ
ーム位相同期方式を採用しやすくなった。

【図面の簡単な説明】

【図１】本発明による相関演算回路のブロック図であ
る。

【図２】比較例による相関演算回路のブロック図であ
る。

【図３】比較例による相関演算回路の動作説明図であ
る。

【図４】本発明による相関演算回路の動作説明図であ
る。

【符号の説明】

１ １次相関演算部 ２ ２次相関演算部 ３ 総和演算部 ４ 制御部 ５ 第１の加算器 ６ 第２の加算器

フロントページの続き Ｆターム(参考） 5B056 AA01 BB22 BB28 BB72 FF02 FF09 5K022 EE02 EE33 EE36 5K047 AA03 AA16 BB01 BB11 CC01 GG34 GG37 HH01 HH03 HH15 MM27 MM33

Claims (2)

【特許請求の範囲】
1. 【請求項１】 拡散符号系列を受け入れたとき、この拡
   散符号系列を複数の部分系列に分解し、この部分系列に
   それぞれ対応した相関演算値を出力する複数のマッチド
   フィルタと、 前記複数のマッチドフィルタが出力する相関演算値を受
   け入れて、特定のタイミングで各マッチドフィルタの出
   力を加算して２次相関演算値を出力する総和演算部と、 前記総和演算部が前記各マッチドフィルタの出力を加算
   して前記２次相関演算値を出力するタイミングを制御す
   る、制御部を備えたことを特徴とする相関演算回路。
2. 【請求項２】 請求項１に記載の相関演算回路におい
   て、 前記複数のマッチドフィルタは、このマッチドフィルタ
   を構成するレジスタを併用することを特徴とする相関演
   算回路。