JP2000089201A - プラズマアドレス表示装置 - Google Patents

プラズマアドレス表示装置

Info

Publication number
JP2000089201A
JP2000089201A JP25314698A JP25314698A JP2000089201A JP 2000089201 A JP2000089201 A JP 2000089201A JP 25314698 A JP25314698 A JP 25314698A JP 25314698 A JP25314698 A JP 25314698A JP 2000089201 A JP2000089201 A JP 2000089201A
Authority
JP
Japan
Prior art keywords
scanning
image data
discharge channel
electrodes
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25314698A
Other languages
English (en)
Inventor
Masayasu Hayashi
正健 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25314698A priority Critical patent/JP2000089201A/ja
Publication of JP2000089201A publication Critical patent/JP2000089201A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

(57)【要約】 【課題】 プラズマアドレス表示装置の高開口率化及び
高解像度化を実現する。 【解決手段】 フラットパネル0は行状に配した走査電
極X0乃至Xnを有するプラズマセル及び列状に配した
信号電極Y0乃至Ymを有する表示セルを互いに重ねた
積層構造を有する。走査回路22は走査電極X0乃至X
nに順次選択パルスを印加して表示セルの走査を行な
う。信号回路21は該走査に同期して信号電極Y0乃至
Ymに画像データを供給し、各走査線51,52毎に画
像データを書き込む。プラズマセルは互いに隔絶された
行状の放電チャネル5が形成されており、各放電チャネ
ル5には放電可能な気体が含まれているとともに、複数
本の走査電極Xが割り当てられている。走査回路22は
1本の放電チャネル5に割り当てられた複数本の走査電
極X1,X2に順次選択パルスを印加して放電を発生さ
せ、二本の走査線51,52を1本の放電チャネル5に
形成する。信号回路21は二本の走査線51,52間の
クロストークを補償する為、予め画像データの差を強調
する処理を行なう。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は表示セル及びプラズ
マセルを重ねたフラットパネルと周辺の回路とを有する
プラズマアドレス表示装置に関する。より詳しくは、プ
ラズマセルに形成される走査線の高解像度化技術に関す
る。
【0002】
【従来の技術】プラズマアドレス表示装置は例えば特開
平4−265931号公報に開示されており、図6にそ
の構造を示す。図示するように、プラズマアドレス表示
装置は表示セル1とプラズマセル2と両者の間に介在す
る共通の中間シート3とからなるフラットパネル構造を
有する。中間シート3は極薄の板ガラス等からなりマイ
クロシートと呼ばれている。プラズマセル2は中間シー
ト3に接合した下側のガラス基板4から構成されてお
り、両者の空隙に放電可能な気体が封入されている。下
側のガラス基板4の内表面にはストライプ状の走査電極
が形成されている。これらの走査電極は各々アノードA
及びカソードKとして機能する。アノードA及びカソー
ドKを一対ずつ区切るように、隔壁7が形成されてお
り、放電可能な気体が封入された空隙を分割して放電チ
ャネル5を構成する。隣り合う放電チャネル5は隔壁7
によって互いに隔絶されている。この隔壁7はスクリー
ン印刷法により形成でき、その頂部が中間シート3の下
面側に当接している。一対の隔壁7で囲まれた放電チャ
ネル5内で、アノードAとカソードKとの間にプラズマ
放電を発生させる。尚、中間シート3と下側のガラス基
板4はガラスフリット等により互いに接合している。
【0003】一方、表示セル1は透明な上側のガラス基
板8を用いて構成されている。このガラス基板8は中間
シート3の上面側に所定の間隙を介してシール材等によ
り接着されており、間隙には電気光学物質として液晶9
が封入されている。上側のガラス基板8の内表面には信
号電極Yが形成されている。この信号電極Yと放電チャ
ネル5の交差部にマトリクス状の画素が形成される。
又、ガラス基板8の内表面にはカラーフィルタ13も設
けてあり、各画素に例えばRGB3原色を割り当てる。
係る構成を有するフラットパネルは透過型であり、例え
ばプラズマセル2が入射側に位置し、表示セル1が出射
側に位置する。又、バックライト12がプラズマセル2
側に取り付けられている。
【0004】係る構成を有するプラズマアドレス表示装
置では、プラズマ放電が行われる行状の放電チャネル5
を線順次で切り換え走査するとともに、この走査に同期
して表示セル1側の列状信号電極Yに画像データを印加
することにより表示駆動が行われる。放電チャネル5内
にプラズマ放電が発生すると内部はほぼ一様にアノード
電位になり、1走査線毎の画素選択が行われる。即ち、
1本の放電チャネル5は1本の走査線に対応し、サンプ
リングスイッチとして機能する。プラズマサンプリング
スイッチが導通した状態で各画素に画像データが印加さ
れると、サンプリングが行われ画素の点灯若しくは消灯
が制御できる。プラズマサンプリングスイッチが非導通
状態になった後にも画像データはそのまま画素内に保持
される。即ち、表示セル1は画像データに応じてバック
ライト12からの入射光を出射光に変調し画像表示を行
なう。
【0005】図7は画素を2個だけ切り取って示した模
式図である。この図においては、理解を容易にするため
に2本の信号電極Y1,Y2と1本のカソードK1と1
本のアノードA1のみが示されている。個々の画素11
は、信号電極Y1,Y2と、液晶9と、中間シート3
と、放電チャネルとからなる積層構造を有している。放
電チャネルはプラズマ放電中ほぼ実質的にアノード電位
に接続される。この状態で各信号電極Y1,Y2に画像
データを印加すると液晶9及び中間シート3に電荷が注
入される。一方、プラズマ放電が終了すると放電チャネ
ルが絶縁状態に戻るため浮遊電位となり、注入された電
荷は各画素11に保持される。所謂サンプリングホール
ド動作が行われている。従って、放電チャネルは個々の
画素11に設けられた個々のサンプリングスイッチング
素子として機能するので模式的にスイッチングシンボル
S1を用いて表されている。一方、信号電極Y1,Y2
と放電チャネルとの間に保持された液晶9及び中間シー
ト3は、サンプリングキャパシタとして機能する。線順
次走査によりサンプリングスイッチS1が導通状態にな
ると画像データがサンプリングキャパシタに書き込ま
れ、データ電圧レベルに応じて各画素の点灯或いは消灯
動作が行われる。サンプリングスイッチS1が非導通状
態になった後にもデータ電圧はサンプリングキャパシタ
に保持され、表示装置のアクティブマトリクス動作が行
われる。尚、実際に液晶9に印加される実効電圧は中間
シート3との容量分割により決定される。
【0006】
【発明が解決しようとする課題】上述した構造を有する
プラズマアドレス表示装置においては、画像の解像度を
高くする場合行列配置した画素の高密度化を図る必要が
ある。水平方向(行方向)に画素を微細化するためには
列状信号電極の線幅を細くすればよい。又、垂直方向
(列方向)に画素を微細化するには、行状放電チャネル
の配列ピッチを短くすればよい。しかしながら、個々の
放電チャネルは隔壁により互いに隔絶されている。加工
技術の観点から隔壁の厚みを極端に薄くすることは困難
であり、機械的な強度等を確保するために最低限の厚み
が決まっている。このため、放電チャネルの配列ピッチ
を小さくすると相対的に隔壁の厚みが占める部分が大き
くなるため、実際に光が透過する開口の面積が犠牲にな
る。換言すると、放電チャネルの本数即ち走査線の本数
が増える程パネルの開口率が低下してしまう。又、隔壁
はある程度の高さ寸法があるため、斜めから入射した光
線を遮ることになる。従って、隔壁の配列ピッチが短く
なる程、斜め方向の入射光線が遮られる割合が大きくな
り、観察者から見た場合の視角が狭くなってしまう。
【0007】プラズマアドレス表示装置の高精細化を行
う場合、隔壁や走査電極の作製プロセスの制限が存在
し、どうしても開口率が低下する。この結果、ディスプ
レイとしての明るさが不十分になる。これを補うため、
バックライトの発光量を大きくすると、消費電力の増大
化に繋がる。又、隔壁及び電極構造を微細化して形成す
ると、どうしても欠陥の発生率が大きくなり、生産性と
開口率の両立が困難である。例えば、図8に示したプラ
ズマセルの構造では、放電チャネル5は配列ピッチPが
1000μmで形成されている。隔壁7の幅寸法は20
0μmで、アノードA及びカソードKの幅寸法は夫々2
00μmである。従って、図示したパネルの開口率は1
−(200+200+200)/1000=0.4で、
40%となる。配列ピッチPを1000μmから700
μmに微細化すると、開口率は1−(200+200+
200)/700=0.14で、14%にまで低下して
しまう。この場合、アノードAやカソードKの電極幅を
細くすればある程度開口率を高くできる。しかしなが
ら、電極幅を狭くすると、断線等が生じ歩留り低下を招
くとともに、生産性が著しく低下する。本発明はこの様
な従来の技術の課題を解決することを目的とする。
【0008】
【課題を解決する為の手段】上述した従来の技術の課題
を解決する為に以下の手段を講じた。即ち、本発明に係
るプラズマアドレス表示装置は基本的な構成として、フ
ラットパネルと走査回路と信号回路とを備えている。フ
ラットパネルは行状に配した走査電極を有するプラズマ
セル及び列状に配した信号電極を有する表示セルを互い
に重ねた積層構造となっている。走査回路は該走査電極
に順次選択パルスを印加して該表示パネルの走査を行な
う。信号回路は該走査に同期して該信号電極に画像デー
タを供給し、各走査線毎に画像データを書き込む。前記
プラズマセルは、互いに隔絶された行状の放電チャネル
が形成されている。各放電チャネルには放電可能な気体
が含まれているとともに、複数本の走査電極が割り当て
られている。特徴事項として、前記走査回路は、一本の
放電チャネルに割り当てられた複数本の走査電極に順次
選択パルスを印加して放電を発生させ、少くとも二本の
走査線を一本の放電チャネルに形成する。更なる特徴事
項として、前記信号回路は、該走査に同期して該信号電
極に画像データを供給し二本の走査線に別々の画像デー
タを書き込む際、二本の走査線間のクロストークを補償
する為、予め別々の画像データの差を強調する処理を行
なう。具体的には、前記信号回路は、前後二本の走査線
間のクロストークを補償する為、前の走査線に書き込む
べき第一の画像データから後の走査線に書き込むべき第
二の画像データを差し引いた差分を算出する手段と、該
差分に所定の係数を掛けた積を算出する手段と、第一の
画像データに該積を加えるとともに第二の画像データか
ら該積を引く手段とからなる。
【0009】好ましくは、前記信号回路は、一本の放電
チャネルに属する二本の走査線に対して同極性の画像デ
ータを書き込み、隣りの放電チャネルに属する二本の走
査線に対して逆極性の画像データを書き込んで、表示セ
ルの交流駆動を行なう。一実施態様では、前記放電チャ
ネルは、行状の空間を形成する一対の隔壁と、各隔壁の
下部に配された走査電極と、該空間内で両側の該走査電
極の中間に配された中央走査電極とからなる。一本分の
走査線が一方の隔壁の下部に配された走査電極と中央走
査電極との間に規定され、他の一本分の走査線が他方の
隔壁の下部に配された走査電極と中央走査電極との間に
規定される。この場合、前記走査回路は、中央走査電極
に選択パルスを印加して該放電チャネルのほぼ全体に放
電を発生させ、次いで他方の隔壁の下部に配された走査
電極に選択パルスを印加して該放電チャネルのほぼ半分
に放電を発生させることにより、別の半分と併せて二本
分の走査線を一本の放電チャネルに形成する。
【0010】本発明によれば、プラズマアドレス表示装
置において、互いに隔絶された放電チャネルのなかに少
くとも二本の走査線を割り当てて、表示セルを駆動して
いる。従来に比べ、走査線密度が少くとも二倍になるた
め、その分画素の高精細化が可能になる。逆の観点から
すると、従来と同じ画素密度でよい場合には、放電チャ
ネルの配列ピッチを少くとも二倍にすることができる。
この結果、生産性や開口率の向上を達成することが可能
となる。又、本発明によれば、一本の放電チャネルに例
えば二本の走査電極を割り当てることで、一本の放電チ
ャネルに二本の走査線を形成可能としている。これに対
し、従来のプラズマセルは、一本の放電チャネルに一対
のアノード及びカソードからなる走査電極を割り当てる
ことで、一本の走査線を形成している。従って、従来例
と本発明とで同一本数の走査線を形成する場合、本発明
では走査電極の本数を従来に比べ半減することが可能と
なり、同様に生産性及び開口率の向上を達成することが
できる。特に本発明では、信号電極に画像データを供給
して二本の走査線に別々の画像データを書き込む際、二
本の走査線間のクロストークを緩和する為、予め別々の
画像データの差を強調する処理を行なっている。これに
より、プラズマアドレス表示装置の表示品質を大幅に改
善することが可能である。
【0011】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態を詳細に説明する。図1は、本発明に係るプラズ
マアドレス表示装置の一実施形態を示す模式図であり、
(A)は構成を示す断面図、(B)は動作を示すタイミ
ングチャート、(C)は同じく動作を示す説明図であ
る。本発明に係るプラズマアドレス表示装置は、基本的
に、フラットパネルと周辺の走査回路及び信号回路とで
構成されている。(A)はフラットパネルの構造を表し
ている。図示するように、フラットパネルは表示セル1
とプラズマセル2とを両者の間に介在する共通の中間シ
ート3により互いに重ねた積層構造となっている。プラ
ズマセル2は中間シート3に接合した下側のガラス基板
4から構成されており、両者の間に放電可能な気体(例
えばキセノンガス又はネオンガス)が封入されている。
下側のガラス基板4の内表面にはストライプ状の走査電
極Xが形成されている。走査電極Xは交互に太さが異な
っており、図では太い方の走査電極をX0,X2,X
4,……で表し、細い方の走査電極をX1,X3,……
で表している。太幅の走査電極X0,X2,X4……に
沿って、その直上に隔壁7が形成されており、放電可能
な気体が封入された空間を分割して放電チャネル5を構
成する。この隔壁7はスクリーン印刷法により形成で
き、その頂部が中間シート3の下面側に当接している。
図示するように、隣り合う放電チャネル5は隔壁7によ
って互いに隔てられている。係る構成により、1本の放
電チャネル5に対して丁度2本の走査電極Xが割り当て
られていることになる。例えば、1本の放電チャネル5
bには走査電極X1,X2が割り当てられ、その隣りの
放電チャネル5cには走査電極X3,X4が割り当てら
れる。
【0012】一方、表示セル1は透明な上側のガラス基
板8を用いて構成されている。このガラス基板8は中間
シート3の上面側に所定の間隙を介してシール材等によ
り接着されており、間隙には電気光学物質として液晶9
が封入されている。上側のガラス基板8の内表面には信
号電極Yが形成されている。この信号電極Yと放電チャ
ネル5の交差部にマトリクス状の画素が形成される。
又、ガラス基板8の内表面にはカラーフィルタ13も設
けてあり、各画素に例えばRGB3原色を割り当てる。
係る構成を有するフラットパネルは透過型であり、例え
ばプラズマセル2が入射側に位置し、表示セル1が出射
側に位置する。又、バックライト12がプラズマセル2
側に取り付けられている。
【0013】次に(B)に示すように、周辺の走査回路
は、走査電極X0,X1,X2,X3,X4,……に対
して順次選択パルスを印加する。各選択パルスは接地電
位に対して負極性となっている。図示の例では、0番目
のタイミング(丸囲みの数字で表わす、以下同様)で、
走査電極X0に選択パルスを印加し、1番目のタイミン
グで走査電極X1に選択パルスを印加し、2番目のタイ
ミングで走査電極X2に選択パルスを印加し、3番目の
タイミングで走査電極X3に選択パルスを印加し、4番
目のタイミングで走査電極X4に選択パルスを印加して
いる。以下同様に、各走査電極Xに対して順次選択パル
スを印加していく。一方、周辺の信号回路は、信号電極
Yに対して走査回路と同期しながら画像データを供給す
る。図示の例では、0番目のタイミングで負極性の画像
データD0を供給し、1番目及び2番目のタイミングで
夫々正極性の画像データD1,D2を供給し、3番目及
び4番目のタイミングで夫々負極性の画像データD3,
D4を供給している。以下同様にして、信号電極Yに対
し画像データDを印加していく。
【0014】0番目のタイミングでは、走査電極X0に
印加された選択パルスが接地レベルに復帰した時点で、
信号電極Yに供給された負極性の画像データD0がサン
プリングされ、1走査線分の画素に書き込まれる。続い
て1番目のタイミングでは、走査電極X1に印加した選
択パルスが接地レベルに復帰する時点で、信号電極Yに
印加された正極性の画像データD1がサンプリングされ
ることになる。以下同様に、2番目,3番目,4番目の
各タイミングで、画像データD2,D3,D4が夫々サ
ンプリングされていく。
【0015】(C)は、0番目,1番目及び2番目のタ
イミングにおける放電チャネルの変化を経時的に示した
模式図である。まず、0番目のタイミングでは、一方の
隔壁7の直下に位置する走査電極X0に選択パルスが印
加される。この結果、走査電極X0の両側に位置する接
地レベルにある一対の走査電極との間でプラズマ放電が
発生する。図では、このプラズマ放電をハッチングで表
している。中央に位置する放電チャネル5bに着目する
と、このプラズマ放電により放電チャネル5bの左半分
がアノード電位となり、1本の走査線を形成する。この
走査線上の画素に負極性の画像データD0が書き込まれ
ることになる。但し、この負極性の画像データD0は本
来中央の放電チャネル5bに割り当てられたものではな
く、その左側に位置する放電チャネル5aに割り当てら
れたものである。次に、1番目のタイミングに移行する
と、中央の走査電極X1に選択パルスが印加され、その
両側の走査電極X0,X2との間でプラズマ放電が発生
する。この結果、2本の走査線が形成され、各々に正極
性の画像データD1が書き込まれることになる。即ち、
0番目のタイミングで1本目の走査線に書き込まれた負
極性の画像データD0は、1番目のタイミングで直ちに
正極性の画像データD1に書き換えられることになる。
この正極性の画像データD1が、1本目の走査線に割り
当てられた本来の画像データである。続いて2番目のタ
イミングに移行すると、走査電極X2に選択パルスが印
加され、その両側に位置する走査電極との間でプラズマ
放電が発生する。中央の放電チャネル5bに着目する
と、走査電極X1とX2との間でプラズマ放電が発生
し、2本目の走査線が形成される。この走査線に対して
次の正極性の画像データD2が書き込まれる。即ち、1
番目のタイミングで2本目の走査線に書き込まれた正極
性の画像データD1は、2番目のタイミングで次の本来
の正極性の画像データD2に書き換えられることにな
る。中央の走査電極X1に選択パルスを印加した場合、
プラズマ放電は放電チャネル5b全体に広がるのに対
し、隔壁7の直下に位置する走査電極X0,X2に選択
パルスを印加した場合、放電チャネル5bのほぼ半分の
部分にプラズマ放電が発生する。このため、1番目のタ
イミングで1本目の走査線に書き込まれた画像データD
1は2番目のタイミングに移行してもそのまま保存され
る一方、2本目の走査線に書き込まれた同一の画像デー
タD1は2番目のタイミングで本来の画像データD2に
書き換えられることになる。以上の説明から明らかなよ
うに、同一の放電チャネルに属する2本の走査線には、
同極性の画像データが書き込まれる。例えば、中央の放
電チャネル5bでは、左右2本の走査線に夫々正極性の
画像データD1,D2が書き込まれる。又、隣りの放電
チャネル5a,5cに属する走査線には、逆極性(負極
性)の画像データが書き込まれる。
【0016】図2は、画像データの書き込み結果を模式
的に表した説明図であり、(A)は本発明に対応し、
(B)は図6に示した従来例に対応している。(A)に
示すように、走査電極X1,X2が割り当てられた放電
チャネル5bには1本目の走査線に1番目の画像データ
D1が書き込まれ、2本目の走査線に2番目の画像デー
タD2が書き込まれる。1番目及び2番目の画像データ
D1,D2はともに正極性である。1本の走査線の配列
ピッチがPで表されている。1本の放電チャネル5bは
2本の走査線を含んでいるため、配列ピッチは2Pとな
る。又、走査電極X3,X4が割り当てられた隣りの放
電チャネル5cでは、1本目の走査線に3番目の画像デ
ータD3が書き込まれ、2本目の走査線に4番目の画像
データD4が書き込まれる。3番目及び4番目の画像デ
ータは夫々負極性である。以下同様に、放電チャネル1
本毎に前後2本の走査線分の画像データが書き込まれ
る。
【0017】一方、図2の(B)に示すように、従来例
では、1本の放電チャネル5に1本の走査線が割り当て
られている。この1本の走査線は一対のアノードA及び
カソードKで構成されている。走査線密度を本発明と同
等にした場合、放電チャネル5の配列ピッチPは本発明
の2分の1となる。(A)と(B)を比較すれば明らか
なように、本発明では隔壁7の本数を従来に比べ半分に
することができる。又、走査電極の本数も半分にするこ
とが可能である。結果として、生産性の向上や開口率の
向上を達成することが可能になる。又、隔壁7は視野角
を遮る要因となるので、なるべく本数は少なくした方が
よい。この点、(A)に示す本発明の構造は、(B)に
示す従来の構造に比べ、隔壁7の本数が半減するため、
画面の視野角が広がる。
【0018】図3は、本発明に係るプラズマアドレス表
示装置の全体構成を示す模式的な回路図である。図示す
るように、本プラズマアドレス表示装置は基本的に、パ
ネル0と信号回路21と走査回路22と制御回路23と
から構成されている。パネル0は行状に配した走査電極
X0乃至Xnを有するプラズマセル及び列状に配した信
号電極Y0乃至Ymを有する表示セルを互いに重ねた積
層構造となっている。走査回路22は走査電極X0乃至
Xnに順次選択パルスを印加して表示セルの走査を行な
う。信号回路21は上述した走査に同期して信号電極Y
0乃至Ymに画像データを供給し、各走査線51,52
毎に画像データを書き込む。制御回路23は信号回路2
1及び走査回路22の同期制御を行なう。前述したよう
に、プラズマセルは、互いに隔絶された行状の放電チャ
ネル5が形成されており、各放電チャネル5には放電可
能な気体が含まれているとともに複数本の走査電極が割
り当てられている。走査回路22は、1本の放電チャネ
ル5に割り当てられた複数本の走査電極(例えば、X1
及びX2)に順次選択パルスを印加して放電を発生さ
せ、前後2本の走査線51,52を1本の放電チャネル
5に形成する。好ましくは、信号回路21は、1本の放
電チャネル5に属する二本の走査線51,52に対して
同極性で且つ別々の画像データを書き込み、隣りの放電
チャネルに属する走査線に対して逆極性の画像データを
書き込んで、表示セルの交流駆動を行なう。
【0019】具体例では、放電チャネル5は、行状の空
間を形成する一対の隔壁と、各隔壁の下部に配された走
査電極(例えばX0,X2)と、この空間内で両側の走
査電極X0,X2の中間に配された中央走査電極X1と
からなる。前側1本分の走査線51が一方の隔壁の下部
に配された走査電極X0と中央走査電極X1との間に規
定され、後側1本分の走査線52が、他方の隔壁の下部
に配された走査電極X2と中央走査電極X1との間に規
定されている。この場合、走査回路22は、中央走査電
極X1に選択パルスを印加して放電チャネル5の前半と
後半を合わせたほぼ全体に放電を発生させ、次いで他方
の隔壁の下部に配された走査電極X2に選択パルスを印
加して該放電チャネル5のほぼ後半分に放電を発生させ
ることにより、前半分と併せて2本分の走査線51,5
2を1本の放電チャネル5に形成する。
【0020】本発明では特に、信号電極に画像データを
供給して二本の走査線に別々の画像データを書き込む
際、二本の走査線間のクロストークを補償する為、信号
回路21は予め別々の画像データの差を強調する処理を
行なっている。この点に付き、図4を参照して詳細に説
明する。(A)は本プラズマアドレス表示装置の表示例
を示す模式的な平面図である。列状の信号電極Yと行状
の走査線51,52,・・・の交差部に行列状の画素1
1が規定されている。二本の走査線51,52は本発明
に従って一本の放電チャネル5に形成されている。一本
の放電チャネル5は一対の隔壁7によって囲われてい
る。本例はノーマリブラックモードのプラズマアドレス
表示装置であり、画像データに対応したデータ電圧が低
い時黒表示となり、高い時には白表示となり、中間で灰
表示となる。図示の例では、黒色の背景に対して斜めに
灰色の直線が描かれている。信号電極Y0と走査線5
1,52の交差部にある2個の画素には中間のデータ電
圧が書き込まれており、灰色を呈している。この場合、
一本の放電チャネルに属する前後2個の画素は同一のデ
ータ電圧が書き込まれているので、両者の間に電圧の漏
れによるクロストークは生じない。これに対し、信号電
極Y1と二本の走査線51,52の交差部にある2個の
画素11F,11Rでは、前側が黒レベルになり、後側
が灰色レベルである。前後の画素に書き込まれたデータ
電圧が異なる為、両者の間に電圧漏れが生じ、特に灰色
レベルの後側画素11Rの輝度低下が顕著になる。更
に、信号電極Y2と二本の走査線51,52の交差部に
ある2個の画素に着目すると、これらには同一の黒レベ
ルのデータ電圧が書き込まれており、両者の間にクロス
トークは生じない。
【0021】(B)は信号電極Y1と二本の走査線5
1,52の交差部に位置する前後2個の画素11F,1
1Rに書き込まれるデータ電圧のレベルを模式的に表わ
したグラフである。横軸に画素11F,11Rを並べて
表わし、縦軸にデータ電圧を取ってある。なお、データ
電圧は相対メモリで表わしてあり、黒レベルを0.0と
し、中間の灰レベルを0.5とし、白レベルを1.0に
取ってある。クロストークがないとすれば、前側の画素
11Fに0.0が書き込まれ、後側の画素11Rに0.
5が書き込まれる。しかし、前後2個の画素11F,1
1Rの間には物理的な障壁はない為、両者の間に電圧漏
れが生じ、実際にはグラフで示す様に書き込まれた電圧
レベルが鈍ってしまう。この結果、画素11Fに書き込
まれたデータ電圧の実効レベルは若干上昇し、画素11
Rに書き込まれたデータ電圧の実効レベルは若干低下す
ることになる。
【0022】(C)は、液晶を電気光学物質とした表示
セルの電圧/輝度特性を示すグラフである。ノーマリブ
ラックモードの場合、データ電圧が上昇するに連れ輝度
は上昇する。特に、中間の灰色レベルでデータ電圧に対
する輝度の変化が激しく、クロストークの影響を大きく
受ける。
【0023】(D)は画素11F,11Rの輝度を比較
したグラフである。画素11Fには黒レベルのデータ電
圧が書き込まれている。黒レベルは若干のクロストーク
があっても余り影響を受けない為、画素11Fの輝度は
ほぼ画像データに即したレベルとなっている。これに対
し、画素11Rには灰レベルのデータ電圧が書き込まれ
る。灰レベルはクロストークの影響を強く受ける為、画
素11Rの輝度は本来のレベル(水平線分で表わしてあ
る)よりも低くなっしてまい、灰色が黒方向にシフトす
る。
【0024】本発明ではこの様な二本の走査線間のクロ
ストークを補償する為、予め別々の画像データの差を強
調する処理を行なっている。例えば(E)に示す様に、
画素11Fには本来のデータ電圧0.0から0.2を差
し引いた−0.2を書き込む。これに対し、画像11R
には本来のデータ電圧0.5に0.2を加えた+0.7
を書き込む。この様にすれば、両画素11F,11Rの
間にクロストークが生じてもデータ電圧の変動を予め補
償することができる。
【0025】図5は、クロストークを補償する為に信号
回路に組み込まれた補償回路の具体的な構成例を示すブ
ロック図である。この補償回路は、基本的に、前後二本
の走査線間のクロストークを補償する為、前の走査線に
書き込むべき第一の画像データから後の走査線に書き込
むべき第二の画像データを差し引いた差分を算出する手
段と、該差分に所定の係数を掛けた積を算出する手段
と、第一の画像データに該積を加えるとともに第二の画
像データから該積を引く手段とから構成されている。具
体的には、図示する様に、本補償回路は直列接続された
2個の遅延器(DELAY)71,72と、1個の差算
器73と、1個の乗算器74と1個の加算器75とスイ
ッチSWとで構成されている。時系列的に入力端子IN
に供給される前後2個の画像データを逐次処理して両者
の差を強調した前後2個の画像データが出力端子OUT
から出力される。前の画像データを処理する場合にはス
イッチSWは端子F側に投入される。この状態では、遅
延器71で遅延された前の画像データと、後の走査線に
書き込むべき画像データとの差が差算器73で計算さ
れ、これに所定の係数が乗算器74で掛けられる。この
乗算結果と前の画像データが加算器75で加え合わさ
れ、出力端子OUTに供給される。一方、後の画像デー
タを処理する場合にはスイッチSWは端子R側に投入さ
れる。後の画像データは遅延器72で一走査期間だけ遅
延された前の画像データと差算器73で処理され、両者
の差が計算される。この差に所定の係数を乗算器74で
掛けた後、乗算結果が後の画像データに加算器75を介
して加え合わされ、その結果が出力端子OUTに供給さ
れる。
【0026】
【発明の効果】以上説明したように、本発明によれば、
プラズマアドレス表示装置において、少くとも2本の走
査線を1本の放電チャネル中に設けている。1本の放電
チャネルに少くとも2本の走査線を形成するため、少く
とも2本の走査電極を1本の放電チャネルに設けてい
る。係る構成により、従来に比較すると走査電極及び隔
壁の本数が半減することで生産性が著しく向上する。
又、開口率が向上しディスプレイとしての輝度が高くな
り、その分バックライトの消費電力を低減化可能であ
る。加えて、隔壁の本数が半減することで、画面上下方
向の視角制限が緩和され、視野角も拡大可能である。特
に、二本の走査線間のクロストークを補償する為、予め
画像データの差を強調する処理を行なうことにより、画
像品位を大幅に改善している。
【図面の簡単な説明】
【図1】本発明に係るプラズマアドレス表示装置の一実
施形態を示す模式図である。
【図2】本発明に係るプラズマアドレス表示装置と従来
のプラズマアドレス表示装置の構造を比較した説明図で
ある。
【図3】本発明に係るプラズマアドレス表示装置の全体
構成を示す回路図である。
【図4】本発明に係るプラズマアドレス表示装置の動作
説明に供する模式図である。
【図5】本発明に係るプラズマアドレス表示装置に含ま
れる補償回路を示すブロック図である。
【図6】従来のプラズマアドレス表示装置の一例を示す
断面図である。
【図7】図6に示した従来例の動作説明に供する模式図
である。
【図8】従来のプラズマアドレス表示装置の電極構造を
示す模式図である。
【符号の説明】
0・・・パネル、1・・・表示セル、2・・・プラズマ
セル、3・・・中間シート、4・・・ガラス基板、5・
・・放電チャネル、7・・・隔壁、8・・・ガラス基
板、9・・・液晶、11・・・画素、12・・・バック
ライト、13・・・カラーフィルタ、21・・・信号回
路、22・・・走査回路、23・・・制御回路、51・
・・走査線、52・・・走査線、X・・・走査電極、Y
・・・信号電極
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H089 HA21 HA36 TA07 TA18 2H093 NA20 NA32 NC62 ND13 ND15 ND20 ND22 ND52 ND53 NE10 5C040 FA02 FA09 GB03 GC11 GC12 GF02 GF08 LA05 LA12 LA13 LA18 MA02 MA03 MA06 MA12 MA22 5C094 AA05 AA06 BA43 DA12 GA10

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 行状に配した走査電極を有するプラズマ
    セル及び列状に配した信号電極を有する表示セルを互い
    に重ねたフラットパネルと、該走査電極に順次選択パル
    スを印加して該表示セルの走査を行なう走査回路と、該
    走査に同期して該信号電極に画像データを供給し、各走
    査線毎に画像データを書き込む信号回路とを備えたプラ
    ズマアドレス表示装置であって、 前記プラズマセルは、互いに隔絶された行状の放電チャ
    ネルが形成されており、各放電チャネルには放電可能な
    気体が含まれているとともに走査電極が割り当てられて
    おり、少なくとも二本の走査線を一本の放電チャネルに
    形成し、 前記信号回路は、該走査に同期して該信号電極に画像デ
    ータを供給し少なくとも二本の走査線に別々の画像デー
    タを書き込む際、これら少なくとも二本の走査線間のク
    ロストークを補償するため、予め別々の画像データの差
    を強調する処理を行うことを特徴とするプラズマセル表
    示装置。
  2. 【請求項2】 前記信号回路は、前後二本の走査線間の
    クロストークを補償するため、前の走査線に書き込むべ
    き第一の画像データから後の走査線に書き込むべき第二
    の画像データを差し引いた差分を算出する手段と、該差
    分に所定の係数を掛けた積を算出する手段と、第一の画
    像データに該積を加えるとともに第二の画像データから
    該積を引く手段とからなることを特徴とする請求項1記
    載のプラズマアドレス表示装置。
  3. 【請求項3】 前記信号回路は、一本の放電チャネルに
    属する二本の走査線に対して同極性の画像データを書き
    込み、隣りの放電チャネルに属する二本の走査線に対し
    て逆極性の画像データを書き込んで表示セルの交流駆動
    を行なうことを特徴とする請求項1記載のプラズマアド
    レス表示装置。
  4. 【請求項4】 前記放電チャネルは、行状の空間を形成
    する一対の隔壁と、各隔壁の下部に配された走査電極
    と、該空間内で両側の該走査電極の中間に配された中央
    走査電極とからなり、一本分の走査線が一方の隔壁の下
    部に配された走査電極と中央走査電極との間に規定さ
    れ、他の一本分の走査線が他方の隔壁の下部に配された
    走査電極と中央走査電極との間に規定されていることを
    特徴とする請求項1記載のプラズマアドレス表示装置。
  5. 【請求項5】 前記走査回路は、中央走査電極に選択パ
    ルスを印加して該放電チャネルのほぼ全体に放電を発生
    させ、次いで他方の隔壁の下部に配された走査電極に選
    択パルスを印加して該放電チャネルのほぼ半分に放電を
    発生させることにより、別の半分と併せて二本分の走査
    線を一本の放電チャネルに形成することを特徴とする請
    求項4記載のプラズマアドレス表示装置。
JP25314698A 1998-09-08 1998-09-08 プラズマアドレス表示装置 Pending JP2000089201A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25314698A JP2000089201A (ja) 1998-09-08 1998-09-08 プラズマアドレス表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25314698A JP2000089201A (ja) 1998-09-08 1998-09-08 プラズマアドレス表示装置

Publications (1)

Publication Number Publication Date
JP2000089201A true JP2000089201A (ja) 2000-03-31

Family

ID=17247168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25314698A Pending JP2000089201A (ja) 1998-09-08 1998-09-08 プラズマアドレス表示装置

Country Status (1)

Country Link
JP (1) JP2000089201A (ja)

Similar Documents

Publication Publication Date Title
KR100649037B1 (ko) 플라즈마 어드레스 표시 장치
US6127992A (en) Method of driving electric discharge panel
US7079090B2 (en) Driving method for a plasma display panel and plasma display apparatus
KR20030044182A (ko) 플라즈마 표시 패널의 구동방법
JPH1092323A (ja) 表示パネル及びパネル型表示装置
JPH06332400A (ja) プラズマアドレス表示装置
JP2000089201A (ja) プラズマアドレス表示装置
KR100590144B1 (ko) 플라즈마 어드레스 표시 장치
JP3698560B2 (ja) プラズマアドレス表示装置
JPH113050A (ja) プラズマアドレス表示装置
EP0500084A2 (en) Electro-optical device
US5672208A (en) Plasma discharge apparatus
KR100612794B1 (ko) 플라즈마 어드레스 표시 장치 및 그 구동 방법
EP0698903B1 (en) Plasma discharge apparatus
JP4482703B2 (ja) プラズマディスプレイパネルの駆動方法及び装置
JPH11305213A (ja) プラズマアドレス表示装置
JP3693237B2 (ja) プラズマアドレス液晶表示装置
JP2001195038A (ja) プラズマアドレス表示装置
JP3326812B2 (ja) プラズマアドレス画像表示装置のインターレース駆動方法
JP2917184B2 (ja) マトリクス駆動型表示装置及び表示方法
KR100585630B1 (ko) 플라즈마어드레스액정디스플레이구동방법
JPH11305212A (ja) プラズマアドレス表示装置
JP2001195036A (ja) プラズマアドレス表示装置及びその駆動方法
JP2001134236A (ja) プラズマアドレス表示装置及びその駆動方法
JP2001290126A (ja) プラズマアドレス表示装置及びその駆動方法