JP2000083385A - Control device for three-level inverter - Google Patents

Control device for three-level inverter

Info

Publication number
JP2000083385A
JP2000083385A JP11134865A JP13486599A JP2000083385A JP 2000083385 A JP2000083385 A JP 2000083385A JP 11134865 A JP11134865 A JP 11134865A JP 13486599 A JP13486599 A JP 13486599A JP 2000083385 A JP2000083385 A JP 2000083385A
Authority
JP
Japan
Prior art keywords
voltage
command
semiconductor switching
voltage command
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11134865A
Other languages
Japanese (ja)
Other versions
JP4277360B2 (en
Inventor
Kiwamu Suzuki
究 鈴木
Hiroshi Osawa
博 大沢
Kiyoaki Sasagawa
清明 笹川
Masahiko Hanazawa
昌彦 花澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP13486599A priority Critical patent/JP4277360B2/en
Publication of JP2000083385A publication Critical patent/JP2000083385A/en
Application granted granted Critical
Publication of JP4277360B2 publication Critical patent/JP4277360B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4833—Capacitor voltage balancing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To achieve the control device of a three-level inverter that can be operated stably without causing complexity of a control system, limitation in an output voltage, or the like. SOLUTION: In a three-level inverter control device, second and third voltage commands based on amount being obtained by adding or subtracting the amount of biasing to and from a first voltage command are compared with single carriers, thus generating a PWM signal for first to fourth semiconductor switching elements. The device is provided with voltage command operation circuits 1 and 2 for performing the operation of the first voltage command for a plurality of times, based on the phase command and the modulation rate command of an output voltage, a voltage command switching circuit for switching a plurality of first voltage commands which are outputted from the operation circuits 1 and 2 according to the level of the modulation rate command, and a bias amount operating circuit 4 for changing the amount of biasing according to the level of the modulation rate command.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、３レベルインバー
タの制御装置に関し、詳しくは、ＰＷＭ（パルス幅変
調）制御における変調方式間の円滑な移行を可能にした
制御装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control device for a three-level inverter, and more particularly, to a control device which enables a smooth transition between modulation methods in PWM (pulse width modulation) control.

【０００２】[0002]

【従来の技術】図４は、３レベルインバータの主回路構
成の一例である。同図において、１１０は直流電源、１
０１は正側コンデンサ、１０２は負側コンデンサ、８１
〜９２は半導体スイッチング素子としての逆導通ゲート
ターンオフ（以下ＧＴＯ）サイリスタ、９３〜９８は結
合ダイオード、１０３は電動機である。2. Description of the Related Art FIG. 4 shows an example of a main circuit configuration of a three-level inverter. In the figure, 110 is a DC power supply, 1
01 is the positive side capacitor, 102 is the negative side capacitor, 81
Reference numeral 92 denotes a reverse conducting gate turn-off (hereinafter GTO) thyristor as a semiconductor switching element, 93 to 98 denote coupling diodes, and 103 denotes a motor.

【０００３】３レベルインバータは、図４に示す主回路
構成において、直列に接続された２個の直流入力コンデ
ンサ１０１，１０２に加わる直流電圧をＥdとすると、
各相の出力電圧として＋Ｅd／２，０（零電位），−Ｅd
／２の３値を出力できるという特徴を持っている。この
ため、各相の出力電圧として＋Ｅd／２，−Ｅd／２の２
値を出力する２レベルインバータと比べて、出力電圧の
レベル数が増加し、高調波を低減できるという長所を持
っている。このような３レベルインバータの主回路構成
については、例えば、特開昭５６−７４０８８号公報に
記載されている。[0003] 3-level inverter, the main circuit configuration shown in FIG. 4, when the DC voltage applied to the two dc input capacitor 101 and 102 connected in series with the E d,
As each phase of the output voltage + E d / 2,0 (zero potential), - E d
It has the characteristic that it can output three values of / 2. Therefore, the output voltage of each phase is + E d / 2, −E d / 2.
Compared to a two-level inverter that outputs a value, the number of output voltage levels is increased, and the harmonics can be reduced. The main circuit configuration of such a three-level inverter is described in, for example, JP-A-56-74088.

【０００４】３レベルインバータでは、主回路のスイッ
チング素子を動作させるＰＷＭ信号の発生方式として様
々な方式があるが、代表的なものとしてユニポーラ変調
とダイポーラ変調がある。前者は、図１０のように、出
力相電圧の波形の１周期間において半周期間は零電位と
正側電位（＋Ｅd／２）とを繰り返すパルス列を出力
し、残りの半周期間は零電位と負側電位（−Ｅd／２）
とを繰り返すパルス列を出力することが特徴である。ま
た、後者は、図９のように、出力相電圧の波形において
正側電位（＋Ｅd／２）と負側電位（−Ｅd／２）とを零
電位を経由しながら交互に出力するパルス列からなるこ
とが特徴である。In a three-level inverter, there are various methods for generating a PWM signal for operating a switching element of a main circuit, and typical examples include unipolar modulation and dipolar modulation. The former outputs a pulse train that repeats a zero potential and a positive potential (+ E d / 2) for one half cycle in one cycle of the waveform of the output phase voltage as shown in FIG. 10, and outputs a zero potential for the remaining half cycle. Negative potential (−E d / 2)
This is characterized in that a pulse train that repeats the above is output. The latter is a pulse train that alternately outputs a positive potential (+ E d / 2) and a negative potential (−E d / 2) via a zero potential in the waveform of the output phase voltage as shown in FIG. It is characterized by consisting of

【０００５】これらの変調方式に関する従来技術として
は、「A NOVEL APPROACH TO THE GENERATION AND OPTIM
IZATION OF THREE-REVEL PWM WAVE FORMS」(PESC '88 R
ecord. April 1988、以下、文献１とする）の1255ペー
ジから1262ページに、３レベルインバータの高調波低減
を目的として、ダイポーラ変調方式とユニポーラ変調方
式とを出力電圧の大きさにより切り替えることが記述さ
れている。[0005] As a prior art relating to these modulation methods, "A NOVEL APPROACH TO THE GENERATION AND OPTIM"
IZATION OF THREE-REVEL PWM WAVE FORMS '' (PESC '88 R
(ecord. April 1988, hereafter referred to as Reference 1), from page 1255 to page 1262, describes switching between the dipolar modulation method and the unipolar modulation method according to the magnitude of the output voltage for the purpose of reducing the harmonics of a three-level inverter. Have been.

【０００６】前述した図９及び図１０は、上記文献１に
記載されているダイポーラ変調及びユニポーラ変調のＰ
ＷＭ方式の原理図である。これらの図から明らかなよう
に、文献１の従来技術においては、ダイポーラ変調とユ
ニポーラ変調では搬送波と電圧指令との比較方法が異な
るので、出力電圧の大きさに応じて両変調方式を切り替
えるには複雑な回路が必要であり、特に搬送波と電圧指
令の両方の位相を厳密に制御しなければならない。FIGS. 9 and 10 described above show the P and P of dipolar modulation and unipolar modulation described in the above reference 1.
It is a principle diagram of a WM system. As is apparent from these figures, in the prior art of Document 1, since the comparison method between the carrier and the voltage command is different between the dipolar modulation and the unipolar modulation, it is necessary to switch between the two modulation methods according to the magnitude of the output voltage. Complex circuits are required, and in particular the phases of both the carrier and the voltage command must be tightly controlled.

【０００７】別の従来技術として、特開平５−３４４７
３９号公報（以下、文献２とする）及び特開平６−３０
５６４号公報（以下、文献３とする）には、上述したダ
イポーラ変調、ユニポーラ変調を含む変調方式間の移行
方法を示す記述がある。これらのうち文献２では、ダイ
ポーラ変調から部分ダイポーラ変調を経由してユニポー
ラ変調に移行する記述がある。ここで、部分ダイポーラ
変調はユニポーラ変調とダイポーラ変調との特徴を併せ
持つ変調方式であり、後述する図８（３）のように電圧
指令の位相が０°及び１８０°付近では零電位を経由し
て正側と負側のパルス列を交互に出力し、その他の位相
では、零電位と正側電位（＋Ｅd／２）または零電位と
負側電位（−Ｅd／２）を含むパルス列を連続して出力
する。Another prior art is disclosed in Japanese Patent Application Laid-Open No. 5-34747.
No. 39 (hereinafter referred to as Document 2) and JP-A-6-30
Japanese Patent Application Publication No. 564 (hereinafter referred to as Reference 3) has a description showing a method of transition between modulation methods including the above-described dipolar modulation and unipolar modulation. Among these, Literature 2 describes a transition from dipolar modulation to unipolar modulation via partial dipolar modulation. Here, the partial dipolar modulation is a modulation method having both the characteristics of the unipolar modulation and the dipolar modulation. As shown in FIG. 8C described later, when the phase of the voltage command is around 0 ° and 180 °, the partial dipolar modulation passes through zero potential. outputs a pulse train of positive and negative alternately, in other phases, successively a pulse train including a zero potential and the positive potential (+ E d / 2) or zero potential and the negative potential (-E d / 2) Output.

【０００８】また、文献３に示された変調方式の説明図
には、異なった２個の電圧指令をそれぞれ位相の異なる
２個の搬送波と比較してＰＷＭ信号を発生する方法が示
されている。更に、文献３に示されている方式では、複
数の変調方式を切り替えながら電圧指令の振幅が搬送波
の振幅を超えるモ−ド（過変調）を経由して１パルス
（変調波１周期に１パルス）に移行する方式が示されて
いる。[0008] Further, the explanatory diagram of the modulation method shown in Document 3 shows a method of generating a PWM signal by comparing two different voltage commands with two carrier waves having different phases. . Further, in the method disclosed in Reference 3, one pulse (one pulse in one cycle of a modulated wave) passes through a mode (overmodulation) in which the amplitude of a voltage command exceeds the amplitude of a carrier while switching a plurality of modulation methods. ) Is shown.

【０００９】以上に示した従来技術は、ダイポーラ変調
から他の変調方式に移行することで出力電圧の低い領域
から高い領域までを制御しようとするものであるが、従
来技術の特開平７−１９４１３３号公報（以下、文献４
とする）には、ダイポーラ変調により零電圧を含む低い
電圧からある程度高い電圧まで連続的に電圧を制御する
方法が紹介されている。この従来技術を、図５〜図７を
用いて説明する。図５は３レベルインバータの１相分
（例えば図４におけるＲ相）の主回路とその制御ブロッ
ク図であり、図６及び図７はその制御方法を説明するた
めの波形比較図である。The prior art described above is intended to control from a low output voltage range to a high output voltage range by shifting from dipolar modulation to another modulation method. Publication (hereinafter referred to as Reference 4)
) Introduces a method of continuously controlling a voltage from a low voltage including zero voltage to a somewhat high voltage by dipolar modulation. This conventional technique will be described with reference to FIGS. FIG. 5 is a main circuit for one phase of the three-level inverter (for example, the R phase in FIG. 4) and its control block diagram, and FIGS. 6 and 7 are waveform comparison diagrams for explaining the control method.

【００１０】まず、図６（１）に示す第１の電圧指令Ｖ
*に対して、図５のバイアス量演算回路４から出力され
たバイアス量Ｂを加算器６５，６６により減算または加
算し、その出力を制限回路３１，３２及び補正量演算回
路３６，３７へ導く。補正量演算回路３６，３７は補正
量Ｓ1，Ｓ2を演算し、これらの補正量Ｓ1，Ｓ2を加算器
６７，６８に入力して前記制限回路３１，３２の出力に
それぞれ加算することにより、第２、第３の電圧指令Ｖ
A *，ＶB *が求められる。なお、９は制限値演算回路であ
る。First, a first voltage command V shown in FIG.
For * , the bias amount B output from the bias amount calculation circuit 4 in FIG. 5 is subtracted or added by the adders 65 and 66, and the output is guided to the limit circuits 31 and 32 and the correction amount calculation circuits 36 and 37. . Correction amount calculating circuit 37 calculates a correction amount S 1, S 2, adds to the output of the limiting circuit 31 and 32 to input these correction amounts S 1, S 2 to the adder 67 and 68 Thus, the second and third voltage commands V
A *, V B * is required. Reference numeral 9 denotes a limit value calculation circuit.

【００１１】次に、ＶA *は比較器６１に導かれて搬送波
発振器５２からの搬送波Ｃと比較され、この結果がＧＴ
Ｏサイリスタ８１のスイッチングを行うＰＷＭ信号Ｐ1
となる。同様にＶB *は比較器６２に導かれて搬送波Ｃと
比較され、この結果がＧＴＯサイリスタ８２のスイッチ
ングを行うＰＷＭ信号Ｐ2となる。また、ＰＷＭ信号Ｐ1
及びＰ2はそれぞれ反転回路７１，７２に導かれ、これ
らの出力がＧＴＯサイリスタ８３，８４のスイッチング
を行うＰＷＭ信号Ｐ3，Ｐ4となる。そして、他の相につ
いても同様にＰＷＭ信号を求め、図４に示したＧＴＯサ
イリスタ８５〜９２をスイッチングする。Next, V A * is guided to a comparator 61 and compared with a carrier C from a carrier oscillator 52.
PWM signal P 1 for switching the O-thyristor 81
Becomes Similarly, V B * is guided to the comparator 62 and compared with the carrier C, and the result is a PWM signal P 2 for switching the GTO thyristor 82. Further, the PWM signal P 1
And P 2 are guided to inverting circuits 71 and 72, respectively, and their outputs become PWM signals P 3 and P 4 for switching the GTO thyristors 83 and 84. Then, the PWM signals are similarly obtained for the other phases, and the GTO thyristors 85 to 92 shown in FIG. 4 are switched.

【００１２】図６（３）はＲ相の出力電圧ＶRの波形で
ある。一般に、インバータにおいて電圧指令Ｖ*は変調
率指令λ*と電圧指令の波形を表す関数ｆ(θ)との積で
表され、例えば電圧指令の波形を数式１に示す正弦波と
すれば、前記電圧指令Ｖ*は数式２のようになる。[0012] FIG. 6 (3) is a waveform of the output voltage V R of the R-phase. Generally, in an inverter, a voltage command V * is represented by a product of a modulation rate command λ * and a function f (θ) representing a waveform of a voltage command. For example, if the waveform of the voltage command is a sine wave shown in Expression 1, The voltage command V * is as shown in Expression 2.

【００１３】[0013]

【数１】ｆ(θ)＝sinθ## EQU1 ## f (θ) = sin θ

【００１４】[0014]

【数２】Ｖ*＝λ*・sinθ## EQU2 ## V * = λ * · sin θ

【００１５】図６（１）のように変調率指令λ*の大き
さが０≦λ*≦（Ｌmax−Ｂ）の状態では、電圧指令Ｖ*
の大きさは（Ｌmax−Ｂ）を超えることがない。この
時、電圧指令Ｖ*にバイアス量Ｂを加算または減算した
値は搬送波Ｃの振幅を超えることがないため、補正量Ｓ
1＝Ｓ2＝０となり、図６において電圧指令Ｖ*に一定値
のバイアス量Ｂを減算または加算したものがそのまま電
圧指令ＶA *またはＶB *となり、これらの関係は数式３、
数式４のように表される。As shown in FIG. 6A, when the magnitude of the modulation rate command λ * is 0 ≦ λ * ≦ ( Lmax− B), the voltage command V *
Does not exceed (L max -B). At this time, since the value obtained by adding or subtracting the bias amount B from the voltage command V * does not exceed the amplitude of the carrier C, the correction amount S
1 = S 2 = 0, and the voltage command V * obtained by subtracting or adding a constant bias amount B from the voltage command V * is directly used as the voltage command V A * or V B * .
It is expressed as in Equation 4.

【００１６】[0016]

【数３】ＶA *＝Ｖ*−Ｂ## EQU3 ## VA * = V * -B

【００１７】[0017]

【数４】ＶB *＝Ｖ*＋ＢV B * = V * + B

【００１８】一方、図７（１）のように変調率指令λ*
の大きさが（Ｌmax−Ｂ）を超える領域では、電圧指令
Ｖ*にバイアス量Ｂを加算または減算して得られた値は
図７（２）の斜線部，で制限値を超えてしまう。こ
のような場合は、斜線部，では電圧指令が制限値を
超えないように大きさを制限する。しかし、このままで
は必要な出力電圧が得られなくなるので、ＶB *の斜線部
をＶA *の斜線部で不足分だけ補正（補正量：Ｓ1）
し、電圧指令どおりの出力電圧を得るようにする。この
時、ＶA *及びＶB *は数式５、数式６で表される。Meanwhile, the modulation rate instruction as shown in FIG. 7 (1) λ *
Is larger than ( Lmax- B), the value obtained by adding or subtracting the bias amount B from the voltage command V * exceeds the limit value at the hatched portion in FIG. 7 (2). . In such a case, the size of the hatched portion is limited so that the voltage command does not exceed the limit value. However, since not obtained the required output voltage in this state, the hatched portion of the V B * only shortfall hatched portion of the V A * correction (correction: S 1)
Then, an output voltage according to the voltage command is obtained. At this time, V A * and V B * The formula 5, is expressed by Equation 6.

【００１９】[0019]

【数５】ＶA *＝Ｖ*−Ｂ＋Ｓ１## EQU5 ## VA * = V * -B + S1

【００２０】[0020]

【数６】ＶB *＝Ｌmax ## EQU6 ## V B * = L max

【００２１】また、数式５の補正量Ｓ１は、数式７によ
り表される。In addition, the correction amount S1 in Expression 5 is represented by Expression 7.

【００２２】[0022]

【数７】Ｓ1＝Ｖ*−（Ｌmax−Ｂ）S 1 = V * − (L max −B)

【００２３】ゆえに、電圧指令ＶA *は数式８のようにな
る。Therefore, the voltage command V A * is as shown in Expression 8.

【００２４】[0024]

【数８】ＶA *＝２Ｖ*−Ｌmax [Equation 8] V A * = 2V * -L max

【００２５】同様に、図７（１）において制限値を超え
ている図７（２）のＶA *の斜線部は、電圧指令どおり
の出力電圧が得られるようにＶB *の斜線部について補
正（補正量：Ｓ2）を加える。このとき、電圧指令のＶA
*，Ｖ*とＶB *の関係は、数式９、数式１０で示される。Similarly, the hatched portion of V A * in FIG. 7B, which exceeds the limit value in FIG. 7A, represents the hatched portion of V B * so that the output voltage as specified by the voltage command is obtained. A correction (correction amount: S 2 ) is added. At this time, the voltage command V A
*, * Relation V * and V B is formula 9, shown in Equation 10.

【００２６】[0026]

【数９】ＶA *＝−Ｌmax [Equation 9] V A * = -L max

【００２７】[0027]

【数１０】ＶB *=Ｖ*＋Ｂ−Ｓ2 [Number 10] V B * = V * + B -S 2

【００２８】また、数式１０における補正量Ｓ2は数式
１１により表される。The correction amount S 2 in Expression 10 is expressed by Expression 11.

【００２９】[0029]

【数１１】Ｓ2＝Ｖ*＋（Ｌmax−Ｂ）S 2 = V * + (L max −B)

【００３０】ゆえに、電圧指令ＶB *は数式１２のように
なる。Therefore, the voltage command V B * is as shown in Expression 12.

【００３１】[0031]

【数１２】ＶB *＝２Ｖ*＋Ｌmax [Number 12] V B * = 2V * + L max

【００３２】なお、上記以外の電圧指令Ｖ*の大きさが
（Ｌmax−Ｂ）を超えない領域では、補正量Ｓ1＝Ｓ2＝
０となり、この時、電圧指令ＶA *，ＶB *はそれぞれ前述
の数式３、数式４で表される。ここで、図５に示した補
償量演算回路３６，３７は、電圧指令の大きさにより数
式１３または数式１４のように補正量Ｓ1，Ｓ2を演算す
る。In a region where the magnitude of the voltage command V * does not exceed (L max -B), the correction amount S 1 = S 2 =
0, at this time, the voltage command V A *, V B * Each aforementioned Equation 3, is expressed by Equation 4. Here, the compensation amount calculation circuits 36 and 37 shown in FIG. 5 calculate the correction amounts S 1 and S 2 according to Expression 13 or Expression 14 according to the magnitude of the voltage command.

【００３３】[0033]

【数１３】 (Equation 13)

【００３４】[0034]

【数１４】 [Equation 14]

【００３５】上述した従来技術では、出力電圧を零から
最大値まで電圧指令に対し連続的に制御可能であるが、
補正量Ｓ1，Ｓ2が大きくなると２個の電圧指令が重な
り、２個の主回路素子（例えば、図４のＲ相ではＧＴＯ
サイリスタ８１と８２、及び８３と８４）を同時にオン
オフするＰＷＭ信号が発生する。また、補正量Ｓ1，Ｓ2
が更に大きくなると、制限値に固定されている電圧指令
をもう一方の補正を受けた電圧指令が超えてしまい、３
レベルインバータでは禁止されているスイッチング状態
（例えば図４のＲ相ではＧＴＯサイリスタ８１及び８４
がオンする状態）となる。In the above-mentioned prior art, the output voltage can be controlled continuously from zero to the maximum value in response to the voltage command.
When the correction amounts S 1 and S 2 increase, two voltage commands overlap, and two main circuit elements (for example, GTO in the R phase in FIG. 4)
PWM signals for simultaneously turning on and off the thyristors 81 and 82 and 83 and 84) are generated. The correction amounts S 1 and S 2
Becomes larger, the other corrected voltage command exceeds the voltage command fixed at the limit value, and 3
The switching state prohibited in the level inverter (for example, GTO thyristors 81 and 84 in the R phase in FIG. 4)
Is turned on).

【００３６】[0036]

【発明が解決しようとする課題】前記文献１の従来技術
では、ダイポーラ変調とユニポーラ変調において、それ
ぞれが電圧指令と搬送波との比較方式が異なった方式を
用いているので、前述の如く、２つの変調方式を切り替
えるには電圧指令及び搬送波の厳密な位相管理が必要と
なり、制御方式が複雑になる。In the prior art of the above-mentioned document 1, the dipolar modulation and the unipolar modulation use different methods for comparing the voltage command and the carrier, respectively. Switching the modulation method requires strict phase management of the voltage command and the carrier wave, which complicates the control method.

【００３７】また、前記文献２及び３の従来技術では、
電圧指令と搬送波との比較方式は同一であるが、異なっ
た２個の電圧指令を位相の異なる２個の搬送波と比較す
るため制御方式が複雑になるという問題がある。更に、
変調方式間の移行時に電圧指令が搬送波の振幅（ピーク
値）付近において発生するＰＷＭ信号のパルス幅につい
て特に考慮されていないため、次のような別の問題があ
る。In the prior arts of the above-mentioned documents 2 and 3,
Although the comparison method between the voltage command and the carrier is the same, there is a problem that the control method becomes complicated because two different voltage commands are compared with two carriers having different phases. Furthermore,
Since the voltage command does not take into account the pulse width of the PWM signal generated near the amplitude (peak value) of the carrier wave at the time of transition between the modulation methods, there is another problem as follows.

【００３８】すなわち、一般に、インバータ装置では主
回路動作上の制約から、スイッチング素子をオン（また
はオフ）するＰＷＭ信号のパルス幅最小値が決められて
いる。このパルス幅最小値より狭い幅のパルスを素子に
与えると、素子は十分にオン（またはオフ）できなくな
り、素子破壊を招く恐れがある。また、従来技術では述
べられていないが、通常、上述したような素子破壊を防
止するために、パルス幅最小値より狭い幅のパルスが発
生するような領域では、素子破壊を防ぐために別の手段
によりパルス幅を最小値に固定するか、あるいはパルス
が発生しないようにパルス幅を零としている。しかし、
このようにパルス幅を固定すると、電圧指令に対して必
要なパルス幅を得ることができないために出力電圧を制
御できなくなるという別の不都合を生じる。That is, in general, in the inverter device, the minimum pulse width of the PWM signal for turning on (or off) the switching element is determined due to restrictions on the operation of the main circuit. When a pulse having a width smaller than the minimum pulse width is applied to the element, the element cannot be sufficiently turned on (or turned off), which may cause destruction of the element. Although not described in the prior art, usually, in order to prevent the above-described element destruction, in a region where a pulse having a width smaller than the minimum pulse width is generated, another means is required to prevent the element destruction. To fix the pulse width to the minimum value, or set the pulse width to zero so that no pulse is generated. But,
If the pulse width is fixed in this manner, another disadvantage occurs in that the output voltage cannot be controlled because the pulse width required for the voltage command cannot be obtained.

【００３９】更に、文献２に示された方法で１パルス変
調を行うには、電圧指令と搬送波のそれぞれの位相を同
期させるため、ここでも位相の厳密な管理が必要になる
という問題もある。Further, in order to perform one-pulse modulation by the method shown in Reference 2, there is also a problem that the phase of the voltage command and the phase of the carrier are synchronized, so that strict management of the phase is required here as well.

【００４０】前記文献４の従来技術では、出力電圧の全
領域をダイポーラ変調により実現しているので、上述し
たように制御装置が複雑になる問題やパルス幅最小値に
よる問題は発生しない。しかし、前述のように３レベル
インバータにおいて禁止されているスイッチング状態と
なり、素子破壊を起こす危険がある。また、同文献の方
式ではそのまま１パルス変調に移行できないため、直流
電圧に対してインバータが出力できる電圧が制限される
という問題がある。In the prior art of Document 4, since the entire range of the output voltage is realized by dipolar modulation, the problem of the control device becoming complicated and the problem of the minimum pulse width do not occur as described above. However, as described above, the switching state is prohibited in the three-level inverter, and there is a risk of causing element destruction. In addition, the method disclosed in the document cannot directly shift to one-pulse modulation, so that there is a problem that the voltage that the inverter can output with respect to the DC voltage is limited.

【００４１】そこで本発明は、上述したような種々の問
題点を解決し、制御方式の複雑化や出力電圧の制限等を
招くことなく、安定して動作可能な３レベルインバータ
の制御装置を提供しようとするものである。Therefore, the present invention solves the above-mentioned various problems and provides a control device for a three-level inverter that can operate stably without complicating the control method and limiting the output voltage. What you want to do.

【００４２】[0042]

【課題を解決するための手段】上記の課題を解決するた
めに、本発明では単一の搬送波と２個の電圧指令を比較
するＰＷＭ方式において、電圧指令に対して所定の制限
値を設定する手段と、電圧指令やバイアス量を切り替え
る手段とを備えることで、３レベルインバータにおいて
禁止されているスイッチング状態の発生を防止するとと
もに、変調方式間の移行をスムーズに行い、零電圧を含
む低い出力電圧からインバータ出力電圧の最大値までを
連続的かつ安定に出力させるものである。In order to solve the above-mentioned problems, in the present invention, a predetermined limit value is set for a voltage command in a PWM system that compares a single carrier with two voltage commands. Means and means for switching the voltage command and the bias amount to prevent the occurrence of the switching state prohibited in the three-level inverter, to smoothly perform the transition between the modulation methods, and to provide a low output including zero voltage. The output from the voltage to the maximum value of the inverter output voltage is continuously and stably output.

【００４３】すなわち、請求項１記載の発明は、直流電
源両端の正電位点及び負電位点とこれらの間の中性点と
の間に接続された直流入力コンデンサを有する直流電源
回路を備え、第１〜第４の半導体スイッチング素子から
なる３つの直列回路の両端が前記正電位点及び負電位点
にそれぞれ接続されるとともに、第２及び第３の半導体
スイッチング素子の相互接続点がインバータ出力端子に
それぞれ接続され、第１及び第２の半導体スイッチング
素子の相互接続点と前記中性点との間に第１の結合ダイ
オードが接続され、第３及び第４の半導体スイッチング
素子の相互接続点と前記中性点との間に第２の結合ダイ
オードが接続されてなる３レベルインバータの制御装置
であって、第１の電圧指令にバイアス量を加減算して得
た量に基づく第２、第３の電圧指令をそれぞれ単一の搬
送波と比較することにより第１〜第４の半導体スイッチ
ング素子に対するＰＷＭ信号を生成する制御装置におい
て、出力電圧の位相指令及び変調率指令に基づいて第１
の電圧指令を複数演算する電圧指令演算手段と、この電
圧指令演算手段から出力される複数の第１の電圧指令を
変調率指令の大きさに応じて切り替える電圧指令切替手
段と、前記バイアス量を変調率指令の大きさに応じて変
化させるバイアス量演算手段とを備えたものである。That is, the invention according to claim 1 includes a DC power supply circuit having a DC input capacitor connected between positive and negative potential points at both ends of the DC power supply and a neutral point therebetween. Both ends of three series circuits including the first to fourth semiconductor switching elements are connected to the positive potential point and the negative potential point, respectively, and an interconnection point of the second and third semiconductor switching elements is connected to an inverter output terminal. Respectively, a first coupling diode is connected between an interconnection point of the first and second semiconductor switching elements and the neutral point, and an interconnection point of the third and fourth semiconductor switching elements is A control device for a three-level inverter having a second coupling diode connected between the neutral point and a neutral point, wherein a second voltage based on an amount obtained by adding / subtracting a bias amount to / from a first voltage command. A control apparatus for generating a PWM signal for the first to fourth semiconductor switching element by comparing the third respective single carrier wave voltage commands, first on the basis of the phase instruction and the modulation rate instruction of output voltage 1
Voltage command calculating means for calculating a plurality of voltage commands, voltage command switching means for switching a plurality of first voltage commands output from the voltage command calculating means in accordance with the magnitude of the modulation rate command, Bias amount calculating means for changing the modulation ratio command in accordance with the magnitude of the modulation ratio command.

【００４４】請求項２記載の発明は、出力電圧の位相指
令及び変調率指令に基づいて第１の電圧指令を複数演算
する電圧指令演算手段と、この電圧指令演算手段から出
力される複数の第１の電圧指令をインバータ周波数の大
きさに応じて切り替える電圧指令切替手段と、前記バイ
アス量をインバータ周波数の大きさに応じて変化させる
バイアス量演算手段と、を備えたものである。According to a second aspect of the present invention, there is provided a voltage command calculating means for calculating a plurality of first voltage commands based on a phase command and a modulation rate command of an output voltage, and a plurality of first voltage commands output from the voltage command calculating means. A voltage command switching unit that switches the voltage command according to the magnitude of the inverter frequency; and a bias amount calculation unit that changes the bias amount according to the magnitude of the inverter frequency.

【００４５】請求項３記載の発明は、上記請求項１及び
請求項２の発明の構成要素を併せ持つものであり、出力
電圧の位相指令及び変調率指令に基づいて第１の電圧指
令を複数演算する電圧指令演算手段と、この電圧指令演
算手段から出力される複数の第１の電圧指令を変調率指
令及びインバータ周波数の大きさに応じて切り替える電
圧指令切替手段と、前記バイアス量を変調率指令及びイ
ンバータ周波数の大きさに応じて変化させるバイアス量
演算手段と、を備えたものである。According to a third aspect of the present invention, there is provided a combination of the components of the first and second aspects of the present invention, wherein a plurality of first voltage commands are calculated based on a phase command and a modulation factor command of an output voltage. Voltage command calculating means, a voltage command switching means for switching a plurality of first voltage commands output from the voltage command calculating means in accordance with the modulation rate command and the magnitude of the inverter frequency, and a modulation rate command And a bias amount calculating means for changing the bias amount in accordance with the magnitude of the inverter frequency.

【００４６】請求項４記載の発明は、出力電圧の位相指
令及び変調率指令に基づいて第１の電圧指令を複数演算
する電圧指令演算手段と、この電圧指令演算手段から出
力される複数の第１の電圧指令を変調率指令の大きさに
応じて切り替える電圧指令切替手段と、前記バイアス量
を変調率指令の大きさに応じて変化させるバイアス量演
算手段と、搬送波の振幅を越えない制限値を変調率指令
の大きさに応じて演算する制限値演算手段と、第２、第
３の電圧指令の一方が前記制限値を超えるときはその電
圧指令を制限値に固定する制限手段と、前記制限値を超
えた一方の電圧指令から前記制限値を差し引いた値を補
正量として他方の電圧指令に加算する手段と、を備えた
ものである。According to a fourth aspect of the present invention, there is provided a voltage command calculating means for calculating a plurality of first voltage commands based on a phase command and a modulation rate command of an output voltage, and a plurality of first voltage commands output from the voltage command calculating means. A voltage command switching means for switching the voltage command according to the magnitude of the modulation rate command, a bias quantity calculation means for changing the bias quantity according to the magnitude of the modulation rate command, and a limit value which does not exceed the amplitude of the carrier wave. Value calculation means for calculating the voltage command according to the magnitude of the modulation rate command, limiting means for fixing the voltage command to the limit value when one of the second and third voltage commands exceeds the limit value, Means for adding a value obtained by subtracting the limit value from one voltage command exceeding the limit value to the other voltage command as a correction amount.

【００４７】請求項５記載の発明は、出力電圧の位相指
令及び変調率指令に基づいて第１の電圧指令を複数演算
する電圧指令演算手段と、この電圧指令演算手段から出
力される複数の第１の電圧指令をインバータ周波数の大
きさに応じて切り替える電圧指令切替手段と、前記バイ
アス量をインバータ周波数の大きさに応じて変化させる
バイアス量演算手段と、搬送波の振幅を越えない制限値
をインバータ周波数の大きさに応じて演算する制限値演
算手段と、第２、第３の電圧指令の一方が前記制限値を
超えるときはその電圧指令を制限値に固定する制限手段
と、前記制限値を超えた一方の電圧指令から前記制限値
を差し引いた値を補正量として他方の電圧指令に加算す
る手段と、を備えたものである。According to a fifth aspect of the present invention, there is provided a voltage command calculating means for calculating a plurality of first voltage commands based on a phase command and a modulation rate command of an output voltage, and a plurality of first voltage commands output from the voltage command calculating means. A voltage command switching means for switching the voltage command according to the magnitude of the inverter frequency, a bias quantity calculating means for varying the bias quantity according to the magnitude of the inverter frequency, and an inverter for setting a limit value not exceeding the amplitude of the carrier wave. Limit value calculating means for calculating according to the magnitude of the frequency; limiting means for fixing the voltage command to the limit value when one of the second and third voltage commands exceeds the limit value; Means for adding a value obtained by subtracting the limit value from one of the exceeded voltage commands to the other voltage command as a correction amount.

【００４８】請求項６記載の発明は、出力電圧の位相指
令及び変調率指令に基づいて第１の電圧指令を複数演算
する電圧指令演算手段と、この電圧指令演算手段から出
力される複数の第１の電圧指令を変調率指令及びインバ
ータ周波数の大きさに応じて切り替える電圧指令切替手
段と、前記バイアス量を変調率指令及びインバータ周波
数の大きさに応じて変化させるバイアス量演算手段と、
搬送波の振幅を越えない制限値を変調率指令及びインバ
ータ周波数の大きさに応じて演算する制限値演算手段
と、第２、第３の電圧指令の一方が前記制限値を超える
ときはその電圧指令を制限値に固定する制限手段と、前
記制限値を超えた一方の電圧指令から前記制限値を差し
引いた値を補正量として他方の電圧指令に加算する手段
と、を備えたものである。According to a sixth aspect of the present invention, there is provided a voltage command calculating means for calculating a plurality of first voltage commands based on a phase command and a modulation rate command of an output voltage, and a plurality of first voltage commands output from the voltage command calculating means. Voltage command switching means for switching the voltage command according to the modulation rate command and the magnitude of the inverter frequency; bias amount calculation means for changing the bias quantity according to the modulation rate command and the magnitude of the inverter frequency;
Limit value calculating means for calculating a limit value not exceeding the amplitude of the carrier wave according to the modulation rate command and the magnitude of the inverter frequency; and a voltage command when one of the second and third voltage commands exceeds the limit value. To a limit value, and means for adding a value obtained by subtracting the limit value from one voltage command exceeding the limit value to the other voltage command as a correction amount.

【００４９】請求項７記載の発明は、請求項４，５，６
の何れか１項に記載した３レベルインバータの制御装置
において、前記電圧指令演算手段により演算される第１
の電圧指令が、１つの正弦波信号と、出力電圧の１周期
当たりのパルス数が２よりも大きい互いに異なったパル
ス数を持つ２つの矩形波信号とからなる３つの電圧指令
であることを特徴とする。The invention according to claim 7 is directed to claims 4, 5, 6
In the control device for a three-level inverter according to any one of the above, the first command calculated by the voltage command calculation means
Are three voltage commands consisting of one sine wave signal and two rectangular wave signals having different numbers of pulses whose number of pulses per cycle of the output voltage is larger than two. And

【００５０】[0050]

【発明の実施の形態】以下、図に沿って本発明の実施形
態を説明する。まず、図１は本発明の第１実施形態を示
す３レベルインバータの主回路１相分（図４のＲ相）の
制御ブロック図であり、請求項１の実施形態に相当す
る。なお、図５と同一の構成要素には同一の参照符号を
付してある。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. First, FIG. 1 is a control block diagram of one phase of a main circuit (R phase in FIG. 4) of a three-level inverter according to a first embodiment of the present invention, and corresponds to the first embodiment. The same components as those in FIG. 5 are denoted by the same reference numerals.

【００５１】図１において、１，２は第１の電圧指令Ｖ
*の位相θ*と変調率指令λ*から２つの電圧指令の瞬時
値を演算する電圧指令演算回路、３は変調率指令λ*の
大きさにより電圧指令Ｖ*を切り替える電圧指令切替回
路、４は変調率指令λ*からバイアス量Ｂを演算するバ
イアス量演算回路、３３は第１の電圧指令Ｖ*からバイ
アス量Ｂを減算して得られた値を搬送波Ｃの負側の振幅
に制限する制限回路、３４は第１の電圧指令Ｖ*にバイ
アス量Ｂを加算して得られた値を搬送波Ｃの正側の振幅
に制限する制限回路、５２は搬送波Ｃを発生する搬送波
発振器、６１，６２は第２、第３の電圧指令ＶA *，ＶB *
と搬送波Ｃとを比較し、ＧＴＯサイリスタ８１，８２の
スイッチングを行なうＰＷＭ信号Ｐ1，Ｐ2を演算する比
較器、７１，７２は比較器６１，６２の出力がオンのと
きはオフ（オフの時はオン）に反転してＧＴＯサイリス
タ８３，８４のスイッチングを行うＰＷＭ信号Ｐ3，Ｐ4
を演算する反転回路である。In FIG. 1, reference numerals 1 and 2 denote a first voltage command V
* Phase theta * a voltage command calculation circuit for calculating the instantaneous values of the two voltage command from the modulation factor command lambda *, voltage command switching circuit 3 for switching the voltage command V * by the modulation rate instruction lambda * size, 4 Is a bias amount calculation circuit for calculating the bias amount B from the modulation ratio command λ * , and 33 limits the value obtained by subtracting the bias amount B from the first voltage command V * to the negative amplitude of the carrier C. A limiting circuit 34 for limiting the value obtained by adding the bias amount B to the first voltage command V * to the positive amplitude of the carrier C; 52, a carrier oscillator for generating the carrier C; 62 second, third voltage command V a *, V B *
And the carrier wave C to compare the PWM signals P 1 and P 2 for switching the GTO thyristors 81 and 82, and 71 and 72 are off (off) when the outputs of the comparators 61 and 62 are on. PWM signals P 3 , P 4 for switching the GTO thyristors 83, 84 by inverting to ON.
Is calculated.

【００５２】次に、この実施形態の動作について述べ
る。電圧指令の位相θ*により波形発生回路から出力さ
れた信号に変調率指令λ*を掛け合わせたものを演算回
路１，２により生成し、切替回路３を介して電圧指令Ｖ
*とし、これに加算器６５，６６でバイアス量Ｂを減算
または加算する。このようにして得た電圧指令ＶA *とＶ
B *をもとにしてＰＷＭ信号Ｐ1〜Ｐ4を発生する。Next, the operation of this embodiment will be described.
You. Voltage command phase θ*Output from the waveform generation circuit.
Modulation rate command λ*Multiplied by
Generated by the paths 1 and 2 and the voltage command V
*, And the bias amount B is subtracted by the adders 65 and 66
Or add. The voltage command V thus obtainedA *And V
B *PWM signal P based on1~ PFourOccurs.

【００５３】いま、図６（１）のように変調率指令λ*
が（Ｌmax−Ｂ）を超えない場合は、電圧指令ＶA *及び
ＶB *は数式１５、数式１６で表される。ここでのバイア
ス量Ｂは搬送波Ｃの振幅を超えない任意の値であり、例
えばＢ＝０．５とすれば良い。Now, as shown in FIG. 6A, the modulation rate command λ *
If is the (L max -B) does not exceed the voltage command V A * and V B * The formula 15 is represented by Equation 16. Here, the bias amount B is an arbitrary value that does not exceed the amplitude of the carrier C, and for example, B may be set to 0.5.

【００５４】[0054]

【数１５】ＶA *＝ Ｖ*−Ｂ## EQU15 ## VA * = V * -B

【００５５】[0055]

【数１６】ＶB *＝ Ｖ*＋Ｂ[Number 16] V B * = V * + B

【００５６】この時、電圧指令を正弦波とすれば、Ｖ*
は数式１７となる。At this time, if the voltage command is a sine wave, V *
Is given by Expression 17.

【００５７】[0057]

【数１７】Ｖ*＝ λ*・sinθ* V * = λ * · sinθ *

【００５８】次に、変調率指令λ*が徐々に増加してそ
のままでは電圧指令Ｖ*が（Ｌmax−Ｂ）を超えるように
なると、この付近で問題となるパルスを発生してしま
う。そこで、このような場合は電圧指令切替回路３が動
作し、電圧指令Ｖ*を図８（１）の様に切り替えると同
時に、バイアス量演算回路４の出力も変化する。ここ
で、同図の電圧指令Ｖ*は振幅をＨとする矩形波であ
り、０°及び１８０°付近において零となる。また、零
期間は変調率指令λ*の大きさにより決定される。以上
の関係を数式で表すと、数式１８となる。Next, when the modulation command λ * gradually increases and the voltage command V * exceeds ( Lmax− B) as it is, a problematic pulse is generated near this. Therefore, in such a case, the voltage command switching circuit 3 operates to switch the voltage command V * as shown in FIG. 8A, and at the same time, the output of the bias amount calculation circuit 4 changes. Here, the voltage command V * in the figure is a rectangular wave whose amplitude is H, and becomes zero near 0 ° and 180 °. The zero period is determined by the magnitude of the modulation rate command λ * . The above relationship is expressed by Expression 18 as follows.

【００５９】[0059]

【数１８】 (Equation 18)

【００６０】数式１８において、Ｈは搬送波Ｃの振幅よ
り大きい任意の一定値であればよいので、例えば数式１
９で示すような値とすれば良い。In Equation 18, since H may be any constant value larger than the amplitude of the carrier C, for example, Equation 1
A value such as 9 may be used.

【００６１】[0061]

【数１９】Ｈ＝１．１H = 1.1

【００６２】また、Ｔは変調率指令λ*から、数式２０
のように決定される値である。T is calculated from the modulation ratio command λ * by the following equation (20).
Is a value determined as follows.

【００６３】[0063]

【数２０】Ｔ＝cos-1λ* T = cos -1 λ *

【００６４】また、バイアス量演算回路４の出力である
バイアス量Ｂは、変調率指令λ*の大きさに応じて数式
２１のように決定される。Further, the bias amount B, which is the output of the bias amount calculating circuit 4, is determined as in Expression 21 according to the magnitude of the modulation ratio command λ * .

【００６５】[0065]

【数２１】 (Equation 21)

【００６６】次に、電圧指令Ｖ*に対して加算器６５，
６６によりバイアス量Ｂを減算または加算したのちに制
限回路３３，３４を経て得られたＶA *及びＶB *は、図８
（２）のようになり、それぞれ数式２２、数式２３で表
される。Next, the adder 65 with respect to the voltage command V *,
V A * and V B * obtained through the limiting circuits 33 and 34 after the bias amount B is subtracted or added by 66 are shown in FIG.
It becomes like (2) and is represented by Formula 22 and Formula 23, respectively.

【００６７】[0067]

【数２２】 (Equation 22)

【００６８】[0068]

【数２３】 (Equation 23)

【００６９】次に、請求項２の実施形態に相当する本発
明の第２実施形態を説明する。図２は３レベルインバー
タ主回路１相分（図４のＲ相）の制御ブロック図であ
る。図２において、５はインバータ周波数ｆINVにより
電圧指令Ｖ*を切り替える電圧指令切替回路、６はイン
バータ周波数ｆINVからバイアス量Ｂを演算するバイア
ス量演算回路である。他の部分は図１と同様の記号を付
して説明を省略する。Next, a second embodiment of the present invention corresponding to the second embodiment will be described. FIG. 2 is a control block diagram of one phase of the three-level inverter main circuit (R phase in FIG. 4). In FIG. 2, reference numeral 5 denotes a voltage command switching circuit that switches the voltage command V * according to the inverter frequency f INV , and reference numeral 6 denotes a bias amount calculation circuit that calculates a bias amount B from the inverter frequency f INV . Other parts are denoted by the same symbols as in FIG. 1 and description thereof is omitted.

【００７０】一般に出力電圧及び出力周波数を可変する
ＶＶＶＦインバータでは、出力電圧が低く出力周波数が
直流（周波数零）を含む低周波数領域から出力電圧が高
く商用周波数を超える高周波数領域まで、インバータの
出力電圧及び出力周波数を連続的に制御しなければなら
ない。このためには、低周波数領域では搬送波の周波数
を一定として電圧指令の周波数のみを変化させる非同期
式ＰＷＭとし、高周波数領域では電圧指令の周波数と搬
送波周波数との比率（変調比）を数式２４のように一定
とする同期式ＰＷＭが採用される。In general, in a VVVF inverter capable of changing the output voltage and output frequency, the output voltage of the inverter ranges from a low frequency region where the output voltage is low and the output frequency includes DC (zero frequency) to a high frequency region where the output voltage is high and exceeds the commercial frequency. Voltage and output frequency must be controlled continuously. For this purpose, in the low frequency region, an asynchronous PWM is used in which only the frequency of the voltage command is changed while keeping the frequency of the carrier constant, and in the high frequency region, the ratio (modulation ratio) between the frequency of the voltage command and the carrier frequency is expressed by the following equation (24). As described above, a synchronous PWM is used.

【００７１】[0071]

【数２４】ｆC＝ＮＮ・ｆINV [Formula 24] f C = NN · f INV

【００７２】上記数式２４において ｆC：搬送波周波数 ｆINV：インバータ周波数 ＮＮ：インバータ周波数ｆINVと搬送波周波数ｆCとの比
率（変調比）In the above formula (24), f C : carrier frequency f INV : inverter frequency NN: ratio between inverter frequency f INV and carrier frequency f C (modulation ratio)

【００７３】ここで、非同期式ＰＷＭと同期式ＰＷＭと
の切替周波数は、非同期時の搬送波周波数がインバータ
周波数の１０倍を下回らない程度に設定されることが多
い。これは、非同期式において搬送波周波数がインバー
タの出力周波数の１０倍以下になると、インバータの出
力電流に含まれる有害な高調波の影響が大きくなり、装
置を安定に運転できなくなるという別の問題が起こるた
めである。このような問題を防ぐために、適当な周波数
において非同期式ＰＷＭと同期式ＰＷＭとを切り替える
ことが行われるが、この場合は前述のように制御方法が
複雑になるという問題を生じる。Here, the switching frequency between the asynchronous PWM and the synchronous PWM is often set so that the carrier frequency during the asynchronous operation does not fall below 10 times the inverter frequency. This is another problem that, when the carrier frequency is less than 10 times the output frequency of the inverter in the asynchronous system, the influence of harmful harmonics included in the output current of the inverter increases, and the device cannot operate stably. That's why. In order to prevent such a problem, switching between asynchronous PWM and synchronous PWM is performed at an appropriate frequency. However, in this case, the control method becomes complicated as described above.

【００７４】以上の問題を解決するために、本実施形態
では電圧指令切替回路５により、搬送波周波数ｆCがイ
ンバータ周波数ｆINVの１０倍以上である場合には電圧
指令を数式１７で示す波形とし、搬送波周波数ｆCがイ
ンバータ周波数ｆINVの１０倍程度になる付近で電圧指
令を数式１８で示す波形に切り替えることとした。ここ
で、数式１７の電圧指令をＶ1 *、数式１８の電圧指令を
Ｖ2 *とすると、電圧指令切替回路５の出力は、インバー
タ周波数ｆINVに応じて数式２５に示すようになる。In order to solve the above problem, in the present embodiment, when the carrier wave frequency f C is 10 times or more of the inverter frequency f INV , the voltage command is changed to a waveform represented by Expression 17 by the voltage command switching circuit 5. The voltage command is switched to the waveform shown in Expression 18 near the point where the carrier frequency f C becomes about 10 times the inverter frequency f INV . Here, assuming that the voltage command in Equation 17 is V 1 * and the voltage command in Equation 18 is V 2 * , the output of the voltage command switching circuit 5 is as shown in Equation 25 according to the inverter frequency f INV .

【００７５】[0075]

【数２５】 (Equation 25)

【００７６】また、電圧指令と同様にして、バイアス量
演算回路６によりインバータ周波数ｆINVに応じてバイ
アス量Ｂを変更する。これらの関係を数式で示すと、数
式２６のようになる。Further, similarly to the voltage command, the bias amount B is changed by the bias amount calculating circuit 6 according to the inverter frequency f INV . When these relationships are expressed by mathematical expressions, they are as shown in Expression 26.

【００７７】[0077]

【数２６】 (Equation 26)

【００７８】数式２５、数式２６において、ｆasytosy
は電圧指令及びバイアス量の切替周波数であり、搬送波
周波数ｆCの１０分の１程度に設定すればよい。In equations 25 and 26, f asytosy
Is a switching frequency of the voltage command and the bias amount, and may be set to about 1/10 of the carrier frequency f C.

【００７９】次に、請求項３の実施形態に相当する本発
明の第３実施形態を説明する。図３は３レベルインバー
タ主回路１相分（図４のＲ相）の制御ブロック図であ
る。図３において、７は変調率指令λ*とインバータ周
波数ｆINVとに基づいて電圧指令Ｖ*を切り替える電圧指
令切替回路、８は変調率指令λ*とインバータ周波数ｆ
INVとからバイアス量Ｂを演算するバイアス量演算回路
である。他の部分は、図１、図２と同様の記号を付して
説明を省略する。Next, a third embodiment of the present invention corresponding to the third embodiment will be described. FIG. 3 is a control block diagram of one phase of the three-level inverter main circuit (R phase in FIG. 4). 3, 7 is a voltage command switching circuit for switching the voltage command V * on the basis of the modulation rate instruction lambda * and the inverter frequency f INV, 8 modulation rate instruction lambda * and the inverter frequency f
This is a bias amount calculation circuit that calculates a bias amount B from INV . The other parts are denoted by the same symbols as in FIGS. 1 and 2 and the description is omitted.

【００８０】この実施形態は、電圧指令Ｖ*及びバイア
ス量Ｂの演算方法として、図１の実施形態における変調
率指令λ*から演算する方法と、図２の実施形態におけ
るインバータ周波数ｆINVから演算する方法とを併せ持
つものであり、その動作は図１、図２の実施形態から容
易に理解できるので、説明を省略する。In this embodiment, as a method of calculating the voltage command V * and the bias amount B, a method of calculating from the modulation rate command λ * in the embodiment of FIG. 1 and a method of calculating from the inverter frequency f INV in the embodiment of FIG. The operation is easily understood from the embodiment shown in FIGS. 1 and 2, and the description is omitted.

【００８１】次いで、請求項４の実施形態に相当する本
発明の第４実施形態を説明する。図１１は３レベルイン
バータ主回路１相分（図４のＲ相）の制御ブロック図で
あり、図１〜図３及び図５と同一の構成要素には同一符
号を付してある。Next, a fourth embodiment of the present invention corresponding to the fourth embodiment will be described. FIG. 11 is a control block diagram of one phase of the three-level inverter main circuit (R phase in FIG. 4), and the same components as those in FIGS. 1 to 3 and 5 are denoted by the same reference numerals.

【００８２】以下、図１〜図３と異なる部分を中心に説
明すると、図１１では、変調率指令λ*から搬送波の振
幅を超えない制限値Ｌ1を演算する制限値演算回路９が
設けられ、前記制限値Ｌ1は図５と同様に、電圧指令を
制限する制限回路３１，３２と補正量演算回路３６，３
７とに入力されている。また、制限回路３１の出力と補
正量演算回路３７から出力される補正量Ｓ2とは加算器
６７により加算され、その出力は電圧指令を三角波の負
側の振幅に制限する制限回路４０に入力され、その出力
が電圧指令ＶA *として比較器６１に入力される。更に、
制限回路３２の出力と補正量演算回路３６から出力され
る補正量Ｓ1とは加算器６８により加算され、その出力
は電圧指令を三角波の正側の振幅に制限する制限回路４
１に入力され、その出力が電圧指令ＶB *として比較器６
２に入力される。以下の構成は図１〜図３の実施形態と
同様である。[0082] Hereinafter, description will be given while focusing on a portion different from FIG. 1 to FIG. 3, FIG. 11, limit value calculation circuit 9 for calculating a limit value L 1 from the modulation rate instruction lambda * does not exceed the amplitude of the carrier is provided the limit value L 1 is similar to FIG. 5, a limiting circuit 31 for limiting the voltage command correction amount calculating circuit 36, 3
7 is input. Moreover, are added by the adder 67 to the correction amount S 2 output to be output from the correction amount calculating circuit 37 of the limiting circuit 31, the input to the limiting circuit 40 and its output to limit the voltage command on the negative side of the amplitude of the triangular wave The output is input to the comparator 61 as a voltage command V A * . Furthermore,
The output of the limiting circuit 32 and a correction amount S 1 output from the correction amount calculation circuit 36 are added by the adder 68, the limiting circuit 4 whose output is to limit the voltage command to the positive side of the amplitude of the triangular wave
1 and its output is used as a voltage command V B * as a comparator 6
2 is input. The following configuration is the same as the embodiment of FIGS.

【００８３】次に、本実施形態の動作について述べる。
図１の実施形態で述べたように、図６（１）のように変
調率指令λ*が（Ｌmax−Ｂ）を超えない場合、電圧指令
ＶA *及びＶB *は前述の数式１５，１６で表される。な
お、制限値演算回路９の出力Ｌ1は、数式２７のように
Ｌmaxに固定しておく。Next, the operation of this embodiment will be described.
As described in the embodiment of FIG. 1, when the FIG. 6 (1) as the modulation rate instruction lambda * does not exceed (L max -B), the voltage command V A * and V B * the above formula 15 , 16. The output L 1 of the limit value calculation circuit 9, be fixed to L max as in Equation 27.

【００８４】[0084]

【数２７】Ｌ1＝Ｌmax L 1 = L max

【００８５】変調率指令λ*の増加により電圧指令Ｖ*が
（Ｌmax−Ｂ）を超える領域では、電圧指令Ｖ*にバイア
ス量Ｂを加算または減算して得られた値は図７（２）の
斜線部，で制限値Ｌmaxを超えてしまう。このよう
な場合は、斜線部及びの部分で電圧指令Ｖ*を制限
値Ｌmaxに制限する。そして、不足した斜線部をもう
一方の電圧指令ＶA *で斜線部のように補正（補正値Ｓ
1）し、電圧指令通りの出力電圧を得る。この時、電圧
指令ＶA *，ＶB *と補正量Ｓ1は以下の数式２８〜３０で
表される。[0085] In regions where * the voltage command V exceeds (L max -B) by increasing the modulation rate instruction lambda *, the value obtained by adding or subtracting a bias amount B to the voltage command V * 7 (2 The limit value Lmax is exceeded in the shaded area of (). In such a case, the voltage command V * is limited to the limit value Lmax at the hatched portion and the portion. Then, the missing hatched portion is corrected by the other voltage command VA * as shown by the hatched portion (correction value S
1 ) Then, obtain the output voltage according to the voltage command. In this case, * voltage command V A, V B * and the correction amount S 1 is represented by the following formulas 28 to 30.

【００８６】[0086]

【数２８】ＶA *＝Ｖ*−Ｂ＋Ｓ1 [Number 28] V A * = V * -B + S 1

【００８７】[0087]

【数２９】ＶB *＝Ｌmax ## EQU29 ## V B * = L max

【００８８】[0088]

【数３０】Ｓ1＝Ｖ*＋Ｂ−Ｌmax S 1 = V * + B−L max

【００８９】数式２８、数式３０から、電圧指令ＶA *は
数式３１のように整理される。From Expressions 28 and 30, the voltage command V A * is arranged as Expression 31.

【００９０】[0090]

【数３１】ＶA *＝２Ｖ*−Ｌmax V A * = 2V * −L max

【００９１】同様に制限値Ｌmaxを超えている斜線部
は、電圧指令通りの出力電圧を得るために斜線部で補
正（補正量：Ｓ2）を加える。この時、電圧指令ＶA *，
ＶB *と補正量Ｓ2は数式３２〜３４で表される。[0091] shaded area exceeds the similarly limited value L max, the correction by the hatched portion in order to obtain the output voltage of the voltage command as (correction: S 2) is added. At this time, the voltage command V A * ,
V B * and the correction amount S 2 are represented by equations 32 to 34.

【００９２】[0092]

【数３２】ＶA *＝−Ｌmax V A * = − L max

【００９３】[0093]

【数３３】ＶB *＝Ｖ*＋Ｂ＋Ｓ2 [Equation 33] V B * = V * + B + S 2

【００９４】[0094]

【数３４】Ｓ2＝Ｖ*−Ｂ＋Ｌmax 数式３３、数式３４から、電圧指令ＶB *は数式３５のよ
うに整理される。S 2 = V * −B + L max From Equations 33 and 34, the voltage command V B * is arranged as shown in Equation 35.

【００９５】[0095]

【数３５】ＶB *＝２Ｖ*＋Ｌmax V B * = 2V * + L max

【００９６】上述した動作では、変調率指令λ*が大き
くなるとやがて２個の電圧指令ＶA *，ＶB *が両方ともＬ
maxに近づき、やがては重なり合うことになる。このよ
うな場合は図１と同様に電圧指令切替回路３が動作して
電圧指令Ｖ*を図８（１）のように切り替えると同時
に、バイアス量演算回路４の出力も変化する。電圧位相
指令θ*の大きさに応じた電圧指令Ｖ*の大きさの関係
は、数式１８に示したとおりである。なお、図８、数式
１８におけるＨは搬送波の正側と負側の振幅の合計より
大きい任意の一定値であれば良く、例えば数式３６のよ
うな値にすれば良い。[0096] In the above operation, the modulation rate instruction lambda * becomes large when eventually two voltage command V A *, V B * with both L
It approaches max and eventually overlaps. In such a case, the voltage command switching circuit 3 operates as in FIG. 1 to switch the voltage command V * as shown in FIG. 8A, and at the same time, the output of the bias amount calculation circuit 4 changes. The relationship of the magnitude of the voltage command V * according to the magnitude of the voltage phase command θ * is as shown in Expression 18. Note that H in FIG. 8 and Expression 18 may be any constant value larger than the sum of the positive and negative amplitudes of the carrier wave, and may be, for example, a value as shown in Expression 36.

【００９７】[0097]

【数３６】Ｈ＝２．１H = 2.1

【００９８】ここで、前述の数式１７の電圧指令を
Ｖ1 *、数式１８の電圧指令をＶ2 *とすると、電圧指令切
替回路３の出力は数式３７のようになる。Here, assuming that the voltage command in Equation 17 is V 1 * and the voltage command in Equation 18 is V 2 * , the output of the voltage command switching circuit 3 is as shown in Equation 37.

【００９９】[0099]

【数３７】 (37)

【０１００】また、バイアス量演算回路４の出力である
バイアス量Ｂは、前述の数式２１のように決定されると
共に、制限値演算回路９の出力Ｌ1は、変調率指令λ*の
大きさから数式３８のように決定される。Further, the bias amount B, which is the output of the bias amount calculating circuit 4, is determined as in the above-mentioned equation 21, and the output L 1 of the limit value calculating circuit 9 is the magnitude of the modulation rate command λ * . Is determined from Equation (38).

【０１０１】[0101]

【数３８】 (38)

【０１０２】次に、電圧指令Ｖ*から加算器６５により
バイアス量Ｂを減算した後に制限回路３１、加算器６
７、制限回路４０を経て得られた電圧指令はＶA *とな
り、電圧指令Ｖ*に加算器６６によりバイアス量Ｂを加
算した後に制限回路３２、加算器６８、制限回路４１を
経て得られた電圧指令はＶB *となる。これらの電圧指令
Ｖ A *，ＶB *は、図８（２）に示した波形となる。また、
補正量演算回路３６，３７の出力はＳ1＝Ｓ2＝０とす
る。この時、電圧指令ＶA *及びＶB *はそれぞれ前述の数
式２２、数式２３に示したとおりである。Next, the voltage command V*From the adder 65
After subtracting the bias amount B, the limiting circuit 31 and the adder 6
7. The voltage command obtained through the limiting circuit 40 is VA *Tona
Voltage command V*The bias amount B is added to the
After the calculation, the limiting circuit 32, the adder 68, and the limiting circuit 41
The voltage command obtained throughB *Becomes These voltage directives
V A *, VB *Has the waveform shown in FIG. 8 (2). Also,
The output of the correction amount calculation circuits 36 and 37 is S1= STwo= 0
You. At this time, the voltage command VA *And VB *Is the above number
This is as shown in Expressions 22 and 23.

【０１０３】次いで、請求項５の実施形態に相当する本
発明の第５実施形態について説明する。図１２は３レベ
ルインバータ主回路１相分（図４のＲ相）の制御ブロッ
ク図であり、図１１と同一の構成要素には同一符号を付
してある。図１２において、５は図２と同様にインバー
タ周波数ｆINVから電圧指令Ｖ*を切り替える電圧指令切
替回路、６はインバータ周波数ｆINVからバイアス量Ｂ
を演算するバイアス量演算回路、１０は変調率指令λ*
から制限値Ｌ1を演算する制限回路である。他の部分の
構成は図１１と同様であるため説明を省略する。Next, a fifth embodiment of the present invention corresponding to the fifth embodiment will be described. FIG. 12 is a control block diagram of one phase of the three-level inverter main circuit (R phase in FIG. 4), and the same components as those in FIG. 11 are denoted by the same reference numerals. 12, 5 is a voltage command switching circuit for switching the voltage command V * from the inverter frequency f INV as in FIG. 2, and 6 is a bias amount B from the inverter frequency f INV.
Is a bias amount calculation circuit for calculating the modulation rate command λ *.
A limiting circuit for calculating a limit value L 1 from. The configuration of the other parts is the same as that of FIG.

【０１０４】この第５実施形態は、図２と同様に、イン
バータ周波数ｆINVに応じて電圧指令Ｖ*の波形を数式２
５（言い換えれば数式１７、数式１８）により切り替
え、また、インバータ周波数ｆINVに応じてバイアス量
Ｂを数式２６により切り替えるとともに、制限値Ｌ1に
ついてもインバータ周波数ｆINVに応じて数式３９によ
り切り替えるものである。なお、数式３９におけるｆ
asytosyは数式２５、数式２６に示した切替周波数であ
り、非同期の搬送波周波数ｆCの１０分の１程度に設定
すればよい。In the fifth embodiment, similarly to FIG. 2, the waveform of the voltage command V * is calculated according to the inverter frequency f INV according to the formula (2).
5 (in other words, Expressions 17 and 18), and the bias amount B is switched by Expression 26 according to the inverter frequency f INV , and the limit value L 1 is also switched by Expression 39 according to the inverter frequency f INV. It is. Note that f in Expression 39
The asytosy is the switching frequency shown in Expressions 25 and 26, and may be set to about 1/10 of the asynchronous carrier frequency f C.

【０１０５】[0105]

【数３９】 [Equation 39]

【０１０６】次に、請求項６の実施形態に相当する本発
明の第６実施形態を説明する。図１３は３レベルインバ
ータ主回路１相分（図４のＲ相）の制御ブロック図であ
り、図１１、図１２と同一の構成要素には同一符号を付
してある。図１３において、７は図３と同様にインバー
タ周波数ｆINV及び変調率指令λ*から電圧指令Ｖ*を切
り替える電圧指令切替回路、８はインバータ周波数ｆ
INV及び変調率指令λ*からバイアス量Ｂを演算するバイ
アス量演算回路、１１は同じくインバータ周波数ｆINV
及び変調率指令λ*から制限値Ｌ1を演算する制限回路で
ある。他の部分の構成は図１１、図１２と同様であるた
め説明を省略する。Next, a sixth embodiment of the present invention corresponding to the sixth embodiment will be described. FIG. 13 is a control block diagram of one phase of the three-level inverter main circuit (R phase in FIG. 4), and the same components as those in FIGS. 11 and 12 are denoted by the same reference numerals. In FIG. 13, reference numeral 7 denotes a voltage command switching circuit for switching the voltage command V * from the inverter frequency f INV and the modulation rate command λ * , as in FIG.
Bias amount calculation circuit for calculating a bias amount B from INV and modulation rate instruction lambda *, also the inverter frequency f INV 11
And a limiting circuit for calculating a limit value L 1 from the modulation factor command lambda *. The configuration of the other parts is the same as in FIGS.

【０１０７】この実施形態は、電圧指令Ｖ*、バイアス
量Ｂ及び制限値Ｌ1の演算方法として、図１１の実施形
態における変調率指令λ*から演算する方法と、図１２
の実施形態におけるインバータ周波数ｆINVから演算す
る方法とを併せ持つものであり、その動作は図１１、図
１２の実施形態から容易に理解できるので、説明を省略
する。[0107] This embodiment, * the voltage command V, as a calculation method for the bias amount B and the limit value L 1, the method of calculating the modulation rate instruction lambda * in the embodiment of FIG. 11, FIG. 12
Are those having both a method of calculating the inverter frequency f INV in embodiments, the operation 11 can be easily understood from the embodiment of FIG. 12, the description thereof is omitted.

【０１０８】次に、請求項７の実施形態に相当する本発
明の第７実施形態を説明する。図１４は３レベルインバ
ータ主回路１相分（図４のＲ相）の制御ブロック図であ
り、図１１〜図１３と同一の構成要素には同一符号を付
してある。図１４において、２ａは電圧の位相指令θ*
及び変調率指令λ*から電圧指令の瞬時値を演算する電
圧指令演算回路、３ａは変調率指令λ*の大きさに応じ
て３個の電圧指令Ｖ1 *，Ｖ2 *，Ｖ3 *から一つを選択する
電圧指令切替回路である。他の構成は図１１と同一であ
り、図１１の実施形態における電圧指令切替回路３を図
１４の３ａに置き換えて３個の電圧指令Ｖ1 *，Ｖ2 *，Ｖ
3 *から変調率指令λ*の大きさに応じて１個の電圧指令
を選択するように構成してある。Next, a seventh embodiment of the present invention corresponding to the seventh embodiment will be described. FIG. 14 is a control block diagram of one phase of the three-level inverter main circuit (R phase in FIG. 4), and the same components as those in FIGS. 11 to 13 are denoted by the same reference numerals. In FIG. 14, 2a is a voltage phase command θ *.
And a voltage command calculation circuit 3a for calculating an instantaneous value of the voltage command from the modulation rate command λ * , and 3a outputs three voltage commands V 1 * , V 2 * , and V 3 * according to the magnitude of the modulation rate command λ *. A voltage command switching circuit for selecting one. The other configuration is the same as that of FIG. 11, and the voltage command switching circuit 3 in the embodiment of FIG. 11 is replaced with 3a of FIG. 14 to obtain three voltage commands V 1 * , V 2 * , V
One voltage command is selected from 3 * according to the magnitude of the modulation rate command λ * .

【０１０９】一般にインバータにおいてパルスの切替を
行なう場合は、スイッチング損失の低減を目的として出
力電圧または出力周波数の上昇に従ってパルス数を少な
くすることが望ましい。また、図６や図７に示したよう
な出力電圧の１周期当りのパルス数が多い状態から、図
８のような１パルスに直接切り替えると、出力電圧に含
まれる高調波成分が急激に変化するために、切替直後の
電流やトルクが大きく変動することがある。この問題に
対しては、切替時に図１７に示すごとく１パルスよりも
パルス数の多い状態を経由すれば、高調波成分による影
響を低減することができる。上記の理由により、ここで
は電圧指令演算回路１，２，２ａの各出力がそれぞれ数
式４０、数式４１、数式４２となるように設定して、図
１４の動作を説明する。In general, when switching pulses in an inverter, it is desirable to reduce the number of pulses as the output voltage or output frequency increases for the purpose of reducing switching loss. When the number of pulses per cycle of the output voltage is large as shown in FIGS. 6 and 7, when the pulse is directly switched to one pulse as shown in FIG. 8, the harmonic components included in the output voltage change rapidly. Therefore, the current or torque immediately after switching may fluctuate greatly. To solve this problem, the influence of harmonic components can be reduced by switching through a state in which the number of pulses is greater than one pulse as shown in FIG. For the above reasons, the operation of FIG. 14 will be described here with the outputs of the voltage command calculation circuits 1, 2, 2a set so as to be as shown in Equations 40, 41 and 42, respectively.

【０１１０】[0110]

【数４０】Ｖ1 *＝λ*・sinθV 1 * = λ * · sin θ

【０１１１】[0111]

【数４１】 [Equation 41]

【０１１２】[0112]

【数４２】 (Equation 42)

【０１１３】数式４０〜数式４２に示した電圧指令
Ｖ1 *，Ｖ2 *，Ｖ3 *は、数式４３のように変調率指令λ*
の大きさに応じて切り替えれば良い。また、数式４３に
おけるＬ3は、数式４４のような範囲の値とすれば良
い。The voltage commands V 1 * , V 2 * , and V 3 * shown in Equations 40 to 42 are converted into modulation rate commands λ * as shown in Equation 43 .
What is necessary is just to switch according to the magnitude of. In addition, L 3 in Expression 43 may be a value in a range as in Expression 44.

【０１１４】[0114]

【数４３】 [Equation 43]

【０１１５】[0115]

【数４４】Ｌmax−０．５≦Ｌ3≦１．０L max −0.5 ≦ L 3 ≦ 1.0

【０１１６】また、バイアス量演算回路４と制限値演算
回路９の動作は図１１と同様であり、それぞれ前述の数
式２１、数式３８で表される。The operations of the bias amount calculation circuit 4 and the limit value calculation circuit 9 are the same as those shown in FIG. 11, and are represented by the above-mentioned equations 21 and 38, respectively.

【０１１７】次に、請求項７の実施形態に相当する本発
明の第８実施形態を説明する。図１５は３レベルインバ
ータ主回路１相分（図４のＲ相）の制御ブロック図であ
り、図１１〜図１４と同一の構成要素には同一符号を付
してある。図１５において、５ａはインバータ周波数ｆ
INVに応じて３個の電圧指令Ｖ1 *，Ｖ2 *，Ｖ3 *から一つ
を選択する電圧指令切替回路である。他の構成は図１２
と同一であり、図１２の実施形態における電圧指令切替
回路５を図１５の５ａに置き換えて３個の電圧指令
Ｖ1 *，Ｖ2 *，Ｖ3 *からインバータ周波数ｆINVに応じて
１個の電圧指令を選択するように構成してある。Next, an eighth embodiment of the present invention corresponding to the seventh embodiment will be described. FIG. 15 is a control block diagram of one phase of the three-level inverter main circuit (the R phase in FIG. 4), and the same components as those in FIGS. In FIG. 15, 5a is the inverter frequency f.
This is a voltage command switching circuit that selects one of three voltage commands V 1 * , V 2 * , and V 3 * according to INV . Another configuration is shown in FIG.
And are the same, the three voltage command V 1 * replaced with 5a of Fig. 15 the voltage command switching circuit 5 in the embodiment of FIG. 12, V 2 *, 1 piece depending from V 3 * to the inverter frequency f INV Is selected.

【０１１８】電圧指令切替回路５ａに対する設定は前述
の数式４０〜数式４２とすれば良く、これらの電圧指令
Ｖ1 *，Ｖ2 *，Ｖ3 *は数式４５のようにインバータ周波数
ｆIN Vに応じて切り替えれば良い。The voltage command switching circuit 5a may be set in accordance with the equations (40) to (42). These voltage commands V 1 * , V 2 * and V 3 * are set to the inverter frequency f IN V as shown in equation (45). It should just switch according to.

【０１１９】[0119]

【数４５】 [Equation 45]

【０１２０】数式４５において、ｆmaxはインバータの
最大周波数であり、ｆ2は数式４６のような範囲の値と
すれば良い。In Expression 45, f max is the maximum frequency of the inverter, and f 2 may be a value in the range as in Expression 46.

【０１２１】[0121]

【数４６】ｆasytosy≦ｆ2≦ｆmax [ Equation 46] f asytosy ≦ f 2 ≦ f max

【０１２２】また、バイアス量演算回路６と制限値演算
回路１０の動作は、図１２と同様にそれぞれ前記数式２
６、数式３９で示される。The operations of the bias amount calculation circuit 6 and the limit value calculation circuit 10 are the same as those in FIG.
6, expressed by Equation 39.

【０１２３】最後に、請求項７の実施形態に相当する本
発明の第９実施形態について説明する。図１６は３レベ
ルインバータ主回路１相分（図４のＲ相）の制御ブロッ
ク図であり、図１１〜図１５と同一の構成要素には同一
符号を付してある。図１６において、７ａはインバータ
周波数ｆINV及び変調率指令λ*に応じて３個の電圧指令
Ｖ1 *，Ｖ2 *，Ｖ3 *から一つを選択する電圧指令切替回路
である。他の構成は図１３と同一であり、図１３の実施
形態における電圧指令切替回路７を図１６の７ａに置き
換えて３個の電圧指令Ｖ1 *，Ｖ2 *，Ｖ3 *からインバータ
周波数ｆINV及び変調率指令λ*に応じて１個の電圧指令
を選択するように構成してある。Finally, a ninth embodiment of the present invention corresponding to the seventh embodiment will be described. FIG. 16 is a control block diagram of one phase of the three-level inverter main circuit (R phase in FIG. 4), and the same components as those in FIGS. 11 to 15 are denoted by the same reference numerals. In FIG. 16, reference numeral 7a denotes a voltage command switching circuit for selecting one of three voltage commands V 1 * , V 2 * , V 3 * according to the inverter frequency f INV and the modulation rate command λ * . The other configuration is the same as that of FIG. 13, and the voltage command switching circuit 7 in the embodiment of FIG. 13 is replaced with 7a of FIG. 16 to convert the three voltage commands V 1 * , V 2 * , V 3 * to the inverter frequency f. One voltage command is selected according to the INV and the modulation rate command λ * .

【０１２４】この実施形態は、電圧指令Ｖ*、バイアス
量Ｂ及び制限値Ｌ1の演算方法として、図１４の実施形
態における変調率指令λ*から演算する方法と、図１５
の実施形態におけるインバータ周波数ｆINVから演算す
る方法とを併せ持つものであり、その動作は図１４、図
１５の実施形態から容易に理解できるので、説明を省略
する。[0124] This embodiment, as a method of calculating the voltage command V *, the bias amount B and the limit value L 1, the method of calculating the modulation rate instruction lambda * in the embodiment of FIG. 14, FIG. 15
Are those having both a method of calculating the inverter frequency f INV in embodiments, the operation of FIG. 14 can be easily understood from the embodiment of FIG. 15, the description thereof is omitted.

【０１２５】[0125]

【発明の効果】以上述べたように本発明によれば、単一
の搬送波と２個の電圧指令とを比較するＰＷＭ方式にお
いて、搬送波周波数を一定とし、電圧指令とバイアス
量、制限値を適宜切り替えることにより、ダイポーラ変
調から１パルスへの移行を複雑な制御回路を必要とする
ことなく、安全かつ円滑に行うことができる。これによ
り、３レベルインバータの出力電圧を広範囲に制御する
ことが可能になる。As described above, according to the present invention, in the PWM method for comparing a single carrier with two voltage commands, the carrier frequency is fixed, and the voltage command, the bias amount, and the limit value are appropriately adjusted. By switching, the transition from dipolar modulation to one pulse can be performed safely and smoothly without requiring a complicated control circuit. This makes it possible to control the output voltage of the three-level inverter over a wide range.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１実施形態を示す３レベルインバー
タ１相分の主回路及び制御ブロック図である。FIG. 1 is a main circuit and control block diagram of one phase of a three-level inverter according to a first embodiment of the present invention.

【図２】本発明の第２実施形態を示す３レベルインバー
タ１相分の主回路及び制御ブロック図である。FIG. 2 is a main circuit and control block diagram of one phase of a three-level inverter according to a second embodiment of the present invention.

【図３】本発明の第３実施形態を示す３レベルインバー
タ１相分の主回路及び制御ブロック図である。FIG. 3 is a main circuit and control block diagram of one phase of a three-level inverter according to a third embodiment of the present invention.

【図４】３レベルインバータの主回路構成例を示す回路
図である。FIG. 4 is a circuit diagram showing a main circuit configuration example of a three-level inverter.

【図５】従来技術の３レベルインバータ１相分の主回路
及び制御ブロック図である。FIG. 5 is a main circuit and control block diagram for one phase of a three-level inverter according to the related art.

【図６】従来技術の電圧指令等の波形図である。FIG. 6 is a waveform diagram of a voltage command and the like according to the related art.

【図７】従来技術の電圧指令等の波形図である。FIG. 7 is a waveform diagram of a voltage command and the like according to the related art.

【図８】本発明の実施形態における電圧指令等の波形図
である。FIG. 8 is a waveform diagram of a voltage command and the like in the embodiment of the present invention.

【図９】従来技術のダイポーラ変調ＰＷＭ方式の原理図
である。FIG. 9 is a diagram illustrating the principle of a conventional dipolar modulation PWM method.

【図１０】従来技術のユニポーラ変調ＰＷＭ方式の原理
図である。FIG. 10 is a principle diagram of a conventional unipolar modulation PWM method.

【図１１】本発明の第４実施形態を示す３レベルインバ
ータ１相分の主回路及び制御ブロック図である。FIG. 11 is a main circuit and control block diagram of one phase of a three-level inverter showing a fourth embodiment of the present invention.

【図１２】本発明の第５実施形態を示す３レベルインバ
ータ１相分の主回路及び制御ブロック図である。FIG. 12 is a main circuit and control block diagram of one phase of a three-level inverter showing a fifth embodiment of the present invention.

【図１３】本発明の第６実施形態を示す３レベルインバ
ータ１相分の主回路及び制御ブロック図である。FIG. 13 is a main circuit and control block diagram of one phase of a three-level inverter showing a sixth embodiment of the present invention.

【図１４】本発明の第７実施形態を示す３レベルインバ
ータ１相分の主回路及び制御ブロック図である。FIG. 14 is a main circuit and control block diagram of one phase of a three-level inverter showing a seventh embodiment of the present invention.

【図１５】本発明の第８実施形態を示す３レベルインバ
ータ１相分の主回路及び制御ブロック図である。FIG. 15 is a main circuit and control block diagram for one phase of a three-level inverter showing an eighth embodiment of the present invention.

【図１６】本発明の第９実施形態を示す３レベルインバ
ータ１相分の主回路及び制御ブロック図である。FIG. 16 is a main circuit and control block diagram of one phase of a three-level inverter showing a ninth embodiment of the present invention.

【図１７】本発明の実施形態における電圧指令等の波形
図である。FIG. 17 is a waveform diagram of a voltage command and the like in the embodiment of the present invention.

【符号の説明】[Explanation of symbols]

１，２，２ａ……電圧指令演算回路 ３，５，７，３ａ，５ａ，７ａ……電圧指令切替回路 ４，６，８……バイアス量演算回路 ９，１０，１１……制限値演算回路 ３１，３２，３３，３４，４０，４１……制限回路 ３６，３７……補正量演算回路 ５２……搬送波発振器 ６１，６２……比較器 ６５，６６，６７，６８……加算器 ７１，７２……反転回路 ８１〜９２……逆導通ＧＴＯサイリスタ ９３〜９８……ダイオード １０１……正側コンデンサ １０２……負側コンデンサ １０３……電動機 １１０……直流電源 1, 2, 2a ... voltage command calculation circuit 3, 5, 7, 3a, 5a, 7a ... voltage command switching circuit 4, 6, 8 ... bias amount calculation circuit 9, 10, 11 ... limit value calculation circuit 31, 32, 33, 34, 40, 41 limiting circuits 36, 37 correction amount calculating circuit 52 carrier oscillator 61, 62 comparators 65, 66, 67, 68 adders 71, 72 ... Inverting circuits 81-92 Reverse conducting GTO thyristors 93-98 Diode 101 Positive capacitor 102 Negative capacitor 103 Motor 110 DC power supply

───────────────────────────────────────────────────── フロントページの続き (72)発明者 笹川 清明 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 花澤 昌彦 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Kiyoaki Sasakawa 1-1, Tanabe Nitta, Kawasaki-ku, Kawasaki, Kanagawa Prefecture Inside Fuji Electric Co., Ltd. (72) Masahiko Hanazawa 1st Tanabe Nitta, Kawasaki-ku, Kawasaki-ku, Kanagawa Prefecture No. 1 Fuji Electric Co., Ltd.

Claims (7)

【特許請求の範囲】[Claims] 【請求項１】 直流電源両端の正電位点及び負電位点と
これらの間の中性点との間に接続された直流入力コンデ
ンサを有する直流電源回路を備え、第１〜第４の半導体
スイッチング素子からなる３つの直列回路の両端が前記
正電位点及び負電位点にそれぞれ接続されるとともに、
第２及び第３の半導体スイッチング素子の相互接続点が
インバータ出力端子にそれぞれ接続され、第１及び第２
の半導体スイッチング素子の相互接続点と前記中性点と
の間に第１の結合ダイオードが接続され、第３及び第４
の半導体スイッチング素子の相互接続点と前記中性点と
の間に第２の結合ダイオードが接続されてなる３レベル
インバータの制御装置であって、第１の電圧指令にバイ
アス量を加減算して得た量に基づく第２、第３の電圧指
令をそれぞれ単一の搬送波と比較することにより第１〜
第４の半導体スイッチング素子に対するＰＷＭ信号を生
成する制御装置において、 出力電圧の位相指令及び変調率指令に基づいて第１の電
圧指令を複数演算する電圧指令演算手段と、 この電圧指令演算手段から出力される複数の第１の電圧
指令を変調率指令の大きさに応じて切り替える電圧指令
切替手段と、 前記バイアス量を変調率指令の大きさに応じて変化させ
るバイアス量演算手段と、 を備えたことを特徴とする３レベルインバータの制御装
置。A DC power supply circuit having a DC input capacitor connected between a positive potential point and a negative potential point at both ends of a DC power supply and a neutral point therebetween, and wherein first to fourth semiconductor switching circuits are provided. Both ends of three series circuits composed of elements are connected to the positive potential point and the negative potential point, respectively.
An interconnection point of the second and third semiconductor switching elements is connected to the inverter output terminal, respectively, and the first and second semiconductor switching elements are connected to each other.
A first coupling diode is connected between the interconnection point of the semiconductor switching element of the third and the neutral point, and the third and fourth coupling diodes are connected to each other.
A three-level inverter having a second coupling diode connected between the interconnection point of the semiconductor switching element and the neutral point, wherein the bias voltage is added to or subtracted from the first voltage command. By comparing the second and third voltage commands based on the respective amounts with a single carrier,
In a control device for generating a PWM signal for a fourth semiconductor switching element, voltage command calculating means for calculating a plurality of first voltage commands based on a phase command and a modulation rate command for an output voltage; Voltage command switching means for switching the plurality of first voltage commands according to the magnitude of the modulation rate command, and bias amount calculation means for changing the bias amount according to the magnitude of the modulation rate command. A control device for a three-level inverter, characterized in that: 【請求項２】 直流電源両端の正電位点及び負電位点と
これらの間の中性点との間に接続された直流入力コンデ
ンサを有する直流電源回路を備え、第１〜第４の半導体
スイッチング素子からなる３つの直列回路の両端が前記
正電位点及び負電位点にそれぞれ接続されるとともに、
第２及び第３の半導体スイッチング素子の相互接続点が
インバータ出力端子にそれぞれ接続され、第１及び第２
の半導体スイッチング素子の相互接続点と前記中性点と
の間に第１の結合ダイオードが接続され、第３及び第４
の半導体スイッチング素子の相互接続点と前記中性点と
の間に第２の結合ダイオードが接続されてなる３レベル
インバータの制御装置であって、第１の電圧指令にバイ
アス量を加減算して得た量に基づく第２、第３の電圧指
令をそれぞれ単一の搬送波と比較することにより第１〜
第４の半導体スイッチング素子に対するＰＷＭ信号を生
成する制御装置において、 出力電圧の位相指令及び変調率指令に基づいて第１の電
圧指令を複数演算する電圧指令演算手段と、 この電圧指令演算手段から出力される複数の第１の電圧
指令をインバータ周波数の大きさに応じて切り替える電
圧指令切替手段と、 前記バイアス量をインバータ周波数の大きさに応じて変
化させるバイアス量演算手段と、 を備えたことを特徴とする３レベルインバータの制御装
置。2. A semiconductor switching device comprising: a DC power supply circuit having a DC input capacitor connected between a positive potential point and a negative potential point at both ends of a DC power supply and a neutral point therebetween; Both ends of three series circuits composed of elements are connected to the positive potential point and the negative potential point, respectively.
An interconnection point of the second and third semiconductor switching elements is connected to the inverter output terminal, respectively, and the first and second semiconductor switching elements are connected to each other.
A first coupling diode is connected between the interconnection point of the semiconductor switching element of the third and the neutral point, and the third and fourth coupling diodes are connected to each other.
A three-level inverter having a second coupling diode connected between the interconnection point of the semiconductor switching element and the neutral point, wherein the bias voltage is added to or subtracted from the first voltage command. By comparing the second and third voltage commands based on the respective amounts with a single carrier,
In a control device for generating a PWM signal for a fourth semiconductor switching element, voltage command calculating means for calculating a plurality of first voltage commands based on a phase command and a modulation rate command for an output voltage; Voltage command switching means for switching the plurality of first voltage commands according to the magnitude of the inverter frequency; and bias amount calculating means for varying the bias amount according to the magnitude of the inverter frequency. A control device for a three-level inverter. 【請求項３】 直流電源両端の正電位点及び負電位点と
これらの間の中性点との間に接続された直流入力コンデ
ンサを有する直流電源回路を備え、第１〜第４の半導体
スイッチング素子からなる３つの直列回路の両端が前記
正電位点及び負電位点にそれぞれ接続されるとともに、
第２及び第３の半導体スイッチング素子の相互接続点が
インバータ出力端子にそれぞれ接続され、第１及び第２
の半導体スイッチング素子の相互接続点と前記中性点と
の間に第１の結合ダイオードが接続され、第３及び第４
の半導体スイッチング素子の相互接続点と前記中性点と
の間に第２の結合ダイオードが接続されてなる３レベル
インバータの制御装置であって、第１の電圧指令にバイ
アス量を加減算して得た量に基づく第２、第３の電圧指
令をそれぞれ単一の搬送波と比較することにより第１〜
第４の半導体スイッチング素子に対するＰＷＭ信号を生
成する制御装置において、 出力電圧の位相指令及び変調率指令に基づいて第１の電
圧指令を複数演算する電圧指令演算手段と、 この電圧指令演算手段から出力される複数の第１の電圧
指令を変調率指令及びインバータ周波数の大きさに応じ
て切り替える電圧指令切替手段と、 前記バイアス量を変調率指令及びインバータ周波数の大
きさに応じて変化させるバイアス量演算手段と、 を備えたことを特徴とする３レベルインバータの制御装
置。3. A first to fourth semiconductor switching device comprising a DC power supply circuit having a DC input capacitor connected between a positive potential point and a negative potential point at both ends of a DC power supply and a neutral point therebetween. Both ends of three series circuits composed of elements are connected to the positive potential point and the negative potential point, respectively.
An interconnection point of the second and third semiconductor switching elements is connected to the inverter output terminal, respectively, and the first and second semiconductor switching elements are connected to each other.
A first coupling diode is connected between the interconnection point of the semiconductor switching element of the third and the neutral point, and the third and fourth coupling diodes are connected to each other.
A three-level inverter having a second coupling diode connected between the interconnection point of the semiconductor switching element and the neutral point, wherein the bias voltage is added to or subtracted from the first voltage command. By comparing the second and third voltage commands based on the respective amounts with a single carrier,
In a control device for generating a PWM signal for a fourth semiconductor switching element, voltage command calculating means for calculating a plurality of first voltage commands based on a phase command and a modulation rate command for an output voltage; Voltage command switching means for switching the plurality of first voltage commands according to the modulation rate command and the magnitude of the inverter frequency; and bias amount calculation for changing the bias quantity according to the modulation rate command and the magnitude of the inverter frequency. Means for controlling a three-level inverter. 【請求項４】 直流電源両端の正電位点及び負電位点と
これらの間の中性点との間に接続された直流入力コンデ
ンサを有する直流電源回路を備え、第１〜第４の半導体
スイッチング素子からなる３つの直列回路の両端が前記
正電位点及び負電位点にそれぞれ接続されるとともに、
第２及び第３の半導体スイッチング素子の相互接続点が
インバータ出力端子にそれぞれ接続され、第１及び第２
の半導体スイッチング素子の相互接続点と前記中性点と
の間に第１の結合ダイオードが接続され、第３及び第４
の半導体スイッチング素子の相互接続点と前記中性点と
の間に第２の結合ダイオードが接続されてなる３レベル
インバータの制御装置であって、第１の電圧指令にバイ
アス量を加減算して得た量に基づく第２、第３の電圧指
令をそれぞれ単一の搬送波と比較することにより第１〜
第４の半導体スイッチング素子に対するＰＷＭ信号を生
成する制御装置において、 出力電圧の位相指令及び変調率指令に基づいて第１の電
圧指令を複数演算する電圧指令演算手段と、 この電圧指令演算手段から出力される複数の第１の電圧
指令を変調率指令の大きさに応じて切り替える電圧指令
切替手段と、 前記バイアス量を変調率指令の大きさに応じて変化させ
るバイアス量演算手段と、 搬送波の振幅を越えない制限値を変調率指令の大きさに
応じて演算する制限値演算手段と、 第２、第３の電圧指令の一方が前記制限値を超えるとき
はその電圧指令を制限値に固定する制限手段と、 前記制限値を超えた一方の電圧指令から前記制限値を差
し引いた値を補正量として他方の電圧指令に加算する手
段と、 を備えたことを特徴とする３レベルインバータの制御装
置。4. A first to fourth semiconductor switching device comprising a DC power supply circuit having a DC input capacitor connected between a positive potential point and a negative potential point at both ends of a DC power supply and a neutral point therebetween. Both ends of three series circuits composed of elements are connected to the positive potential point and the negative potential point, respectively.
An interconnection point of the second and third semiconductor switching elements is connected to the inverter output terminal, respectively, and the first and second semiconductor switching elements are connected to each other.
A first coupling diode is connected between the interconnection point of the semiconductor switching element of the third and the neutral point, and the third and fourth coupling diodes are connected to each other.
A three-level inverter having a second coupling diode connected between the interconnection point of the semiconductor switching element and the neutral point, wherein the bias voltage is added to or subtracted from the first voltage command. By comparing the second and third voltage commands based on the respective amounts with a single carrier,
In a control device for generating a PWM signal for a fourth semiconductor switching element, voltage command calculating means for calculating a plurality of first voltage commands based on a phase command and a modulation rate command for an output voltage; Voltage command switching means for switching the plurality of first voltage commands to be performed according to the magnitude of the modulation rate command; bias amount calculation means for changing the bias amount according to the magnitude of the modulation rate command; Limit value calculating means for calculating a limit value not exceeding the limit value according to the magnitude of the modulation rate command; and when one of the second and third voltage commands exceeds the limit value, the voltage command is fixed to the limit value. Limiting means for adding a value obtained by subtracting the limit value from one voltage command exceeding the limit value to the other voltage command as a correction amount. Control device for the inverter. 【請求項５】 直流電源両端の正電位点及び負電位点と
これらの間の中性点との間に接続された直流入力コンデ
ンサを有する直流電源回路を備え、第１〜第４の半導体
スイッチング素子からなる３つの直列回路の両端が前記
正電位点及び負電位点にそれぞれ接続されるとともに、
第２及び第３の半導体スイッチング素子の相互接続点が
インバータ出力端子にそれぞれ接続され、第１及び第２
の半導体スイッチング素子の相互接続点と前記中性点と
の間に第１の結合ダイオードが接続され、第３及び第４
の半導体スイッチング素子の相互接続点と前記中性点と
の間に第２の結合ダイオードが接続されてなる３レベル
インバータの制御装置であって、第１の電圧指令にバイ
アス量を加減算して得た量に基づく第２、第３の電圧指
令をそれぞれ単一の搬送波と比較することにより第１〜
第４の半導体スイッチング素子に対するＰＷＭ信号を生
成する制御装置において、 出力電圧の位相指令及び変調率指令に基づいて第１の電
圧指令を複数演算する電圧指令演算手段と、 この電圧指令演算手段から出力される複数の第１の電圧
指令をインバータ周波数の大きさに応じて切り替える電
圧指令切替手段と、 前記バイアス量をインバータ周波数の大きさに応じて変
化させるバイアス量演算手段と、 搬送波の振幅を越えない制限値をインバータ周波数の大
きさに応じて演算する制限値演算手段と、 第２、第３の電圧指令の一方が前記制限値を超えるとき
はその電圧指令を制限値に固定する制限手段と、 前記制限値を超えた一方の電圧指令から前記制限値を差
し引いた値を補正量として他方の電圧指令に加算する手
段と、 を備えたことを特徴とする３レベルインバータの制御装
置。5. A first to fourth semiconductor switching device comprising a DC power supply circuit having a DC input capacitor connected between a positive potential point and a negative potential point at both ends of a DC power supply and a neutral point therebetween. Both ends of three series circuits composed of elements are connected to the positive potential point and the negative potential point, respectively.
An interconnection point of the second and third semiconductor switching elements is connected to the inverter output terminal, respectively, and the first and second semiconductor switching elements are connected to each other.
A first coupling diode is connected between the interconnection point of the semiconductor switching element of the third and the neutral point, and the third and fourth coupling diodes are connected to each other.
A three-level inverter having a second coupling diode connected between the interconnection point of the semiconductor switching element and the neutral point, wherein the bias voltage is added to or subtracted from the first voltage command. By comparing the second and third voltage commands based on the respective amounts with a single carrier,
In a control device for generating a PWM signal for a fourth semiconductor switching element, voltage command calculating means for calculating a plurality of first voltage commands based on a phase command and a modulation rate command for an output voltage; Voltage command switching means for switching the plurality of first voltage commands according to the magnitude of the inverter frequency; bias amount calculation means for varying the bias amount according to the magnitude of the inverter frequency; Limit value calculating means for calculating a limit value according to the magnitude of the inverter frequency, and limiting means for fixing the voltage command to the limit value when one of the second and third voltage commands exceeds the limit value. Means for adding a value obtained by subtracting the limit value from one voltage command exceeding the limit value to the other voltage command as a correction amount. A control device for a three-level inverter, comprising: 【請求項６】 直流電源両端の正電位点及び負電位点と
これらの間の中性点との間に接続された直流入力コンデ
ンサを有する直流電源回路を備え、第１〜第４の半導体
スイッチング素子からなる３つの直列回路の両端が前記
正電位点及び負電位点にそれぞれ接続されるとともに、
第２及び第３の半導体スイッチング素子の相互接続点が
インバータ出力端子にそれぞれ接続され、第１及び第２
の半導体スイッチング素子の相互接続点と前記中性点と
の間に第１の結合ダイオードが接続され、第３及び第４
の半導体スイッチング素子の相互接続点と前記中性点と
の間に第２の結合ダイオードが接続されてなる３レベル
インバータの制御装置であって、第１の電圧指令にバイ
アス量を加減算して得た量に基づく第２、第３の電圧指
令をそれぞれ単一の搬送波と比較することにより第１〜
第４の半導体スイッチング素子に対するＰＷＭ信号を生
成する制御装置において、 出力電圧の位相指令及び変調率指令に基づいて第１の電
圧指令を複数演算する電圧指令演算手段と、 この電圧指令演算手段から出力される複数の第１の電圧
指令を変調率指令及びインバータ周波数の大きさに応じ
て切り替える電圧指令切替手段と、 前記バイアス量を変調率指令及びインバータ周波数の大
きさに応じて変化させるバイアス量演算手段と、 搬送波の振幅を越えない制限値を変調率指令及びインバ
ータ周波数の大きさに応じて演算する制限値演算手段
と、 第２、第３の電圧指令の一方が前記制限値を超えるとき
はその電圧指令を制限値に固定する制限手段と、 前記制限値を超えた一方の電圧指令から前記制限値を差
し引いた値を補正量として他方の電圧指令に加算する手
段と、 を備えたことを特徴とする３レベルインバータの制御装
置。6. A first to fourth semiconductor switching device comprising a DC power supply circuit having a DC input capacitor connected between a positive potential point and a negative potential point at both ends of a DC power supply and a neutral point therebetween. Both ends of three series circuits composed of elements are connected to the positive potential point and the negative potential point, respectively.
An interconnection point of the second and third semiconductor switching elements is connected to the inverter output terminal, respectively, and the first and second semiconductor switching elements are connected to each other.
A first coupling diode is connected between the interconnection point of the semiconductor switching element of the third and the neutral point, and the third and fourth coupling diodes are connected to each other.
A three-level inverter having a second coupling diode connected between the interconnection point of the semiconductor switching element and the neutral point, wherein the bias voltage is added to or subtracted from the first voltage command. By comparing the second and third voltage commands based on the respective amounts with a single carrier,
In a control device for generating a PWM signal for a fourth semiconductor switching element, voltage command calculating means for calculating a plurality of first voltage commands based on a phase command and a modulation rate command for an output voltage; Voltage command switching means for switching the plurality of first voltage commands according to the modulation rate command and the magnitude of the inverter frequency; and bias amount calculation for changing the bias quantity according to the modulation rate command and the magnitude of the inverter frequency. Means, a limit value calculating means for calculating a limit value which does not exceed the amplitude of the carrier wave according to the modulation rate command and the magnitude of the inverter frequency, and when one of the second and third voltage commands exceeds the limit value, Limiting means for fixing the voltage command to a limit value; and a value obtained by subtracting the limit value from one of the voltage commands exceeding the limit value as a correction amount. Control device of a three-level inverter, characterized by comprising a means for adding to the voltage command, the. 【請求項７】 請求項４，５，６の何れか１項に記載し
た３レベルインバータの制御装置において、 前記電圧指令演算手段により演算される第１の電圧指令
が、１つの正弦波信号と、出力電圧の１周期当たりのパ
ルス数が２よりも大きい互いに異なったパルス数を持つ
２つの矩形波信号とからなる３つの電圧指令であること
を特徴とする３レベルインバータの制御装置。7. The control device for a three-level inverter according to claim 4, wherein the first voltage command calculated by the voltage command calculation means is one sine wave signal. A three-level inverter control device, characterized in that the three voltage commands comprise two rectangular wave signals having different numbers of pulses, the number of pulses per cycle of the output voltage being greater than two.
JP13486599A 1998-06-23 1999-05-14 3-level inverter controller Expired - Lifetime JP4277360B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13486599A JP4277360B2 (en) 1998-06-23 1999-05-14 3-level inverter controller

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-176220 1998-06-23
JP17622098 1998-06-23
JP13486599A JP4277360B2 (en) 1998-06-23 1999-05-14 3-level inverter controller

Publications (2)

Publication Number Publication Date
JP2000083385A true JP2000083385A (en) 2000-03-21
JP4277360B2 JP4277360B2 (en) 2009-06-10

Family

ID=26468848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13486599A Expired - Lifetime JP4277360B2 (en) 1998-06-23 1999-05-14 3-level inverter controller

Country Status (1)

Country Link
JP (1) JP4277360B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004515091A (en) * 2000-07-11 2004-05-20 アメリカン・テクノロジー・コーポレーション Power amplifier for parametric speakers
JP2018042398A (en) * 2016-09-08 2018-03-15 東芝三菱電機産業システム株式会社 Exciting arrangement
CN110208721A (en) * 2019-07-09 2019-09-06 西南交通大学 A kind of method for diagnosing faults and device cascading three-level inverter

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004515091A (en) * 2000-07-11 2004-05-20 アメリカン・テクノロジー・コーポレーション Power amplifier for parametric speakers
JP2018042398A (en) * 2016-09-08 2018-03-15 東芝三菱電機産業システム株式会社 Exciting arrangement
CN110208721A (en) * 2019-07-09 2019-09-06 西南交通大学 A kind of method for diagnosing faults and device cascading three-level inverter
CN110208721B (en) * 2019-07-09 2024-06-11 西南交通大学 Fault diagnosis method and device for cascaded three-level inverter

Also Published As

Publication number Publication date
JP4277360B2 (en) 2009-06-10

Similar Documents

Publication Publication Date Title
EP0697763B1 (en) Multi-coupled power converter and its controlling method
JP3841282B2 (en) PWM inverter device
JP3178075B2 (en) Power converter control device and electric vehicle control device
US6594164B2 (en) PWM controlled power conversion device
KR102009509B1 (en) Apparatus and method for generating offset voltage of 3-phase inverter
KR970055166A (en) NPC Inverter Control System
KR102409013B1 (en) power converter
JP3856689B2 (en) Neutral point clamp type power converter controller
US11646676B2 (en) Method and apparatus for generating a three-phase voltage
US20060062033A1 (en) Controller for power converter
JPS63242171A (en) Power converter
JP4019263B2 (en) AC-AC direct conversion power converter
JP2923727B2 (en) Power converter
JP2000083385A (en) Control device for three-level inverter
JP7051600B2 (en) Multi-stage transducer control device
JPH1052062A (en) Controller for three-level inverter
JP4096501B2 (en) Control device for power converter
JP2021044993A (en) Three-level power converter control device
JPH09149658A (en) Series multiplex inverter
JP4448294B2 (en) Power converter
JP4872122B2 (en) AC direct converter control device
JP2002058251A (en) Control apparatus for power converter
JP3781069B2 (en) Inverter control method and apparatus
JPH03159570A (en) Inverter device
JP3171505B2 (en) PWM inverter control device

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20051017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081008

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090302

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term