JP2000083064A - トランスポ―トストリ―ム処理装置 - Google Patents
トランスポ―トストリ―ム処理装置Info
- Publication number
- JP2000083064A JP2000083064A JP18192599A JP18192599A JP2000083064A JP 2000083064 A JP2000083064 A JP 2000083064A JP 18192599 A JP18192599 A JP 18192599A JP 18192599 A JP18192599 A JP 18192599A JP 2000083064 A JP2000083064 A JP 2000083064A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transport packet
- transport
- local memory
- packet processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 回路規模を小さくするとともに、ＣＰＵの負
担を軽減する。 【解決手段】 複数のトランスポートストリームを複数
のトランスポートパケット処理回路２１，２２に入力す
ると、トランスポートパケット処理回路２２は、特定の
トランスポートストリームの中から画像・音声データと
画像・音声以外のサービス等のデータの中の何れかを選
択してメモリコントローラ２３へ出力する。また、トラ
ンスポートパケット処理回路２１は、特定のトランスポ
ートストリームの中から画像・音声以外のサービス等の
データのみを選択してメモリコントローラ２３に出力
し、特定のトランスポートストリームの中から画像・音
声データと画像・音声以外のサービス等のデータの何れ
かを選択して外部インターフェース２５へ送る。メモリ
コントローラ２３は入力された複数のデータを調停を行
いながら共通メモリ２４に書き込む。
担を軽減する。 【解決手段】 複数のトランスポートストリームを複数
のトランスポートパケット処理回路２１，２２に入力す
ると、トランスポートパケット処理回路２２は、特定の
トランスポートストリームの中から画像・音声データと
画像・音声以外のサービス等のデータの中の何れかを選
択してメモリコントローラ２３へ出力する。また、トラ
ンスポートパケット処理回路２１は、特定のトランスポ
ートストリームの中から画像・音声以外のサービス等の
データのみを選択してメモリコントローラ２３に出力
し、特定のトランスポートストリームの中から画像・音
声データと画像・音声以外のサービス等のデータの何れ
かを選択して外部インターフェース２５へ送る。メモリ
コントローラ２３は入力された複数のデータを調停を行
いながら共通メモリ２４に書き込む。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル放送の
分野で、放送局が衛星やケーブル等の通信媒体を使って
伝送するトランスポートストリームと、デジタル記録再
生機器等（Ｄ−ＶＨＳビデオテープレコーダ等）から出
力されるトランスポートストリームとが同時に必要な場
合において、トランスポートパケット（データ）の選択
を行うのに好適なトランスポートストリーム処理装置に
関するものである。
分野で、放送局が衛星やケーブル等の通信媒体を使って
伝送するトランスポートストリームと、デジタル記録再
生機器等（Ｄ−ＶＨＳビデオテープレコーダ等）から出
力されるトランスポートストリームとが同時に必要な場
合において、トランスポートパケット（データ）の選択
を行うのに好適なトランスポートストリーム処理装置に
関するものである。
【０００２】
【従来の技術】ディジタル放送の分野では、放送局が衛
星やケーブル等の通信媒体を使って映像・音声データや
映像・音声以外のサービス等のデータをトランスポート
パケットの形態でトランスポートストリームとして加入
者に送信するようになっており、加入者は、トランスポ
ートストリーム処理装置を用いて、映像・音声データや
映像・音声以外のサービス等のデータの中から必要なデ
ータをトランスポートパケット単位で選択し、選択した
データを外部のＡＶデコーダへ送ることでモニタで映像
・音声を再生したり、あるいは外部のＣＰＵへ送ること
でサービス等の内容（メッセージ、番組表等）をＣＰＵ
を介してモニタで表示するようになっている。
星やケーブル等の通信媒体を使って映像・音声データや
映像・音声以外のサービス等のデータをトランスポート
パケットの形態でトランスポートストリームとして加入
者に送信するようになっており、加入者は、トランスポ
ートストリーム処理装置を用いて、映像・音声データや
映像・音声以外のサービス等のデータの中から必要なデ
ータをトランスポートパケット単位で選択し、選択した
データを外部のＡＶデコーダへ送ることでモニタで映像
・音声を再生したり、あるいは外部のＣＰＵへ送ること
でサービス等の内容（メッセージ、番組表等）をＣＰＵ
を介してモニタで表示するようになっている。
【０００３】この中で、映像・音声以外のサービス等の
データのうち、放送局が送る加入者に対しての個人情報
（例えば、メッセージ）等は、任意の時間に各個人宛て
に送信される。また、加入者に対しての個人情報等は複
数回再送される。しかしながら、特定の回数や特定の時
間内で打ち切られるので、自分宛ての情報を複数回取り
損なうと、放送局が自分宛てに送信した個人情報等を取
得できなくなる。また、次回の自分宛ての情報を取得し
たとしても、個人情報等の連続性がなくなり、取得でき
なかった個人情報等に加え、今まで受信した個人情報等
も無駄な情報となってしまう可能性がある。
データのうち、放送局が送る加入者に対しての個人情報
（例えば、メッセージ）等は、任意の時間に各個人宛て
に送信される。また、加入者に対しての個人情報等は複
数回再送される。しかしながら、特定の回数や特定の時
間内で打ち切られるので、自分宛ての情報を複数回取り
損なうと、放送局が自分宛てに送信した個人情報等を取
得できなくなる。また、次回の自分宛ての情報を取得し
たとしても、個人情報等の連続性がなくなり、取得でき
なかった個人情報等に加え、今まで受信した個人情報等
も無駄な情報となってしまう可能性がある。
【０００４】受信する側では、いつ自分に対しての情報
が送られてくるかがわからず、再送の回数も限られるの
で、各加入者は、常時加入者全員の個人情報等を受信し
ていて、この中から自分に対して発せられた個人情報等
を選択的に取り込んで保存しなければならない。
が送られてくるかがわからず、再送の回数も限られるの
で、各加入者は、常時加入者全員の個人情報等を受信し
ていて、この中から自分に対して発せられた個人情報等
を選択的に取り込んで保存しなければならない。
【０００５】しかし、現状のトランスポートストリーム
処理装置では、放送局から衛星あるいはケーブルを通し
て送られるトランスポートストリームとデジタル記録再
生機器から出力されるトランスポートストリームとを、
選択的にしか入力できないように構成されており、デジ
タル記録された画像データや音声データやその他のデー
タが含まれたトランスポートストリームをデジタル記録
再生機器によって再生中は、放送局から加入者に対して
送られた個人情報等が含まれたトランスポートストリー
ムを受信して個人情報等を取得することができない構成
となっている。
処理装置では、放送局から衛星あるいはケーブルを通し
て送られるトランスポートストリームとデジタル記録再
生機器から出力されるトランスポートストリームとを、
選択的にしか入力できないように構成されており、デジ
タル記録された画像データや音声データやその他のデー
タが含まれたトランスポートストリームをデジタル記録
再生機器によって再生中は、放送局から加入者に対して
送られた個人情報等が含まれたトランスポートストリー
ムを受信して個人情報等を取得することができない構成
となっている。
【０００６】このような問題を回避し、放送局が加入者
に対して送る個人情報等をデジタル記録再生機器を再生
中であっても、必ず受信して個人情報等を取得できるよ
うにするためには、放送局から衛星やケーブルを介して
送られるトランスポートストリームとデジタル記録再生
機器から送られるトランスポートストリームとを同時に
処理する必要があり、そのためには、トランスポートス
トリーム処理装置にトランスポートストリームを処理す
る機能を複数持たせなければならない。
に対して送る個人情報等をデジタル記録再生機器を再生
中であっても、必ず受信して個人情報等を取得できるよ
うにするためには、放送局から衛星やケーブルを介して
送られるトランスポートストリームとデジタル記録再生
機器から送られるトランスポートストリームとを同時に
処理する必要があり、そのためには、トランスポートス
トリーム処理装置にトランスポートストリームを処理す
る機能を複数持たせなければならない。
【０００７】一方、他の従来例としての特願平８−７５
３４６号（特開平９−２４７２３７号公報参照）には、
複数のストリームを複数のＦＩＦＯメモリを使いメモリ
（２−ＰＯＲＴメモリを含む）に書き込み、その後シン
タックス処理制御部で処理する方法や、複数のストリー
ムを直接メモリ（２−ＰＯＲＴメモリを含む）に書き込
み、その後シンタックス処理制御部で処理する方法が説
明されている。
３４６号（特開平９−２４７２３７号公報参照）には、
複数のストリームを複数のＦＩＦＯメモリを使いメモリ
（２−ＰＯＲＴメモリを含む）に書き込み、その後シン
タックス処理制御部で処理する方法や、複数のストリー
ムを直接メモリ（２−ＰＯＲＴメモリを含む）に書き込
み、その後シンタックス処理制御部で処理する方法が説
明されている。
【０００８】
【発明が解決しようとする課題】しかしながら、トラン
スポートストリームを処理する機能を独立して複数持つ
と、情報を保存しておくメモリも複数個必要となり、そ
れに対応してメモリコントローラも複数個必要となり、
メモリ相互間のデータのやり取りの処理の制御が複雑に
なる。その結果、トランスポートパケット処理回路の回
路規模も大きくなりコストアップの原因となる。また、
例えばＣＰＵのプログラム・データ領域として使われる
メモリとの間のデータ転送が多発し、データの管理が複
雑になり、トランスポートストリームの処理にＣＰＵの
資源の多くを使用し、ＣＰＵの負担が大きくなってしま
う。
スポートストリームを処理する機能を独立して複数持つ
と、情報を保存しておくメモリも複数個必要となり、そ
れに対応してメモリコントローラも複数個必要となり、
メモリ相互間のデータのやり取りの処理の制御が複雑に
なる。その結果、トランスポートパケット処理回路の回
路規模も大きくなりコストアップの原因となる。また、
例えばＣＰＵのプログラム・データ領域として使われる
メモリとの間のデータ転送が多発し、データの管理が複
雑になり、トランスポートストリームの処理にＣＰＵの
資源の多くを使用し、ＣＰＵの負担が大きくなってしま
う。
【０００９】一方、特願平８−７５３４６号に記載の従
来例については、ＰＩＤ（パケット識別子）フィルタリ
ングをしないでメモリにトランスポートストリームを書
き込むので、不要なデータを書き込むメモリアクセスが
行われ、消費電力が増える。また、不要なデータが書き
込まれるので、メモリの使用効率が悪く、余分なメモリ
領域が必要となるという問題がある。
来例については、ＰＩＤ（パケット識別子）フィルタリ
ングをしないでメモリにトランスポートストリームを書
き込むので、不要なデータを書き込むメモリアクセスが
行われ、消費電力が増える。また、不要なデータが書き
込まれるので、メモリの使用効率が悪く、余分なメモリ
領域が必要となるという問題がある。
【００１０】したがって、本発明の第１の目的は、回路
規模を小さくすることができるトランスポートストリー
ム処理装置を提供することである。
規模を小さくすることができるトランスポートストリー
ム処理装置を提供することである。
【００１１】また、本発明の第２の目的は、ＣＰＵの負
担を軽減することができるトランスポートストリーム処
理装置を提供することである。
担を軽減することができるトランスポートストリーム処
理装置を提供することである。
【００１２】また、本発明の第３の目的は、低消費電力
で動作させることができるトランスポートストリーム処
理装置を提供することである。
で動作させることができるトランスポートストリーム処
理装置を提供することである。
【００１３】
【課題を解決するための手段】本発明の請求項１のトラ
ンスポートストリーム処理装置は、複数のトランスポー
トストリームから必要なデータを各々選択する複数のト
ランスポートパケット処理手段と、共通メモリと、複数
のトランスポートパケット処理手段から各々供給される
複数のデータを複数のトランスポートパケット処理手段
からのメモリ書き込み要求を調停しながら共通メモリに
書き込むメモリ制御手段とを備えている。
ンスポートストリーム処理装置は、複数のトランスポー
トストリームから必要なデータを各々選択する複数のト
ランスポートパケット処理手段と、共通メモリと、複数
のトランスポートパケット処理手段から各々供給される
複数のデータを複数のトランスポートパケット処理手段
からのメモリ書き込み要求を調停しながら共通メモリに
書き込むメモリ制御手段とを備えている。
【００１４】この構成によれば、複数のトランスポート
ストリームを複数のトランスポートパケット処理手段に
それぞれ入力すると、各トランスポートパケット処理手
段が各トランスポートストリームの中から必要なデータ
を同時に選択し、メモリ制御手段へ供給する。その結
果、メモリ制御手段は入力された複数のトランスポート
パケット処理手段からのデータを複数のトランスポート
パケット処理手段からのメモリ書き込み要求を調停しな
がら共通メモリに書き込む。このようにして、複数のト
ランスポートストリームが入力されると、必要なデータ
が共通メモリに書き込まれる。
ストリームを複数のトランスポートパケット処理手段に
それぞれ入力すると、各トランスポートパケット処理手
段が各トランスポートストリームの中から必要なデータ
を同時に選択し、メモリ制御手段へ供給する。その結
果、メモリ制御手段は入力された複数のトランスポート
パケット処理手段からのデータを複数のトランスポート
パケット処理手段からのメモリ書き込み要求を調停しな
がら共通メモリに書き込む。このようにして、複数のト
ランスポートストリームが入力されると、必要なデータ
が共通メモリに書き込まれる。
【００１５】以上のように、複数のトランスポートパケ
ット処理手段と単一の共通メモリと単一のメモリ制御手
段を設け、複数のトランスポートパケット処理手段によ
って選択したデータを単一のメモリ制御手段を用いて単
一の共通メモリに書き込むことにより、データを保存す
るためのメモリが一つで済み、トランスポートストリー
ム処理装置の規模を小さくすることができ、データ処理
も単純になり、データ処理を制御するためのＣＰＵの負
荷を軽減できる。
ット処理手段と単一の共通メモリと単一のメモリ制御手
段を設け、複数のトランスポートパケット処理手段によ
って選択したデータを単一のメモリ制御手段を用いて単
一の共通メモリに書き込むことにより、データを保存す
るためのメモリが一つで済み、トランスポートストリー
ム処理装置の規模を小さくすることができ、データ処理
も単純になり、データ処理を制御するためのＣＰＵの負
荷を軽減できる。
【００１６】本発明の請求項２のトランスポートストリ
ーム処理装置は、請求項１記載のトランスポートストリ
ーム処理装置において、トランスポートストリームが画
像・音声データと画像・音声以外のサービス等のデータ
を含み、複数のトランスポートパケット処理手段のうち
の一部のトランスポートパケット処理手段が、トランス
ポートストリームにおける画像・音声データと画像・音
声以外のサービス等のデータの中から必要なデータを選
択し、複数のトランスポートパケット処理手段の中の残
りのトランスポートパケット処理手段が、トランスポー
トストリームにおける画像・音声データ以外のサービス
等のデータのみを選択するようにしたことを特徴とす
る。
ーム処理装置は、請求項１記載のトランスポートストリ
ーム処理装置において、トランスポートストリームが画
像・音声データと画像・音声以外のサービス等のデータ
を含み、複数のトランスポートパケット処理手段のうち
の一部のトランスポートパケット処理手段が、トランス
ポートストリームにおける画像・音声データと画像・音
声以外のサービス等のデータの中から必要なデータを選
択し、複数のトランスポートパケット処理手段の中の残
りのトランスポートパケット処理手段が、トランスポー
トストリームにおける画像・音声データ以外のサービス
等のデータのみを選択するようにしたことを特徴とす
る。
【００１７】この構成によれば、複数のトランスポート
ストリームを入力すると、複数のトランスポートパケッ
ト処理手段のうちの一部のトランスポートパケット処理
手段が、トランスポートストリームにおける画像・音声
データと画像・音声以外のサービス等のデータの中から
必要なデータを選択し、複数のトランスポートパケット
処理手段の中の残りのトランスポートパケット処理手段
が、トランスポートストリームにおける画像・音声デー
タ以外のサービス等のデータのみを選択し、メモリ制御
手段へ供給する。その結果、メモリ制御手段は入力され
た複数のデータを複数のトランスポートパケット処理手
段からのメモリ書き込み要求を調停しながら共通メモリ
に書き込む。
ストリームを入力すると、複数のトランスポートパケッ
ト処理手段のうちの一部のトランスポートパケット処理
手段が、トランスポートストリームにおける画像・音声
データと画像・音声以外のサービス等のデータの中から
必要なデータを選択し、複数のトランスポートパケット
処理手段の中の残りのトランスポートパケット処理手段
が、トランスポートストリームにおける画像・音声デー
タ以外のサービス等のデータのみを選択し、メモリ制御
手段へ供給する。その結果、メモリ制御手段は入力され
た複数のデータを複数のトランスポートパケット処理手
段からのメモリ書き込み要求を調停しながら共通メモリ
に書き込む。
【００１８】このようにして、複数のトランスポートス
トリームが入力されると、各トランスポートストリーム
において、各々必要なデータが共通メモリに書き込まれ
る。この際、複数のトランスポートパケット処理手段の
うちの一部のトランスポートパケット処理手段へ入力さ
れる特定のトランスポートストリームについては、画像
・音声データと画像・音声以外のサービス等のデータが
共通メモリに書き込まれる。また、複数のトランスポー
トパケット処理手段の中の残りのトランスポートパケッ
ト処理手段へ入力される特定のトランスポートストリー
ムについては、画像・音声以外のサービス等のデータの
みが共通メモリに書き込まれる。
トリームが入力されると、各トランスポートストリーム
において、各々必要なデータが共通メモリに書き込まれ
る。この際、複数のトランスポートパケット処理手段の
うちの一部のトランスポートパケット処理手段へ入力さ
れる特定のトランスポートストリームについては、画像
・音声データと画像・音声以外のサービス等のデータが
共通メモリに書き込まれる。また、複数のトランスポー
トパケット処理手段の中の残りのトランスポートパケッ
ト処理手段へ入力される特定のトランスポートストリー
ムについては、画像・音声以外のサービス等のデータの
みが共通メモリに書き込まれる。
【００１９】本発明の請求項３のトランスポートストリ
ーム処理装置は、請求項１記載のトランスポートストリ
ーム処理装置において、トランスポートストリームが画
像・音声データと画像・音声以外のサービス等のデータ
を含み、外部へトランスポートストリームを出力する外
部出力手段を設け、複数のトランスポートパケット処理
手段のうちの少なくとも一部のトランスポートパケット
処理手段が、トランスポートストリームにおける画像・
音声データと画像・音声以外のサービス等のデータの中
から必要な第１のデータを選択してメモリ制御手段へ供
給するとともに、第１のデータとは独立してトランスポ
ートストリームにおける画像・音声データと画像・音声
以外のサービス等のデータの中から必要な第２のデータ
を選択して外部出力手段へ供給するようにしたことを特
徴とする。
ーム処理装置は、請求項１記載のトランスポートストリ
ーム処理装置において、トランスポートストリームが画
像・音声データと画像・音声以外のサービス等のデータ
を含み、外部へトランスポートストリームを出力する外
部出力手段を設け、複数のトランスポートパケット処理
手段のうちの少なくとも一部のトランスポートパケット
処理手段が、トランスポートストリームにおける画像・
音声データと画像・音声以外のサービス等のデータの中
から必要な第１のデータを選択してメモリ制御手段へ供
給するとともに、第１のデータとは独立してトランスポ
ートストリームにおける画像・音声データと画像・音声
以外のサービス等のデータの中から必要な第２のデータ
を選択して外部出力手段へ供給するようにしたことを特
徴とする。
【００２０】この構成によれば、複数のトランスポート
ストリームを入力すると、複数のトランスポートパケッ
ト処理手段のうちの少なくとも一部のトランスポートパ
ケット処理手段が特定のトランスポートストリームにつ
いて画像・音声データと画像・音声以外のサービス等か
ら必要なデータを選択し共通メモリにデータを書き込む
ためにメモリ制御手段へ供給すると同時に、これとは独
立して画像・音声データと画像・音声以外のサービス等
のデータの中から必要なデータを選択して外部出力手段
に対して供給する。その結果、外部出力手段は供給され
たデータを別のトランスポートストリームとして出力す
ることになる。
ストリームを入力すると、複数のトランスポートパケッ
ト処理手段のうちの少なくとも一部のトランスポートパ
ケット処理手段が特定のトランスポートストリームにつ
いて画像・音声データと画像・音声以外のサービス等か
ら必要なデータを選択し共通メモリにデータを書き込む
ためにメモリ制御手段へ供給すると同時に、これとは独
立して画像・音声データと画像・音声以外のサービス等
のデータの中から必要なデータを選択して外部出力手段
に対して供給する。その結果、外部出力手段は供給され
たデータを別のトランスポートストリームとして出力す
ることになる。
【００２１】このようにして、複数のトランスポートス
トリームが入力されると、必要なデータが共通メモリに
書き込まれる。さらに、これと同時に必要なデータが外
部へ他のトランスポートストリームとして出力されるこ
とになり、例えばデータ記録再生機器でトランスポート
ストリームを記録することができる。
トリームが入力されると、必要なデータが共通メモリに
書き込まれる。さらに、これと同時に必要なデータが外
部へ他のトランスポートストリームとして出力されるこ
とになり、例えばデータ記録再生機器でトランスポート
ストリームを記録することができる。
【００２２】本発明の請求項４のトランスポートストリ
ーム処理装置は、請求項１記載のトランスポートストリ
ーム処理装置において、メモリ制御手段が外部のＣＰＵ
から共通メモリへのアクセスを制御するようにしたこと
を特徴とする。
ーム処理装置は、請求項１記載のトランスポートストリ
ーム処理装置において、メモリ制御手段が外部のＣＰＵ
から共通メモリへのアクセスを制御するようにしたこと
を特徴とする。
【００２３】このように構成すれば、複数のトランスポ
ートストリーム中から必要なデータが書き込まれた共通
メモリに対して、ＣＰＵからメモリをアクセスすること
ができる。
ートストリーム中から必要なデータが書き込まれた共通
メモリに対して、ＣＰＵからメモリをアクセスすること
ができる。
【００２４】本発明の請求項５のトランスポートストリ
ーム処理装置は、請求項４記載のトランスポートストリ
ーム処理装置において、共有メモリがＣＰＵのプログラ
ム・データ領域を有することを特徴とする。
ーム処理装置は、請求項４記載のトランスポートストリ
ーム処理装置において、共有メモリがＣＰＵのプログラ
ム・データ領域を有することを特徴とする。
【００２５】このように構成すれば、複数のトランスポ
ートストリームから選択されたデータを書き込んだ共通
メモリにＣＰＵのプログラム・データを書き込むことが
できる。その結果、ＣＰＵのプログラム・データを記憶
するメモリを別に設ける必要がなくなり、回路構成を一
層簡略化できる。
ートストリームから選択されたデータを書き込んだ共通
メモリにＣＰＵのプログラム・データを書き込むことが
できる。その結果、ＣＰＵのプログラム・データを記憶
するメモリを別に設ける必要がなくなり、回路構成を一
層簡略化できる。
【００２６】本発明の請求項６記載のトランスポートス
トリーム処理装置は、請求項１記載のトランスポートス
トリーム処理装置において、メモリ制御手段が外部のＡ
Ｖデコーダから共通メモリへのアクセスを制御するよう
にしたことを特徴とする。
トリーム処理装置は、請求項１記載のトランスポートス
トリーム処理装置において、メモリ制御手段が外部のＡ
Ｖデコーダから共通メモリへのアクセスを制御するよう
にしたことを特徴とする。
【００２７】このように構成すれば、複数のトランスポ
ートストリーム中から必要なデータが書き込まれたメモ
リに対して、ＡＶデコーダは画像・音声やその他のデー
タを読み出すことができる。
ートストリーム中から必要なデータが書き込まれたメモ
リに対して、ＡＶデコーダは画像・音声やその他のデー
タを読み出すことができる。
【００２８】本発明の請求項７記載のトランスポートス
トリーム処理装置は、請求項６記載のトランスポートス
トリーム処理装置において、共有メモリがＡＶデコーダ
のフレームメモリ領域を有することを特徴とする。
トリーム処理装置は、請求項６記載のトランスポートス
トリーム処理装置において、共有メモリがＡＶデコーダ
のフレームメモリ領域を有することを特徴とする。
【００２９】このように構成すれば、複数のトランスポ
ートストリームから選択されたデータを書き込んだ共通
メモリの一部をＡＶデコーダのフレームメモリとして使
用することができ、ＡＶデコーダのフレームメモリを別
に設ける必要がなくなり、回路構成をいっそう簡略化で
きる。
ートストリームから選択されたデータを書き込んだ共通
メモリの一部をＡＶデコーダのフレームメモリとして使
用することができ、ＡＶデコーダのフレームメモリを別
に設ける必要がなくなり、回路構成をいっそう簡略化で
きる。
【００３０】本発明の請求項８記載のトランスポートス
トリーム処理装置は、複数のトランスポートストリーム
をそれぞれバッファリングする複数のバッファメモリ
と、複数のバッファメモリから出力されるトランスポー
トストリームを選択するセレクタと、セレクタで選択さ
れたトランスポートストリームが書き込まれるローカル
メモリと、ローカルメモリから出力されるトランスポー
トパケットからＰＩＤフィルタリング等を行い必要なデ
ータを取得するトランスポートパケット処理回路と、ト
ランスポートパケット処理回路への動作用クロックの供
給を制御するクロックコントローラと、複数のバッファ
メモリとセレクタとローカルメモリとを制御し、ローカ
ルメモリのトランスポートパケット出力が複数のバッフ
ァメモリのうちのどのバッファメモリから出力されてい
るかをトランスポートパケット処理回路における必要な
データの選択のためにトランスポートパケット処理回路
に通知し、ローカルメモリからトランスポートパケット
処理回路へのトランスポートパケットデータの入力開始
および入力終了をクロックコントローラに通知するロー
カルメモリコントローラとを備え、ローカルメモリコン
トローラにおける複数のバッファメモリとセレクタとロ
ーカルメモリとの制御は、複数のバッファメモリがオー
バーフローしないようにセレクタの選択状態を切り替え
ながら複数のバッファメモリのデータをローカルメモリ
に書き込み、ローカルメモリに書き込まれたデータがト
ランスポートパケット単位になったときにローカルメモ
リに書き込まれたデータをトランスポートパケット処理
回路へ出力し、ローカルメモリに蓄積されているデータ
がトランスポートパケット単位より小さくなったときに
ローカルメモリに書き込まれたデータのトランスポート
パケット処理回路への出力を停止するように行い、クロ
ックコントローラは、ローカルメモリコントローラから
トランスポートパケットデータの入力開始の通知を受け
ると、クロックのトランスポートパケット処理回路への
供給を開始し、トランスポートパケットデータの入力終
了の通知を受けると、クロックのトランスポートパケッ
ト処理回路への供給を停止することを特徴とする。
トリーム処理装置は、複数のトランスポートストリーム
をそれぞれバッファリングする複数のバッファメモリ
と、複数のバッファメモリから出力されるトランスポー
トストリームを選択するセレクタと、セレクタで選択さ
れたトランスポートストリームが書き込まれるローカル
メモリと、ローカルメモリから出力されるトランスポー
トパケットからＰＩＤフィルタリング等を行い必要なデ
ータを取得するトランスポートパケット処理回路と、ト
ランスポートパケット処理回路への動作用クロックの供
給を制御するクロックコントローラと、複数のバッファ
メモリとセレクタとローカルメモリとを制御し、ローカ
ルメモリのトランスポートパケット出力が複数のバッフ
ァメモリのうちのどのバッファメモリから出力されてい
るかをトランスポートパケット処理回路における必要な
データの選択のためにトランスポートパケット処理回路
に通知し、ローカルメモリからトランスポートパケット
処理回路へのトランスポートパケットデータの入力開始
および入力終了をクロックコントローラに通知するロー
カルメモリコントローラとを備え、ローカルメモリコン
トローラにおける複数のバッファメモリとセレクタとロ
ーカルメモリとの制御は、複数のバッファメモリがオー
バーフローしないようにセレクタの選択状態を切り替え
ながら複数のバッファメモリのデータをローカルメモリ
に書き込み、ローカルメモリに書き込まれたデータがト
ランスポートパケット単位になったときにローカルメモ
リに書き込まれたデータをトランスポートパケット処理
回路へ出力し、ローカルメモリに蓄積されているデータ
がトランスポートパケット単位より小さくなったときに
ローカルメモリに書き込まれたデータのトランスポート
パケット処理回路への出力を停止するように行い、クロ
ックコントローラは、ローカルメモリコントローラから
トランスポートパケットデータの入力開始の通知を受け
ると、クロックのトランスポートパケット処理回路への
供給を開始し、トランスポートパケットデータの入力終
了の通知を受けると、クロックのトランスポートパケッ
ト処理回路への供給を停止することを特徴とする。
【００３１】この構成によれば、ローカルメモリとトラ
ンスポートパケット処理回路が１つの回路で構成でき
る。その結果、回路規模を小さくすることができる。か
つ、ローカルメモリに書き込まれているトランスポート
パケット処理が未処理のデータ量を判断して、トランス
ポートパケット処理回路へのクロックの供給の開始およ
び停止を切り替えることで、トランスポートパケット処
理回路を動作状態から停止状態までの制御を行うことが
できる。つまり、トランスポートパケット処理が必要な
ときにのみトランスポートパケット処理回路を動作させ
ることができる。その結果、低消費電力で動作させるこ
とができる。
ンスポートパケット処理回路が１つの回路で構成でき
る。その結果、回路規模を小さくすることができる。か
つ、ローカルメモリに書き込まれているトランスポート
パケット処理が未処理のデータ量を判断して、トランス
ポートパケット処理回路へのクロックの供給の開始およ
び停止を切り替えることで、トランスポートパケット処
理回路を動作状態から停止状態までの制御を行うことが
できる。つまり、トランスポートパケット処理が必要な
ときにのみトランスポートパケット処理回路を動作させ
ることができる。その結果、低消費電力で動作させるこ
とができる。
【００３２】本発明の請求項９記載のトランスポートス
トリーム処理装置は、請求項８記載のトランスポートス
トリーム処理装置において、クロックコントローラが、
ＣＰＵから設定できるレジスタを有し、レジスタの設定
値によりクロックの周波数を制御することができ、クロ
ックの供給の開始・停止に代え、ローカルメモリコント
ローラからトランスポートパケットデータの入力開始の
通知を受けると、クロックの周波数を高くし、トランス
ポートパケットデータの入力終了の通知を受けると、ク
ロックの周波数を低くすることを特徴とする。
トリーム処理装置は、請求項８記載のトランスポートス
トリーム処理装置において、クロックコントローラが、
ＣＰＵから設定できるレジスタを有し、レジスタの設定
値によりクロックの周波数を制御することができ、クロ
ックの供給の開始・停止に代え、ローカルメモリコント
ローラからトランスポートパケットデータの入力開始の
通知を受けると、クロックの周波数を高くし、トランス
ポートパケットデータの入力終了の通知を受けると、ク
ロックの周波数を低くすることを特徴とする。
【００３３】この構成によれば、ＣＰＵから任意に必要
な動作周波数でトランスポートパケット処理回路を動か
すことができる。ローカルメモリに書き込まれているト
ランスポートパケット処理が未処理のデータ量を判断し
て、トランスポートパケット処理回路のクロック周波数
を切り替えることで、トランスポートパケット処理回路
を高速動作状態から低速動作状態までの制御を行うこと
ができる。つまり、トランスポートパケット処理が必要
なときにのみトランスポートパケット処理回路を高速動
作させることができる。その結果、低消費電力で動作さ
せることができる。
な動作周波数でトランスポートパケット処理回路を動か
すことができる。ローカルメモリに書き込まれているト
ランスポートパケット処理が未処理のデータ量を判断し
て、トランスポートパケット処理回路のクロック周波数
を切り替えることで、トランスポートパケット処理回路
を高速動作状態から低速動作状態までの制御を行うこと
ができる。つまり、トランスポートパケット処理が必要
なときにのみトランスポートパケット処理回路を高速動
作させることができる。その結果、低消費電力で動作さ
せることができる。
【００３４】本発明の請求項１０記載のトランスポート
ストリーム処理装置は、複数のトランスポートストリー
ムをＰＩＤフィルタリングして必要なトランスポートス
トリームをそれぞれ出力する複数のＰＩＤフィルタと、
複数のＰＩＤフィルタから出力されるトランスポートス
トリームをそれぞれバッファリングする複数のバッファ
メモリと、複数のバッファメモリから出力されるトラン
スポートストリームを選択するセレクタと、セレクタで
選択されたトランスポートストリームが書き込まれるロ
ーカルメモリと、ローカルメモリから出力されるトラン
スポートパケットから必要なデータを取得するトランス
ポートパケット処理回路と、トランスポートパケット処
理回路への動作用クロックの供給を制御するクロックコ
ントローラと、複数のバッファメモリとセレクタとロー
カルメモリとを制御し、ローカルメモリのトランスポー
トパケット出力が複数のバッファメモリのうちのどのバ
ッファメモリから出力されているかをトランスポートパ
ケット処理回路における必要なデータの選択のためにト
ランスポートパケット処理回路に通知し、ローカルメモ
リからトランスポートパケット処理回路へのトランスポ
ートパケットデータの入力開始および入力終了をクロッ
クコントローラに通知するローカルメモリコントローラ
とを備え、ローカルメモリコントローラにおける複数の
バッファメモリとセレクタとローカルメモリとの制御
は、複数のバッファメモリがオーバーフローしないよう
にセレクタの選択状態を切り替えながら複数のバッファ
メモリのデータをローカルメモリに書き込み、ローカル
メモリに書き込まれたデータがトランスポートパケット
単位になったときにローカルメモリに書き込まれたデー
タをトランスポートパケット処理回路へ出力し、ローカ
ルメモリに蓄積されているデータがトランスポートパケ
ット単位より小さくなったときにローカルメモリに書き
込まれたデータのトランスポートパケット処理回路への
出力を停止するように行い、クロックコントローラは、
ローカルメモリコントローラからトランスポートパケッ
トデータの入力開始の通知を受けると、クロックのトラ
ンスポートパケット処理回路への供給を開始し、トラン
スポートパケットデータの入力終了の通知を受けると、
クロックのトランスポートパケット処理回路への供給を
停止することを特徴とする。
ストリーム処理装置は、複数のトランスポートストリー
ムをＰＩＤフィルタリングして必要なトランスポートス
トリームをそれぞれ出力する複数のＰＩＤフィルタと、
複数のＰＩＤフィルタから出力されるトランスポートス
トリームをそれぞれバッファリングする複数のバッファ
メモリと、複数のバッファメモリから出力されるトラン
スポートストリームを選択するセレクタと、セレクタで
選択されたトランスポートストリームが書き込まれるロ
ーカルメモリと、ローカルメモリから出力されるトラン
スポートパケットから必要なデータを取得するトランス
ポートパケット処理回路と、トランスポートパケット処
理回路への動作用クロックの供給を制御するクロックコ
ントローラと、複数のバッファメモリとセレクタとロー
カルメモリとを制御し、ローカルメモリのトランスポー
トパケット出力が複数のバッファメモリのうちのどのバ
ッファメモリから出力されているかをトランスポートパ
ケット処理回路における必要なデータの選択のためにト
ランスポートパケット処理回路に通知し、ローカルメモ
リからトランスポートパケット処理回路へのトランスポ
ートパケットデータの入力開始および入力終了をクロッ
クコントローラに通知するローカルメモリコントローラ
とを備え、ローカルメモリコントローラにおける複数の
バッファメモリとセレクタとローカルメモリとの制御
は、複数のバッファメモリがオーバーフローしないよう
にセレクタの選択状態を切り替えながら複数のバッファ
メモリのデータをローカルメモリに書き込み、ローカル
メモリに書き込まれたデータがトランスポートパケット
単位になったときにローカルメモリに書き込まれたデー
タをトランスポートパケット処理回路へ出力し、ローカ
ルメモリに蓄積されているデータがトランスポートパケ
ット単位より小さくなったときにローカルメモリに書き
込まれたデータのトランスポートパケット処理回路への
出力を停止するように行い、クロックコントローラは、
ローカルメモリコントローラからトランスポートパケッ
トデータの入力開始の通知を受けると、クロックのトラ
ンスポートパケット処理回路への供給を開始し、トラン
スポートパケットデータの入力終了の通知を受けると、
クロックのトランスポートパケット処理回路への供給を
停止することを特徴とする。
【００３５】この構成によれば、ローカルメモリとトラ
ンスポートパケット処理回路が１つの回路（ＰＩＤフィ
ルタは複数）で構成できる。その結果、回路規模を小さ
くすることができる。かつ、ローカルメモリに書き込ま
れているトランスポートパケット処理が未処理のデータ
量は、ＰＩＤフィルタリングされた後のデータなので必
要最小限であり、このデータ量を判断して、トランスポ
ートパケット処理回路へのクロックの供給の開始および
停止を切り替えることで、トランスポートパケット処理
回路を動作状態から停止状態までの制御を行うことがで
きる。つまり、トランスポートパケット処理が必要なと
きにのみトランスポートパケット処理回路を動作させる
ことができる。その結果、低消費電力で動作させること
ができる。
ンスポートパケット処理回路が１つの回路（ＰＩＤフィ
ルタは複数）で構成できる。その結果、回路規模を小さ
くすることができる。かつ、ローカルメモリに書き込ま
れているトランスポートパケット処理が未処理のデータ
量は、ＰＩＤフィルタリングされた後のデータなので必
要最小限であり、このデータ量を判断して、トランスポ
ートパケット処理回路へのクロックの供給の開始および
停止を切り替えることで、トランスポートパケット処理
回路を動作状態から停止状態までの制御を行うことがで
きる。つまり、トランスポートパケット処理が必要なと
きにのみトランスポートパケット処理回路を動作させる
ことができる。その結果、低消費電力で動作させること
ができる。
【００３６】また、ＰＩＤフィルタ後のデータをローカ
ルメモリに書き込むので、不必要なデータを書き込むア
クセスが発生せず、消費電力を低減でき、またローカル
メモリ領域を効率的に使用することができる。
ルメモリに書き込むので、不必要なデータを書き込むア
クセスが発生せず、消費電力を低減でき、またローカル
メモリ領域を効率的に使用することができる。
【００３７】本発明の請求項１１記載のトランスポート
ストリーム処理装置は、請求項１０記載のトランスポー
トストリーム処理装置において、クロックコントローラ
が、ＣＰＵから設定できるレジスタを有し、レジスタの
設定値によりクロックの周波数を制御することができ、
クロックの供給の開始・停止に代え、ローカルメモリコ
ントローラからトランスポートパケットデータの入力開
始の通知を受けると、クロックの周波数を高くし、トラ
ンスポートパケットデータの入力終了の通知を受ける
と、クロックの周波数を低くすることを特徴とする。
ストリーム処理装置は、請求項１０記載のトランスポー
トストリーム処理装置において、クロックコントローラ
が、ＣＰＵから設定できるレジスタを有し、レジスタの
設定値によりクロックの周波数を制御することができ、
クロックの供給の開始・停止に代え、ローカルメモリコ
ントローラからトランスポートパケットデータの入力開
始の通知を受けると、クロックの周波数を高くし、トラ
ンスポートパケットデータの入力終了の通知を受ける
と、クロックの周波数を低くすることを特徴とする。
【００３８】この構成によれば、ＣＰＵから任意に必要
な動作周波数でトランスポートパケット処理回路を動か
すことができる。ローカルメモリに書き込まれているト
ランスポートパケット処理が未処理のデータ量を判断し
て、トランスポートパケット処理回路のクロック周波数
を切り替えることで、トランスポートパケット処理回路
を高速動作状態から低速動作状態までの制御を行うこと
ができる。つまり、トランスポートパケット処理が必要
なときにのみトランスポートパケット処理回路を高速動
作させることができる。その結果、低消費電力で動作さ
せることができる。
な動作周波数でトランスポートパケット処理回路を動か
すことができる。ローカルメモリに書き込まれているト
ランスポートパケット処理が未処理のデータ量を判断し
て、トランスポートパケット処理回路のクロック周波数
を切り替えることで、トランスポートパケット処理回路
を高速動作状態から低速動作状態までの制御を行うこと
ができる。つまり、トランスポートパケット処理が必要
なときにのみトランスポートパケット処理回路を高速動
作させることができる。その結果、低消費電力で動作さ
せることができる。
【００３９】本発明の請求項１２記載のトランスポート
ストリーム処理装置は、複数のトランスポートストリー
ムをそれぞれバッファリングする複数のバッファメモリ
と、複数のバッファメモリからそれぞれ出力されるトラ
ンスポートストリームを選択するセレクタと、セレクタ
で選択されたトランスポートストリームをＰＩＤフィル
タリングして出力するＰＩＤフィルタと、ＰＩＤフィル
タから出力されたトランスポートストリームが書き込ま
れるローカルメモリと、ローカルメモリから出力される
トランスポートストリームから必要なデータを取得する
トランスポートパケット処理回路と、トランスポートパ
ケット処理回路への動作用クロックの供給を制御するク
ロックコントローラと、複数のバッファメモリとセレク
タとローカルメモリとを制御し、ローカルメモリのトラ
ンスポートパケット出力が複数のバッファメモリのうち
のどのバッファメモリから出力されているかをトランス
ポートパケット処理回路における必要なデータの選択の
ためにトランスポートパケット処理回路に通知し、ロー
カルメモリからトランスポートパケット処理回路へのト
ランスポートパケットデータの入力開始および入力終了
をクロックコントローラに通知するローカルメモリコン
トローラとを備え、ローカルメモリコントローラにおけ
る複数のバッファメモリとセレクタとローカルメモリと
の制御は、複数のバッファメモリがオーバーフローしな
いようにセレクタの選択状態を切り替えながら複数のバ
ッファメモリのデータをローカルメモリに書き込み、ロ
ーカルメモリに書き込まれたデータがトランスポートパ
ケット単位になったときにローカルメモリに書き込まれ
たデータをトランスポートパケット処理回路へ出力し、
ローカルメモリに蓄積されているデータがトランスポー
トパケット単位より小さくなったときにローカルメモリ
に書き込まれたデータのトランスポートパケット処理回
路への出力を停止するように行い、クロックコントロー
ラは、ローカルメモリコントローラからトランスポート
パケットデータの入力開始の通知を受けると、クロック
のトランスポートパケット処理回路への供給を開始し、
トランスポートパケットデータの入力終了の通知を受け
ると、クロックのトランスポートパケット処理回路への
供給を停止することを特徴とする。
ストリーム処理装置は、複数のトランスポートストリー
ムをそれぞれバッファリングする複数のバッファメモリ
と、複数のバッファメモリからそれぞれ出力されるトラ
ンスポートストリームを選択するセレクタと、セレクタ
で選択されたトランスポートストリームをＰＩＤフィル
タリングして出力するＰＩＤフィルタと、ＰＩＤフィル
タから出力されたトランスポートストリームが書き込ま
れるローカルメモリと、ローカルメモリから出力される
トランスポートストリームから必要なデータを取得する
トランスポートパケット処理回路と、トランスポートパ
ケット処理回路への動作用クロックの供給を制御するク
ロックコントローラと、複数のバッファメモリとセレク
タとローカルメモリとを制御し、ローカルメモリのトラ
ンスポートパケット出力が複数のバッファメモリのうち
のどのバッファメモリから出力されているかをトランス
ポートパケット処理回路における必要なデータの選択の
ためにトランスポートパケット処理回路に通知し、ロー
カルメモリからトランスポートパケット処理回路へのト
ランスポートパケットデータの入力開始および入力終了
をクロックコントローラに通知するローカルメモリコン
トローラとを備え、ローカルメモリコントローラにおけ
る複数のバッファメモリとセレクタとローカルメモリと
の制御は、複数のバッファメモリがオーバーフローしな
いようにセレクタの選択状態を切り替えながら複数のバ
ッファメモリのデータをローカルメモリに書き込み、ロ
ーカルメモリに書き込まれたデータがトランスポートパ
ケット単位になったときにローカルメモリに書き込まれ
たデータをトランスポートパケット処理回路へ出力し、
ローカルメモリに蓄積されているデータがトランスポー
トパケット単位より小さくなったときにローカルメモリ
に書き込まれたデータのトランスポートパケット処理回
路への出力を停止するように行い、クロックコントロー
ラは、ローカルメモリコントローラからトランスポート
パケットデータの入力開始の通知を受けると、クロック
のトランスポートパケット処理回路への供給を開始し、
トランスポートパケットデータの入力終了の通知を受け
ると、クロックのトランスポートパケット処理回路への
供給を停止することを特徴とする。
【００４０】この構成によれば、ローカルメモリとトラ
ンスポートパケット処理回路が１つの回路で構成でき
る。その結果、回路規模を小さくすることができる。か
つ、ローカルメモリに書き込まれているトランスポート
パケット処理が未処理のデータ量は、ＰＩＤフィルタリ
ングされた後のデータなので必要最小限であり、このデ
ータ量を判断して、トランスポートパケット処理回路へ
のクロックの供給の開始および停止を切り替えること
で、トランスポートパケット処理回路を動作状態から停
止状態までの制御を行うことができる。つまり、トラン
スポートパケット処理が必要なときにのみトランスポー
トパケット処理回路を動作させることができる。その結
果、低消費電力で動作させることができる。
ンスポートパケット処理回路が１つの回路で構成でき
る。その結果、回路規模を小さくすることができる。か
つ、ローカルメモリに書き込まれているトランスポート
パケット処理が未処理のデータ量は、ＰＩＤフィルタリ
ングされた後のデータなので必要最小限であり、このデ
ータ量を判断して、トランスポートパケット処理回路へ
のクロックの供給の開始および停止を切り替えること
で、トランスポートパケット処理回路を動作状態から停
止状態までの制御を行うことができる。つまり、トラン
スポートパケット処理が必要なときにのみトランスポー
トパケット処理回路を動作させることができる。その結
果、低消費電力で動作させることができる。
【００４１】また、ＰＩＤフィルタ後のデータをローカ
ルメモリに書き込むので、不必要なデータを書き込むア
クセスが発生せず、消費電力を低減でき、またローカル
メモリ領域を効率的に使用することができる。
ルメモリに書き込むので、不必要なデータを書き込むア
クセスが発生せず、消費電力を低減でき、またローカル
メモリ領域を効率的に使用することができる。
【００４２】本発明の請求項１３記載のトランスポート
ストリーム処理装置は、請求項１２記載のトランスポー
トストリーム処理装置において、クロックコントローラ
が、ＣＰＵから設定できるレジスタを有し、レジスタの
設定値によりクロックの周波数を制御することができ、
クロックの供給の開始・停止に代え、ローカルメモリコ
ントローラからトランスポートパケットデータの入力開
始の通知を受けると、クロックの周波数を高くし、トラ
ンスポートパケットデータの入力終了の通知を受ける
と、クロックの周波数を低くすることを特徴とする。
ストリーム処理装置は、請求項１２記載のトランスポー
トストリーム処理装置において、クロックコントローラ
が、ＣＰＵから設定できるレジスタを有し、レジスタの
設定値によりクロックの周波数を制御することができ、
クロックの供給の開始・停止に代え、ローカルメモリコ
ントローラからトランスポートパケットデータの入力開
始の通知を受けると、クロックの周波数を高くし、トラ
ンスポートパケットデータの入力終了の通知を受ける
と、クロックの周波数を低くすることを特徴とする。
【００４３】この構成によれば、ＣＰＵから任意に必要
な動作周波数でトランスポートパケット処理回路を動か
すことができる。ローカルメモリに書き込まれているト
ランスポートパケット処理が未処理のデータ量を判断し
て、トランスポートパケット処理回路のクロック周波数
を切り替えることで、トランスポートパケット処理回路
を高速動作状態から低速動作状態までの制御を行うこと
ができる。つまり、トランスポートパケット処理が必要
なときにのみトランスポートパケット処理回路を高速動
作させることができる。その結果、低消費電力で動作さ
せることができる。
な動作周波数でトランスポートパケット処理回路を動か
すことができる。ローカルメモリに書き込まれているト
ランスポートパケット処理が未処理のデータ量を判断し
て、トランスポートパケット処理回路のクロック周波数
を切り替えることで、トランスポートパケット処理回路
を高速動作状態から低速動作状態までの制御を行うこと
ができる。つまり、トランスポートパケット処理が必要
なときにのみトランスポートパケット処理回路を高速動
作させることができる。その結果、低消費電力で動作さ
せることができる。
【００４４】
【発明の実施の形態】本発明の実施の形態として、ＭＰ
ＥＧシステム規格に準拠したディジタル放送において、
衛星からのトランスポートストリームとデジタル記録再
生機器（Ｄ−ＶＨＳビデオテープレコーダ等）からのト
ランスポートストリームから、必要に応じて画像・音声
やその他のサービス情報を選択し、共通メモリに書き込
んだり、外部出力手段である外部インタフェースに出力
するトランスポートストリーム処理装置について、図面
を参照しながら説明する。
ＥＧシステム規格に準拠したディジタル放送において、
衛星からのトランスポートストリームとデジタル記録再
生機器（Ｄ−ＶＨＳビデオテープレコーダ等）からのト
ランスポートストリームから、必要に応じて画像・音声
やその他のサービス情報を選択し、共通メモリに書き込
んだり、外部出力手段である外部インタフェースに出力
するトランスポートストリーム処理装置について、図面
を参照しながら説明する。
【００４５】図１はトランスポートストリームの説明を
するための模式図である。トランスポートストリーム１
０は、例えば１８８ｂｙｔｅ単位の複数のトランスポー
トパケット１１，１２，…から構成される。例えば、ト
ランスポートパケット１１は４ｂｙｔｅ（バイト）のパ
ケットヘッダ１３と１８４ｂｙｔｅのアダプテーション
フィールド／ペイロード１４とから構成される。パケッ
トヘッダ１３には、このトランスポートパケット１１に
ついてのさまざまな付加情報が入っており、この中にパ
ケット識別子（ＰＩＤ）１５の情報がある。パケット識
別子１５は、どのプログラム（番組）でこのアダプテー
ションフィールド／ペイロード１４を使用するかの識別
番号（ＩＤ番号）を示すものである。アダプテーション
フィールド／ペイロード１４には、画像・音声やその他
のサービス情報が入っている。
するための模式図である。トランスポートストリーム１
０は、例えば１８８ｂｙｔｅ単位の複数のトランスポー
トパケット１１，１２，…から構成される。例えば、ト
ランスポートパケット１１は４ｂｙｔｅ（バイト）のパ
ケットヘッダ１３と１８４ｂｙｔｅのアダプテーション
フィールド／ペイロード１４とから構成される。パケッ
トヘッダ１３には、このトランスポートパケット１１に
ついてのさまざまな付加情報が入っており、この中にパ
ケット識別子（ＰＩＤ）１５の情報がある。パケット識
別子１５は、どのプログラム（番組）でこのアダプテー
ションフィールド／ペイロード１４を使用するかの識別
番号（ＩＤ番号）を示すものである。アダプテーション
フィールド／ペイロード１４には、画像・音声やその他
のサービス情報が入っている。
【００４６】図２は請求項１〜７に関する本発明の第１
の実施の形態におけるトランスポートストリーム処理装
置の構成を示すブロック図である。図２において、２１
はトランスポートパケット処理手段としてのトランスポ
ートパケット処理回路であり，衛星からのトランスポー
トストリームが入力される。２２はトランスポートパケ
ット処理手段としてのトランスポートパケット処理回路
であり、デジタル記録再生機器からのトランスポートス
トリームが入力される。２３はアクセス調停機能を有す
るメモリ制御手段としてのメモリコントローラであり、
トランスポートパケット処理回路２１，２２および外部
バス２８からデータが供給される。２４は共通メモリで
あり、画像データ領域２４Ａ、音声データ領域２４Ｂ、
サービス等のデータ領域２４Ｃ、ＣＰＵのプログラム領
域２４ＤおよびＡＶデコーダのフレームメモリ領域２４
Ｅからなり、メモリコントローラ２３からデータが供給
されることで、画像データ領域２４Ａ、音声データ領域
２４Ｂ、サービス等のデータ領域２４Ｃ、ＣＰＵのプロ
グラム領域２４ＤおよびＡＶデコーダのフレームメモリ
領域２４Ｅのいずれかにデータが書き込まれる。２５は
トランスポートパケット処理回路２１から出力されるデ
ータを入力として、外部へ他のトランスポートストリー
ムとして出力する外部インターフェースである。以上の
構成要素は、ワンチップ集積回路で構成されている。
の実施の形態におけるトランスポートストリーム処理装
置の構成を示すブロック図である。図２において、２１
はトランスポートパケット処理手段としてのトランスポ
ートパケット処理回路であり，衛星からのトランスポー
トストリームが入力される。２２はトランスポートパケ
ット処理手段としてのトランスポートパケット処理回路
であり、デジタル記録再生機器からのトランスポートス
トリームが入力される。２３はアクセス調停機能を有す
るメモリ制御手段としてのメモリコントローラであり、
トランスポートパケット処理回路２１，２２および外部
バス２８からデータが供給される。２４は共通メモリで
あり、画像データ領域２４Ａ、音声データ領域２４Ｂ、
サービス等のデータ領域２４Ｃ、ＣＰＵのプログラム領
域２４ＤおよびＡＶデコーダのフレームメモリ領域２４
Ｅからなり、メモリコントローラ２３からデータが供給
されることで、画像データ領域２４Ａ、音声データ領域
２４Ｂ、サービス等のデータ領域２４Ｃ、ＣＰＵのプロ
グラム領域２４ＤおよびＡＶデコーダのフレームメモリ
領域２４Ｅのいずれかにデータが書き込まれる。２５は
トランスポートパケット処理回路２１から出力されるデ
ータを入力として、外部へ他のトランスポートストリー
ムとして出力する外部インターフェースである。以上の
構成要素は、ワンチップ集積回路で構成されている。
【００４７】２６は外部バス２８を介してメモリコント
ローラ２３に接続されたＣＰＵである。２７は外部バス
２８を介してメモリコントローラ２３に接続されたＡＶ
デコーダである。
ローラ２３に接続されたＣＰＵである。２７は外部バス
２８を介してメモリコントローラ２３に接続されたＡＶ
デコーダである。
【００４８】以上のような構成のトランスポートストリ
ーム処理装置の動作について、以下に説明する。衛星か
らのトランスポートストリームは、まずトランスポート
パケット処理回路２１で処理されて、必要なトランスポ
ートパケットが選択されメモリコントローラ２３へ送ら
れる。また、これに同時に、かつメモリコントローラ２
３へ送るトランスポートパケットとは独立して、必要な
トランスポートパケットが選択され外部インタフェース
２５へ送られる。外部インタフェース２５はデジタル記
録再生機器（Ｄ−ＶＨＳビデオテープレコーダ）に入力
できる信号を変換するものである。メモリコントローラ
２３は、トランスポートパケット処理回路２１で選択さ
れたトランスポートパケットを共通メモリ２４に書き込
む。この際、画像データは画像データ領域２４Ａに書き
込まれ、音声データは音声データ領域２４Ｂに書き込ま
れ、サービス等のデータはサービス等のデータ領域２４
Ｃに書き込まれる。
ーム処理装置の動作について、以下に説明する。衛星か
らのトランスポートストリームは、まずトランスポート
パケット処理回路２１で処理されて、必要なトランスポ
ートパケットが選択されメモリコントローラ２３へ送ら
れる。また、これに同時に、かつメモリコントローラ２
３へ送るトランスポートパケットとは独立して、必要な
トランスポートパケットが選択され外部インタフェース
２５へ送られる。外部インタフェース２５はデジタル記
録再生機器（Ｄ−ＶＨＳビデオテープレコーダ）に入力
できる信号を変換するものである。メモリコントローラ
２３は、トランスポートパケット処理回路２１で選択さ
れたトランスポートパケットを共通メモリ２４に書き込
む。この際、画像データは画像データ領域２４Ａに書き
込まれ、音声データは音声データ領域２４Ｂに書き込ま
れ、サービス等のデータはサービス等のデータ領域２４
Ｃに書き込まれる。
【００４９】一方、デジタル記録再生機器からのトラン
スポートストリームは、まずトランスポートパケット処
理回路２２で処理されて、必要なトランスポートパケッ
トが選択されメモリコントローラ２３へ送られる。つぎ
に、メモリコントローラ２３は、トランスポートパケッ
ト処理回路２２で選択されたトランスポートパケットを
共通メモリ２４に書き込む。
スポートストリームは、まずトランスポートパケット処
理回路２２で処理されて、必要なトランスポートパケッ
トが選択されメモリコントローラ２３へ送られる。つぎ
に、メモリコントローラ２３は、トランスポートパケッ
ト処理回路２２で選択されたトランスポートパケットを
共通メモリ２４に書き込む。
【００５０】このトランスポートストリーム処理装置
は、ＣＰＵ２６やＡＶデコーダ２７等の外部回路から
も、メモリコントローラ２３の働きで外部バス２８を通
してアクセスでき、共通メモリ２４に書き込まれたデー
タはＣＰＵ２６やＡＶデコーダ２７から自由に読み出す
ことができる。また、この共通メモリ２４は、ＣＰＵの
プログラム・データ領域２４Ｄとフレームメモリ領域２
４Ｅを設けたことにより、ＣＰＵ２６のプログラム・デ
ータを格納するメモリ、ならびにＡＶデコーダ２７のフ
レームメモリとしても使用可能である。
は、ＣＰＵ２６やＡＶデコーダ２７等の外部回路から
も、メモリコントローラ２３の働きで外部バス２８を通
してアクセスでき、共通メモリ２４に書き込まれたデー
タはＣＰＵ２６やＡＶデコーダ２７から自由に読み出す
ことができる。また、この共通メモリ２４は、ＣＰＵの
プログラム・データ領域２４Ｄとフレームメモリ領域２
４Ｅを設けたことにより、ＣＰＵ２６のプログラム・デ
ータを格納するメモリ、ならびにＡＶデコーダ２７のフ
レームメモリとしても使用可能である。
【００５１】図３はトランスポートパケット処理回路２
１の具体的な構成を示すブロック図である。図３におい
て、３１はパケット識別子テーブル、３２はパケット識
別子比較回路、３３は遅延回路、３４，３５は選択回路
である。
１の具体的な構成を示すブロック図である。図３におい
て、３１はパケット識別子テーブル、３２はパケット識
別子比較回路、３３は遅延回路、３４，３５は選択回路
である。
【００５２】以上のような構成のトランスポートパケッ
ト処理回路２１の動作を以下に説明する。あらかじめ必
要なパケット識別子をパケット識別子テーブル３１に設
定しておく。このトランスポートパケット処理回路２１
では、２個の選択回路３４，３５が設けられているの
で、各選択回路３４，３５毎に個別にパケット識別子が
設定できるようになっている。
ト処理回路２１の動作を以下に説明する。あらかじめ必
要なパケット識別子をパケット識別子テーブル３１に設
定しておく。このトランスポートパケット処理回路２１
では、２個の選択回路３４，３５が設けられているの
で、各選択回路３４，３５毎に個別にパケット識別子が
設定できるようになっている。
【００５３】そして、衛星からのトランスポートストリ
ームがパケット識別子比較回路３２と遅延回路３３とに
入力される。その結果、パケット識別子比較回路３２
は、パケット識別子テーブル３１に各選択回路３４，３
５毎に設定されたパケット識別子と入力されたトランス
ポートストリームの各トランスポートパケットのパケッ
ト識別子とを比較する。選択回路３４に対応して設定さ
れたパケット識別子と入力されたトランスポートストリ
ームの各トランスポートパケットのパケット識別子とが
一致したら、選択信号を選択回路３４へ送る。また、選
択回路３５に対応して設定されたパケット識別子と入力
されたトランスポートストリームの各トランスポートパ
ケットのパケット識別子とが一致したら、選択信号を選
択回路３５へ送る。
ームがパケット識別子比較回路３２と遅延回路３３とに
入力される。その結果、パケット識別子比較回路３２
は、パケット識別子テーブル３１に各選択回路３４，３
５毎に設定されたパケット識別子と入力されたトランス
ポートストリームの各トランスポートパケットのパケッ
ト識別子とを比較する。選択回路３４に対応して設定さ
れたパケット識別子と入力されたトランスポートストリ
ームの各トランスポートパケットのパケット識別子とが
一致したら、選択信号を選択回路３４へ送る。また、選
択回路３５に対応して設定されたパケット識別子と入力
されたトランスポートストリームの各トランスポートパ
ケットのパケット識別子とが一致したら、選択信号を選
択回路３５へ送る。
【００５４】遅延回路３３は、各トランスポートパケッ
トをパケット識別子比較回路３２で比較処理される時間
だけ遅延させて選択回路３４，３５へ送る。その結果、
パケット識別子が一致した１種類または複数種類のトラ
ンスポートパケットが選択回路３４，３５で各々選択さ
れて外部へ出力される。この場合、選択回路３４で選択
されたトランスポートパケットは外部インターフェース
２５へ送られ、選択回路３５で選択されたトランスポー
トパケットはメモリコントローラ２３へ送られる。
トをパケット識別子比較回路３２で比較処理される時間
だけ遅延させて選択回路３４，３５へ送る。その結果、
パケット識別子が一致した１種類または複数種類のトラ
ンスポートパケットが選択回路３４，３５で各々選択さ
れて外部へ出力される。この場合、選択回路３４で選択
されたトランスポートパケットは外部インターフェース
２５へ送られ、選択回路３５で選択されたトランスポー
トパケットはメモリコントローラ２３へ送られる。
【００５５】図４はトランスポートパケット処理回路２
２の具体的な構成を示すブロック図である。図４におい
て、４１はパケット識別子テーブル、４２はパケット識
別子比較回路、４３は遅延回路、４４は選択回路であ
る。
２の具体的な構成を示すブロック図である。図４におい
て、４１はパケット識別子テーブル、４２はパケット識
別子比較回路、４３は遅延回路、４４は選択回路であ
る。
【００５６】以上のような構成のトランスポートパケッ
ト処理回路２２の動作を以下に説明する。あらかじめ必
要なパケット識別子をパケット識別子テーブル４１に設
定しておく。このトランスポートパケット処理回路２２
では、１個の選択回路４４が設けられているだけである
ので、選択回路４４についてパケット識別子が設定でき
るようになっている。
ト処理回路２２の動作を以下に説明する。あらかじめ必
要なパケット識別子をパケット識別子テーブル４１に設
定しておく。このトランスポートパケット処理回路２２
では、１個の選択回路４４が設けられているだけである
ので、選択回路４４についてパケット識別子が設定でき
るようになっている。
【００５７】そして、デジタル記録再生機器からのトラ
ンスポートストリームがパケット識別子比較回路４２と
遅延回路４３とに入力される。その結果、パケット識別
子比較回路４２は、パケット識別子テーブル４１に設定
されたパケット識別子と入力されたトランスポートスト
リームの各トランスポートパケットのパケット識別子と
を比較する。設定されたパケット識別子と入力されたト
ランスポートストリームの各トランスポートパケットの
パケット識別子とが一致したら、選択信号を選択回路４
４へ送る。
ンスポートストリームがパケット識別子比較回路４２と
遅延回路４３とに入力される。その結果、パケット識別
子比較回路４２は、パケット識別子テーブル４１に設定
されたパケット識別子と入力されたトランスポートスト
リームの各トランスポートパケットのパケット識別子と
を比較する。設定されたパケット識別子と入力されたト
ランスポートストリームの各トランスポートパケットの
パケット識別子とが一致したら、選択信号を選択回路４
４へ送る。
【００５８】遅延回路４３は、各トランスポートパケッ
トをパケット識別子比較回路４２で比較処理される時間
だけ遅延させて選択回路４４へ送る。その結果、パケッ
ト識別子が一致した１種類または複数種類のトランスポ
ートパケットが選択回路４４で選択されて外部へ出力さ
れる。この場合、選択回路４４で選択されたトランスポ
ートパケットはメモリコントローラ２３へ送られる。
トをパケット識別子比較回路４２で比較処理される時間
だけ遅延させて選択回路４４へ送る。その結果、パケッ
ト識別子が一致した１種類または複数種類のトランスポ
ートパケットが選択回路４４で選択されて外部へ出力さ
れる。この場合、選択回路４４で選択されたトランスポ
ートパケットはメモリコントローラ２３へ送られる。
【００５９】図５はメモリコントローラ２３の具体構成
を示すブロック図である。図５において、５１，５２は
バッファメモリ、５３はアクセスの調停を行うアビトレ
ーション回路、５４は選択回路である。
を示すブロック図である。図５において、５１，５２は
バッファメモリ、５３はアクセスの調停を行うアビトレ
ーション回路、５４は選択回路である。
【００６０】以上のような構成のメモリコントローラ２
３の動作を以下に説明する。衛星からのトランスポート
パケットとデジタル記録再生機器からのトランスポート
パケットは、バッファメモリ５１とバッファメモリ５２
にそれぞれ書き込まれる。これと同時に共通メモリ２４
に対する書き込み要求がアビトレーション回路４３に送
られる。
３の動作を以下に説明する。衛星からのトランスポート
パケットとデジタル記録再生機器からのトランスポート
パケットは、バッファメモリ５１とバッファメモリ５２
にそれぞれ書き込まれる。これと同時に共通メモリ２４
に対する書き込み要求がアビトレーション回路４３に送
られる。
【００６１】また、任意のタイミングでＣＰＵ／ＡＶデ
コーダ２６，２７から共通メモリ２４の書き込み要求が
アビトレーション回路５３に送られる。アビトレーショ
ン回路５３は上記の数種類の書き込み要求の優先順位付
けを行い、選択回路５４を制御しながら、共通メモリ２
４の読み出しと書き込みを行う。
コーダ２６，２７から共通メモリ２４の書き込み要求が
アビトレーション回路５３に送られる。アビトレーショ
ン回路５３は上記の数種類の書き込み要求の優先順位付
けを行い、選択回路５４を制御しながら、共通メモリ２
４の読み出しと書き込みを行う。
【００６２】なお、上記実施の形態では、トランスポー
トパケット処理回路が２個設けられていたが、３個また
はそれ以上でもよく、それらの一部はトランスポートパ
ケット処理回路２１に相当する構成であり、残りはトラ
ンスポートパケット処理回路２２に相当する構成であ
る。
トパケット処理回路が２個設けられていたが、３個また
はそれ以上でもよく、それらの一部はトランスポートパ
ケット処理回路２１に相当する構成であり、残りはトラ
ンスポートパケット処理回路２２に相当する構成であ
る。
【００６３】以上のように、この実施の形態のトランス
ポートストリーム処理装置によれば、複数のトランスポ
ートパケット処理回路２１，２２と単一の共通メモリ２
４と単一のメモリコントローラ２３を設け、複数のトラ
ンスポートパケット処理回路２１，２２によって選択し
たデータを単一のメモリコントローラ２３を用いて単一
の共通メモリ２４に書き込むことができ、データを保存
するためのメモリが一つで済み、トランスポートストリ
ーム処理装置の規模を小さくすることができ、データ処
理も単純になり、ＣＰＵ２６の負荷を軽減することがで
きる。
ポートストリーム処理装置によれば、複数のトランスポ
ートパケット処理回路２１，２２と単一の共通メモリ２
４と単一のメモリコントローラ２３を設け、複数のトラ
ンスポートパケット処理回路２１，２２によって選択し
たデータを単一のメモリコントローラ２３を用いて単一
の共通メモリ２４に書き込むことができ、データを保存
するためのメモリが一つで済み、トランスポートストリ
ーム処理装置の規模を小さくすることができ、データ処
理も単純になり、ＣＰＵ２６の負荷を軽減することがで
きる。
【００６４】さらに、トランスポートパケット処理回路
２２により、特定のトランスポートストリーム（衛星か
らのもの）から選択した画像・音声データと画像・音声
以外のサービス等のデータを共通メモリ２４に書き込む
ことができ、トランスポートパケット処理回路２１によ
り、特定のトランスポートストリーム（デジタル記録再
生機器からのもの）から選択した画像・音声以外のサー
ビス等のデータのみを共通メモリ２４に書き込みなが
ら、同時に外部出力にも特定のトランスポートストリー
ム（衛星からのもの）の中から必要なデータを出力でき
る。
２２により、特定のトランスポートストリーム（衛星か
らのもの）から選択した画像・音声データと画像・音声
以外のサービス等のデータを共通メモリ２４に書き込む
ことができ、トランスポートパケット処理回路２１によ
り、特定のトランスポートストリーム（デジタル記録再
生機器からのもの）から選択した画像・音声以外のサー
ビス等のデータのみを共通メモリ２４に書き込みなが
ら、同時に外部出力にも特定のトランスポートストリー
ム（衛星からのもの）の中から必要なデータを出力でき
る。
【００６５】また、メモリコントローラ２３により複数
のトランスポートストリームから選択されたデータと、
ＣＰＵ２６のプログラム・データを共通メモリ２４に書
き込み、また読み出すことができる。また、メモリコン
トローラ２３によりＡＶデコーダ２７は共通メモリ２４
から直接必要なデータを読み出すことができ、またデコ
ードのために共通メモリ２４の一部の領域をフレームメ
モリとして利用することができる。
のトランスポートストリームから選択されたデータと、
ＣＰＵ２６のプログラム・データを共通メモリ２４に書
き込み、また読み出すことができる。また、メモリコン
トローラ２３によりＡＶデコーダ２７は共通メモリ２４
から直接必要なデータを読み出すことができ、またデコ
ードのために共通メモリ２４の一部の領域をフレームメ
モリとして利用することができる。
【００６６】図６は請求項８、９に関する本発明の第２
の実施の形態におけるトランスポートストリーム処理装
置の構成を示すブロック図である。第２の実施の形態で
は、バッファメモリ６１〜６３、セレクタ６４、ローカ
ルメモリ６５、トランスポートパケット処理回路６６、
ローカルメモリコントローラ６７、およびクロックコン
トローラ６８、メモリコントローラ６９、共通メモリ７
０を備えている。
の実施の形態におけるトランスポートストリーム処理装
置の構成を示すブロック図である。第２の実施の形態で
は、バッファメモリ６１〜６３、セレクタ６４、ローカ
ルメモリ６５、トランスポートパケット処理回路６６、
ローカルメモリコントローラ６７、およびクロックコン
トローラ６８、メモリコントローラ６９、共通メモリ７
０を備えている。
【００６７】複数のトランスポートストリームＡ〜Ｃを
各々バッファリングするバッファメモリ６１〜６３は、
セレクタ６４で選択されていない間のトランスポートス
トリームを保持しなければならない。
各々バッファリングするバッファメモリ６１〜６３は、
セレクタ６４で選択されていない間のトランスポートス
トリームを保持しなければならない。
【００６８】セレクタ６４はローカルメモリ６５の書込
みポートが１つであるため、バッファメモリ６１〜６３
の一つを選択してローカルメモリ６５へデータを出力す
る。つまり、複数のバッファメモリ６１〜６３から出力
されるトランスポートストリームを選択してしてローカ
ルメモリ６５へ送る。
みポートが１つであるため、バッファメモリ６１〜６３
の一つを選択してローカルメモリ６５へデータを出力す
る。つまり、複数のバッファメモリ６１〜６３から出力
されるトランスポートストリームを選択してしてローカ
ルメモリ６５へ送る。
【００６９】ローカルメモリ６５では、セレクタ６４で
選択されたトランスポートストリームＡ〜Ｃが各々書き
込まれていき、１８８バイトのトランスポートパケット
が構成されるまで書き込まれた後、トランスポートパケ
ット単位でトランスポートパケット処理回路６６へ出力
される。
選択されたトランスポートストリームＡ〜Ｃが各々書き
込まれていき、１８８バイトのトランスポートパケット
が構成されるまで書き込まれた後、トランスポートパケ
ット単位でトランスポートパケット処理回路６６へ出力
される。
【００７０】トランスポートパケット処理回路６６はＰ
ＩＤフィルタ回路６６ＡとＰＩＤフィルタ以外の回路６
６Ｂを備えているが、この両者の回路６６Ａ，６６Ｂで
パケット処理を行い、ローカルメモリ６５から出力され
るトランスポートパケットからＰＩＤフィルタリング等
を行い必要なデータを取得し、メモリコントローラ（図
示せず）へ送る。なお、ＰＩＤフィルタリングというの
は、トランスポートストリームのデータの中から、特定
のパケット識別子（ＰＩＤ）を備えたデータを選択的に
抽出することをいう。
ＩＤフィルタ回路６６ＡとＰＩＤフィルタ以外の回路６
６Ｂを備えているが、この両者の回路６６Ａ，６６Ｂで
パケット処理を行い、ローカルメモリ６５から出力され
るトランスポートパケットからＰＩＤフィルタリング等
を行い必要なデータを取得し、メモリコントローラ（図
示せず）へ送る。なお、ＰＩＤフィルタリングというの
は、トランスポートストリームのデータの中から、特定
のパケット識別子（ＰＩＤ）を備えたデータを選択的に
抽出することをいう。
【００７１】ローカルメモリコントローラ６７は、複数
のバッファメモリ６１〜６３とセレクタ６４とローカル
メモリ６５とを制御し、ローカルメモリ６５のトランス
ポートパケット出力が複数のバッファメモリ６１〜６３
のうちのどのバッファメモリから出力されているかをト
ランスポートパケット処理回路６６における必要なデー
タの選択のためにトランスポートパケット処理回路６６
に通知し、ローカルメモリ６５からトランスポートパケ
ット処理回路６６へのトランスポートパケットデータの
入力開始および入力終了をクロックコントローラ６８に
通知する。
のバッファメモリ６１〜６３とセレクタ６４とローカル
メモリ６５とを制御し、ローカルメモリ６５のトランス
ポートパケット出力が複数のバッファメモリ６１〜６３
のうちのどのバッファメモリから出力されているかをト
ランスポートパケット処理回路６６における必要なデー
タの選択のためにトランスポートパケット処理回路６６
に通知し、ローカルメモリ６５からトランスポートパケ
ット処理回路６６へのトランスポートパケットデータの
入力開始および入力終了をクロックコントローラ６８に
通知する。
【００７２】ローカルメモリコントローラ６７における
複数のバッファメモリ６１〜６３とセレクタ６４とロー
カルメモリ６５との制御は、以下のように行われる。す
なわち、複数のバッファメモリ６１〜６３がオーバーフ
ローしないようにセレクタ６４の選択状態を切り替えな
がら複数のバッファメモリ６１〜６３のデータをローカ
ルメモリ６５の複数のトランスポートストリームに対応
した領域毎に分けて書き込む制御が行われる。また、ロ
ーカルメモリ６５に書き込まれたデータがトランスポー
トパケット単位になったときにローカルメモリ６５に書
き込まれたデータをトランスポートパケット処理回路６
６へ出力し、ローカルメモリ６５に蓄積されているデー
タがトランスポートパケット単位より小さくなったとき
にローカルメモリ６５に書き込まれたデータのトランス
ポートパケット処理回路６５への出力を停止する制御が
行われる。
複数のバッファメモリ６１〜６３とセレクタ６４とロー
カルメモリ６５との制御は、以下のように行われる。す
なわち、複数のバッファメモリ６１〜６３がオーバーフ
ローしないようにセレクタ６４の選択状態を切り替えな
がら複数のバッファメモリ６１〜６３のデータをローカ
ルメモリ６５の複数のトランスポートストリームに対応
した領域毎に分けて書き込む制御が行われる。また、ロ
ーカルメモリ６５に書き込まれたデータがトランスポー
トパケット単位になったときにローカルメモリ６５に書
き込まれたデータをトランスポートパケット処理回路６
６へ出力し、ローカルメモリ６５に蓄積されているデー
タがトランスポートパケット単位より小さくなったとき
にローカルメモリ６５に書き込まれたデータのトランス
ポートパケット処理回路６５への出力を停止する制御が
行われる。
【００７３】クロックコントローラ６８は、トランスポ
ートパケット処理回路６６への動作用クロックの供給を
制御する。具体的には、ローカルメモリコントローラ６
７からトランスポートパケット処理回路６５へのトラン
スポートパケットデータの入力開始の通知を受けると、
クロックのトランスポートパケット処理回路６６への供
給を開始し、トランスポートパケット処理回路６５への
トランスポートパケットデータの入力終了の通知を受け
ると、クロックのトランスポートパケット処理回路６６
への供給を停止する。
ートパケット処理回路６６への動作用クロックの供給を
制御する。具体的には、ローカルメモリコントローラ６
７からトランスポートパケット処理回路６５へのトラン
スポートパケットデータの入力開始の通知を受けると、
クロックのトランスポートパケット処理回路６６への供
給を開始し、トランスポートパケット処理回路６５への
トランスポートパケットデータの入力終了の通知を受け
ると、クロックのトランスポートパケット処理回路６６
への供給を停止する。
【００７４】つまり、ローカルメモリコントローラ６７
とクロックコントローラ６８は、以下のような制御動作
を行う。ローカルメモリコントローラ６７はバッファメ
モリ６１〜６３がオーバーフローしないようにセレクタ
６４を介してバッファメモリ６１〜６３のデータをロー
カルメモリ６５に書き込む制御を行う。また、ローカル
メモリコントローラ６７は、ローカルメモリ６５に書き
込まれたデータがトランスポートパケット単位になった
時、ローカルメモリ６５からトランスポートパケット処
理回路６６へトランスポートパケットを出力する制御を
行うと同時に、ローカルメモリ６５のトランスポートパ
ケット出力が複数のバッファメモリ６１〜６３のうちの
どのバッファメモリから出力されているかをトランスポ
ートパケット処理回路６６に通知し、クロックコントロ
ーラ６８へトランスポートパケットがトランスポートパ
ケット処理回路６６に入力されることを通知する。
とクロックコントローラ６８は、以下のような制御動作
を行う。ローカルメモリコントローラ６７はバッファメ
モリ６１〜６３がオーバーフローしないようにセレクタ
６４を介してバッファメモリ６１〜６３のデータをロー
カルメモリ６５に書き込む制御を行う。また、ローカル
メモリコントローラ６７は、ローカルメモリ６５に書き
込まれたデータがトランスポートパケット単位になった
時、ローカルメモリ６５からトランスポートパケット処
理回路６６へトランスポートパケットを出力する制御を
行うと同時に、ローカルメモリ６５のトランスポートパ
ケット出力が複数のバッファメモリ６１〜６３のうちの
どのバッファメモリから出力されているかをトランスポ
ートパケット処理回路６６に通知し、クロックコントロ
ーラ６８へトランスポートパケットがトランスポートパ
ケット処理回路６６に入力されることを通知する。
【００７５】クロックコントローラ６８は、トランスポ
ートパケットがトランスポートパケット処理回路６６に
入力されることを知ると（またはＣＰＵからトランスポ
ートパケットの入力レートが高いことを通知される
と）、トランスポートパケット処理回路６６にクロック
を供給（または周波数を上げる）する。このことでトラ
ンスポートパケット処理回路６６が動作する。このトラ
ンスポートパケット単位の動作が継続中に、ローカルメ
モリ６５に書き込まれて続けて蓄積されているデータが
トランスポートパケット単位以下となった時、ローカル
メモリ６５からトランスポートパケット処理回路６６へ
トランスポートパケット単位でのデータの出力を停止す
る制御を行うと同時に、クロックコントローラ６８へト
ランスポートパケット単位でトランスポートパケット処
理回路６６に入力が終了したことを通知する。クロック
コントローラ６８は、トランスポートパケット単位でト
ランスポートパケット処理回路６６の入力が終了したこ
とを知ると（またはＣＰＵからトランスポートパケット
の入力レートが低いことを通知されると）、トランスポ
ートパケット処理回路６６のクロックを一定時間の後に
停止（または周波数を下げる）する。このことでトラン
スポートパケット処理回路６６の動作が停止する。
ートパケットがトランスポートパケット処理回路６６に
入力されることを知ると（またはＣＰＵからトランスポ
ートパケットの入力レートが高いことを通知される
と）、トランスポートパケット処理回路６６にクロック
を供給（または周波数を上げる）する。このことでトラ
ンスポートパケット処理回路６６が動作する。このトラ
ンスポートパケット単位の動作が継続中に、ローカルメ
モリ６５に書き込まれて続けて蓄積されているデータが
トランスポートパケット単位以下となった時、ローカル
メモリ６５からトランスポートパケット処理回路６６へ
トランスポートパケット単位でのデータの出力を停止す
る制御を行うと同時に、クロックコントローラ６８へト
ランスポートパケット単位でトランスポートパケット処
理回路６６に入力が終了したことを通知する。クロック
コントローラ６８は、トランスポートパケット単位でト
ランスポートパケット処理回路６６の入力が終了したこ
とを知ると（またはＣＰＵからトランスポートパケット
の入力レートが低いことを通知されると）、トランスポ
ートパケット処理回路６６のクロックを一定時間の後に
停止（または周波数を下げる）する。このことでトラン
スポートパケット処理回路６６の動作が停止する。
【００７６】メモリコントローラ６９は、トランスポー
トパケット処理回路６６で処理されたデータを共通メモ
リ７０の決められた領域に書き込む。
トパケット処理回路６６で処理されたデータを共通メモ
リ７０の決められた領域に書き込む。
【００７７】ここで、外部のＣＰＵからの通知を受ける
場合について説明する。クロックコントローラ６８は、
外部のＣＰＵから値を設定できるレジスタを有し、外部
のＣＰＵからの通知によって値をレジスタに設定する構
成になっている。この場合、レジスタの設定値によりク
ロックの周波数の高低あるいは供給開始、供給停止を制
御することができる。ローカルメモリコントローラ６７
からトランスポートパケット処理回路６６へのトランス
ポートパケットデータの入力開始の通知を受けると、ク
ロックの供給を開始し、またはクロックの周波数を高く
し、トランスポートパケットデータの入力終了の通知を
受けると、クロックの供給を停止し、またはクロックの
周波数を低くする。
場合について説明する。クロックコントローラ６８は、
外部のＣＰＵから値を設定できるレジスタを有し、外部
のＣＰＵからの通知によって値をレジスタに設定する構
成になっている。この場合、レジスタの設定値によりク
ロックの周波数の高低あるいは供給開始、供給停止を制
御することができる。ローカルメモリコントローラ６７
からトランスポートパケット処理回路６６へのトランス
ポートパケットデータの入力開始の通知を受けると、ク
ロックの供給を開始し、またはクロックの周波数を高く
し、トランスポートパケットデータの入力終了の通知を
受けると、クロックの供給を停止し、またはクロックの
周波数を低くする。
【００７８】つまり、トランスポートパケット処理回路
６６にトランスポートパケットが入力開始または、入力
終了した状況や入力データが高速／低速の状況によりク
ロックの供給開始、停止あるいは、周波数の上下の制御
が行われる。
６６にトランスポートパケットが入力開始または、入力
終了した状況や入力データが高速／低速の状況によりク
ロックの供給開始、停止あるいは、周波数の上下の制御
が行われる。
【００７９】なお、ローカルメモリコントローラ６７か
らの信号でクロックコントローラ６８がトランスポート
パケット単位でのトランスポートパケット処理回路６６
の入力が開始もしくは終了を知ったときに、クロックの
供給開始もしくは停止の代わりに、クロックの周波数を
上下させてもよい。
らの信号でクロックコントローラ６８がトランスポート
パケット単位でのトランスポートパケット処理回路６６
の入力が開始もしくは終了を知ったときに、クロックの
供給開始もしくは停止の代わりに、クロックの周波数を
上下させてもよい。
【００８０】図７はセレクタ６４の入出力およびローカ
ルメモリ６５の出力を示すタイミング図である。図８は
図７で示されたトランスポートストリームが書き込まれ
たローカルメモリ６５のメモリマップを示す模式図であ
る。
ルメモリ６５の出力を示すタイミング図である。図８は
図７で示されたトランスポートストリームが書き込まれ
たローカルメモリ６５のメモリマップを示す模式図であ
る。
【００８１】複数のトランスポートストリームＡ〜Ｃが
セレクタ６４に入力していて、各々は３２ビット単位の
Ａ１〜４７，Ｂ１〜４７，Ｃ１〜４７とする。セレクタ
６４はこのデータを時分割多重して、Ａ１，Ｂ１，Ｃ
１，Ａ２，Ｂ２，Ｃ２……Ｃ４７，Ｂ４７，Ｃ４７とし
てローカルメモリ６５に書き込む。
セレクタ６４に入力していて、各々は３２ビット単位の
Ａ１〜４７，Ｂ１〜４７，Ｃ１〜４７とする。セレクタ
６４はこのデータを時分割多重して、Ａ１，Ｂ１，Ｃ
１，Ａ２，Ｂ２，Ｃ２……Ｃ４７，Ｂ４７，Ｃ４７とし
てローカルメモリ６５に書き込む。
【００８２】ローカルメモリマップ上では、トランスポ
ートパケットＡの領域８１にＡ１，Ａ２，Ａ３……Ａ４
７が書き込まれる。同様に、トランスポートパケットＢ
の領域８２にＢ１，Ｂ２，Ｂ３……Ｂ４７、トランスポ
ートパケットＣの領域８３にＣ１，Ｃ２，Ｃ３……Ｃ４
７が書き込まれる。一方、読み出しは、１トランスポー
トパケットが完成した時に、トランスポートパケット単
位でＡ１……Ａ４７の１トランスポートパケット、Ｂ１
……Ｂ４７の１トランスポートパケット、Ｃ１……Ｃ４
７の１トランスポートパケットの順で読み出され、トラ
ンスポートパケット処理回路６６に送られる。
ートパケットＡの領域８１にＡ１，Ａ２，Ａ３……Ａ４
７が書き込まれる。同様に、トランスポートパケットＢ
の領域８２にＢ１，Ｂ２，Ｂ３……Ｂ４７、トランスポ
ートパケットＣの領域８３にＣ１，Ｃ２，Ｃ３……Ｃ４
７が書き込まれる。一方、読み出しは、１トランスポー
トパケットが完成した時に、トランスポートパケット単
位でＡ１……Ａ４７の１トランスポートパケット、Ｂ１
……Ｂ４７の１トランスポートパケット、Ｃ１……Ｃ４
７の１トランスポートパケットの順で読み出され、トラ
ンスポートパケット処理回路６６に送られる。
【００８３】この実施の形態のトランスポートストリー
ム処理装置によれば、ローカルメモリ６５とトランスポ
ートパケット処理回路６６が１つの回路で構成できる。
その結果、回路規模を小さくすることができる。かつ、
ローカルメモリ６５に書き込まれているトランスポート
パケット処理が未処理のデータ量を判断して、トランス
ポートパケット処理回路６６へのクロックの供給の開始
および停止を切り替えることで、トランスポートパケッ
ト処理回路６６を動作状態から停止状態までの制御を行
うことができる。つまり、トランスポートパケット処理
が必要なときにのみトランスポートパケット処理回路６
６を動作させることができる。その結果、低消費電力で
動作させることができる。
ム処理装置によれば、ローカルメモリ６５とトランスポ
ートパケット処理回路６６が１つの回路で構成できる。
その結果、回路規模を小さくすることができる。かつ、
ローカルメモリ６５に書き込まれているトランスポート
パケット処理が未処理のデータ量を判断して、トランス
ポートパケット処理回路６６へのクロックの供給の開始
および停止を切り替えることで、トランスポートパケッ
ト処理回路６６を動作状態から停止状態までの制御を行
うことができる。つまり、トランスポートパケット処理
が必要なときにのみトランスポートパケット処理回路６
６を動作させることができる。その結果、低消費電力で
動作させることができる。
【００８４】一方、トランスポートパケット処理回路６
６へ供給するクロックの周波数を高低に切り替える構成
によると、ＣＰＵから任意に必要な動作周波数でトラン
スポートパケット処理回路６６を動かすことができる。
ローカルメモリに書き込まれているトランスポートパケ
ット処理が未処理のデータ量を判断して、トランスポー
トパケット処理回路６６のクロック周波数を切り替える
ことで、トランスポートパケット処理回路６６を高速動
作状態から低速動作状態までの制御を行うことができ
る。つまり、トランスポートパケット処理が必要なとき
にのみトランスポートパケット処理回路６６を高速動作
させることができる。その結果、低消費電力で動作させ
ることができる。
６へ供給するクロックの周波数を高低に切り替える構成
によると、ＣＰＵから任意に必要な動作周波数でトラン
スポートパケット処理回路６６を動かすことができる。
ローカルメモリに書き込まれているトランスポートパケ
ット処理が未処理のデータ量を判断して、トランスポー
トパケット処理回路６６のクロック周波数を切り替える
ことで、トランスポートパケット処理回路６６を高速動
作状態から低速動作状態までの制御を行うことができ
る。つまり、トランスポートパケット処理が必要なとき
にのみトランスポートパケット処理回路６６を高速動作
させることができる。その結果、低消費電力で動作させ
ることができる。
【００８５】図９は請求項１０、１１に関する本発明の
第３の実施の形態におけるトランスポートストリーム処
理装置の構成を示すブロック図である。第３の実施の形
態では、ＰＩＤフィルタ９１〜９３、バッファメモリ９
４〜９６、セレクタ９７、ローカルメモリ９８、トラン
スポートパケット処理回路９９、ローカルメモリコント
ローラ９Ａ、およびクロックコントローラ９Ｂとを備
え、さらに図示は省略しているが、図６のメモリコント
ーラ６９および共通メモリ７０と同様の機能を有するメ
モリコントローラおよび共通メモリを備えている。
第３の実施の形態におけるトランスポートストリーム処
理装置の構成を示すブロック図である。第３の実施の形
態では、ＰＩＤフィルタ９１〜９３、バッファメモリ９
４〜９６、セレクタ９７、ローカルメモリ９８、トラン
スポートパケット処理回路９９、ローカルメモリコント
ローラ９Ａ、およびクロックコントローラ９Ｂとを備
え、さらに図示は省略しているが、図６のメモリコント
ーラ６９および共通メモリ７０と同様の機能を有するメ
モリコントローラおよび共通メモリを備えている。
【００８６】ＰＩＤフィルタ９１〜９３は、複数のトラ
ンスポートストリームＡ〜Ｃを各々ＰＩＤフィルタリン
グし、必要なトランスポートストリームをそれぞれバッ
ファメモリ９４〜９６へ出力する。
ンスポートストリームＡ〜Ｃを各々ＰＩＤフィルタリン
グし、必要なトランスポートストリームをそれぞれバッ
ファメモリ９４〜９６へ出力する。
【００８７】各々バッファメモリ９４〜９６は、セレク
タ９７で選択されていない間のトランスポートストリー
ムを保持しなければならない。
タ９７で選択されていない間のトランスポートストリー
ムを保持しなければならない。
【００８８】セレクタ９７はローカルメモリ９８の書込
みポートが１つであるため、バッファメモリ９４〜９６
の一つを選択してローカルメモリ９８へデータを出力す
る。つまり、複数のバッファメモリ９４〜９６から出力
されるトランスポートストリームを選択してしてローカ
ルメモリ９８へ送る。
みポートが１つであるため、バッファメモリ９４〜９６
の一つを選択してローカルメモリ９８へデータを出力す
る。つまり、複数のバッファメモリ９４〜９６から出力
されるトランスポートストリームを選択してしてローカ
ルメモリ９８へ送る。
【００８９】ローカルメモリ９８では、セレクタ９７で
選択されたトランスポートストリームＡ〜Ｃが各々書き
込まれていき、１８８バイトのトランスポートパケット
が構成されるまで書き込まれた後、トランスポートパケ
ット単位でトランスポートパケット処理回路９９へ出力
される。
選択されたトランスポートストリームＡ〜Ｃが各々書き
込まれていき、１８８バイトのトランスポートパケット
が構成されるまで書き込まれた後、トランスポートパケ
ット単位でトランスポートパケット処理回路９９へ出力
される。
【００９０】トランスポートパケット処理回路９９はＰ
ＩＤフィルタ以外の回路９９Ｂを備えていて、この回路
でパケット処理を行い、ローカルメモリ９８から出力さ
れるトランスポートパケットから必要なデータを取得
し、メモリコントローラ（図示せず）へ送る。
ＩＤフィルタ以外の回路９９Ｂを備えていて、この回路
でパケット処理を行い、ローカルメモリ９８から出力さ
れるトランスポートパケットから必要なデータを取得
し、メモリコントローラ（図示せず）へ送る。
【００９１】ローカルメモリコントローラ９Ａは、複数
のバッファメモリ９４〜９６とセレクタ９７とローカル
メモリ９８とを制御し、ローカルメモリ９８のトランス
ポートパケット出力が複数のバッファメモリ９４〜９６
のうちのどのバッファメモリから出力されているかをト
ランスポートパケット処理回路９９における必要なデー
タの選択のためにトランスポートパケット処理回路９９
に通知し、ローカルメモリ９８からトランスポートパケ
ット処理回路９９へのトランスポートパケットデータの
入力開始および入力終了をクロックコントローラ９Ｂに
通知する。
のバッファメモリ９４〜９６とセレクタ９７とローカル
メモリ９８とを制御し、ローカルメモリ９８のトランス
ポートパケット出力が複数のバッファメモリ９４〜９６
のうちのどのバッファメモリから出力されているかをト
ランスポートパケット処理回路９９における必要なデー
タの選択のためにトランスポートパケット処理回路９９
に通知し、ローカルメモリ９８からトランスポートパケ
ット処理回路９９へのトランスポートパケットデータの
入力開始および入力終了をクロックコントローラ９Ｂに
通知する。
【００９２】ローカルメモリコントローラ９Ａにおける
複数のバッファメモリ９４〜９６とセレクタ９７とロー
カルメモリ９８との制御は、以下のように行われる。す
なわち、複数のバッファメモリ９４〜９６がオーバーフ
ローしないようにセレクタ９７の選択状態を切り替えな
がら複数のバッファメモリ９４〜９６のデータをローカ
ルメモリ９８の複数のトランスポートストリームに対応
した領域毎に分けて書き込む制御が行われる。また、ロ
ーカルメモリ９８に書き込まれたデータがトランスポー
トパケット単位になったときにローカルメモリ９８に書
き込まれたデータをトランスポートパケット処理回路９
９へ出力し、ローカルメモリ９８に蓄積されているデー
タがトランスポートパケット単位より小さくなったとき
にローカルメモリ９８に書き込まれたデータのトランス
ポートパケット処理回路９８への出力を停止する制御が
行われる。
複数のバッファメモリ９４〜９６とセレクタ９７とロー
カルメモリ９８との制御は、以下のように行われる。す
なわち、複数のバッファメモリ９４〜９６がオーバーフ
ローしないようにセレクタ９７の選択状態を切り替えな
がら複数のバッファメモリ９４〜９６のデータをローカ
ルメモリ９８の複数のトランスポートストリームに対応
した領域毎に分けて書き込む制御が行われる。また、ロ
ーカルメモリ９８に書き込まれたデータがトランスポー
トパケット単位になったときにローカルメモリ９８に書
き込まれたデータをトランスポートパケット処理回路９
９へ出力し、ローカルメモリ９８に蓄積されているデー
タがトランスポートパケット単位より小さくなったとき
にローカルメモリ９８に書き込まれたデータのトランス
ポートパケット処理回路９８への出力を停止する制御が
行われる。
【００９３】クロックコントローラ９Ｂは、トランスポ
ートパケット処理回路９９への動作用クロックの供給を
制御する。具体的には、ローカルメモリコントローラ９
Ａからトランスポートパケット処理回路９８へのトラン
スポートパケットデータの入力開始の通知を受けると、
クロックのトランスポートパケット処理回路９９への供
給を開始し、トランスポートパケット処理回路９８への
トランスポートパケットデータの入力終了の通知を受け
ると、クロックのトランスポートパケット処理回路９９
への供給を停止する。
ートパケット処理回路９９への動作用クロックの供給を
制御する。具体的には、ローカルメモリコントローラ９
Ａからトランスポートパケット処理回路９８へのトラン
スポートパケットデータの入力開始の通知を受けると、
クロックのトランスポートパケット処理回路９９への供
給を開始し、トランスポートパケット処理回路９８への
トランスポートパケットデータの入力終了の通知を受け
ると、クロックのトランスポートパケット処理回路９９
への供給を停止する。
【００９４】つまり、ローカルメモリコントローラ９Ａ
とクロックコントローラ９Ｂは、以下のような制御動作
を行う。ローカルメモリコントローラ９Ａはバッファメ
モリ９４〜９６がオーバーフローしないようにセレクタ
９７を介してバッファメモリ９４〜９６のデータをロー
カルメモリ９８に書き込む制御を行う。また、ローカル
メモリコントローラ９Ａは、ローカルメモリ９８に書き
込まれたデータがトランスポートパケット単位になった
時、ローカルメモリ９８からトランスポートパケット処
理回路９９へトランスポートパケットを出力する制御を
行うと同時に、ローカルメモリ９８のトランスポートパ
ケット出力が複数のバッファメモリ９４〜９６のうちの
どのバッファメモリから出力されているかをトランスポ
ートパケット処理回路９９に通知し、クロックコントロ
ーラ９Ｂへトランスポートパケットがトランスポートパ
ケット処理回路９９に入力されることを通知する。クロ
ックコントローラ９Ｂは、トランスポートパケットがト
ランスポートパケット処理回路９９に入力されることを
知ると（またはＣＰＵからトランスポートパケットのレ
ートが高いことを通知されると）、トランスポートパケ
ット処理回路９９にクロックを供給（または周波数を上
げる）する。このことでトランスポートパケット処理回
路９９が動作する。このトランスポートパケット単位の
動作が継続中に、ローカルメモリ９８に書き込まれて続
けて蓄積されているデータがトランスポートパケット単
位以下となった時、ローカルメモリ９８からトランスポ
ートパケット処理回路９９へトランスポートパケット単
位でのデータの出力を停止する制御を行うと同時に、ク
ロックコントローラ９Ｂへトランスポートパケット単位
でトランスポートパケット処理回路９９に入力が終了し
たことを通知する。クロックコントローラ９Ｂは、トラ
ンスポートパケット単位でトランスポートパケット処理
回路９９の入力が終了したことを知ると（またはＣＰＵ
からトランスポートパケットのレートが低いことを通知
されると）、トランスポートパケット処理回路９９のク
ロックを一定時間の後に停止（または周波数を下げる）
する。このことでトランスポートパケット処理回路９９
の動作が停止する。
とクロックコントローラ９Ｂは、以下のような制御動作
を行う。ローカルメモリコントローラ９Ａはバッファメ
モリ９４〜９６がオーバーフローしないようにセレクタ
９７を介してバッファメモリ９４〜９６のデータをロー
カルメモリ９８に書き込む制御を行う。また、ローカル
メモリコントローラ９Ａは、ローカルメモリ９８に書き
込まれたデータがトランスポートパケット単位になった
時、ローカルメモリ９８からトランスポートパケット処
理回路９９へトランスポートパケットを出力する制御を
行うと同時に、ローカルメモリ９８のトランスポートパ
ケット出力が複数のバッファメモリ９４〜９６のうちの
どのバッファメモリから出力されているかをトランスポ
ートパケット処理回路９９に通知し、クロックコントロ
ーラ９Ｂへトランスポートパケットがトランスポートパ
ケット処理回路９９に入力されることを通知する。クロ
ックコントローラ９Ｂは、トランスポートパケットがト
ランスポートパケット処理回路９９に入力されることを
知ると（またはＣＰＵからトランスポートパケットのレ
ートが高いことを通知されると）、トランスポートパケ
ット処理回路９９にクロックを供給（または周波数を上
げる）する。このことでトランスポートパケット処理回
路９９が動作する。このトランスポートパケット単位の
動作が継続中に、ローカルメモリ９８に書き込まれて続
けて蓄積されているデータがトランスポートパケット単
位以下となった時、ローカルメモリ９８からトランスポ
ートパケット処理回路９９へトランスポートパケット単
位でのデータの出力を停止する制御を行うと同時に、ク
ロックコントローラ９Ｂへトランスポートパケット単位
でトランスポートパケット処理回路９９に入力が終了し
たことを通知する。クロックコントローラ９Ｂは、トラ
ンスポートパケット単位でトランスポートパケット処理
回路９９の入力が終了したことを知ると（またはＣＰＵ
からトランスポートパケットのレートが低いことを通知
されると）、トランスポートパケット処理回路９９のク
ロックを一定時間の後に停止（または周波数を下げる）
する。このことでトランスポートパケット処理回路９９
の動作が停止する。
【００９５】メモリコントローラ（図示せず）は、トラ
ンスポートパケット処理回路９９で処理されたデータを
共通メモリ（図示せず）の決められた領域に書き込む。
ンスポートパケット処理回路９９で処理されたデータを
共通メモリ（図示せず）の決められた領域に書き込む。
【００９６】ここで、外部のＣＰＵからの通知を受ける
場合について説明する。クロックコントローラ９Ｂは、
外部のＣＰＵから値を設定できるレジスタを有し、外部
のＣＰＵからの通知によって値をレジスタに設定する構
成になっている。この場合、レジスタの設定値によりク
ロックの周波数の高低あるいは供給開始、供給停止を制
御することができる。ローカルメモリコントローラ９Ａ
からトランスポートパケット処理回路９９へのトランス
ポートパケットデータの入力開始の通知を受けると、ク
ロックの供給を開始し、またはクロックの周波数を高く
し、トランスポートパケットデータの入力終了の通知を
受けると、クロックの供給を停止し、またはクロックの
周波数を低くする。
場合について説明する。クロックコントローラ９Ｂは、
外部のＣＰＵから値を設定できるレジスタを有し、外部
のＣＰＵからの通知によって値をレジスタに設定する構
成になっている。この場合、レジスタの設定値によりク
ロックの周波数の高低あるいは供給開始、供給停止を制
御することができる。ローカルメモリコントローラ９Ａ
からトランスポートパケット処理回路９９へのトランス
ポートパケットデータの入力開始の通知を受けると、ク
ロックの供給を開始し、またはクロックの周波数を高く
し、トランスポートパケットデータの入力終了の通知を
受けると、クロックの供給を停止し、またはクロックの
周波数を低くする。
【００９７】つまり、トランスポートパケット処理回路
９９にトランスポートパケットが入力開始または、入力
終了した状況や入力データが高速／低速の状況によりク
ロックの供給開始、停止あるいは、周波数の上下の制御
が行われる。
９９にトランスポートパケットが入力開始または、入力
終了した状況や入力データが高速／低速の状況によりク
ロックの供給開始、停止あるいは、周波数の上下の制御
が行われる。
【００９８】なお、ローカルメモリコントローラ９Ａか
らの信号でクロックコントローラ９Ｂがトランスポート
パケット単位でのトランスポートパケット処理回路９９
の入力が開始もしくは終了を知ったときに、クロックの
供給開始もしくは停止の代わりに、クロックの周波数を
上下させてもよい。
らの信号でクロックコントローラ９Ｂがトランスポート
パケット単位でのトランスポートパケット処理回路９９
の入力が開始もしくは終了を知ったときに、クロックの
供給開始もしくは停止の代わりに、クロックの周波数を
上下させてもよい。
【００９９】この構成によれば、ローカルメモリ９８と
トランスポートパケット処理回路９９が１つの回路（Ｐ
ＩＤフィルタ１〜９３は複数）で構成できる。その結
果、回路規模を小さくすることができる。かつ、ローカ
ルメモリ９８に書き込まれているトランスポートパケッ
ト処理が未処理のデータ量は、ＰＩＤフィルタリングさ
れた後のデータなので必要最小限であり、このデータ量
を判断して、トランスポートパケット処理回路９９への
クロックの供給の開始および停止を切り替えることで、
トランスポートパケット処理回路９９を動作状態から停
止状態までの制御を行うことができる。つまり、トラン
スポートパケット処理が必要なときにのみトランスポー
トパケット処理回路９９を動作させることができる。そ
の結果、低消費電力で動作させることができる。
トランスポートパケット処理回路９９が１つの回路（Ｐ
ＩＤフィルタ１〜９３は複数）で構成できる。その結
果、回路規模を小さくすることができる。かつ、ローカ
ルメモリ９８に書き込まれているトランスポートパケッ
ト処理が未処理のデータ量は、ＰＩＤフィルタリングさ
れた後のデータなので必要最小限であり、このデータ量
を判断して、トランスポートパケット処理回路９９への
クロックの供給の開始および停止を切り替えることで、
トランスポートパケット処理回路９９を動作状態から停
止状態までの制御を行うことができる。つまり、トラン
スポートパケット処理が必要なときにのみトランスポー
トパケット処理回路９９を動作させることができる。そ
の結果、低消費電力で動作させることができる。
【０１００】また、ＰＩＤフィルタ後のデータをローカ
ルメモリ９８に書き込むので、不必要なデータを書き込
むアクセスが発生せず、消費電力を低減でき、またロー
カルメモリ領域を効率的に使用することができる。
ルメモリ９８に書き込むので、不必要なデータを書き込
むアクセスが発生せず、消費電力を低減でき、またロー
カルメモリ領域を効率的に使用することができる。
【０１０１】一方、トランスポートパケット処理回路９
９へ供給するクロックの周波数を高低に切り替える構成
によると、ＣＰＵから任意に必要な動作周波数でトラン
スポートパケット処理回路９９を動かすことができる。
ローカルメモリに書き込まれているトランスポートパケ
ット処理が未処理のデータ量を判断して、トランスポー
トパケット処理回路９９のクロック周波数を切り替える
ことで、トランスポートパケット処理回路９９を高速動
作状態から低速動作状態までの制御を行うことができ
る。つまり、トランスポートパケット処理が必要なとき
にのみトランスポートパケット処理回路９９を高速動作
させることができる。その結果、低消費電力で動作させ
ることができる。
９へ供給するクロックの周波数を高低に切り替える構成
によると、ＣＰＵから任意に必要な動作周波数でトラン
スポートパケット処理回路９９を動かすことができる。
ローカルメモリに書き込まれているトランスポートパケ
ット処理が未処理のデータ量を判断して、トランスポー
トパケット処理回路９９のクロック周波数を切り替える
ことで、トランスポートパケット処理回路９９を高速動
作状態から低速動作状態までの制御を行うことができ
る。つまり、トランスポートパケット処理が必要なとき
にのみトランスポートパケット処理回路９９を高速動作
させることができる。その結果、低消費電力で動作させ
ることができる。
【０１０２】図１０は請求項１２、１３に関する本発明
の第４の実施の形態におけるトランスポートストリーム
処理装置の構成を示すブロック図である。第４の実施の
形態では、バッファメモリ１０１〜１０３、セレクタ１
０４、ＰＩＤフィルタ１０５、ローカルメモリ１０６、
トランスポートパケット処理回路１０７、ローカルメモ
リコントローラ１０８、およびクロックコントローラ１
０９を備え、さらに図示は省略しているが、図６のメモ
リコントーラ６９および共通メモリ７０と同様の機能を
有するメモリコントローラおよび共通メモリを備えてい
る。
の第４の実施の形態におけるトランスポートストリーム
処理装置の構成を示すブロック図である。第４の実施の
形態では、バッファメモリ１０１〜１０３、セレクタ１
０４、ＰＩＤフィルタ１０５、ローカルメモリ１０６、
トランスポートパケット処理回路１０７、ローカルメモ
リコントローラ１０８、およびクロックコントローラ１
０９を備え、さらに図示は省略しているが、図６のメモ
リコントーラ６９および共通メモリ７０と同様の機能を
有するメモリコントローラおよび共通メモリを備えてい
る。
【０１０３】複数のトランスポートストリームＡ〜Ｃを
各々バッファリングするバッファメモリ１０１〜１０３
は、セレクタ１０４で選択されていない間のトランスポ
ートストリームを保持しなければならない。
各々バッファリングするバッファメモリ１０１〜１０３
は、セレクタ１０４で選択されていない間のトランスポ
ートストリームを保持しなければならない。
【０１０４】セレクタ１０４はＰＩＤフィルタの入力が
１系統であるため、バッファメモリ１０１〜１０３の一
つを選択してＰＩＤフィルタ１０５へデータを出力す
る。つまり、複数のバッファメモリ１０１〜１０３から
出力されるトランスポートストリームを選択してしてロ
ーカルメモリ１０６へ送る。
１系統であるため、バッファメモリ１０１〜１０３の一
つを選択してＰＩＤフィルタ１０５へデータを出力す
る。つまり、複数のバッファメモリ１０１〜１０３から
出力されるトランスポートストリームを選択してしてロ
ーカルメモリ１０６へ送る。
【０１０５】ＰＩＤフィルタ１０５はセレクタ１０４の
出力データをＰＩＤフィルタリングし、不必要なトラン
スポートパケットは捨て、ローカルメモリ１０６へ出力
する。
出力データをＰＩＤフィルタリングし、不必要なトラン
スポートパケットは捨て、ローカルメモリ１０６へ出力
する。
【０１０６】ローカルメモリ１０６では、ＰＩＤフィル
タ１０５でＰＩＤフィルタリングされたトランスポート
ストリームＡ〜Ｃが各々書き込まれていき、１８８バイ
トのトランスポートパケットが構成されるまで書き込ま
れた後、トランスポートパケット単位でトランスポート
パケット処理回路１０７へ出力される。
タ１０５でＰＩＤフィルタリングされたトランスポート
ストリームＡ〜Ｃが各々書き込まれていき、１８８バイ
トのトランスポートパケットが構成されるまで書き込ま
れた後、トランスポートパケット単位でトランスポート
パケット処理回路１０７へ出力される。
【０１０７】トランスポートパケット処理回路１０７は
ＰＩＤフィルタ以外の回路１０７Ｂを備えているが、こ
の回路でパケット処理を行い、ローカルメモリ１０６か
ら出力されるトランスポートパケットから必要なデータ
を取得し、メモリコントローラ（図示せず）へ送る。
ＰＩＤフィルタ以外の回路１０７Ｂを備えているが、こ
の回路でパケット処理を行い、ローカルメモリ１０６か
ら出力されるトランスポートパケットから必要なデータ
を取得し、メモリコントローラ（図示せず）へ送る。
【０１０８】ローカルメモリコントローラ１０８は、複
数のバッファメモリ１０１〜１０３とセレクタ１０４と
ローカルメモリ１０６とを制御し、ローカルメモリ１０
６のトランスポートパケット出力が複数のバッファメモ
リ１０１〜１０３のうちのどのバッファメモリから出力
されているかをトランスポートパケット処理回路１０７
における必要なデータの選択のためにトランスポートパ
ケット処理回路１０７に通知し、ローカルメモリ１０６
からトランスポートパケット処理回路１０７へのトラン
スポートパケットデータの入力開始および入力終了をク
ロックコントローラ１０９に通知する。
数のバッファメモリ１０１〜１０３とセレクタ１０４と
ローカルメモリ１０６とを制御し、ローカルメモリ１０
６のトランスポートパケット出力が複数のバッファメモ
リ１０１〜１０３のうちのどのバッファメモリから出力
されているかをトランスポートパケット処理回路１０７
における必要なデータの選択のためにトランスポートパ
ケット処理回路１０７に通知し、ローカルメモリ１０６
からトランスポートパケット処理回路１０７へのトラン
スポートパケットデータの入力開始および入力終了をク
ロックコントローラ１０９に通知する。
【０１０９】ローカルメモリコントローラ１０８におけ
る複数のバッファメモリ１０１〜１０３とセレクタ１０
４とローカルメモリ１０６との制御は、以下のように行
われる。すなわち、複数のバッファメモリ１０１〜１０
３がオーバーフローしないようにセレクタ１０４の選択
状態を切り替えながら複数のバッファメモリ１０１〜１
０３のデータをローカルメモリ１０６の複数のトランス
ポートストリームに対応した領域毎に分けて書き込む制
御が行われる。また、ローカルメモリ１０６に書き込ま
れたデータがトランスポートパケット単位になったとき
にローカルメモリ１０６に書き込まれたデータをトラン
スポートパケット処理回路１０７へ出力し、ローカルメ
モリ１０６に蓄積されているデータがトランスポートパ
ケット単位より小さくなったときにローカルメモリ１０
６に書き込まれたデータのトランスポートパケット処理
回路１０６への出力を停止する制御が行われる。
る複数のバッファメモリ１０１〜１０３とセレクタ１０
４とローカルメモリ１０６との制御は、以下のように行
われる。すなわち、複数のバッファメモリ１０１〜１０
３がオーバーフローしないようにセレクタ１０４の選択
状態を切り替えながら複数のバッファメモリ１０１〜１
０３のデータをローカルメモリ１０６の複数のトランス
ポートストリームに対応した領域毎に分けて書き込む制
御が行われる。また、ローカルメモリ１０６に書き込ま
れたデータがトランスポートパケット単位になったとき
にローカルメモリ１０６に書き込まれたデータをトラン
スポートパケット処理回路１０７へ出力し、ローカルメ
モリ１０６に蓄積されているデータがトランスポートパ
ケット単位より小さくなったときにローカルメモリ１０
６に書き込まれたデータのトランスポートパケット処理
回路１０６への出力を停止する制御が行われる。
【０１１０】クロックコントローラ１０９は、トランス
ポートパケット処理回路１０７への動作用クロックの供
給を制御する。具体的には、ローカルメモリコントロー
ラ１０８からトランスポートパケット処理回路１０６へ
のトランスポートパケットデータの入力開始の通知を受
けると、クロックのトランスポートパケット処理回路１
０７への供給を開始し、トランスポートパケット処理回
路１０６へのトランスポートパケットデータの入力終了
の通知を受けると、クロックのトランスポートパケット
処理回路１０７への供給を停止する。
ポートパケット処理回路１０７への動作用クロックの供
給を制御する。具体的には、ローカルメモリコントロー
ラ１０８からトランスポートパケット処理回路１０６へ
のトランスポートパケットデータの入力開始の通知を受
けると、クロックのトランスポートパケット処理回路１
０７への供給を開始し、トランスポートパケット処理回
路１０６へのトランスポートパケットデータの入力終了
の通知を受けると、クロックのトランスポートパケット
処理回路１０７への供給を停止する。
【０１１１】つまり、ローカルメモリコントローラ１０
８とクロックコントローラ１０９は、以下のような制御
動作を行う。ローカルメモリコントローラ１０８はバッ
ファメモリ１０１〜１０３がオーバーフローしないよう
にセレクタ１０４を介してバッファメモリ１０１〜１０
３のデータをローカルメモリ１０６に書き込む制御を行
う。また、ローカルメモリコントローラ１０８は、ロー
カルメモリ１０６に書き込まれたデータがトランスポー
トパケット単位になった時、ローカルメモリ１０６から
トランスポートパケット処理回路１０７へトランスポー
トパケットを出力する制御を行うと同時に、ローカルメ
モリ１０６のトランスポートパケット出力が複数のバッ
ファメモリ１０１〜１０３のうちのどのバッファメモリ
から出力されているかをトランスポートパケット処理回
路１０７に通知し、クロックコントローラ１０９へトラ
ンスポートパケットがトランスポートパケット処理回路
１０７に入力されることを通知する。クロックコントロ
ーラ１０９は、トランスポートパケットがトランスポー
トパケット処理回路１０７に入力されることを知ると
（またはＣＰＵからトランスポートパケットの入力レー
トが高いことを通知されると）、トランスポートパケッ
ト処理回路１０７にクロックを供給（または周波数を上
げる）する。このことでトランスポートパケット処理回
路１０７が動作する。このトランスポートパケット単位
の動作が継続中に、ローカルメモリ１０６に書き込まれ
て続けて蓄積されているデータがトランスポートパケッ
ト単位以下となった時、ローカルメモリ１０６からトラ
ンスポートパケット処理回路１０７へトランスポートパ
ケット単位でのデータの出力を停止する制御を行うと同
時に、クロックコントローラ１０９へトランスポートパ
ケット単位でトランスポートパケット処理回路１０７に
入力が終了したことを通知する。クロックコントローラ
１０９は、トランスポートパケット単位でトランスポー
トパケット処理回路１０７の入力が終了したことを知る
と（またはＣＰＵからトランスポートパケットの入力レ
ートが低いことを通知されると）、トランスポートパケ
ット処理回路１０７のクロックを一定時間の後に停止
（または周波数を下げる）する。このことでトランスポ
ートパケット処理回路１０７の動作が停止する。
８とクロックコントローラ１０９は、以下のような制御
動作を行う。ローカルメモリコントローラ１０８はバッ
ファメモリ１０１〜１０３がオーバーフローしないよう
にセレクタ１０４を介してバッファメモリ１０１〜１０
３のデータをローカルメモリ１０６に書き込む制御を行
う。また、ローカルメモリコントローラ１０８は、ロー
カルメモリ１０６に書き込まれたデータがトランスポー
トパケット単位になった時、ローカルメモリ１０６から
トランスポートパケット処理回路１０７へトランスポー
トパケットを出力する制御を行うと同時に、ローカルメ
モリ１０６のトランスポートパケット出力が複数のバッ
ファメモリ１０１〜１０３のうちのどのバッファメモリ
から出力されているかをトランスポートパケット処理回
路１０７に通知し、クロックコントローラ１０９へトラ
ンスポートパケットがトランスポートパケット処理回路
１０７に入力されることを通知する。クロックコントロ
ーラ１０９は、トランスポートパケットがトランスポー
トパケット処理回路１０７に入力されることを知ると
（またはＣＰＵからトランスポートパケットの入力レー
トが高いことを通知されると）、トランスポートパケッ
ト処理回路１０７にクロックを供給（または周波数を上
げる）する。このことでトランスポートパケット処理回
路１０７が動作する。このトランスポートパケット単位
の動作が継続中に、ローカルメモリ１０６に書き込まれ
て続けて蓄積されているデータがトランスポートパケッ
ト単位以下となった時、ローカルメモリ１０６からトラ
ンスポートパケット処理回路１０７へトランスポートパ
ケット単位でのデータの出力を停止する制御を行うと同
時に、クロックコントローラ１０９へトランスポートパ
ケット単位でトランスポートパケット処理回路１０７に
入力が終了したことを通知する。クロックコントローラ
１０９は、トランスポートパケット単位でトランスポー
トパケット処理回路１０７の入力が終了したことを知る
と（またはＣＰＵからトランスポートパケットの入力レ
ートが低いことを通知されると）、トランスポートパケ
ット処理回路１０７のクロックを一定時間の後に停止
（または周波数を下げる）する。このことでトランスポ
ートパケット処理回路１０７の動作が停止する。
【０１１２】メモリコントローラ（図示せず）は、トラ
ンスポートパケット処理回路１０７で処理されたデータ
を共通メモリ（図示せず）の決められた領域に書き込
む。
ンスポートパケット処理回路１０７で処理されたデータ
を共通メモリ（図示せず）の決められた領域に書き込
む。
【０１１３】ここで、外部のＣＰＵからの通知を受ける
場合について説明する。クロックコントローラ１０９
は、外部のＣＰＵから値を設定できるレジスタを有し、
外部のＣＰＵからの通知によって値をレジスタに設定す
る構成になっている。この場合、レジスタの設定値によ
りクロックの周波数の高低あるいは供給開始、供給停止
を制御することができる。ローカルメモリコントローラ
１０８からトランスポートパケット処理回路１０７への
トランスポートパケットデータの入力開始の通知を受け
ると、クロックの供給を開始し、またはクロックの周波
数を高くし、トランスポートパケットデータの入力終了
の通知を受けると、クロックの供給を停止し、またはク
ロックの周波数を低くする。
場合について説明する。クロックコントローラ１０９
は、外部のＣＰＵから値を設定できるレジスタを有し、
外部のＣＰＵからの通知によって値をレジスタに設定す
る構成になっている。この場合、レジスタの設定値によ
りクロックの周波数の高低あるいは供給開始、供給停止
を制御することができる。ローカルメモリコントローラ
１０８からトランスポートパケット処理回路１０７への
トランスポートパケットデータの入力開始の通知を受け
ると、クロックの供給を開始し、またはクロックの周波
数を高くし、トランスポートパケットデータの入力終了
の通知を受けると、クロックの供給を停止し、またはク
ロックの周波数を低くする。
【０１１４】つまり、トランスポートパケット処理回路
１０７にトランスポートパケットが入力開始または、入
力終了した状況や入力データが高速／低速の状況により
クロックの供給開始、停止あるいは、周波数の上下の制
御が行われる。
１０７にトランスポートパケットが入力開始または、入
力終了した状況や入力データが高速／低速の状況により
クロックの供給開始、停止あるいは、周波数の上下の制
御が行われる。
【０１１５】なお、ローカルメモリコントローラ１０８
からの信号でクロックコントローラ１０９がトランスポ
ートパケット単位でのトランスポートパケット処理回路
１０７の入力が開始もしくは終了を知ったときに、クロ
ックの供給開始もしくは停止の代わりに、クロックの周
波数を上下させてもよい。
からの信号でクロックコントローラ１０９がトランスポ
ートパケット単位でのトランスポートパケット処理回路
１０７の入力が開始もしくは終了を知ったときに、クロ
ックの供給開始もしくは停止の代わりに、クロックの周
波数を上下させてもよい。
【０１１６】この実施の形態によれば、ローカルメモリ
１０６とトランスポートパケット処理回路１０７が１つ
の回路で構成できる。その結果、回路規模を小さくする
ことができる。かつ、ローカルメモリ１０６に書き込ま
れているトランスポートパケット処理が未処理のデータ
量は、ＰＩＤフィルタリングされた後のデータなので必
要最小限であり、このデータ量を判断して、トランスポ
ートパケット処理回路１０７へのクロックの供給の開始
および停止を切り替えることで、トランスポートパケッ
ト処理回路１０７を動作状態から停止状態までの制御を
行うことができる。つまり、トランスポートパケット処
理が必要なときにのみトランスポートパケット処理回路
１０７を動作させることができる。その結果、低消費電
力で動作させることができる。
１０６とトランスポートパケット処理回路１０７が１つ
の回路で構成できる。その結果、回路規模を小さくする
ことができる。かつ、ローカルメモリ１０６に書き込ま
れているトランスポートパケット処理が未処理のデータ
量は、ＰＩＤフィルタリングされた後のデータなので必
要最小限であり、このデータ量を判断して、トランスポ
ートパケット処理回路１０７へのクロックの供給の開始
および停止を切り替えることで、トランスポートパケッ
ト処理回路１０７を動作状態から停止状態までの制御を
行うことができる。つまり、トランスポートパケット処
理が必要なときにのみトランスポートパケット処理回路
１０７を動作させることができる。その結果、低消費電
力で動作させることができる。
【０１１７】また、ＰＩＤフィルタ後のデータをローカ
ルメモリ１０６に書き込むので、不必要なデータを書き
込むアクセスが発生せず、消費電力を低減でき、またロ
ーカルメモリ領域を効率的に使用することができる。
ルメモリ１０６に書き込むので、不必要なデータを書き
込むアクセスが発生せず、消費電力を低減でき、またロ
ーカルメモリ領域を効率的に使用することができる。
【０１１８】一方、トランスポートパケット処理回路１
０７へ供給するクロックの周波数を高低に切り替える構
成によると、ＣＰＵから任意に必要な動作周波数でトラ
ンスポートパケット処理回路１０７を動かすことができ
る。ローカルメモリに書き込まれているトランスポート
パケット処理が未処理のデータ量を判断して、トランス
ポートパケット処理回路１０７のクロック周波数を切り
替えることで、トランスポートパケット処理回路１０７
を高速動作状態から低速動作状態までの制御を行うこと
ができる。つまり、トランスポートパケット処理が必要
なときにのみトランスポートパケット処理回路１０７を
高速動作させることができる。その結果、低消費電力で
動作させることができる。
０７へ供給するクロックの周波数を高低に切り替える構
成によると、ＣＰＵから任意に必要な動作周波数でトラ
ンスポートパケット処理回路１０７を動かすことができ
る。ローカルメモリに書き込まれているトランスポート
パケット処理が未処理のデータ量を判断して、トランス
ポートパケット処理回路１０７のクロック周波数を切り
替えることで、トランスポートパケット処理回路１０７
を高速動作状態から低速動作状態までの制御を行うこと
ができる。つまり、トランスポートパケット処理が必要
なときにのみトランスポートパケット処理回路１０７を
高速動作させることができる。その結果、低消費電力で
動作させることができる。
【０１１９】
【発明の効果】本発明のトランスポートストリーム処理
装置によれば、複数のトランスポートパケット処理手段
と単一の共通メモリと単一のメモリ制御手段を設け、複
数のトランスポートパケット処理手段によって選択した
データを単一のメモリ制御手段を用いて単一の共通メモ
リに書き込むことができ、データを保存するためのメモ
リが一つで済み、トランスポートストリーム処理装置の
規模を小さくすることができ、データ処理も単純にな
り、データ処理のためのＣＰＵの負担を軽減できる。
装置によれば、複数のトランスポートパケット処理手段
と単一の共通メモリと単一のメモリ制御手段を設け、複
数のトランスポートパケット処理手段によって選択した
データを単一のメモリ制御手段を用いて単一の共通メモ
リに書き込むことができ、データを保存するためのメモ
リが一つで済み、トランスポートストリーム処理装置の
規模を小さくすることができ、データ処理も単純にな
り、データ処理のためのＣＰＵの負担を軽減できる。
【０１２０】さらに、特定のトランスポートストリーム
は選択した画像・音声データと画像・音声以外のサービ
ス等のデータで、特定のトランスポートストリームは選
択した画像・音声以外のサービス等のデータのみを共通
メモリに書き込みながら、同時に外部出力にも特定のト
ランスポートストリームの中から必要なデータを出力で
きる。
は選択した画像・音声データと画像・音声以外のサービ
ス等のデータで、特定のトランスポートストリームは選
択した画像・音声以外のサービス等のデータのみを共通
メモリに書き込みながら、同時に外部出力にも特定のト
ランスポートストリームの中から必要なデータを出力で
きる。
【０１２１】また、複数のトランスポートストリームか
ら選択されたデータと、ＣＰＵのプログラム・データを
共通メモリに書き込む読み出すことができ、かつ、ＡＶ
デコーダは共通メモリから直接必要なデータを読み出す
ことができる。
ら選択されたデータと、ＣＰＵのプログラム・データを
共通メモリに書き込む読み出すことができ、かつ、ＡＶ
デコーダは共通メモリから直接必要なデータを読み出す
ことができる。
【０１２２】また、複数のトランスポートストリームの
処理を、ローカルメモリとトランスポートパケット処理
回路が１つの回路で実現でき、回路規模を小さくでき
る。
処理を、ローカルメモリとトランスポートパケット処理
回路が１つの回路で実現でき、回路規模を小さくでき
る。
【０１２３】また、データ処理を行わない時は、トラン
スポートパケット処理回路のクロックを停止もしくはク
ロックの周波数を低くすることができるので、消費電力
が低減する。
スポートパケット処理回路のクロックを停止もしくはク
ロックの周波数を低くすることができるので、消費電力
が低減する。
【０１２４】また、ＰＩＤフィルタ後のデータをローカ
ルメモリに書き込むので、不必要なデータを書き込むア
クセスが発生せず、消費電力を低減でき、また、ローカ
ルメモリ領域を効率的に使用することができる。
ルメモリに書き込むので、不必要なデータを書き込むア
クセスが発生せず、消費電力を低減でき、また、ローカ
ルメモリ領域を効率的に使用することができる。
【図１】トランスポートストリーム・トランスポートパ
ケット・パケット識別子を説明する模式図である。
ケット・パケット識別子を説明する模式図である。
【図２】本発明の第１の実施の形態におけるトランスポ
ートストリーム処理装置の構成を示すブロック図であ
る。
ートストリーム処理装置の構成を示すブロック図であ
る。
【図３】トランスポートパケット処理回路２１の具体的
な構成を示すブロック図である。
な構成を示すブロック図である。
【図４】トランスポートパケット処理回路２２の具体的
な構成を示すブロック図である。
な構成を示すブロック図である。
【図５】メモリコントローラ２３の具体構成を示すブロ
ック図である。
ック図である。
【図６】本発明の第２の実施の形態におけるトランスポ
ートストリーム処理装置の構成を示すブロック図である
ートストリーム処理装置の構成を示すブロック図である
【図７】セレクタ入出力とローカルメモリ出力を示すタ
イミング図である。
イミング図である。
【図８】ローカルメモリマップを示す模式図である。
【図９】本発明の第３の実施の形態におけるトランスポ
ートストリーム処理装置の構成を示すブロック図であ
る。
ートストリーム処理装置の構成を示すブロック図であ
る。
【図１０】本発明の第４の実施の形態におけるトランス
ポートストリーム処理装置の構成を示すブロック図であ
る。
ポートストリーム処理装置の構成を示すブロック図であ
る。
１０ トランスポートストリーム １１，１２ トランスポートパケット １３ パケットヘッダ １４ アダプテーションフィールド／ペイロード １５ パケット識別子 ２１，２２ トランスポートパケット処理回路 ２３ メモリコントローラ ２４ 共通メモリ ２５ 外部インタフェース ２６ ＣＰＵ ２７ ＡＶデコーダ ３１ パケット識別子テーブル ３２ パケット識別子比較回路 ３３ 遅延回路 ３４，３５ 選択回路 ４１ パケット識別子テーブル ４２ パケット識別子比較回路 ４３ 遅延回路 ４４ 選択回路 ５１，５２ バッファメモリ ５３ アビトレーション回路 ５４ 選択回路 ６１〜６３ バッファメモリ ６４ セレクタ ６５ ローカルメモリ ６６ トランスポートパケット処理回路 ６７ ローカルメモリコントローラ ６８ クロックコントローラ ８１ トランスポートパケットＡの領域 ８２ トランスポートパケットＢの領域 ８３ トランスポートパケットＣの領域 ９１〜９３ ＰＩＤフィルタ ９４〜９６ バッファメモリ ９７ セレクタ ９８ ローカルメモリ ９９ トランスポートパケット処理回路 ９Ａ ローカルメモリコントローラ ９Ｂ クロックコントローラ １０１〜１０３ バッファメモリ １０４ セレクタ １０５ ＰＩＤフィルタ １０６ ローカルメモリ １０７ トランスポートパケット処理回路 １０８ ローカルメモリコントローラ １０９ クロックコントローラ
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 7/24 Ｈ０４Ｎ 7/13 Ｚ 7/16
Claims (13)
- 【請求項１】 複数のトランスポートストリームから必
要なデータを各々選択する複数のトランスポートパケッ
ト処理手段と、共通メモリと、前記複数のトランスポー
トパケット処理手段から各々供給される複数のデータを
前記複数のトランスポートパケット処理手段からのメモ
リ書き込み要求を調停しながら前記共通メモリに書き込
むメモリ制御手段とを備えたトランスポートストリーム
処理装置。 - 【請求項２】 トランスポートストリームが画像・音声
データと画像・音声以外のサービス等のデータを含み、
複数のトランスポートパケット処理手段のうちの一部の
トランスポートパケット処理手段が、前記トランスポー
トストリームにおける画像・音声データと画像・音声以
外のサービス等のデータの中から必要なデータを選択
し、複数のトランスポートパケット処理手段の中の残り
のトランスポートパケット処理手段が、前記トランスポ
ートストリームにおける画像・音声データ以外のサービ
ス等のデータのみを選択するようにしたことを特徴とす
る請求項１記載のトランスポートストリーム処理装置。 - 【請求項３】 トランスポートストリームが画像・音声
データと画像・音声以外のサービス等のデータを含み、
外部へ前記トランスポートストリームを出力する外部出
力手段を設け、複数のトランスポートパケット処理手段
のうちの少なくとも一部のトランスポートパケット処理
手段が、前記トランスポートストリームにおける画像・
音声データと画像・音声以外のサービス等のデータの中
から必要な第１のデータを選択してメモリ制御手段へ供
給するとともに、前記第１のデータとは独立して前記ト
ランスポートストリームにおける画像・音声データと画
像・音声以外のサービス等のデータの中から必要な第２
のデータを選択して前記外部出力手段へ供給するように
したことを特徴とする請求項１記載のトランスポートス
トリーム処理装置。 - 【請求項４】 メモリ制御手段が外部のＣＰＵから共通
メモリへのアクセスを制御するようにしたことを特徴と
する請求項１記載のトランスポートストリーム処理装
置。 - 【請求項５】 共有メモリがＣＰＵのプログラム・デー
タ領域を有することを特徴とする請求項４記載のトラン
スポートストリーム処理装置。 - 【請求項６】 メモリ制御手段が外部のＡＶデコーダか
ら共通メモリへのアクセスを制御するようにしたことを
特徴とする請求項１記載のトランスポートストリーム処
理装置。 - 【請求項７】 共有メモリがＡＶデコーダのフレームメ
モリ領域を有することを特徴とする請求項６記載のトラ
ンスポートストリーム処理装置。 - 【請求項８】 複数のトランスポートストリームをそれ
ぞれバッファリングする複数のバッファメモリと、 前記複数のバッファメモリから出力されるトランスポー
トストリームを選択するセレクタと、 前記セレクタで選択されたトランスポートストリームが
書き込まれるローカルメモリと、 前記ローカルメモリから出力されるトランスポートパケ
ットからＰＩＤフィルタリング等を行い必要なデータを
取得するトランスポートパケット処理回路と、 前記トランスポートパケット処理回路への動作用クロッ
クの供給を制御するクロックコントローラと、 前記複数のバッファメモリと前記セレクタと前記ローカ
ルメモリとを制御し、前記ローカルメモリのトランスポ
ートパケット出力が前記複数のバッファメモリのうちの
どのバッファメモリから出力されているかを前記トラン
スポートパケット処理回路における必要なデータの選択
のために前記トランスポートパケット処理回路に通知
し、前記ローカルメモリから前記トランスポートパケッ
ト処理回路へのトランスポートパケットデータの入力開
始および入力終了を前記クロックコントローラに通知す
るローカルメモリコントローラとを備え、 前記ローカルメモリコントローラにおける前記複数のバ
ッファメモリと前記セレクタと前記ローカルメモリとの
制御は、前記複数のバッファメモリがオーバーフローし
ないように前記セレクタの選択状態を切り替えながら前
記複数のバッファメモリのデータを前記ローカルメモリ
に書き込み、前記ローカルメモリに書き込まれたデータ
がトランスポートパケット単位になったときに前記ロー
カルメモリに書き込まれたデータを前記トランスポート
パケット処理回路へ出力し、前記ローカルメモリに蓄積
されているデータがトランスポートパケット単位より小
さくなったときに前記ローカルメモリに書き込まれたデ
ータの前記トランスポートパケット処理回路への出力を
停止するように行い、 前記クロックコントローラは、前記ローカルメモリコン
トローラからトランスポートパケットデータの入力開始
の通知を受けると、クロックの前記トランスポートパケ
ット処理回路への供給を開始し、トランスポートパケッ
トデータの入力終了の通知を受けると、前記クロックの
前記トランスポートパケット処理回路への供給を停止す
ることを特徴とするトランスポートストリーム処理装
置。 - 【請求項９】 クロックコントローラは、外部のＣＰＵ
から値を設定できるレジスタを有し、前記レジスタの設
定値によりクロックの周波数を制御することができ、前
記クロックの供給の開始・停止に代え、前記ローカルメ
モリコントローラからトランスポートパケットデータの
入力開始の通知を受けると、前記クロックの周波数を高
くし、トランスポートパケットデータの入力終了の通知
を受けると、前記クロックの周波数を低くすることを特
徴とする請求項８記載のトランスポートストリーム処理
装置。 - 【請求項１０】 複数のトランスポートストリームをＰ
ＩＤフィルタリングして必要なトランスポートストリー
ムをそれぞれ出力する複数のＰＩＤフィルタと、 前記複数のＰＩＤフィルタから出力されるトランスポー
トストリームをそれぞれバッファリングする複数のバッ
ファメモリと、 前記複数のバッファメモリから出力されるトランスポー
トストリームを選択するセレクタと、 前記セレクタで選択されたトランスポートストリームが
書き込まれるローカルメモリと、 前記ローカルメモリから出力されるトランスポートパケ
ットから必要なデータを取得するトランスポートパケッ
ト処理回路と、 前記トランスポートパケット処理回路への動作用クロッ
クの供給を制御するクロックコントローラと、 前記複数のバッファメモリと前記セレクタと前記ローカ
ルメモリとを制御し、前記ローカルメモリのトランスポ
ートパケット出力が前記複数のバッファメモリのうちの
どのバッファメモリから出力されているかを前記トラン
スポートパケット処理回路における必要なデータの選択
のために前記トランスポートパケット処理回路に通知
し、前記ローカルメモリから前記トランスポートパケッ
ト処理回路へのトランスポートパケットデータの入力開
始および入力終了を前記クロックコントローラに通知す
るローカルメモリコントローラとを備え、 前記ローカルメモリコントローラにおける前記複数のバ
ッファメモリと前記セレクタと前記ローカルメモリとの
制御は、前記複数のバッファメモリがオーバーフローし
ないように前記セレクタの選択状態を切り替えながら前
記複数のバッファメモリのデータを前記ローカルメモリ
に書き込み、前記ローカルメモリに書き込まれたデータ
がトランスポートパケット単位になったときに前記ロー
カルメモリに書き込まれたデータを前記トランスポート
パケット処理回路へ出力し、前記ローカルメモリに蓄積
されているデータがトランスポートパケット単位より小
さくなったときに前記ローカルメモリに書き込まれたデ
ータの前記トランスポートパケット処理回路への出力を
停止するように行い、 前記クロックコントローラは、前記ローカルメモリコン
トローラからトランスポートパケットデータの入力開始
の通知を受けると、クロックの前記トランスポートパケ
ット処理回路への供給を開始し、トランスポートパケッ
トデータの入力終了の通知を受けると、前記クロックの
前記トランスポートパケット処理回路への供給を停止す
ることを特徴とするトランスポートストリーム処理装
置。 - 【請求項１１】 クロックコントローラは、外部のＣＰ
Ｕから値を設定できるレジスタを有し、前記レジスタの
設定値によりクロックの周波数を制御することができ、
前記クロックの供給の開始・停止に代え、前記ローカル
メモリコントローラからトランスポートパケットデータ
の入力開始の通知を受けると、前記クロックの周波数を
高くし、トランスポートパケットデータの入力終了の通
知を受けると、前記クロックの周波数を低くすることを
特徴とする請求項１０記載のトランスポートストリーム
処理装置。 - 【請求項１２】 複数のトランスポートストリームをそ
れぞれバッファリングする複数のバッファメモリと、 前記複数のバッファメモリからそれぞれ出力されるトラ
ンスポートストリームを選択するセレクタと、 前記セレクタで選択されたトランスポートストリームを
ＰＩＤフィルタリングして出力するＰＩＤフィルタと、 前記ＰＩＤフィルタから出力されたトランスポートスト
リームが書き込まれるローカルメモリと、 前記ローカルメモリから出力されるトランスポートスト
リームから必要なデータを取得するトランスポートパケ
ット処理回路と、 前記トランスポートパケット処理回路への動作用クロッ
クの供給を制御するクロックコントローラと、 前記複数のバッファメモリと前記セレクタと前記ローカ
ルメモリとを制御し、前記ローカルメモリのトランスポ
ートパケット出力が前記複数のバッファメモリのうちの
どのバッファメモリから出力されているかを前記トラン
スポートパケット処理回路における必要なデータの選択
のために前記トランスポートパケット処理回路に通知
し、前記ローカルメモリから前記トランスポートパケッ
ト処理回路へのトランスポートパケットデータの入力開
始および入力終了を前記クロックコントローラに通知す
るローカルメモリコントローラとを備え、 前記ローカルメモリコントローラにおける前記複数のバ
ッファメモリと前記セレクタと前記ローカルメモリとの
制御は、前記複数のバッファメモリがオーバーフローし
ないように前記セレクタの選択状態を切り替えながら前
記複数のバッファメモリのデータを前記ローカルメモリ
に書き込み、前記ローカルメモリに書き込まれたデータ
がトランスポートパケット単位になったときに前記ロー
カルメモリに書き込まれたデータを前記トランスポート
パケット処理回路へ出力し、前記ローカルメモリに蓄積
されているデータがトランスポートパケット単位より小
さくなったときに前記ローカルメモリに書き込まれたデ
ータの前記トランスポートパケット処理回路への出力を
停止するように行い、 前記クロックコントローラは、前記ローカルメモリコン
トローラからトランスポートパケットデータの入力開始
の通知を受けると、クロックの前記トランスポートパケ
ット処理回路への供給を開始し、トランスポートパケッ
トデータの入力終了の通知を受けると、前記クロックの
前記トランスポートパケット処理回路への供給を停止す
ることを特徴とするトランスポートストリーム処理装
置。 - 【請求項１３】 クロックコントローラは、外部のＣＰ
Ｕから値を設定できるレジスタを有し、前記レジスタの
設定値によりクロックの周波数を制御することができ、
前記クロックの供給の開始・停止に代え、前記ローカル
メモリコントローラからトランスポートパケットデータ
の入力開始の通知を受けると、前記クロックの周波数を
高くし、トランスポートパケットデータの入力終了の通
知を受けると、前記クロックの周波数を低くすることを
特徴とする請求項１２記載のトランスポートストリーム
処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18192599A JP2000083064A (ja) | 1998-06-30 | 1999-06-28 | トランスポ―トストリ―ム処理装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-183522 | 1998-06-30 | ||
| JP18352298 | 1998-06-30 | ||
| JP18192599A JP2000083064A (ja) | 1998-06-30 | 1999-06-28 | トランスポ―トストリ―ム処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000083064A true JP2000083064A (ja) | 2000-03-21 |
Family
ID=26500915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18192599A Pending JP2000083064A (ja) | 1998-06-30 | 1999-06-28 | トランスポ―トストリ―ム処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000083064A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003084164A1 (en) * | 2002-04-02 | 2003-10-09 | Matsushita Electric Industrial Co., Ltd. | Stream data processing device, stream data processing method, program, and medium |
| JP2004187319A (ja) * | 2001-04-05 | 2004-07-02 | Matsushita Electric Ind Co Ltd | データストリーム配信システム、第１データストリーム送出装置、第２データストリーム送出装置、データストリーム送出方法、及びそれらのプログラム並びにそれらのプログラムを記録した記録媒体 |
| JPWO2002082699A1 (ja) * | 2001-04-05 | 2004-07-29 | 松下電器産業株式会社 | データストリーム送出装置、その方法、データストリーム送出プログラム、記録媒体及び配信装置並びに配信システム |
| JP2005223919A (ja) * | 2004-02-04 | 2005-08-18 | Samsung Electronics Co Ltd | 多重放送チャンネル信号をデマルチプレックスするデジタル放送受信器のデマルチプレクサ及び、デマルチプレックス方法 |
| US6970482B2 (en) | 2000-07-14 | 2005-11-29 | Samsung Electronics Co., Ltd. | Apparatus and method for demultiplexing of transport stream |
| US7151784B2 (en) | 2001-07-18 | 2006-12-19 | Matsushita Electric Industrial Co., Ltd. | Demultiplexer circuit |
| JP2009049887A (ja) * | 2007-08-22 | 2009-03-05 | Nippon Telegr & Teleph Corp <Ntt> | パケット処理装置、方法、およびプログラム |
-
1999
- 1999-06-28 JP JP18192599A patent/JP2000083064A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6970482B2 (en) | 2000-07-14 | 2005-11-29 | Samsung Electronics Co., Ltd. | Apparatus and method for demultiplexing of transport stream |
| US7796653B2 (en) | 2000-07-14 | 2010-09-14 | Samsung Electronics Co., Ltd. | Apparatus and method for demultiplexing of transport stream |
| JP2004187319A (ja) * | 2001-04-05 | 2004-07-02 | Matsushita Electric Ind Co Ltd | データストリーム配信システム、第１データストリーム送出装置、第２データストリーム送出装置、データストリーム送出方法、及びそれらのプログラム並びにそれらのプログラムを記録した記録媒体 |
| JPWO2002082699A1 (ja) * | 2001-04-05 | 2004-07-29 | 松下電器産業株式会社 | データストリーム送出装置、その方法、データストリーム送出プログラム、記録媒体及び配信装置並びに配信システム |
| US7743402B2 (en) | 2001-04-05 | 2010-06-22 | Panasonic Corporation | Data broadcast program transport stream (TS) transmission device, related method, computer program and storage medium, distribution device and distribution system |
| US7151784B2 (en) | 2001-07-18 | 2006-12-19 | Matsushita Electric Industrial Co., Ltd. | Demultiplexer circuit |
| WO2003084164A1 (en) * | 2002-04-02 | 2003-10-09 | Matsushita Electric Industrial Co., Ltd. | Stream data processing device, stream data processing method, program, and medium |
| KR100939863B1 (ko) | 2002-04-02 | 2010-01-29 | 파나소닉 주식회사 | 스트림 데이터 처리장치, 스트림 데이터 처리 방법, 기록매체 |
| US7680946B2 (en) | 2002-04-02 | 2010-03-16 | Panasonic Corporation | Stream data processing device, stream data processing method, program, and medium |
| JP2005223919A (ja) * | 2004-02-04 | 2005-08-18 | Samsung Electronics Co Ltd | 多重放送チャンネル信号をデマルチプレックスするデジタル放送受信器のデマルチプレクサ及び、デマルチプレックス方法 |
| JP2009049887A (ja) * | 2007-08-22 | 2009-03-05 | Nippon Telegr & Teleph Corp <Ntt> | パケット処理装置、方法、およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6859850B1 (en) | Controller for controlling direct memory access | |
| JP3466052B2 (ja) | ビデオ・データ伝送方法 | |
| EP0867812A1 (en) | Method of switching video source transferred by using zv port, and computer system using the method | |
| JP2004500731A (ja) | 複数のディスプレイ装置に亘ってビデオ及び／又はグラフィック画像を分割し、スケーリングし、表示する方法及び装置 | |
| CN101674486A (zh) | 一种流媒体音视频同步方法及系统 | |
| US20060212612A1 (en) | I/O controller, signal processing system, and method of transferring data | |
| JP3952226B2 (ja) | バス通信システム | |
| JP2000083064A (ja) | トランスポ―トストリ―ム処理装置 | |
| JPH10229410A (ja) | データ処理装置、電子機器および通信システム | |
| JP2003501892A (ja) | 電子ネットワークにおけるコンテクストを切り換える装置及び方法 | |
| EP1576813B1 (en) | Video viewing system and method | |
| CA2666872C (en) | System and method for object oriented hardware | |
| JP3185863B2 (ja) | データ多重化方法および装置 | |
| US8862783B2 (en) | Methods and system to offload data processing tasks | |
| JP2003153168A (ja) | ストリーム処理装置 | |
| JP2003209823A (ja) | ストリーム送受信システムおよびストリーム送受信方法 | |
| JPH04356844A (ja) | メディア処理装置 | |
| JP2000115249A (ja) | データ通信端末およびデータ通信方法 | |
| KR100296683B1 (ko) | 동시 수신 동작을 실행가능한 데이터 수신 장치 | |
| US20080091438A1 (en) | Audio signal decoder and resource access control method | |
| JP2002252852A (ja) | 符号供給装置および半導体集積回路 | |
| JP2001103116A (ja) | ストリーム生成装置 | |
| JP2000078557A (ja) | 映像データ通信装置および映像ネットワークシステム、映像データ通信方法、記録媒体 | |
| JPH117422A (ja) | メモリ搭載型の高速通信インタフェースボードとデータの送受信方法 | |
| JP3097063B2 (ja) | 動画の実時間多重読み書き方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060530 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090818 |