JP2000082793A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 強誘電体膜電極と高濃度拡散層との配線を金
属配線で行うと素子面積が増大するという問題があっ
た。 【解決手段】 強誘電体膜１０８を挟むように形成した
下部電極１０７と高濃度拡散層との間に化学的気相成長
法によってポリシリコン膜１０６を形成することにより
高濃度拡散層の上に強誘電体膜を接触させる。これによ
り下部電極用金属配線を不要とできる。さらに強誘電体
膜１０８を挟む電極とポリシリコン膜の一部をスパッタ
エッチングし、さらに残りのポリシリコン膜を反応性イ
オンエッチングで除去するので段差が緩和され強誘電体
膜の膜厚を均一化できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、強誘電体を用いた、メ
モリ、特に電気的に書き換え可能な不揮発性メモリの製
造方法に関するものである。

【０００２】

【発明の概要】本発明は、強誘電体膜を用いた、メモリ
の製造方法において、半導体基板上に形成されたソー
ス、ドレインとなる高濃度拡散層上に、強誘電体を挟む
電極のうちいずれか一方を形成し、かつ電極と、高濃度
拡散層との間に、ポリシリコン膜を形成することによ
り、情報の書換え回数に優れ、かつ、破壊耐圧や漏洩電
流などの特性のよい強誘電体膜を集積化させたメモリを
得るようにしたものである。

【０００３】

【従来の技術】従来の半導体不揮発性メモリとしては、
絶縁ゲート中のトラップまたは浮遊ゲートにシリコン基
板からの電荷を注入することによりシリコン基板の表面
ポテンシャルが変調される現象を用いた、ＭＩＳ型トラ
ンジスタが一般的に使用されており、ＥＰＲＯＭ（紫外
線消去型不揮発性メモリ）やＥＥＰＲＯＭ（電気的書換
え可能型不揮発性メモリ）などとして実用化されてい
る。

【０００４】

【発明が解決しようとする課題】しかしこれらの不揮発
性メモリは、情報の書換え電圧が、通常２０Ｖ前後と高
いことや、書換え時間が非常に長い（例えばＥＥＰＲＯ
Ｍの場合数十ｍｓｅｃ）等の欠点を有する。また、情報
の書換え回数が、約１０²回程度であり、非常に少な
く、繰り返し使用する場合には問題が多い。

【０００５】電気的に分極が反転可能である強誘電体を
用いた、不揮発性メモリについては、書き込み時間と、
読みだし時間が原理的にほぼ同じであり、また電源を切
っても分極は保持されるため、理想的な不揮発性メモリ
となる可能性を有する。この様な強誘電体を用いた不揮
発性メモリについては、例えば米国特許４１４９３０２
のように、シリコン基板上に強誘電体からなるキャパシ
タを集積した構造や、米国特許３８３２７００のように
ＭＩＳ型トランジスタのゲート部分に強誘電体膜を配置
した不揮発性メモリなどの提案がなされている。また、
最近では図２のようなＭＯＳ型半導体装置に積層した構
造の不揮発性メモリがＩＥＤＭ’８７ｐｐ．８５０−８
５１に提案されている。図２において、（２０１）はＰ
型Ｓｉ基板であり、（２０２）は素子分離用のＬＯＣＯ
Ｓ酸化膜、（２０３）はソースとなるＮ型拡散層であ
り、（２０４）はドレインとなるＮ型拡散層である。
（２０５）ゲート電極であり、（２０６）は層間絶縁膜
である。（２０７）が強誘電体膜であり、電極（２０
８）と（２０９）により挟まれ、キャパシタを構成して
いる。（２１０）は第２層間絶縁膜であり、（２１１）
が配線電極となるＡｌである。この様にＭＯＳ型半導体
装置の上部に積層した構造では、強誘電体膜の電極と半
導体基板上のソース、ドレインとなる高濃度拡散層との
配線は図３のようにＡｌなどを用いて行なわなければな
らず、素子面積が増大するという課題を有する。そこで
本発明はこの様な課題を解決するもので、その目的とす
るところは、強誘電体膜を用いても素子面積の増加の少
なく低コストな、かつ情報の書換え回数に優れた半導体
装置、特に不揮発性メモリを提供することにある。

【０００６】

【課題を解決するための手段】本発明の半導体装置は、
強誘電体膜を挟むように形成された電極が高濃度拡散層
上に形成され、前記強誘電体膜を挟むように形成された
電極のうちいずれか一方の電極（以下これを下部電極と
する）と、前記半導体基板上に形成された高濃度拡散層
との間に、ポリシリコン膜を化学的気相成長法によって
形成する工程と、前記ポリシリコン膜をエッチバックす
る工程を含むことを特徴とする。

【０００７】

【実施例】図１（ａ）〜（ｃ）は、本発明の半導体装置
の一実施例における主要工程断面図である。以下、図１
にいたがい、本発明の半導体装置の製造方法を説明す
る。ここでは説明の都合上Ｓｉ基板を用い、Ｎチャンネ
ルトランジスタを用いた例につき説明する。

【０００８】（１０１）はＰ型Ｓｉ基板であり、例えば
２０Ω・ｃｍの比抵抗のウェハを用いる。（１０２）は
素子分離用の絶縁膜であり、例えば、従来技術であるＬ
ＯＣＯＳ法により酸化膜を６０００Å形成する。（１０
３）はソースとなるＮ型拡散層であり、例えばリンを８
０ｋｅＶ５×１０¹⁵ｃｍ^-2イオン注入することによって
形成する。（１０４）はドレインとなるＮ型拡散層であ
り、（１０３）と同時に形成する。（１０５）はゲート
電極であり、例えばリンでドープされたポリシリコンを
用いる。（１１１）は第１層間絶縁膜であり、例えば化
学的気相成長法によりリンガラスを４０００Å形成した
後、従来の露光技術を用いて、接触孔を形成する。（１
０６）は本発明の主旨によるポリシリコン膜であり、化
学的気相成長法により１００００Å形成する。この時、
ポリシリコンの膜厚は少なくとも接触孔の深さの２倍以
上であることが望ましい（図１（ａ））。さらに全面エ
ッチバックを行って、前記ポリシリコン膜を、前記接触
孔の深さと同一の膜厚にする（図１（ｂ））。この時、
前記ポリシリコン膜を、前記接触孔の深さより厚く残し
た場合には、露光技術によって、前記接触孔上以外に残
った、前記ポリシリコン膜をエッチングすれば良い。

【０００９】（１０７）は強誘電体膜の電極のうちの一
方の電極であり、例えば、Ｐｔ、Ｐｄ等を、例えばスパ
ッタ法で形成する。（１０８）が強誘電体膜であるＰｂ
ＴｉＯ₃、ＰＺＴ（ＰｂＴｉＯ₃とＰｂＺｒＯ₃の混
晶）、ＰＬＺＴ（ＰＺＴにＬａをドープしたもの）等で
あり、例えばスパッタ法等により形成する。

【００１０】（１０９）は強誘電体膜のもう一方の電極
であり、ここでは、（１１０）の配線電極と同じＡｌを
用いる。（１１２）は第２層間絶縁膜であり、例えば化
学的気相成長法によりリンガラスを４０００Å形成す
る。（図１（ｃ））図１のような製造方法にすることに
より、強誘電体膜は、直接高濃度拡散層の上に形成さ
れ、かつ下部電極がポリシリコン膜を介し、直接高濃度
拡散層と接触しているため、配線は上部電極の配線のみ
でよく、素子面積の小さい高集積化が可能である。

【００１１】さて、図１において、（１０６）のポリシ
リコン膜が無い場合、接触孔における段差によって、強
誘電体膜が部分的に薄くなり、その結果、情報の書換え
回数が１０⁵回で書き込み／読み出し不能となり、ま
た、破壊耐圧は１２Ｖであった。これに対して、本発明
のごとく、（１０６）のポリシリコン膜を（１０７）の
電極と高濃度拡散層との間に化学的気相成長法により形
成し、エッチバックした場合には、ポリシリコンの付き
まわりがよいため接触孔の段差が緩和され、強誘電体膜
の膜厚が均一に形成されたことによって、書き込み／読
み出しは１０¹⁰回まで可能であり、破壊耐圧は３０Ｖに
改善された。

【００１２】以上の説明においては、主に不揮発性メモ
リについて説明したが、強誘電体の比誘電率が大きいこ
とを利用したメモリ（ＤＲＡＭなど）にも本発明が応用
できることは言うまでもない。

【００１３】

【発明の効果】本発明は、強誘電体膜を挟むように形成
された電極のうちいずれか一方の電極と、高濃度拡散層
との間に、化学的気相成長法によるポリシリコン膜を形
成する工程と、前記ポリシリコン膜をエッチバックする
工程によって、接触孔の段差が緩和され、強誘電体膜の
膜厚が均一に形成されることによって、素子面積の増大
の無い、かつ電気特性も良好な強誘電体膜を集積化でき
るという効果を有する。

【図面の簡単な説明】

【図１】 本発明の実施例による、半導体装置の主要工
程断面図である。

【図２】 従来の技術による、半導体記憶装置の主要断
面図である。

【符号の説明】

１０１・・・・シリン基板 １０２・・・・素子分離膜 １０３・・・・ソース領域 １０４・・・・ドレイン領域 １０５・・・・ゲート電極 １０６・・・・ポリシリコン膜 １０７・・・・下部電極 １０８・・・・強誘電体膜 １０９・・・・上部電極 １１０・・・・配線電極 １１１・・・・第１層間絶縁膜 １１２・・・・第２層間絶縁膜 １１３・・・・接触孔 ２０１・・・・シリコン基板 ２０２・・・・素子分離膜 ２０３・・・・ソース領域 ２０４・・・・ドレイン領域 ２０５・・・・ゲート電極 ２０６・・・・第１層間絶縁膜 ２０７・・・・強誘電体膜 ２０８・・・・下部電極 ２０９・・・・上部電極 ２１０・・・・第２層間絶縁膜 ２１１・・・・配線電極

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１１年９月６日（１９９９．９．６）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００６

【補正方法】変更

【補正内容】

【０００６】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、一対の電極にて強誘電体部材が挟持された状
態の強誘電体キャパシタが、能動素子の形成された半導
体基板上に配置される半導体装置の製造方法であって、
前記強誘電体キャパシタを形成する工程と、前記強誘電
体キャパシタ上を含む基板上に絶縁層を形成する工程
と、前記絶縁層における前記能動素子上及び前記強誘電
体キャパシタ上のそれぞれの所望の位置にコンタクト孔
を同時形成する工程と、前記コンタクト孔の形成された
各部位に対して同時に配線を形成する工程と、を有して
なることを特徴とする。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 強誘電体膜が、能動素子が形成された同
   一半導体基板上に強誘電体膜を挟むように形成された電
   極を介して集積された半導体装置の製造方法において、 前記強誘電体膜を挟むように形成された電極のうち、前
   記半導体基板上に形成された高濃度拡散層に接続される
   べき電極（以下これを下部電極とする）と、前記高濃度
   拡散層との間に、ポリシリコン膜を形成する工程を含む
   ことを特徴とする半導体装置の製造方法。
2. 【請求項２】 前記ポリシリコン膜を、化学的気相成長
   法によって形成する工程と、前記ポリシリコン膜を全面
   エッチバックする工程を含むことを特徴とする、請求項
   １記載の半導体装置の製造方法。