JP2000081561A

JP2000081561A - 焦点検出装置

Info

Publication number: JP2000081561A
Application number: JP10249981A
Authority: JP
Inventors: Masahiro Nakada; 昌広中田
Original assignee: Asahi Kogaku Kogyo Co Ltd
Current assignee: Pentax Corp
Priority date: 1998-09-03
Filing date: 1998-09-03
Publication date: 2000-03-21
Anticipated expiration: 2018-09-03
Also published as: JP4279919B2; US6727950B1

Abstract

(57)【要約】【課題】簡単な回路構成により、焦点検出の精度を向
上させる。【解決手段】焦点検出センサから出力された画素信号
を１０ビットの精度でＡ／Ｄ変換する。最初、再積分フ
ラグは０である。したがって画素信号は１０ビットから
８ビットに変換される（ステップＳ３１６）。画素信号
の最大値と最小値を求め（ステップＳ３１７）、画素信
号をメモリに格納する（ステップＳ３２１）。デフォー
カス演算とともにコントラストを計算する（ステップＳ
３２５）。コントラストが低いとき、再積分フラグは１
に定められ、シフト量が求められる（ステップＳ３２
７，Ｓ３２９）。次に、再び焦点検出センサの積分動作
を行ない、画素信号を得る。画素信号を１０ビットの精
度でＡ／Ｄ変換した後、９ビットに変換し（ステップＳ
３１２）、シフト量を減算して８ビットのデータ長に変
換する（ステップＳ３１３）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、カメラに設けら
れ、例えばＣＣＤ（固体撮像素子）ラインセンサを用い
て被写体像の合焦状態を検出する焦点検出装置に関す
る。

【０００２】

【従来の技術】従来ＣＣＤラインセンサを用いた焦点検
出装置として、ラインセンサから出力されたアナログ画
素信号をデジタル画素信号に変換して、隣接する各画素
間の差の総和すなわちコントラストを求め、コントラス
トを利用して被写体像の合焦状態の検出の信頼性をチェ
ックするものが知られている。

【０００３】

【発明が解決しようとする課題】ラインセンサによって
得られた被写体像のコントラストが低すぎると、合焦状
態の検出の信頼性を高精度にチェックできない。そこで
従来、コントラストが低い場合には、ラインセンサの出
力信号を２倍に増幅したり、あるいはラインセンサの積
分時間を２倍にするとともに、ラインセンサの出力信号
を、オペアンプを用いてシフト（減算）することが行な
われていた。しかし、このような構成は、焦点検出装置
の回路構成が複雑になるという問題を有している。

【０００４】本発明は、簡単な回路構成により、焦点検
出の精度を向上させることを目的としている。

【０００５】

【課題を解決するための手段】本発明に係る焦点検出装
置は、被写体像を検出し、この被写体像に対応したアナ
ログ画素信号を出力する光学センサと、アナログ画素信
号を第１の精度のデジタル画素信号に変換するＡ／Ｄ変
換器と、第１の精度のデジタル画素信号を、第１の精度
よりも低い第２の精度の画素信号、または第２の精度よ
りも低い第３の精度の画素信号に変換可能な精度変換手
段と、第２または第３の精度の画素信号に基づいてコン
トラスト計算を行ない、被写体像のコントラストを求め
るコントラスト計算手段と、コントラストが基準値より
も小さいか否かを判定するコントラスト判定手段とを備
え、コントラスト判定手段が、第３の精度の画素信号に
基づいて行なわれたコントラストが基準値よりも小さい
と判定したとき、コントラスト計算手段は第２の精度の
画素信号に基づいてコントラスト計算を行なうことを特
徴としている。

【０００６】第２の精度は、第３の精度の例えば２倍で
ある。第１、第２および第３の精度はそれぞれ１０ビッ
ト、９ビットおよび８ビット精度であることが好まし
い。

【０００７】焦点検出装置は、精度変換手段によって得
られた第２の精度の画素信号に対し、所定のシフト量だ
け減算する画素信号減算手段を備えることが好ましい。
第２および第３の精度がそれぞれ９ビットおよび８ビッ
ト精度である場合、画素信号減算手段は例えば、９ビッ
トの画素信号が８ビット長になるように減算する。シフ
ト量は固定値であってもよい。またシフト量は第２の精
度の画素信号の最大値と最小値に基づいて計算されても
よく、この場合、第２の精度の画素信号の最大値と最小
値の平均値であることが好ましい。

【０００８】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明の一実施形態である
焦点検出装置を備えたカメラの電気的な構成を示してい
る。

【０００９】このカメラは一眼レフカメラであって、カ
メラ本体１００と、カメラ本体１００に着脱可能な交換
レンズ（撮影レンズ）２００から構成される。カメラ本
体１００内において、クイックリターンミラー１０１の
上方にはファインダ光学系の一部を構成するペンタプリ
ズム１０２が配置されており、交換レンズ２００内に設
けられた複数のレンズ群２０１、２０２を通過した光線
は、クイックリターンミラー１０１とペンタプリズム１
０２を介してファインダ光学系の接眼レンズに導かれる
他、測光センサ１０３に入射する。また、レンズ群２０
１、２０２を通過した光線は、クイックリターンミラー
１０１の下面に取付けられたサブミラー１０４において
反射され、クイックリターンミラー１０１の下方に設け
られた、ＣＣＤラインセンサである焦点検出センサ３０
０に導かれる。

【００１０】カメラ本体１００内に設けられた各回路
は、マイコンを備えたカメラ制御回路（ＣＰＵ）１１０
によって制御される。カメラ制御回路１１０は周辺回路
１２０に接続されている。周辺回路１２０には測光セン
サ１０３の他、モータ駆動回路１２１、露光機構１２
２、絞り機構１２３が接続されている。モータ駆動回路
１２１は、クイックリターンミラー１０１の傾斜角を変
化させるミラーモータ１２４を駆動するため、またフィ
ルムを巻き上げる巻上モータ１２５を駆動するために設
けられる。露光機構１２２は図示しないシャッタを駆動
し、絞り機構１２３は図示しない絞りの開度を調整する
ものである。

【００１１】カメラ制御回路１１０にはモータ駆動回路
１３０が接続されている。モータ駆動回路１３０はＡＦ
モータ１３１を駆動するものであり、ＡＦモータ１３１
にはギアブロック１３２が連結されている。ギアブロッ
ク１３２は図示しないジョイント機構を介して、交換レ
ンズ２００内に設けられたギアブロック２０３に結合さ
れている。ギアブロック２０３によって、レンズ群２０
１、２０２が光軸方向に移動可能であり、これにより被
写体像の合焦状態が調節される。すなわち、これらのレ
ンズ群２０１、２０２はフォーカシングレンズ群であ
る。一方ＡＦモータ１３１の出力軸にはエンコーダ１３
３が接続され、エンコーダ１３３から出力されるパルス
信号は、カメラ制御回路１１０に設けられたカウンタ１
１１によって計数され、これによりレンズの移動量が求
められる。

【００１２】周辺回路１２０にはＤ／Ａ変換器１２６が
設けられ、Ｄ／Ａ変換器１２６を介して、焦点検出セン
サ３００における出力レベルを決定するための電圧信号
ＶAGC が焦点検出センサ３００に入力される。焦点検出
センサ３００から出力される画素信号（ＶＩＤＥＯ）は
カメラ制御回路１１０のＡ／Ｄ変換器１１２に入力さ
れ、レンズ群２０１、２０２を駆動して焦点調節を行な
うために用いられる。

【００１３】またカメラ制御回路１１０には、自動手動
（ＡＦ／ＭＦ）切換えスイッチ１４１、レリーズスイッ
チ１４２、測光スイッチ１４３、メインスイッチ１４４
が接続されている。自動手動（ＡＦ／ＭＦ）切換えスイ
ッチ１４１は、焦点調節を手動と自動のいずれで行なう
かを決めるために設けられている。レリーズスイッチ１
４２は図示しないシャッターボタンを全押しすることに
よってオン状態になり、これにより撮影動作が実行され
る。測光スイッチ１４３はシャッターボタンを半押しす
ることによってオン状態になり、これにより自動焦点調
節動作（ＡＦ動作）が実行される。メインスイッチ１４
４は、このカメラの動作を許可するためのスイッチであ
る。

【００１４】カメラ制御回路１１０には、表示装置１４
５と不揮発性メモリ（ＥＥＰＲＯＭ）１４６が接続され
ている。表示装置１４５は、撮影モード、シャッタース
ピード等を表示するために設けられている。ＥＥＰＲＯ
Ｍ１４６には、焦点検出に必要なデータ等が格納されて
いる。

【００１５】交換レンズ２００内には、自動焦点調節
（ＡＦ）等の制御のために、交換レンズ固有の情報等を
カメラ本体１００との間において通信するレンズ制御回
路（レンズＣＰＵ）２０４が設けられている。

【００１６】図２および図３は本実施形態のカメラの動
作の全体的な制御を行なうメインルーチンのフローチャ
ートである。このメインルーチンはカメラにバッテリを
装着することによって開始する。

【００１７】ステップＳ１０１では、システムのイニシ
ャライズが行なわれ、種々のパラメータがそれぞれ初期
値に設定される。ステップＳ１０２では、パワーダウン
処理が行なわれ、バッテリの電力消費が最小限になるた
めの処理が行なわれる。パワーダウン処理は例えば、メ
インスイッチ１４４がオフ状態であるとき、またシャッ
タボタンが所定時間以上操作されないときに実行され
る。

【００１８】ステップＳ１０３では測光スイッチ１４３
（図１）がオンされたか否かが判定される。測光スイッ
チ１４３がオフ状態である間、ステップＳ１０２へ戻
る。これに対し、シャッタボタンが半押しされ測光スイ
ッチ１４３がオン状態になると、ステップＳ１０４へ進
み、パワーオン処理が実行されてカメラ内の各回路に電
力が供給される。

【００１９】ステップＳ１０５ではタイマがスタートす
る。ステップＳ１０６ではスイッチチェックが行なわ
れ、（ＡＦ／ＭＦ）切換えスイッチ１４１等のスイッチ
の切換状態がチェックされる。ステップＳ１０７ではレ
ンズ通信が行なわれ、レンズ制御回路２０４とカメラ制
御回路１１０の間において、レンズのＦ値等の種々の情
報が伝送される。ステップＳ１０８ではＡＥ（自動露
出）演算処理が行なわれ、絞り値とシャッタスピードが
決定される。ステップＳ１０９では表示処理が行なわ
れ、絞り値、シャッタスピード等が表示装置１４５によ
って表示される。

【００２０】ステップＳ１１１ではＡＦ処理が行なわれ
る。すなわち図４に示すＡＦ処理ルーチンに従って、測
光スイッチ１４３（図１）がオン状態であれば、レンズ
群２０１、２０２が駆動されて焦点調節が行なわれる。
ステップＳ１１２では、ステップＳ１０５におけるタイ
マスタートから所定のループ時間が経過したか否かが判
定される。ループ時間は例えば１００msである。ループ
時間が経過する前は、ステップＳ１１１、１１２が繰り
返し実行されるが、ループ時間が経過すると、ステップ
Ｓ１１３へ進む。

【００２１】ステップＳ１１３では、測光スイッチ１４
３がオン状態であるか否かが判定される。測光スイッチ
１４３がオン状態であるとき、ステップＳ１０５へ戻
る。すなわち再びステップＳ１０６〜１１２が実行さ
れ、約１００msの間、焦点調節が行なわれる。

【００２２】これに対し、測光スイッチ１４３がオフ状
態に切換えられると、ステップＳ１１４においてパワー
ホールド中フラグが１であるか否かが判定される。パワ
ーホールド中フラグは、ステップＳ１１６において１に
定められない限り０である。パワーホールド中フラグが
０であるとき、ステップＳ１１５が実行されてパワーホ
ールドタイマがスタートし、パワーホールド時間の計時
が開始される。そしてステップＳ１１６では、パワーホ
ールド中フラグが１に定められる。

【００２３】ステップＳ１１７では、ステップＳ１１５
におけるタイマスタートからパワーホールド時間が経過
したか否かが判定される。パワーホールド時間が経過す
るまではステップＳ１０５へ戻り、上述した動作が実行
されるが、パワーホールド時間が経過すると、ステップ
Ｓ１１７からステップＳ１１８へ進む。すなわちパワー
ホールド時間の間は、どのスイッチが操作されなくても
電源のオン状態が維持され、パワーホールド時間が経過
すると、ステップＳ１１８においてパワーホールド中フ
ラグが０に定められるとともに、ステップＳ１０２が実
行されてパワーダウン処理が行なわれる。

【００２４】図４は、図３のステップＳ１１１において
実行されるＡＦ処理ルーチンのフローチャートである。
ステップＳ２０１では、測光スイッチ１４３がオン状態
であるか否かが判定される。測光スイッチ１４３がオフ
状態であるとき、ステップＳ２０２においてＡＦロック
フラグが０に定められ、このルーチンは終了する。

【００２５】これに対し、ステップＳ２０１において測
光スイッチ１４３がオン状態であると判定されたとき、
ステップＳ２０３へ進み、ＡＦロックフラグが１である
か否かが判定される。ＡＦロックフラグは、合焦状態が
得られているときステップＳ２０９において１に定めら
れるが、通常は０である。ＡＦロックフラグが１である
とき、このルーチンは終了するが、ＡＦロックフラグが
０であるとき、ステップＳ２０４へ進み、焦点調節が行
なわれる。

【００２６】このようにレンズ群２０１、２０２が駆動
されて合焦状態が得られたとき、ステップＳ２０９にお
いてＡＦロックフラグが１に定められた後、ＡＦ処理ル
ーチンは、測光スイッチ１４３がオン状態である限り、
ステップＳ２０１、Ｓ２０３のみが実行されて終了す
る。すなわち、レンズ群２０１、２０２の駆動は禁止
（フォーカスロック）される。この状態において、測光
スイッチ１４３がオフ状態に切換えられると、ステップ
Ｓ２０２においてＡＦロックフラグは０に切換えられ、
フォーカスロックは解除される。

【００２７】さてステップＳ２０４では、図５および図
６に示す積分処理ルーチンと、図８に示すデフォーカス
演算ルーチンが実行される。積分処理ルーチンでは、焦
点検出センサ（ＣＣＤラインセンサ）３００（図１）に
おける積分動作すなわち電荷蓄積が行なわれて被写体像
が１ライン分検出され、この１ライン分のアナログの画
素信号がデジタル画素信号に変換されてカメラ制御回路
１１０のメモリに格納される。デフォーカス演算ルーチ
ンでは、１ライン分の画素信号に基づいてデフォーカス
量が演算される。

【００２８】ステップＳ２０５では合焦チェックが行な
われ、ステップＳ２０４において求められたデフォーカ
ス量がメモリから読み出される。ステップＳ２０６では
デフォーカス量と基準値の差に基づいて、合焦状態が得
られている否かが判定される。合焦状態が得られていな
いとき、ステップＳ２０７においてパルス計算が実行さ
れ、デフォーカス量に基づいて、レンズ群２０１、２０
２が合焦位置まで移動すべき量が求められる。ステップ
Ｓ２０８では実際にレンズ群２０１、２０２が駆動さ
れ、ステップＳ２０７において求められた移動量だけ移
動し、ＡＦ処理ルーチンは終了する。これに対し、ステ
ップＳ２０６において合焦状態が得られていると判定さ
れたとき、ステップＳ２０９においてＡＦロックフラグ
が１に定められ、ＡＦ処理ルーチンは終了する。

【００２９】図５および図６は図４のステップＳ２０４
において実行される積分処理ルーチンのフローチャート
である。図７は焦点検出センサ３００（図１）に対する
制御を示すタイミングチャートである。これらの図を参
照して焦点検出センサ３００における積分動作を説明す
る。

【００３０】ステップＳ３０１では積分が開始され（符
号Ｔ１１）、被写体像に応じた電荷が焦点検出センサの
各フォトダイオードに蓄積される。このとき、図示しな
いモニタセンサ（ＣＣＤ）においても電荷の蓄積が開始
され、電荷の蓄積量は時間の経過とともに増加するの
で、モニタセンサの出力レベルは時間とともに変化して
いく（符号Ｔ１２）。

【００３１】ステップＳ３０２では、積分が終了したか
否かが判定される。モニタセンサの出力レベルが所定レ
ベルＶAGC を越えたとき（符号Ｔ１３）、タイミング信
号φＡＤがハイ（Ｈ）からロー（Ｌ）に切換わり（符号
Ｔ１４）、タイミング信号φＡＤが「Ｌ」になったと
き、積分が終了したと見做され、ステップＳ３０３へ進
む。

【００３２】タイミング信号φＡＤは「Ｌ」に変化した
後、一定時間が経過すると「Ｈ」に切換わり（符号Ｔ１
５）、その後、一定の周期で「Ｈ」と「Ｌ」の間で変化
する。一方モニタセンサの出力レベルは、ＶAGC を越え
た後、初期状態に復帰する（符号Ｔ１６）。

【００３３】ステップＳ３０３では、Ａ／Ｄ変換器１１
２（図１）のＡ／Ｄ変換の精度が１０ビットモードすな
わち第１の精度にセットされる。ステップＳ３０４で
は、焦点検出センサ３００から出力されてカメラ制御回
路１１０に入力される画素数、すなわち入力画素数がセ
ットされる。

【００３４】ステップＳ３０５ではタイミング信号φＡ
Ｄが「Ｌ」であるか否かが判定される。タイミング信号
φＡＤが「Ｌ」に切換えられたとき、焦点検出センサ３
００から１画素のアナログのビデオ信号がＡ／Ｄ変換器
１１２（図１）に出力される。ステップＳ３０５におい
てタイミング信号φＡＤが「Ｌ」であると判定されたと
き、ステップＳ３０６が実行され、Ａ／Ｄ変換が開始さ
れる。ステップＳ３０７ではＡ／Ｄ変換が終了したか否
かが判定される。タイミング信号φＡＤの「Ｈ」と
「Ｌ」の変化の周期は、１画素の信号に対してＡ／Ｄ変
換を行なうための所要時間（Ｐ１）よりも長くなるよう
に定められている。したがって、Ａ／Ｄ変換が終了する
前にタイミングφＡＤが変化することはない。

【００３５】Ａ／Ｄ変換が終了すると、ステップＳ３０
７からステップＳ３０８へ進む。ステップＳ３０８で
は、Ａ／Ｄ変換値すなわち１０ビットのデジタル画素信
号がカメラ制御回路１１０のＲＡＭに格納される。この
とき画素信号は、大小関係が反転するように変換されて
ＲＡＭに格納される。これは、アナログの画素信号にお
いて最大値が０Ｖ、最小値が４Ｖになるように定められ
ており、Ａ／Ｄ変換では電圧の大きさに応じたデジタル
値が得られるからである。

【００３６】ステップＳ３１１では、再積分フラグが１
であるか否かが判定される。再積分フラグは図８に示す
デフォーカス演算ルーチンにおいて定められる。再積分
フラグは、コントラスト計算によって得られたコントラ
ストの値が基準値以上であるとき０に定められ、コント
ラストの値が基準値よりも小さいとき１に定められる。

【００３７】再積分フラグが１であるとき、ステップＳ
３１２が実行され、画素信号は２で割り算されて１０ビ
ットから９ビットの信号に変換される。すなわち画素信
号は、１０ビットの精度から相対的に低い第２の精度
（９ビット）の画素信号に変換される。ステップＳ３１
３ではシフト計算が行なわれ、９ビットの画素信号か
ら、ステップＳ３２７において求められたシフト量が引
き算されて８ビットのデータ長の画素信号に変換され
る。これは、カメラ制御回路１１０のＲＡＭにおけるデ
ータ長が８ビットであるからである。

【００３８】ステップＳ３１４では、ステップＳ３１３
において得られた８ビットの画素信号が８ビットの最大
値（ＦＦｈ）よりも大きいか否かが判定される。画素信
号が最大値よりも大きいとき、ステップＳ３１５におい
て画素信号の値が最大値に設定される。すなわち画素信
号の値は最大値よりも大きくならないように制限され
る。これに対し、画素信号の値が最大値以下であると
き、ステップＳ３１４からステップＳ３２１へ進む。

【００３９】一方ステップＳ３１１において再積分フラ
グが０であると判定されたとき、ステップＳ３１６が実
行される。ステップＳ３１６では、画素信号は４で割り
算されて１０ビットから８ビットの信号に変換され、す
なわち第２の精度よりも低い第３の精度の画素信号に変
換される。ステップＳ３１７では、これまでに得られた
８ビットの画素信号から最大値と最小値が検出され、カ
メラ制御回路１１０のＲＡＭに格納される。そしてステ
ップＳ３２１が実行される。なお、初めてステップＳ３
１７が実行されるとき、ステップＳ３１６において得ら
れた画素信号がそのまま最大値と最小値として定められ
る。

【００４０】ステップＳ３２１では、ステップＳ３１
３、Ｓ３１５またはＳ３１７において得られた画素信号
がカメラ制御回路１１０のＲＡＭに格納される。ステッ
プＳ３２２では、入力画素数から１が減算される。ステ
ップＳ３２３において入力画素数がまだ０になっていな
いと判定されたとき、すなわち焦点検出センサ３００か
ら出力された全ての画素についてＡ／Ｄ変換が完了して
いないと判定されたとき、ステップＳ３０５へ戻る。

【００４１】ステップＳ３２３において入力画素数が０
になったと判定されると、ステップＳ３２４へ進み、積
分動作終了の処理が実行され、カメラ制御回路１１０か
ら焦点検出センサ３００に対して積分動作を終了するた
めの指令信号が出力される。これにより焦点検出センサ
３００では電荷の蓄積動作が終了する（符号Ｔ１７）。
次いでステップＳ３２５では、図８に示すデフォーカス
演算ルーチンが実行され、デフォーカス量が求められる
とともに、再積分フラグが０または１に設定される。

【００４２】ステップＳ３２６では、再積分フラグが１
であるか否かが判定される。再積分フラグが０であると
き、積分処理ルーチンは終了する。これに対し、ステッ
プＳ３２５において再積分フラグが１に定められたと
き、ステップＳ３２７〜Ｓ３２９が実行され、ステップ
Ｓ３１３において使用されるシフト量が計算される。

【００４３】ステップＳ３２７では、ＥＥＰＲＯＭ１４
６（図１）に格納された所定値がシフト量として設定さ
れる。所定値が０以外の値であるとき、所定値（例えば
１２８）はそのままシフト量として用いられる。これに
対し、所定値が０であるとき、ステップＳ３２９が実行
され、シフト量はステップＳ３１７において求められた
最大値と最小値の平均値として求められる。

【００４４】ステップＳ３２８またはＳ３２９の実行の
後、ステップＳ３０１へ戻り、再び焦点検出センサ３０
０の積分動作が行なわれる。

【００４５】以上のように積分処理ルーチンでは、まず
ステップＳ３０１〜Ｓ３０８が実行され、焦点検出セン
サ３００から出力された画素信号のＡ／Ｄ変換が開始さ
れる。Ａ／Ｄ変換は１０ビットの精度で行なわれる。最
初は再積分フラグが０であるので、ステップＳ３１１か
らステップＳ３１６へ進み、画素信号は１０ビットから
８ビットに変換される。ステップＳ３１７、Ｓ３２１、
Ｓ３２２、Ｓ３２３の順に実行されてステップＳ３０５
へ戻り、次の画素についてＡ／Ｄ変換が行なわれる。

【００４６】このようにして、焦点検出センサ３００か
ら出力された全画素についてＡ／Ｄ変換が完了すると、
ステップＳ３２３からステップＳ３２４へ進み、ステッ
プＳ３２５においてコントラスト計算とデフォーカス演
算が行なわれ、再積分フラグが０または１に設定され
る。再積分フラグが１であるときは、ステップＳ３２７
〜Ｓ３２９においてシフト量が求められる。そして、再
び焦点検出センサ３００の積分動作が行なわれ、ステッ
プＳ３１１からステップＳ３１２へ移って、画素信号は
１０ビットから９ビットの精度に変換される。

【００４７】９ビットの画素信号は、ステップＳ３１３
においてシフト量だけ減算されて８ビット長に変換され
る。すなわち画素信号は、各画素間の差が９ビットの精
度を保つようにして、８ビットの信号に変換される。例
えば、９ビットの画素信号においてＮ番目の画素値が
「２４４」で（Ｎ＋１）番目の画素値が「１９８」であ
り、シフト量が「１２２」であるとき、減算によってＮ
番目の画素値は「１２２」、（Ｎ＋１）番目の画素値は
「７６」になる。すなわち、「２４４」と「１９８」の
差（＝４６）は減算によっても維持される。

【００４８】図８は図６のステップＳ３２５において実
行されるデフォーカス演算ルーチンのフローチャートで
ある。

【００４９】ステップＳ４０１ではコントラスト計算が
行なわれる。すなわち、焦点検出センサ３００から出力
された各画素信号に関し、隣接する画素の値の差の絶対
値の総和（コントラスト値）が計算される。ステップＳ
４０２では、デフォーカス演算が行なわれる。デフォー
カス演算は従来公知であり、すなわち焦点検出センサ３
００に形成された２つの被写体像のずれ量に基づいてレ
ンズのデフォーカス量が求められる。

【００５０】ステップＳ４０３では、再積分フラグが１
であるか否かが判定される。再積分フラグの初期値は０
であるので、初めてステップＳ４０３が実行されると
き、ステップＳ４０５へ進む。ステップＳ４０５では、
ステップＳ４０１において求められたコントラスト値が
基準値よりも小さいか否かが判定される。コントラスト
値が基準値よりも小さいとき、すなわち焦点検出センサ
３００によって得られた被写体像のコントラストが相対
的に低いとき、被写体像の合焦状態を高精度に検出でき
ないので、ステップＳ４０７において、デフォーカス演
算に使用される画素信号のビット長を大きくすべく、再
積分フラグが１に設定され、このルーチンは終了する。
これに対し、コントラスト値が基準値以上であるとき、
ステップＳ４０６において再積分フラグが０に設定さ
れ、このルーチンは終了する。

【００５１】一方、ステップＳ４０３において再積分フ
ラグが１であると判定されたとき、このデフォーカス演
算ルーチンは既に実行されており、また積分処理ルーチ
ンにおいて９ビットの精度の画素信号が求められてい
る。このとき、ステップＳ４０４が実行され、前回求め
られたデフォーカス量と今回求められたデフォーカス量
との平均値が有効なデフォーカス量として決定され、カ
メラ制御回路１１０のＲＡＭに格納される。そしてステ
ップＳ４０６が実行され、このルーチンは終了する。デ
フォーカス量は、図４のステップＳ２０５においてＲＡ
Ｍから読み出され、レンズ群２０１、２０２の移動量を
求めるために用いられる。

【００５２】以上のように本実施形態は、コントラスト
をまず８ビットの精度で求め、コントラストが基準値よ
りも小さいと判定されたときには、９ビットの精度すな
わち８ビットの２倍の精度でコントラストを求めるよう
に構成されている。したがって、焦点検出を常に高精度
に行なうことが可能になり、また回路構成を複雑にする
必要はない。

【００５３】また本実施形態は、コントラスト計算にお
いて９ビットの精度を利用したときであっても、ステッ
プＳ３１３の計算によって、画素信号のデータ長は８ビ
ットに変換されている。したがって、カメラ制御回路１
１０のＲＡＭのデータ長を変更する必要なはく、コント
ラスト計算の処理は簡単である。

【００５４】

【発明の効果】以上のように本発明によれば、簡単な回
路構成により、焦点検出の精度を向上させることができ
る。

【図面の簡単な説明】

【図１】本発明の一実施形態である焦点検出装置を備え
たカメラの電気的な構成をブロック図である。

【図２】カメラの動作の全体的な制御を行なうメインル
ーチンのフローチャートの前半部分である。

【図３】メインルーチンのフローチャートの後半部分で
ある。

【図４】ＡＦ処理ルーチンのフローチャートである。

【図５】積分処理ルーチンのフローチャートの前半部分
である。

【図６】積分処理ルーチンのフローチャートの後半部分
である。

【図７】焦点検出センサに対する制御を示すタイミング
チャートである。

【図８】デフォーカス演算ルーチンのフローチャートで
ある。

【符号の説明】

１１０カメラ制御回路１１２Ａ／Ｄ変換器３００光学センサ

Claims

【特許請求の範囲】

【請求項１】被写体像を検出し、この被写体像に対応
したアナログ画素信号を出力する光学センサと、前記アナログ画素信号を第１の精度のデジタル画素信号
に変換するＡ／Ｄ変換器と、前記第１の精度のデジタル画素信号を、前記第１の精度
よりも低い第２の精度の画素信号、または前記第２の精
度よりも低い第３の精度の画素信号に変換可能な精度変
換手段と、前記第２または第３の精度の画素信号に基づいてコント
ラスト計算を行ない、前記被写体像のコントラストを求
めるコントラスト計算手段と、前記コントラストが基準値よりも小さいか否かを判定す
るコントラスト判定手段とを備え、前記コントラスト判定手段が、前記第３の精度の画素信
号に基づいて行なわれたコントラストが前記基準値より
も小さいと判定したとき、前記コントラスト計算手段は
前記第２の精度の画素信号に基づいてコントラスト計算
を行なうことを特徴とする焦点検出装置。
【請求項２】前記第２の精度が前記第３の精度の２倍
であることを特徴とする請求項１に記載の焦点検出装
置。
【請求項３】前記第１、第２および第３の精度がそれ
ぞれ１０ビット、９ビットおよび８ビット精度であるこ
とを特徴とする請求項１に記載の焦点検出装置。
【請求項４】前記精度変換手段によって得られた第２
の精度の画素信号に対し、所定のシフト量だけ減算する
画素信号減算手段を備えたことを特徴とする請求項１に
記載の焦点検出装置。
【請求項５】前記第２および第３の精度がそれぞれ９
ビットおよび８ビット精度であり、前記画素信号減算手
段は、９ビットの画素信号が８ビット長になるように減
算することを特徴とする請求項４に記載の焦点検出装
置。
【請求項６】前記シフト量が固定値であることを特徴
とする請求項４に記載の焦点検出装置。
【請求項７】前記シフト量が前記第２の精度の画素信
号の最大値と最小値に基づいて計算されることを特徴と
する請求項４に記載の焦点検出装置。
【請求項８】前記シフト量が前記第２の精度の画素信
号の最大値と最小値の平均値であることを特徴とする請
求項７に記載の焦点検出装置。