JP2000078550A - 双方向性シリアル・ビデオ・ポ―ト - Google Patents
双方向性シリアル・ビデオ・ポ―トInfo
- Publication number
- JP2000078550A JP2000078550A JP11108636A JP10863699A JP2000078550A JP 2000078550 A JP2000078550 A JP 2000078550A JP 11108636 A JP11108636 A JP 11108636A JP 10863699 A JP10863699 A JP 10863699A JP 2000078550 A JP2000078550 A JP 2000078550A
- Authority
- JP
- Japan
- Prior art keywords
- port
- cable
- output
- serial
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
Abstract
トとしても、出力ポートとしても機能できるようにす
る。 【解決手段】 入力ポートとして機能する場合、シリア
ル化回路16が低レベルを出力して、抵抗器24がコネクタ
26を終端し、コネクタからのシリアル・デジタル・ビデ
オ信号がレシーバ28を介してルータ14に向かう。出力ポ
ートとして機能する場合、シリアル化回路がイネーブル
されて、ルータからのビデオ信号がシリアル化回路、ケ
ーブル・ドライバ18を介してコネクタに向かう。
Description
(直列)ビデオ信号の伝送に関し、特に、同軸ケーブル
などのケーブルにシリアル・デジタル・ビデオ信号を供
給すると共に、このケーブルからシリアル・デジタル・
ビデオ信号を受ける双方向性シリアル・ビデオ・ポート
に関する。
のテクトロニクス・インコーポレイテッドが製造してい
るプロファイル・プロフェッショナル・デジタル・レコ
ーダ(PDR)の如き典型的なデジタル・ビデオ・ハー
ドウェアは、このハードウェアへ及びからのシリアル・
デジタル・ビデオ信号に対して、入力及び出力の動作を
するポートを具えている。このプロファイルPDRにお
いては、例えば、入力/出力ボードは、4個のポート、
即ち、2個の入力ポートと2個の出力ポートとを有して
いる。
おいて、6個の如く、特定の数の出力端を具えるために
は、2個の入力端のみが必要であっても、上述の入力/
出力ポートが3個必要になる。この場合、全体で12個
のポートとなるが、8個のポートのみが必要である。代
わりの方法としては、いくつかの異なるボード、例え
ば、標準が1つでなく、総てが出力ポートであるか、又
は、出力ポート及び入力ポートの適当な組み合わせであ
るボードを設計して、ハードウェアの要求を満足する構
成にしてもよい。また、何らかの機能不全により、複数
個のポートの内の1個が利用できない場合、故障ポート
を有するボードを交換しなければ、(ボードの設置数が
限られている場合)同じ形式の他のポートを追加するこ
とはできない。これにより、ハードウェアに容認できな
い中断時間が生じる。
・デジタル・ビデオ信号を供給でき、ハードウェアの要
求に応じて、入力ポート又は出力ポートとして作用でき
る双方向性シリアル・ビデオ・ポートが望まれている。
きケーブルへ及びこのケーブルからシリアル・デジタル
・ビデオ信号を供給でき、入力ポート及び出力ポートの
いずれとしても動作できる双方向性シリアル・ビデオ・
ポートを提供するものである。
ル・ビデオ・ポートは、このポートをケーブルに結合す
るためのケーブル・コネクタ26と;入力端にシリアル
・デジタル・ビデオ信号を受け、出力端を有するケーブ
ル・ドライバ18と;このケーブル・ドライバの出力端
及びケーブル・コネクタの間に直列結合されたケーブル
・インピーダンス・マッチング(整合)抵抗器24と;
入力端がケーブル・コネクタに結合され、出力端を有す
るレシーバ(受信手段)28と;ケーブル・ドライバの
出力端を「低」に駆動して、ケーブル・インピーダンス
・マッチング抵抗器をケーブル終端として動作させて、
ポートを入力ポートとして作用させると共に、シリアル
・デジタル・ビデオ信号がケーブル・ドライバを介して
ケーブル・コネクタに通過できるようにして、ポートを
出力ポートとして作用させる手段34とを具えている。
また、本発明の双方向性シリアル・ビデオ・ポートは、
ケーブル・コネクタを介してシリアル・デジタル・ビデ
オ信号でケーブルを駆動する手段18と;ケーブル・コ
ネクタに結合して、シリアル・デジタル・ビデオ信号を
受ける手段28と;ポートが入力ポートとして作用する
とき、ケーブル・コネクタに接続されたケーブルをマッ
チング・インピーダンスで終端する手段24とを具えて
いる。
トの実施例によれば、デジタル・ビデオ信号がパラレル
(並列)形式ならば、シリアル(直列)化し、相補的な
シリアル・デジタル・・ビデオ信号対として、ケーブル
・ドライバに入力する。ケーブル・ドライバの出力端に
直流素子コンデンサを設けて、シリアル・デジタル・ビ
デオ信号からいかなる直流成分も除去する。また、BN
Cコネクタの如きポート・コネクタと直列になったイン
ピーダンス・マッチング抵抗器を設ける。このポート・
コネクタは、デカップリング(減結合)コンデンサを介
して、等化レシーバにも結合する。等化レシーバは、常
にアクティブで、シリアル・デジタル・ビデオ信号を受
けるが、その結果の出力は、ポートが出力ポートとして
作用するときは、ディスエーブルされる(非能動状態に
なる)。代わりに、このポートが入力ポートとして作用
するとき、ケーブル・ドライバからの出力がディスエー
ブルされて「低」レベル状態になり、インピーダンス・
マッチング抵抗器は、ケーブル終端として作用し、この
レシーバからの出力がイネーブルされる(能動状態にな
る)。
徴は、添付図を参照した以下の詳細説明から明らかにな
ろう。
ル・ビデオ・ポートの一実施例のブロック図である。ビ
デオ・ディスク・レコーダ(デジタル・ビデオ信号をデ
ィスクに蓄積する装置)のディスク・ドライバの如きビ
デオ信号源12からのパラレル(並列)デジタル・ビデ
オ信号は、クロス・ポイント・スイッチ、即ち、ルータ
14を介してシリアル化回路16に供給される。このシ
リアル化回路16は、パラレル・デジタル・ビデオ信号
をシリアル(直列)デジタル・ビデオ信号に変換する。
必要に応じて、ルータ14及びシリアル化回路16の間
に別の回路を挿入して、パラレル・デジタル・ビデオ信
号をフォーマットしたり、前処理してもよい。シリアル
化回路16の出力信号は、相補シリアル・デジタル・ビ
デオ信号対であり、ケーブル・ドライバ18に供給され
る。このケーブル・ドライバ18は、双方向性シリアル
・ビデオ・ポート20の一部である。ケーブル・ドライ
バ18からのシリアル・デジタル・ビデオ信号は、直流
阻止コンデンサ22及びインピーダンス・マッチング抵
抗器24を介して、同軸BNCコネクタの如きケーブル
・コネクタ26に供給される。
は、デカップリング(減結合)コンデンサ30を介して
ケーブル・コネクタ26に結合されたレシーバ(受信手
段)28も具えている。なお、このレシーバ28の他の
入力端は、コンデンサ及び抵抗器を介して接地される。
レシーバ28の入力は、高インピーダンス負荷であるの
で、インピーダンス・マッチング抵抗器24は、ケーブ
ル・コネクタ26に接続されたケーブル用のケーブル終
端負荷として機能する。レシーバ28は、ケーブル・コ
ネクタ26に接続されたケーブルの特性にマッチして、
受信信号を等化し、増幅する。相補受信シリアル・デジ
タル・ビデオ信号対が、レシーバ28から出力されて、
デシリアル化回路(シリアル信号をパラレル信号に変換
する回路)32に入力し、シリアル・デジタル・ビデオ
信号をパラレル・デジタル・ビデオ信号に変換する。ポ
ート20が入力ポートとして作用する場合、このパラレ
ル・デジタル・ビデオ信号は、ルータ14に入力し、ビ
デオ信号源12に供給される(ビデオ・ディスク・レコ
ーダであるビデオ信号源12に蓄積される)。
らの制御信号がシリアル化回路16に供給される。双方
向性シリアル・ビデオ・ポート20の望ましい構成が出
力ポートである場合、ルータ14からのパラレル・デジ
タル・ビデオ信号は、シリアル化回路16で処理され
て、ケーブル・ドライバ18の入力としての相補シリア
ル・デジタル・ビデオ信号になる。制御器34の制御に
より、デシリアル化回路32の出力は、ルータ14で終
端されており、いかなる受信信号もこれ以上処理されな
い。所望構成が入力ポートの場合、制御器34からの制
御信号により、シリアル化回路16は、ルータ16から
の入力信号を禁止し、低レベル出力を発生する。よっ
て、ケーブル・ドライバ18の出力も「低」レベル状態
となり、基本的には、インピーダンス・マッチング抵抗
器24を、ケーブル・コネクタ26に接続されたケーブ
ル用の終端器として機能させる。制御器34の制御によ
り、ルータ14は、デシリアル化回路32からの出力信
号を通過させる。この出力信号は、ビデオ信号源12に
蓄積されるなどのように、更に処理される。
オ・ポートは、シリアル・デジタル・ビデオ信号をケー
ブルとの間でやりとりするが、制御信号に応じて、入力
ポート又は出力ポートのいずれかとして機能する。双方
向性シリアル・ビデオ・ポートが、入力ポートとして機
能する場合、制御信号は、シリアル化回路16を介し
て、ケーブル・ドライバをディスエーブルし、ケーブル
・ドライバとケーブル・コネクタとの間に設けられたイ
ンピーダンス・マッチング抵抗器の形式で、このケーブ
ルに対するケーブル終端を行う。なお、この際、制御器
は、ケーブル・ドライバを直接ディスエーブルして、そ
の出力を低状態にしてもよい。また、双方向性シリアル
・ビデオ・ポートが、出力ポートとして機能する場合、
シリアル・デジタル・ビデオ信号をケーブルに通過さ
せ、レシーバからの出力をディスエーブルする。なお、
この際、レシーバ自体をディスエーブルしてもよい。
・ビデオ・ポートによれば、ケーブルへ及びこのケーブ
ルからシリアル・デジタル・ビデオ信号を供給でき、入
力ポート及び出力ポートのいずれとしても動作できる。
入力ポートとして機能する場合には、インピーダンス・
マッチング抵抗器も機能する。
好適実施例のブロック図である。
Claims (2)
- 【請求項1】 ポートをケーブルに結合するためのケー
ブル・コネクタと、 入力端にシリアル・デジタル・ビデオ信号を受け、出力
端を有するケーブル・ドライバと、 該ケーブル・ドライバの出力端及び上記ケーブル・コネ
クタの間に直列結合されたケーブル・インピーダンス・
マッチング抵抗器と、 入力端が上記ケーブル・コネクタに結合され、出力端を
有するレシーバと、 上記ケーブル・ドライバの出力端を「低」に駆動して、
上記ケーブル・インピーダンス・マッチング抵抗器をケ
ーブル終端として動作させて、上記ポートを入力ポート
として作用させると共に、上記シリアル・デジタル・ビ
デオ信号が上記ケーブル・ドライバを介して上記ケーブ
ル・コネクタに通過できるようにして、上記ポートを出
力ポートとして作用させる手段とを具えた双方向性シリ
アル・ビデオ・ポート。 - 【請求項2】 ケーブル・コネクタを介してシリアル・
デジタル・ビデオ信号でケーブルを駆動する手段と、 上記ケーブル・コネクタに結合して、上記シリアル・デ
ジタル・ビデオ信号を受ける手段と、 上記ポートが入力ポートとして作用するとき、上記ケー
ブル・コネクタに接続されたケーブルをマッチング・イ
ンピーダンスで終端する手段とを具えた双方向性シリア
ル・ビデオ・ポート。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/063,952 US6256686B1 (en) | 1998-04-21 | 1998-04-21 | Bi-directional serial video port |
US09/063,952 | 1998-04-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000078550A true JP2000078550A (ja) | 2000-03-14 |
JP2000078550A5 JP2000078550A5 (ja) | 2006-06-08 |
Family
ID=22052567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11108636A Pending JP2000078550A (ja) | 1998-04-21 | 1999-04-15 | 双方向性シリアル・ビデオ・ポ―ト |
Country Status (3)
Country | Link |
---|---|
US (1) | US6256686B1 (ja) |
EP (1) | EP0952515A3 (ja) |
JP (1) | JP2000078550A (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6256686B1 (en) * | 1998-04-21 | 2001-07-03 | Grass Valley (Us) Inc. | Bi-directional serial video port |
US6169879B1 (en) * | 1998-09-16 | 2001-01-02 | Webtv Networks, Inc. | System and method of interconnecting and using components of home entertainment system |
US6530085B1 (en) * | 1998-09-16 | 2003-03-04 | Webtv Networks, Inc. | Configuration for enhanced entertainment system control |
US6744276B1 (en) | 2002-01-31 | 2004-06-01 | Grass Valley (Us), Inc. | Serial digital audio data port with multiple functional configurations |
CN100592804C (zh) * | 2002-04-04 | 2010-02-24 | 草谷(美国)公司 | 模块化广播电视产品 |
US7508326B2 (en) * | 2006-12-21 | 2009-03-24 | Sigmatel, Inc. | Automatically disabling input/output signal processing based on the required multimedia format |
FR2932057B1 (fr) * | 2008-05-29 | 2011-06-24 | Ecrin Systems | Carte electronique de compression/decompression d'un signal video, procede et modificateur de taux de compression utilisant cette carte. |
US9712918B2 (en) * | 2015-05-27 | 2017-07-18 | Qsc, Llc | Audio processor with bi-directional input/output ports |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS548410A (en) * | 1977-06-22 | 1979-01-22 | Hitachi Ltd | Two-way signal transmitting device |
JPH07202863A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | Cmos同時双方向送受信回路 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1598256A (ja) * | 1968-12-03 | 1970-07-06 | ||
US4402067A (en) | 1978-02-21 | 1983-08-30 | Moss William E | Bidirectional dual port serially controlled programmable read-only memory |
US4349870A (en) | 1979-09-05 | 1982-09-14 | Motorola, Inc. | Microcomputer with programmable multi-function port |
FR2491701A1 (fr) * | 1980-10-08 | 1982-04-09 | Pays Gerard | Procede et dispositif pour minimiser la telediaphonie entre des lignes de transmission numerique |
JPS6141955U (ja) * | 1984-08-22 | 1986-03-18 | トヨタ自動車株式会社 | 手動変速機オイルシ−ルの潤滑機構 |
US4573168A (en) * | 1984-08-31 | 1986-02-25 | Sperry Corporation | Balanced bidirectional or party line transceiver accommodating common-mode offset voltage |
GB2173077A (en) * | 1985-03-29 | 1986-10-01 | Philips Electronic Associated | RF signal connection arrangement |
US4677467A (en) | 1985-04-16 | 1987-06-30 | General Electric Company | CATV addressable converter with multi-purpose, bi-directional serial digital data port |
US4703198A (en) | 1986-07-07 | 1987-10-27 | Ford Motor Company | Bi-directional data transfer circuit that is directionally responsive to the impedance condition of an associated input/output port of a microcomputer |
US5010399A (en) * | 1989-07-14 | 1991-04-23 | Inline Connection Corporation | Video transmission and control system utilizing internal telephone lines |
US5043606A (en) | 1990-03-30 | 1991-08-27 | Seagate Technology, Inc. | Apparatus and method for programmably controlling the polarity of an I/O signal of a magnetic disk drive |
US5428800A (en) | 1991-10-30 | 1995-06-27 | I-Cube, Inc. | Input/output (I/O) bidirectional buffer for interfacing I/O ports of a field programmable interconnection device with array ports of a cross-point switch |
WO1994024800A1 (en) * | 1993-04-12 | 1994-10-27 | Unisys Corporation | Portable adapter for portable pc |
US5687387A (en) * | 1994-08-26 | 1997-11-11 | Packard Bell Nec | Enhanced active port replicator having expansion and upgrade capabilities |
US5602494A (en) | 1995-03-09 | 1997-02-11 | Honeywell Inc. | Bi-directional programmable I/O cell |
US5530377A (en) * | 1995-07-05 | 1996-06-25 | International Business Machines Corporation | Method and apparatus for active termination of a line driver/receiver |
US5604450A (en) | 1995-07-27 | 1997-02-18 | Intel Corporation | High speed bidirectional signaling scheme |
US5910909A (en) * | 1995-08-28 | 1999-06-08 | C-Cube Microsystems, Inc. | Non-linear digital filters for interlaced video signals and method thereof |
US5959678A (en) * | 1995-10-24 | 1999-09-28 | Dicomit Imaging Systems Corp. | Ultrasound image management system |
US5781927A (en) * | 1996-01-30 | 1998-07-14 | United Microelectronics Corporation | Main memory arbitration with priority scheduling capability including multiple priorty signal connections |
JPH09284650A (ja) * | 1996-04-15 | 1997-10-31 | Toshiba Corp | デジタル信号処理装置 |
US6256686B1 (en) * | 1998-04-21 | 2001-07-03 | Grass Valley (Us) Inc. | Bi-directional serial video port |
-
1998
- 1998-04-21 US US09/063,952 patent/US6256686B1/en not_active Expired - Lifetime
-
1999
- 1999-04-15 JP JP11108636A patent/JP2000078550A/ja active Pending
- 1999-04-19 EP EP99302994A patent/EP0952515A3/en not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS548410A (en) * | 1977-06-22 | 1979-01-22 | Hitachi Ltd | Two-way signal transmitting device |
JPH07202863A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | Cmos同時双方向送受信回路 |
Also Published As
Publication number | Publication date |
---|---|
EP0952515A2 (en) | 1999-10-27 |
EP0952515A3 (en) | 2000-02-02 |
US6256686B1 (en) | 2001-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6453374B1 (en) | Data bus | |
US7420375B2 (en) | Method for digital bus testing | |
US20060256766A1 (en) | Radio frequency router | |
US6341142B2 (en) | Serial data transceiver including elements which facilitate functional testing requiring access to only the serial data ports, and an associated test method | |
US6208621B1 (en) | Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency | |
JP2000078550A (ja) | 双方向性シリアル・ビデオ・ポ―ト | |
US6459323B2 (en) | Interface isolator and method for communication of differential digital signals | |
US6463496B1 (en) | Interface for an I2C bus | |
US7746195B2 (en) | Circuit topology for multiple loads | |
JPH10170606A (ja) | 半導体装置 | |
US6631159B1 (en) | Transceiver with disconnect detector | |
US6051990A (en) | Asymmetric current mode driver for differential transmission lines | |
US8251721B2 (en) | Active connector | |
JPS60253332A (ja) | デ−タ伝送装置の動作機能異常チエツク用回路装置 | |
JPS6347022B2 (ja) | ||
JPS6376653A (ja) | 片整合終端伝送路の終端自動切替方式 | |
KR100202993B1 (ko) | 통신포트와 백보드상의 코넥터간 정합장치 | |
JP2004128629A (ja) | 信号伝送回路 | |
JPH09282060A (ja) | シリアルインターフェースの電源供給方法及びシリアルインターフェースの電源供給装置 | |
JPH07225640A (ja) | プリント板共用化回路 | |
EP1101169A1 (en) | Isolated high-speed communication bus | |
JPH05314036A (ja) | 通信用インタフェイス装置 | |
JP2001357942A (ja) | 負荷調整機能付きコネクタ | |
JPS60249275A (ja) | コネクタ | |
JPH0310432A (ja) | 伝送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060414 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060414 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100525 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100528 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100813 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110831 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120828 |