JPH07202863A - Cmos同時双方向送受信回路 - Google Patents

Cmos同時双方向送受信回路

Info

Publication number
JPH07202863A
JPH07202863A JP33768293A JP33768293A JPH07202863A JP H07202863 A JPH07202863 A JP H07202863A JP 33768293 A JP33768293 A JP 33768293A JP 33768293 A JP33768293 A JP 33768293A JP H07202863 A JPH07202863 A JP H07202863A
Authority
JP
Japan
Prior art keywords
mos transistor
circuit
transmission line
type mos
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33768293A
Other languages
English (en)
Inventor
Hiroshige Matsumoto
博成 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP33768293A priority Critical patent/JPH07202863A/ja
Publication of JPH07202863A publication Critical patent/JPH07202863A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bidirectional Digital Transmission (AREA)

Abstract

(57)【要約】 【目的】1本の伝送線路で同時かつ独立な双方向伝送を
CMOS回路で実現することにより、装置の小型化、高
性能化、低価格化を実現する。 【構成】1本の伝送線路によって同時かつ独立に双方向
信号の送受信が可能な同時双方向送受信回路において、
送信回路を、P型MOSトランジスタとN型MOSトラ
ンジスタのドレインを共通に抵抗の一端に接続し、抵抗
の他端を伝送線路に接続し、P型MOSトランジスタと
N型MOSトランジスタのゲートを共通に接続して入力
端子とし、P型MOSトランジスタのソースを電源に接
続しN型MOSトランジスタのソースをGNDに接続
し、抵抗とP型MOSトランジスタの導通抵抗との合成
抵抗値と抵抗とN型MOSトランジスタの導通抵抗値と
の合成抵抗値をそれぞれ伝送線路の特性インピーダンス
に一致するように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、1本の伝送線路で同時
かつ独立に双方向信号伝送を可能とするCMOS同時双
方向送受信回路に関するものであり、情報処理装置に用
いられるLSI(大規模集積回路)間の信号伝送などに
用いられる。
【0002】
【従来の技術】従来のこの種の技術の一例が特開昭58
−138144号公報に示されている。この公報では、
1本の伝送線路で同時かつ独立の双方向信号伝送をバイ
ポーラトランジスタを用いたCML(current
mode logic)回路によって可能とする方式が
報告されている。
【0003】
【発明が解決しようとする課題】しかしバイポーラトラ
ンジスタをLSI化するためには、価格の高いバイポー
ラLSI製造技術を使う必要があり、装置が高価格にな
ってしまうと言う欠点があった。
【0004】
【課題を解決するための手段】本発明の第1のCMOS
同時双方向送受信回路は、送信すべき信号の入力電圧と
通信相手の送信回路の入力電圧と関係から伝送線路の電
圧を3つの電圧のうちの1つに駆動する送信回路と、前
記3つの電圧の高い方の2つの電圧間と低い方の2つの
電圧間にそれぞれ設定した基準電圧と伝送線路の電圧と
を比較して伝送線路から受信した信号を再生する第一お
よび第二の受信回路と、前記送信回路の入力電圧によっ
て前記第一および第二の受信回路のどちらかの出力を選
択する選択回路とを有し、1本の伝送線路によって同時
かつ独立に双方向信号の送受信が可能な同時双方向送受
信回路であって、前記送信回路を、P型MOSトランジ
スタとN型MOSトランジスタのそれぞれのドレインを
共通に接続して抵抗の一端に接続し、前記抵抗の他端を
伝送線路に接続し、前記P型MOSトランジスタとN型
MOSトランジスタのそれぞれのゲートを共通に接続し
て入力端子とし、P型MOSトランジスタのソースを電
源に接続しN型MOSトランジスタのソースを接地電源
に接続し、前記抵抗の抵抗値とP型MOSトランジスタ
の導通状態でのソース・ドレイン間の抵抗値との合成抵
抗値と前記抵抗の抵抗値とN型MOSトランジスタの導
通状態でのソース・ドレイン間の抵抗値との合成抵抗値
がそれぞれ伝送線路の特性インピーダンスに一致するよ
うに構成することを特徴とする。
【0005】本発明の第2のCMOS同時双方向送受信
回路は、前記送信回路を、第一のN型MOSトランジス
タのソースと第二のN型MOSトランジスタのドレイン
を共通に接続して抵抗の一端に接続し、前記抵抗の他端
を伝送線路に接続し、前記第二のN型MOSトランジス
タのゲートを入力端子とし、前記第一のN型MOSトラ
ンジスタのゲートに前記入力端子に入力される入力電圧
の逆相を入力し、前記第一のN型MOSトランジスタの
ドレインを電源に接続し第二のN型MOSトランジスタ
のソースを接地電源に接続し、前記抵抗の抵抗値と第一
のN型MOSトランジスタの導通状態でのソース・ドレ
イン間の抵抗値との合成抵抗値と前記抵抗の抵抗値と第
二のN型MOSトランジスタの導通状態でのソース・ド
レイン間の抵抗値との合成抵抗値がそれぞれ伝送線路の
特性インピーダンスに一致するように構成することを特
徴とする。
【0006】本発明の第3のCMOS同時双方向送受信
回路は、前記送信回路を、P型MOSトランジスタとN
型MOSトランジスタのそれぞれのドレインを共通に接
続して伝送線路に接続し、前記P型MOSトランジスタ
とN型MOSトランジスタのそれぞれのゲートを共通に
接続して入力端子とし、P型MOSトランジスタのソー
スを電源に接続しN型MOSトランジスタのソースを接
地電源に接続し、前記P型MOSトランジスタの導通状
態でのソース・ドレイン間の抵抗値と前記N型MOSト
ランジスタの導通状態でのソース・ドレイン間の抵抗値
がそれぞれ伝送線路の特性インピーダンスに一致するよ
うに構成することを特徴とする。
【0007】
【実施例】次に本発明の一実施例について図面を参照し
て詳細に説明する。
【0008】図1を参照すると、本発明の適用されるシ
ステムは、本発明の一実施例である2つのCMOS同時
双方向送受信回路1および1′とこれらの回路1および
1′を接続する伝送線路9とを含む。
【0009】図1および図3を参照すると、本発明の送
受信回路1は、送信すべき信号を入力する入力端子7、
この入力端子7から入力される信号の電圧と通信相手の
同じ構成の送信回路2の入力電圧との関係から伝送線路
9の電圧を表1に示す3つのうち1つの電圧に駆動する
送信回路2、この送信回路2を介して与えられる3つの
電圧のうち低い方の2つの電圧の間に設定された第一の
基準電圧VR1と入力される電圧とを比較し受信信号を
再生する第一の受信回路3、上述の3つの電圧のうち高
い方の2つの電圧の間に設定された第二の基準電圧VR
2と入力される電圧とを比較し受信信号を再生する第二
の受信回路4、送信回路2への入力端子7からの入力電
圧により第一の受信回路3の出力と第二の受信回路4の
出力とのどちらか一方を選択する選択回路5、およびこ
の選択回路5で選択された信号を出力する出力端子8を
含む。CMOS同時双方向送受信回路1が伝送線路9の
両端に接続されている。送信すべき信号は入力端子7に
入力され、送信回路2から端子6をへて伝送線路9に送
信される。伝送線路9から受信した信号は、端子6をへ
て第一の受信回路3と第二の受信回路4で再生され、入
力端子7に入力されている入力電圧によって第一の受信
回路3と第二の受信回路4のどちらかの出力が選択回路
5で選択され、出力端子8から出力される。表1は、図
1のA端側のCMOS同時双方向送受信回路とB端側の
CMOS同時双方向送受信回路1′のそれぞれの入力端
子7および7′と出力端子8および8′の電圧と伝送線
路9の電圧の関係を示したものである。伝送線路9の電
圧は、電圧の高いほうから電源電圧VTT、1/2VT
T、接地電源GNDとなっている。またA端側の送信回
路2の入力端子7に入力された電圧がB端側の出力端子
8′に受信され、同時にB端側の送信回路2′の入力端
子7′に入力された電圧がA端側の出力端子8に受信さ
れている。表1でHは2値論理回路の2つの電圧レベル
のうち高い方を表し、Lは低い方を表している。
【0010】
【表1】
【0011】次に、本発明の第1の実施例について図面
を参照して詳細に説明する。
【0012】図2および図4を参照すると、本発明の第
1の実施例は2値H又はLの入力信号を入力する入力端
子7;この入力端子7からの電圧をゲート電極に与える
P型MOSトランジスタ21、同じ電圧をゲート電極に
与えるN型MOSトランジスタ22、およびこのN型M
OSトランジスタ22のソース電極に接続された抵抗2
3からなる第1の例である送信回路2;伝送線路(図1
の9)および送信回路2からの信号を入力する入力端子
41、この入力端子41からの入力電圧を受けるゲート
電極と電源電圧VDDを受けるソース電極とを有するP
型MOSトランジスタ431、このトランジスタ431
のドレイン電極に接続されたソース電極と入力端子41
からの入力電圧を受けるゲート電極とを有するP型MO
Sトランジスタ432、第一の基準電圧VR1を受ける
ゲート電極を有するP型MOSトランジスタ433、お
よびともにドレイン電極を接地されたN型MOSトラン
ジスタ44、N型MOSトランジスタのソース電極およ
びP型MOSトランジスタ432のドレイン電極に接続
されたインバータ451、このインバータ451に接続
されたインバータ452およびこのインバータ452に
接続された出力端子42からなる第一の受信回路3、こ
の第一の受信回路3と同じ構成でP型MOSトランジス
タ433のゲート電極に第二の基準電圧VR2を受ける
第二の受信回路4、入力端子7からの信号と第一の受信
回路、からの信号とを入力する第一のナンドゲート25
1、この入力端子7からの信号を反転するインバータ2
4、このインバータ24の出力と第二の受信回路4から
の信号とを入力する第二のナンドゲート252、および
これらナンドゲート251および252の出力を入力す
る第三のナンドゲート253からなる選択回路5および
この選択回路5の第三のナンドゲート253の出力を入
力し出力する出力端子8を含む。
【0013】次に本発明の第一の実施例の動作を詳細に
説明する。
【0014】図2を参照すると、入力端子7の入力信号
電圧がHの時は、送信回路2のN型MOSトランジスタ
22が導通状態、P型MOSトランジスタ21が遮断状
態となり端子6を接地(GND)レベルに駆動しようと
する。ここでN型MOSトランジスタ22の導通状態で
オソース・ドレイン間の抵抗値と抵抗23の抵抗値との
合計が出力端子6に接続される伝送線路の特性インピー
ダンスに一致するように構成してある。また入力端子7
の入力電圧がLの時は、送信回路2のP型MOSトラン
ジスタ21が導通状態、N型MOSトランジスタ22が
遮断状態となり端子6を電源電圧VTTレベルに駆動し
ようとする。ここでP型MOSトランジスタ21の導通
状態でのソース・ドレイン間の抵抗値と抵抗23の抵抗
値との合計が端子6に接続される伝送線路の特性インピ
ーダンスに一致するように構成してある。このMOSト
ランジスタの導通抵抗と抵抗の抵抗値の合計が送信回路
の出力抵抗値となる。
【0015】伝送線路の電圧レベルは、伝送線路の両端
に接続されるそれぞれのCMOS同時双方向送受信回路
1の端子6の駆動電圧が共にVTTの場合伝送線路の電
圧レベルは電源電圧(VTT)レベルとなり、片側が電
源電圧(VTT)レベルでその相手側が接地(GND)
レベルの場合は1/2VTT、共に接地(GND)レベ
ルの場合は接地(GND)レベルの3つの電圧になる。
これは前述したように、伝送線路の両端に接続されたそ
れぞれの送信回路の出力抵抗を等しくなるようにしてい
るためである。また同時に、この出力抵抗が伝送線路の
特性インピーダンスに等しくなるように構成して、イン
ピーダンスの不整合による信号の反射を抑え、反射によ
るノイズの発生を防いでいる。ただし実際には、製造ば
らつきなどによって、送信回路2の出力抵抗を伝送線路
9の特性インピーダンスに完全に一致させることは困難
である。そのため送信回路2の出力抵抗を伝送線路9の
特性インピーダンスのある範囲内に一致するように構成
する。たとえば相手側からの反射によるノイズを信号電
圧の±10%以内にするには送信回路2の出力抵抗値が
伝送線路9の特性インピーダンスの±18%に入るよう
に構成すればよい。またMOSトランジスタの導通抵抗
の抵抗値と抵抗の抵抗値の合計が送信回路2の出力抵抗
値となる。しかし、その配分は製造ばらつきの小さい方
の配分を大きくすることで出力抵抗の製造ばらつきを小
さくすることができる。P型MOSトランジスタとN型
MOSトランジスタの導通状態でのソース・ドレイン間
の抵抗値は、MOSトランジスタの物理的な寸法によっ
て所望の抵抗値にすることができる。
【0016】伝送線路9からの信号は第一の受信回路3
と第二の受信回路4で再生される。受信回路は、電圧比
較器であり入力電圧が基準電圧より高いとLを出力し、
入力電圧が基準電圧より低いとHを出力するように構成
される。この受信回路の詳細な回路例が図4に示され
る。41は伝送線路からの信号を受信する電圧比較器の
入力端子である。42は伝送線路からの信号を再生して
出力する出力端子である。第一の受信回路3と第二の受
信回路4に印加する基準電圧は、伝送線路の電圧レベル
のうち高い方の2つの中間の電圧をVR2とし、低い方
の2つの中間の電圧をVR1としたとき、第一の受信回
路3にVR1を第二の受信回路4にVR2をそれぞれ基
準電圧として印加する。この基準電圧が図3に示され
る。
【0017】図2を参照すると、たとえばこちら側のC
MOS同時双方向送受信回路1の入力端子7にHが印加
されていると、送信回路2は伝送線路をGNDレベルに
駆動しようとする。このとき選択回路5は第一の受信回
路3からの再生信号を選択している。ここで相手側のC
MOS同時双方向送受信回路1の入力端子7の入力がH
ならば、相手側の送信回路は伝送線路をGNDに駆動し
ようとするため伝送線路の電圧は接地電圧(GND)レ
ベルになる。このとき、こちら側の第一の受信回路3は
受信信号の電圧が第一の基準電圧(VR1)より低い電
圧のためHを出力し選択回路5で選択されて出力端子8
にはレベルHの受信信号が出力される。次に、相手側の
CMOS同時双方向送受信回路1′の入力端子7′の入
力のレベルがLならば、相手側の送信回路は伝送線路を
電源電圧(VTT)に駆動しようとするため伝送線路の
電圧は1/2VTTになる。すると、こちら側の第一の
受信回路3は受信信号が第一の基準電圧VR1より高い
電圧のためレベルLを出力し選択回路5で選択されて出
力端子8にレベルLの受信信号が出力される。
【0018】同様にしてこちら側のCMOS同時双方向
送受信回路1の入力端子7にレベルLの電圧が印加され
ていると、送信回路2は伝送線路をVTTレベルに駆動
されようとする。このとき選択回路5は第二の受信回路
4からの再生信号を選択している。ここで相手側のCM
OS同時双方向送受信回路1′の入力端子7′の入力が
レベルHならば、相手側の送信回路2′は伝送線路9を
接地電圧(GND)に駆動しようとするため伝送線路の
電圧は1/2VTTとなる。すると、こちら側の第二の
受信回路4は受信信号が第二の基準電圧VR2より低い
電圧のためレベルHを出力し選択回路5で選択されて出
力端子8にはレベルHの受信信号が出力される。次に、
相手側のCMOS同時双方向送受信回路1の入力端子7
の入力がレベルLならば、相手側の送信回路2′は伝送
線路9を電源電圧(VTT)に駆動しようとするため伝
送線路9の電圧は電源電圧(VTT)レベルになる。す
ると、こちら側の第二の受信回路4は受信信号が第二の
基準電圧VR2より高い電圧のためレベルLを出力し選
択回路5で選択されて出力端子8にレベルLの受信信号
が出力される。
【0019】同時に相手側の受信回路3′および4′
も、同様にしてこちら側の送信信号を受信している。こ
のようにしてCMOS回路によって、同時かつ独立に双
方向送受信を実現している。
【0020】図2の送信回路2の抵抗23としては、C
MOS LSI製造技術ではMOSトランジスタのソー
ス、ドレインを形成する際の拡散層や、ゲートを形成す
る際のポリシリコン層を使用することができる。またM
OSトランジスタ自身のソース・ドレイン間導通抵抗も
使用することができる。またその他の抵抗として動作す
るものであれば使用することができる。
【0021】次に、図1に示される送信回路の第二の例
について図5を参照して詳細に説明する。
【0022】図5を参照すると、送信回路2の第2の例
の特徴に、第1の例と比較して入力端子55から与えら
れる信号を反転するインバータ53を第2のN型MOS
トランジスタ52のゲート電極に与えることにある。な
お、入力端子55から与えられる信号をそのままゲート
電極に受ける第1のN型MOSトランジスタ51、抵抗
56、入力端子55および出力端子54は図2に示され
た第1の例と同じである。
【0023】次に図5に示される送信回路の第2の例を
図1に示されるCMOS同時双方向送受信回路1に組込
んだ場合の動作について詳細に説明する。
【0024】入力端子7の入力電圧レベルHの時は、送
信回路2の第一のN型MOSトランジスタ51が導通状
態となり、入力端子7の入力信号をインバータ53で反
転した信号が印加されている第二のN型MOSトランジ
スタ52が遮断状態となり端子6を接地(GND)レベ
ルに駆動しようとする。ここで第一のN型MOSトラン
ジスタ51の導通状態でのソース・ドレイン間の抵抗値
と抵抗56の抵抗値との合計が端子6に接続される伝送
線路の特性インピーダンスに一致するように構成され
る。また入力端子7の入力電圧レベルLの時は、逆に送
信回路の第二のN型MOSトランジスタ52が導通状
態、第一のN型MOSトランジスタ51が遮断状態とな
り端子6を電源電圧(VTT)レベルに駆動しようとす
る。ここで第二のN型MOSトランジスタ52の導通状
態でのソース・ドレイン間の抵抗値と抵抗56の抵抗値
との合計が端子6に接続される伝送線路の特性インピー
ダンスに一致するように構成される。このMOSトラン
ジスタの導通抵抗と抵抗の抵抗値の合計が送信回路の出
力抵抗値となる。このようにCMOS同時双方向送受信
回路の送信回路は、2つのN型MOSトランジスタでも
構成することができる。他の動作は、図2に示されるC
MOS同時双方向送受信回路1の場合の動作と同じであ
る。
【0025】次に、図1に示された送信回路2の第三の
例について図6を参照して詳細に説明する。
【0026】図6を参照すると、送信回路3の第3の例
は、入力端子64、この入力端子64からの信号を受け
るゲート電極と電源電圧VTTを受けるソース電極を有
すP型MOSトランジスタ61、入力端子64からの信
号を受けるゲート電極を有するN型MOSトランジスタ
62、およびトランジスタ61のドレイン電極とトラン
ジスタ62のソース電極に接続された出力端子63を含
む。
【0027】図6に示される送信回路の第3の例を組込
んだ図1に示されるCMOS同時双方向送受信回路1の
動作について図面を参照して詳細に説明する。
【0028】入力端子7の入力信号電圧がレベルHの時
は、送信回路のN型MOSトランジスタ62が導通状
態、P型MOSトランジスタ61が遮断状態となり端子
6を接地(GND)レベルに駆動しようとする。ここで
N型MOSトランジスタ62の導通状態でのソース・ド
レイン間の抵抗値が端子6に接続される伝送線路の特性
インピーダンスに一致するように構成してある。また入
力端子7の入力電圧がレベルLの時は、送信回路のP型
MOSトランジスタ61が導通状態、N型MOSトラン
ジスタ62が遮断状態となり6を電源電圧(VTT)レ
ベルに駆動されようとする。ここでP型MOSトランジ
スタ61の導通状態でのソース・ドレイン間が端子6に
接続される伝送線路の特性インピーダンスに一致するよ
うに構成される。このMOSトランジスタの導通抵抗が
送信回路の出力抵抗値となる。このようにCMOS同時
双方向送受信回路の送信回路は、抵抗を使用せずに構成
することができる。他の動作は、図2のCMOS同時双
方向送受信回路の場合の動作と同じである。
【0029】なお、上記の一実施例では基準電圧を伝送
線路上の3つの電圧レベルのうち高い方の2つの中間電
圧と低い方の2つの中間電圧に設定したが、基準電圧は
一実施例のように電圧を限定する必要はなく、伝送線路
上の3つの電圧を識別できる電圧であれば他の基準電圧
を用いることもできる。
【0030】
【発明の効果】以上説明したように、本発明はCMOS
回路によって、1本の伝送線路で同時かつ独立に双方向
信号伝送が可能なCMOS同時双方向送受信回路を実現
したので、より小型で、高性能な装置の製造が可能とな
るという効果を有する。
【図面の簡単な説明】
【図1】本発明の適用されるシステムを示す図。
【図2】本発明の一実施例を示す図。
【図3】本発明の一実施例における受信回路の基準電圧
を示す図。
【図4】本発明の一実施例における受信回路の詳細な回
路を示す図。
【図5】本発明の一実施例における送信回路の第二の例
の回路を示す図。
【図6】本発明の一実施例における送信回路の第三の例
の回路を示す図。
【符号の説明】
1 CMOS同時双方向送受信回路 2,72,82 送信回路 3 第一の受信回路 4 第二の受信回路 5 選択回路 6 端子 7 入力端子 8 出力端子 9,71,81 伝送線路 21,43,61 P型MOSトランジスタ 22,44,51,52,62 N型MOSトランジ
スタ 23,56 抵抗 24,45,53 インバータ 25 NANDゲート 41 受信回路の入力端子 42 受信回路の出力端子 55,64 送信回路の入力端子 54,63 送信回路の出力端子 73,83 受信回路

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 送信すべき信号の入力電圧と通信相手の
    送信回路の入力電圧と関係から伝送線路の電圧を3つの
    電圧のうちの1つに駆動する送信回路と、前記3つの電
    圧の高い方の2つの電圧間と低い方の2つの電圧間にそ
    れぞれ設定した基準電圧と伝送線路の電圧とを比較して
    伝送線路から受信した信号を再生する第一および第二の
    受信回路と、前記送信回路の入力電圧によって前記第一
    および第二の受信回路のどちらかの出力を選択する選択
    回路とを有し、1本の伝送線路によって同時かつ独立に
    双方向信号の送受信が可能な同時双方向送受信回路であ
    って、 前記送信回路を、P型MOSトランジスタとN型MOS
    トランジスタのそれぞれのドレインを共通に接続して抵
    抗の一端に接続し、前記抵抗の他端を伝送線路に接続
    し、前記P型MOSトランジスタとN型MOSトランジ
    スタのそれぞれのゲートを共通に接続して入力端子と
    し、P型MOSトランジスタのソースを電源に接続しN
    型MOSトランジスタのソースを接地電源に接続し、前
    記抵抗の抵抗値とP型MOSトランジスタの導通状態で
    のソース・ドレイン間の抵抗値との合成抵抗値と前記抵
    抗の抵抗値とN型MOSトランジスタの導通状態でのソ
    ース・ドレイン間の抵抗値との合成抵抗値がそれぞれ伝
    送線路の特性インピーダンスに一致するように構成する
    ことを特徴とCMOS同時双方向送受信回路。
  2. 【請求項2】 送信すべき信号の入力電圧と通信相手の
    送信回路の入力電圧との関係から伝送線路の電圧を3つ
    の電圧のうちの1つに駆動する送信回路と、前記3つの
    電圧の高い方の2つの電圧間と低い方の2つの電圧間に
    それぞれ設定した基準電圧と伝送線路の電圧とを比較し
    て伝送線路から受信した信号を再生する第一と第二の受
    信回路と、前記送信回路の入力電圧によって前記第一お
    よび第二の受信回路のどちらかの出力を選択する選択回
    路を有し、1本の伝送線路によって同時かつ独立に双方
    向信号の送受信が可能な同時双方向受信回路であって、 前記送信回路を、第一のN型MOSトランジスタのソー
    スと第二のN型MOSトランジスタのドレインを共通に
    接続して抵抗の一端に接続し、前記抵抗の他端を伝送線
    路に接続し、前記第二のN型MOSトランジスタのゲー
    トを入力端子とし、前記第一のN型MOSトランジスタ
    のゲートに前記入力端子に入力される入力電圧の逆相を
    入力し、前記第一のN型MOSトランジスタのドレイン
    を電源に接続し第二のN型MOSトランジスタのソース
    を接地電源に接続し、前記抵抗の抵抗値と第一のN型M
    OSトランジスタの導通状態でのソース・ドレイン間の
    抵抗値との合成抵抗値と前記抵抗の抵抗値と第二のN型
    MOSトランジスタの導通状態でのソース・ドレイン間
    の抵抗値との合成抵抗値がそれぞれ伝送線路の特性イン
    ピーダンスに一致するように構成することを特徴とする
    CMOS同時双方向送信回路。
  3. 【請求項3】 送信すべき信号の入力電圧と通信相手の
    送信回路の入力電圧との関係から伝送線路の電圧を3つ
    の電圧のうちの1つに駆動する送信回路と、前記3つの
    電圧の高い方の2つの電圧間と低い方の2つの電圧間に
    それぞれ設定した基準電圧と伝送線路の電圧を比較して
    伝送線路から受信した信号を再生する第一および第二の
    受信回路と、前記送信回路の入力電圧によって前記第一
    および第二の受信回路のどちらかの出力を選択する選択
    回路を有し、1本の伝送線路によって同時かつ独立に双
    方向信号の送受信が可能な同時双方向送受信回路であっ
    て、 前記送信回路を、P型MOSトランジスタとN型MOS
    トランジスタのそれぞれのドレインを共通に接続して伝
    送線路に接続し、前記P型MOSトランジスタとN型M
    OSトランジスタのそれぞれのゲートを共通に接続して
    入力端子とし、P型MOSトランジスタのソースを電源
    に接続しN型MOSトランジスタのソースを接地電源に
    接続し、前記P型MOSトランジスタの導通状態でのソ
    ース・ドレイン間の抵抗値と前記N型MOSトランジス
    タの導通状態でのソース・ドレイン間の抵抗値がそれぞ
    れ伝送線路の特性インピーダンスに一致するように構成
    することを特徴とするCMOS同時双方向送受信回路。
  4. 【請求項4】 送信回路の抵抗として、拡散抵抗、ポリ
    シリコン抵抗、MOSトランジスタのソース・ドレイン
    間導通抵抗のいずれかを用いることを特徴とする請求項
    1、請求項2、または請求項3のCMOS同時双方向送
    受信回路。
JP33768293A 1993-12-28 1993-12-28 Cmos同時双方向送受信回路 Pending JPH07202863A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33768293A JPH07202863A (ja) 1993-12-28 1993-12-28 Cmos同時双方向送受信回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33768293A JPH07202863A (ja) 1993-12-28 1993-12-28 Cmos同時双方向送受信回路

Publications (1)

Publication Number Publication Date
JPH07202863A true JPH07202863A (ja) 1995-08-04

Family

ID=18310975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33768293A Pending JPH07202863A (ja) 1993-12-28 1993-12-28 Cmos同時双方向送受信回路

Country Status (1)

Country Link
JP (1) JPH07202863A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000078550A (ja) * 1998-04-21 2000-03-14 Tektronix Inc 双方向性シリアル・ビデオ・ポ―ト
JP2003229917A (ja) * 2002-02-05 2003-08-15 Hitachi Ltd データ伝送システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000078550A (ja) * 1998-04-21 2000-03-14 Tektronix Inc 双方向性シリアル・ビデオ・ポ―ト
JP2003229917A (ja) * 2002-02-05 2003-08-15 Hitachi Ltd データ伝送システム
US7260057B2 (en) 2002-02-05 2007-08-21 Hitachi, Ltd. Data transmission system

Similar Documents

Publication Publication Date Title
US7088166B1 (en) LVDS input circuit with extended common mode range
US7154302B2 (en) Method and apparatus for selectably providing single-ended and differential signaling with controllable impedance and transition time
US6867618B2 (en) Voltage mode differential driver and method
US6853213B2 (en) Input/output circuit, reference-voltage generating circuit, and semiconductor integrated circuit
US5864584A (en) Circuitry for allowing two drivers to communicate with two receivers using one transmission line
US7750666B2 (en) Reduced power differential type termination circuit
US7495477B2 (en) Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications
US20080079457A1 (en) High speed IO buffer
JP3189546B2 (ja) 送受信回路
US7208973B2 (en) On die termination circuit
CN100566169C (zh) 差动渥尔曼放大器电流型驱动器
AU717718B2 (en) Universal sender device
JP2000022516A (ja) ドライバ回路装置
US6850091B2 (en) Bi-directional impedance matching circuit
US6944239B2 (en) CMOS receiver for simultaneous bi-directional links
US6359465B1 (en) CMOS small signal switchable adjustable impedence terminator network
US8994403B2 (en) Apparatus and method for signal transmission over a channel
JPH07202863A (ja) Cmos同時双方向送受信回路
US6373276B1 (en) CMOS small signal switchable impedence and voltage adjustable terminator with hysteresis receiver network
US6262591B1 (en) SOI small signal terminated receiver
US6538474B2 (en) Digital interface with low power consumption
US6335632B1 (en) CMOS small signal switchable terminator network
US6310490B1 (en) CMOS small signal switchable, impedence and voltage adjustable terminator network and receiver integration
US6240139B1 (en) Apparatus and method for repeating simultaneously transmitted signals on a single transmission path
US6356104B1 (en) CMOS small signal switchable, impedence and voltage adjustable terminator network

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990622