JP2000075808A - Semiconductor single crystal thin-film substrate light valve device - Google Patents

Semiconductor single crystal thin-film substrate light valve device

Info

Publication number
JP2000075808A
JP2000075808A JP11228449A JP22844999A JP2000075808A JP 2000075808 A JP2000075808 A JP 2000075808A JP 11228449 A JP11228449 A JP 11228449A JP 22844999 A JP22844999 A JP 22844999A JP 2000075808 A JP2000075808 A JP 2000075808A
Authority
JP
Japan
Prior art keywords
light
valve device
single crystal
layer
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11228449A
Other languages
Japanese (ja)
Other versions
JP3113914B2 (en
Inventor
Yutaka Hayashi
豊 林
Tsuneo Yamazaki
恒夫 山崎
Masaaki Taguchi
雅明 田口
Satoru Yabe
悟 矢部
Yoshikazu Kojima
芳和 小島
Hiroaki Takasu
博昭 鷹巣
Ryuichi Takano
隆一 高野
Hiroshi Suzuki
宏 鈴木
Masaaki Kamiya
昌明 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16876677&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2000075808(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Agency of Industrial Science and Technology, Seiko Instruments Inc filed Critical Agency of Industrial Science and Technology
Priority to JP22844999A priority Critical patent/JP3113914B2/en
Publication of JP2000075808A publication Critical patent/JP2000075808A/en
Priority to JP2000183286A priority patent/JP3513701B2/en
Application granted granted Critical
Publication of JP3113914B2 publication Critical patent/JP3113914B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a light valve device which has a high pixel density and prevents latch-up. SOLUTION: A composite substrate consisting of a silicon single crystal thin-film layer 2 and quartz glass 3, pixel electrodes 4 on the surface of this composite substrate, an integrated driving circuit in the silicon single crystal thin-film layer 2 for driving the pixel electrodes 4, a light shielding means for shielding this integrated driving circuit from incident light, a counter substrate 11 arranged to face the composite substrate and a liquid crystal layer 14 between the composite substrate and the counter substrate 11 are formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は直視型表示装置や投
影型表示装置等に用いられる平板型光弁装置とその製造
方法に関する。より詳しくは、駆動回持と画素電極群と
が集積的に形成された半導体薄膜基板を用いて構成され
たアクティブマトリックス型の光弁装置とその製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat light valve device used for a direct-view display device, a projection display device and the like, and a method of manufacturing the same. More specifically, the present invention relates to an active matrix type light valve device formed by using a semiconductor thin film substrate on which driving recirculation and a pixel electrode group are integrally formed, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】アクティブマトリックス装置の原理は比
較的簡単であり、各画素にスイッチ素子を設け、特定の
画素を選択する場合には対応するスイッチ素子を導通さ
せ、非選択時においてはスイッチ素子を非導通状態にし
ておくものである。このスイッチ素子はアクティブマト
リックス装置を構成する半導体薄膜基板に形成されてい
る。スイッチ素子は通常薄膜型の絶縁ゲート電界効果ト
ランジスタから構成されている。
2. Description of the Related Art The principle of an active matrix device is relatively simple: a switching element is provided for each pixel, the corresponding switching element is turned on when a specific pixel is selected, and the switching element is turned off when not selected. It is to be kept in a non-conductive state. This switch element is formed on a semiconductor thin film substrate constituting an active matrix device. The switching element is usually formed of a thin film type insulated gate field effect transistor.

【0003】従来、アクティブマトリックス装置におい
ては薄膜トランジスタはガラス基板上に堆積された非晶
質シリコン薄膜あるいは多結晶シリコン薄膜の表面に形
成されていた。これら非晶質シリコン薄膜及び多結晶シ
リコン薄膜は物理気相成長法又は化学気相成長法を用い
てガラス基板上に容易に堆積できるので比較的大画面の
アクティブマトリックス装置を製造するのに適してい
る。
Conventionally, in an active matrix device, a thin film transistor has been formed on the surface of an amorphous silicon thin film or a polycrystalline silicon thin film deposited on a glass substrate. Since these amorphous silicon thin films and polycrystalline silicon thin films can be easily deposited on a glass substrate using physical vapor deposition or chemical vapor deposition, they are suitable for manufacturing an active matrix device having a relatively large screen. I have.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
非晶質シリコン薄膜あるいは多結晶シリコン薄膜を用い
たアクティブマトリックス装置は、薄膜スイッチ素子の
微細化及び画素電極の高密度化には必ずしも適していな
い。最近、比較的大面積の画像面が必要とされる直視型
表示装置とは別に、微細化された高密度の画素を有する
超小型表示装置あるいは光弁装置に対する要求が高まっ
てきている。かかる超小型光弁装置は例えば投影型画像
装置の一次画像形成面として利用され、投影型のハイビ
ジョンテレビとして応用可能である。仮に、微細半導体
製造技術あるいはLSI製造技術を用いる事ができれ
ば、1μmオーダの画素寸法を有し全体としても数cm
程度の寸法を有する超小型光弁装置が実現できると考え
られている。
However, a conventional active matrix device using an amorphous silicon thin film or a polycrystalline silicon thin film is not always suitable for miniaturization of thin film switch elements and high density of pixel electrodes. . In recent years, apart from a direct-view type display device that requires a relatively large area image surface, there is an increasing demand for a microminiature display device or light valve device having miniaturized high-density pixels. Such a micro light valve device is used, for example, as a primary image forming surface of a projection type image device, and can be applied as a projection type high vision television. If the fine semiconductor manufacturing technology or the LSI manufacturing technology can be used, it has a pixel size of the order of 1 μm and has a total size of several cm.
It is believed that a very small light valve device having a comparable size can be realized.

【0005】しかしながら、従来の非晶質あるいは多結
晶シリコン薄膜を用いた場合には、LSI製造技術を駆
使してμmオーダあるいはサブμmオーダの薄膜トラン
ジスタスイッチ素子を形成する事は困難である。例え
ば、非晶質シリコン薄膜の場合にはその成膜温度が30
0℃程度である為、LSI製造技術に必要な高温処理を
実施する事ができない。又、多結晶シリコン薄膜の場合
には結晶拉子の大きさが数μm程度である為、必然的に
薄膜トランジスタの微細化が制限される。加えて、多結
晶シリコン薄膜の成膜温度は600℃程度であり、10
00℃以上の高温処理を要する微細化技術あるいはLS
I製造技術を十分に活用する事は難しい。
However, when a conventional amorphous or polycrystalline silicon thin film is used, it is difficult to form a thin film transistor switching element on the order of μm or sub-μm by making full use of LSI manufacturing technology. For example, in the case of an amorphous silicon thin film, the deposition temperature is 30
Since the temperature is about 0 ° C., high-temperature processing required for LSI manufacturing technology cannot be performed. In the case of a polycrystalline silicon thin film, since the size of the crystal is about several μm, miniaturization of the thin film transistor is necessarily limited. In addition, the deposition temperature of the polycrystalline silicon thin film is about 600 ° C.
Miniaturization technology or LS that requires high temperature processing of 00 ° C or higher
It is difficult to make full use of I manufacturing technology.

【0006】以上に述べた様に、従来の非晶質シリコン
薄膜又は多結晶シリコン薄膜を用いたアクティブマトリ
ックス装置においては、通常の半導体集積回路と同程度
の集積密度及びチップ寸法を実現する事は極めて困難で
あるという問題点があった。上述した従来の技術の問題
点に鑑み、本発明は微細化された高精細の画素を有する
アクティブマトリックス液晶装置等の光弁装置を提供す
る事を一般的な目的とする。この目的を達成する為に、
本発明においては電気絶縁性の担体層とその上に形成さ
れた高品質の半導体単結晶薄膜層例えばシリコン単結晶
薄膜層とからなる二層構造を有する複合基板を用いて薄
膜トランジスタスイッチ素子群及び周辺駆動回路を形成
する様にした。
As described above, in an active matrix device using a conventional amorphous silicon thin film or polycrystalline silicon thin film, it is not possible to realize the same integration density and chip size as a normal semiconductor integrated circuit. There was a problem that it was extremely difficult. SUMMARY OF THE INVENTION In view of the above-mentioned problems of the prior art, it is a general object of the present invention to provide a light valve device such as an active matrix liquid crystal device having finer and finer pixels. To achieve this goal,
In the present invention, a thin film transistor switch element group and its periphery are formed by using a composite substrate having a two-layer structure including an electrically insulating carrier layer and a high-quality semiconductor single crystal thin film layer formed thereon, such as a silicon single crystal thin film layer. A drive circuit was formed.

【0007】ところで、シリコン単結晶薄膜トランジス
タは、シリコン非晶質薄膜トランジスタあるいはシリコ
ン多結晶薄膜トランジスタに比べて高速応答性及び素子
の微細化の点で優れている一方、入射光に起因するリー
ク電流が大きいという不具合を有している。この光リー
ク電流はトランジスタからなるスイッチ素子のオン/オ
フ電流比を悪化させるので極力抑える必要がある。この
為に、特に画素アレイ領域に形成された薄膜トランジス
タスイッチ素子の遮光対策が必要とされる。
Meanwhile, a silicon single crystal thin film transistor is superior to a silicon amorphous thin film transistor or a silicon polycrystal thin film transistor in terms of high-speed response and miniaturization of an element, but has a large leak current due to incident light. Has a defect. This light leakage current deteriorates the on / off current ratio of the switching element composed of a transistor, and therefore needs to be suppressed as much as possible. For this reason, it is particularly necessary to take measures against light blocking of the thin film transistor switching element formed in the pixel array region.

【0008】さらに、本発明においては素子の高速応答
性を可能とし且つ微細化を達成する為に半導体単結晶薄
膜例えばシリコン単結晶薄膜の上にスイッチ素子群ばか
りでなく周辺駆動回路も集積形成されている。特に、シ
リコン単結晶薄膜を用いた場合にはCMOSトランジス
タを形成できるので低消費電力化を図る事もできる。し
かしながら、CMOSトランジスタを集積形成した場合
には、入射光の照射に起因してN型トランジスタとP型
トランジスタとの問でラッチアップ等が生じ誤動作ある
いは最悪の場合には暴走の危険性がある。従って、画素
アレイ領域外に配置された周辺駆動回路に対しても遮光
対策を講ずる必要がある。
Further, in the present invention, not only a switch element group but also a peripheral drive circuit are integrally formed on a semiconductor single crystal thin film, for example, a silicon single crystal thin film, in order to enable high-speed response of the element and achieve miniaturization. ing. In particular, when a silicon single crystal thin film is used, a CMOS transistor can be formed, so that power consumption can be reduced. However, when CMOS transistors are integratedly formed, latch-up or the like occurs between the N-type transistor and the P-type transistor due to irradiation of incident light, and there is a risk of malfunction or runaway in the worst case. Therefore, it is necessary to take measures against light blocking even for the peripheral driving circuits arranged outside the pixel array region.

【0009】そこで、本発明は複合基板表面に形成され
た半導体単結晶薄膜に集積されたスイッチ素子群及び周
辺回路素子群に対して有効な遮光手段を提供する事を主
たる目的とする。
Accordingly, it is a primary object of the present invention to provide an effective light-shielding means for a switch element group and a peripheral circuit element group integrated on a semiconductor single crystal thin film formed on the surface of a composite substrate.

【0010】[0010]

【課題を解決するための手段】上述した本発明の一般的
な目的及び主たる目的を達成する為に、本発明にかかる
光弁装置は半導体単結晶薄膜層と絶縁性担体層とを有す
る複合基板を利用している。複合基板表面には画素を規
定する画素電極群が高密度高精細に形成されている。
又、半導体単結晶薄膜層には画素電極群を駆動する為の
集積駆動回路が高密度で形成されている。加えて、この
光弁装置は該集積駆動回格を入射光から遮蔽する為の遮
光手段を具備している。複合基板に対して所定の間隙を
介して対向基板が対向配置されている。この所定の間隙
内には電気光学物質層が充填されており画素毎に入射光
の光学変調を行なう。
In order to achieve the above-mentioned general and main objects of the present invention, a light valve device according to the present invention comprises a composite substrate having a semiconductor single crystal thin film layer and an insulating carrier layer. I use. Pixel electrode groups defining pixels are formed on the surface of the composite substrate with high density and high definition.
Further, an integrated drive circuit for driving the pixel electrode group is formed at high density in the semiconductor single crystal thin film layer. In addition, the light valve device includes a light shielding means for shielding the integrated driving circuit from incident light. An opposing substrate is arranged to face the composite substrate with a predetermined gap therebetween. The predetermined gap is filled with an electro-optical material layer, and optical modulation of incident light is performed for each pixel.

【0011】該半導体単結晶薄膜層に形成された集積駆
動回路は、画素電極群に対応して配置されたスイッチ素
子群を含んでおり、個々の画素電極を選択給電する。そ
して、該遮光手段は個々のスイッチ素子を遮光する為の
遮光膜を含んでいる。この遮光膜は、各スイッチ素子が
形成された半導体単結晶薄膜属領域の直下に配置されて
おり、光弁装置の裏面から入射する光を遮断している。
この遮光膜は導電性を有するとともに絶縁層により対応
するスイッチ素子から電気的に分離されている。この絶
縁層は半導体単結晶薄膜層と絶縁性担体層との間に介在
している。
The integrated driving circuit formed on the semiconductor single crystal thin film layer includes a switch element group arranged corresponding to the pixel electrode group, and selectively supplies power to each pixel electrode. The light-shielding means includes a light-shielding film for shielding each switch element from light. The light-shielding film is disposed immediately below the semiconductor single-crystal thin-film region in which each switch element is formed, and blocks light incident from the back surface of the light valve device.
This light-shielding film has conductivity and is electrically separated from the corresponding switch element by an insulating layer. This insulating layer is interposed between the semiconductor single crystal thin film layer and the insulating carrier layer.

【0012】他の態様によれば、遮光膜は、各スイッチ
素子に関し半導体単結晶薄膜層と反対側でスイッチ素子
の直上に位置しており、光弁装置の表側から人材する光
を遮断している。この場合、各スイッチ素子は該半導体
単結晶薄膜層に形成されたソース領域及びドレイン領域
とゲート絶縁膜を介して積蓄配置されたゲート電極とか
らなる絶縁ゲート電界効果トランジスクで構成されてい
るとともに、該遮光膜はゲート電極表面に積層されてお
り、少くとも絶縁ゲート電界効果トランジスタのチャネ
ル領域に入射する光を遮断している。あるいは、この遮
光膜はドレイン領域に接続するドレイン電極から延設さ
れゲート電極の上方においてスイッチ素子を覆う様に配
置された電極膜であっても良い。
According to another aspect, the light-shielding film is located immediately above the switch element on the opposite side of the semiconductor single crystal thin film layer with respect to each switch element, and blocks light from the front side of the light valve device. I have. In this case, each switch element is constituted by an insulated gate field effect transistor including a source region and a drain region formed in the semiconductor single crystal thin film layer and a gate electrode accumulated and arranged via a gate insulating film, The light-shielding film is laminated on the surface of the gate electrode, and at least blocks light incident on the channel region of the insulated gate field-effect transistor. Alternatively, the light-shielding film may be an electrode film extending from the drain electrode connected to the drain region and disposed above the gate electrode so as to cover the switch element.

【0013】前述した様に、該集積駆動回路は画素電極
群を選択拾電する為のスイッチ素子群に加えて、該スイ
ッチ素子群を駆動する為に画素電極群の周辺に配置され
たドライバ回路をも含んでいる。そして、該遮光手段は
このドライバ回路全体を遮光する為の遮光層をも含んで
いる。この遮光層は、例えば複合基板と対向基板とを互
いに接着する為の遮光性シーラから構成しても良い。あ
るいはこの適光層は複合基板の周辺部表面に塗布された
遮光性樹脂層から構成しても良い。さらには、この遮光
層は複合基板の周辺部に配置された金属枠部材から構成
しても良い。
As described above, the integrated drive circuit includes, in addition to a switch element group for selectively picking up a pixel electrode group, a driver circuit arranged around the pixel electrode group for driving the switch element group. It also contains The light-shielding means also includes a light-shielding layer for shielding the entire driver circuit from light. This light-shielding layer may be composed of, for example, a light-shielding sealer for bonding the composite substrate and the counter substrate to each other. Alternatively, this suitable light layer may be constituted by a light-shielding resin layer applied to the peripheral surface of the composite substrate. Further, the light-shielding layer may be constituted by a metal frame member arranged on the periphery of the composite substrate.

【0014】上述した構造を有する光弁装置は以下に述
べる方法により製造される。先ず、一対の半導体単結晶
板部材と絶縁性担体板部材とを用意する。次に、一方の
板部材の表面に遮光膜を形成する。続いて、遮光膜を挟
んで一対の板部材を接着するとともに、半導体単結晶板
部材を研摩して半導体単結晶薄膜層を形成する。この半
導体単結晶板部材は例えばLSI製造に用いられる高品
質のシリコンウェハが用いられる。このシリコンウェハ
を研摩する事により実質的にシリコンウェハと同等の品
質を有するシリコン単結晶薄膜層を得る事ができる。さ
らに、この半導体単結晶薄膜層に対して遮光膜に重なら
ない様に画素電極群を形成するとともに、遮光膜に重な
る様にスイッチ素子群を集積形成する。最後に、担体板
部材に対して所定の間隙を介して対向基板を接着すると
ともに、該間隙に電気光学物質を充填して光弁装置を完
成する。この製造方法によれば、各スイッチ素子が形成
された半導体単結晶薄膜層領域の直下に遮光膜からなる
遮光手段が形成される。
The light valve device having the above-described structure is manufactured by the method described below. First, a pair of semiconductor single crystal plate members and an insulating carrier plate member are prepared. Next, a light-shielding film is formed on the surface of one of the plate members. Subsequently, a pair of plate members is bonded with the light-shielding film interposed therebetween, and the semiconductor single crystal plate member is polished to form a semiconductor single crystal thin film layer. As this semiconductor single crystal plate member, for example, a high-quality silicon wafer used for LSI manufacturing is used. By polishing this silicon wafer, a silicon single crystal thin film layer having substantially the same quality as that of the silicon wafer can be obtained. Further, a pixel electrode group is formed on the semiconductor single crystal thin film layer so as not to overlap the light-shielding film, and a switch element group is formed integrally so as to overlap the light-shielding film. Finally, the opposing substrate is bonded to the carrier plate member via a predetermined gap, and the gap is filled with an electro-optical material to complete the light valve device. According to this manufacturing method, the light shielding means including the light shielding film is formed immediately below the semiconductor single crystal thin film layer region where each switch element is formed.

【0015】上述した様に、本発明によれば絶縁性担体
層及びその上に形成された半導体単結晶薄膜層とからな
る二層構造を有する複合基板を用いており、且つ該半導
体単結晶薄膜層は半導体単結晶バルクからなるウェハと
同等の品質を有している。従って、かかる半導体単結晶
薄膜層に対して微細化技術あるいはLSI製造技術を駆
使して画素電極群及びこれらを駆動する為の駆動回路を
集積的に形成する事ができる。この集積駆動回路には画
素電極群に対して選択給電を行なう為のスイッチ素子群
やこれらスイッチ素子群を線順次走査する為の周辺回路
が含まれる。この結果得られる光弁装置は極めて高い画
素密度及び極めて小さい画素寸法を有しており超小型高
精細の光弁装置例えばアクティブマトリックス装置を構
成できる。
As described above, according to the present invention, a composite substrate having a two-layer structure including an insulating carrier layer and a semiconductor single crystal thin film layer formed thereon is used, and the semiconductor single crystal thin film is used. The layer has the same quality as a wafer made of a semiconductor single crystal bulk. Therefore, a pixel electrode group and a driving circuit for driving the pixel electrode group can be integrally formed on the semiconductor single crystal thin film layer by making full use of a miniaturization technique or an LSI manufacturing technique. This integrated drive circuit includes a switch element group for selectively supplying power to the pixel electrode group and a peripheral circuit for line-sequentially scanning these switch element groups. The resulting light valve device has a very high pixel density and a very small pixel size and can constitute a very small and high definition light valve device, for example an active matrix device.

【0016】特に本発明によれば、光弁装置は適光手段
を含んでおり集積駆動回路を入射光から保護している。
例えば、遮光手段は個々のスイッチ素子を構成する絶縁
ゲート電界効果トランジスタのチャネル領域を入射光か
ら遮蔽する遮光膜を含んでいる。この為、半導体単結晶
薄膜に形成された絶縁ゲート電界効果トランジスタに光
リーク電流が発生するのを防止できる。又、該遮光手段
は遮光層をも含んでおり、周辺ドライバ回拓を構成する
CMOSトランジスタを外部入射光から遮閉している。
この為、誤動作の原因となるラッチアップ等を有効に防
止する事ができる。
In particular, in accordance with the present invention, the light valve device includes suitable light means to protect the integrated drive circuit from incident light.
For example, the light-shielding means includes a light-shielding film that shields the channel region of the insulated gate field-effect transistor constituting each switch element from incident light. For this reason, it is possible to prevent a light leakage current from being generated in the insulated gate field effect transistor formed on the semiconductor single crystal thin film. The light-shielding means also includes a light-shielding layer, and shields the CMOS transistors constituting the peripheral driver recovery from external incident light.
Therefore, it is possible to effectively prevent a latch-up or the like which causes a malfunction.

【0017】[0017]

【発明の実施の形態】以下図面を参照して本発明の好適
な実施例を詳細に説明する。図1は本発明にかかる光弁
装置の一実施例を示す模式的断面図であり、遮光手段と
して遮光膜を具備する例を表わしている。理解を容易に
する為、図1は一画素部分のみを切り出して示してい
る。図示する様に、光弁装置は複合基板1を利用してい
る。この複合基板1は半導体単結晶薄膜層例えばシリコ
ン単絶品薄膜層2と絶縁性担体層例えば石英ガラス層3
とを含んでいる。複合基板1の上には画素を規定する画
素電極4が形成されている。又、シリコン単結晶薄膜層
2には画素電極4を駆動する為の集積駆動回路が形成さ
れている。この集積駆動回路は対応する画素電極4に対
して選択給電を行なう為のスイッチ素子5を含んでい
る。このスイッチ素子5は絶縁ゲート電界効果トランジ
スタからなり、シリコン単結晶薄膜層2に形成された一
対のドレイン領域D及びソース領域Sとゲート絶縁膜6
を介して積層配置された所定の形状を有するゲート電極
Gとから構成されている。トランジスタのソース領域S
は画素電極4に電気的に接続されているとともに、ドレ
イン領域Dは金属パタン7に電気的に接続されている。
これら画素電極4及び金属バタン7はフィールド酸化膜
8の上に堆積されている。フィールド酸化膜8はシリコ
ン単結晶薄膜層2を選択的熱酸化処理する事により得ら
れる。スイッチ素子5はその全体が保護膜15により被
覆されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a schematic sectional view showing one embodiment of a light valve device according to the present invention, and shows an example in which a light shielding film is provided as light shielding means. For easy understanding, FIG. 1 shows only one pixel portion. As shown, the light valve device utilizes a composite substrate 1. The composite substrate 1 is composed of a semiconductor single crystal thin film layer, for example, a silicon monolithic thin film layer 2 and an insulating carrier layer, for example, a quartz glass layer 3
And On the composite substrate 1, a pixel electrode 4 for defining a pixel is formed. Further, an integrated drive circuit for driving the pixel electrode 4 is formed in the silicon single crystal thin film layer 2. This integrated drive circuit includes a switch element 5 for selectively supplying power to a corresponding pixel electrode 4. The switch element 5 is composed of an insulated gate field effect transistor, and has a pair of a drain region D and a source region S formed in the silicon single crystal thin film layer 2 and a gate insulating film 6.
, And a gate electrode G having a predetermined shape, which is stacked and disposed via the gate electrode G. Source region S of transistor
Are electrically connected to the pixel electrode 4 and the drain region D is electrically connected to the metal pattern 7.
These pixel electrodes 4 and metal butter 7 are deposited on the field oxide film 8. The field oxide film 8 is obtained by subjecting the silicon single crystal thin film layer 2 to a selective thermal oxidation treatment. The switch element 5 is entirely covered with a protective film 15.

【0018】個々のスイッチ素子5を入射光から遮蔽す
るための遮光手段が具備されている。本実施例において
は、この遮光手段は遮光膜9から構成されている。この
遮光膜9は、各スイッチ素子5が形成された半導体単結
晶薄膜層領域の直下に配置されており、光弁装置の裏面
側から入射する光を遮断している。なお、表側から入射
する光はスイッチ素子5のゲート電極Cによって有効に
遮断できる。この遮光膜9は例えば不純物のドーピング
されたポリシリコンからなり遮光性及び導電性を有する
とともに絶縁層10に埋め込まれており、対応するスイ
ッチ素子5から電気的に分離されている。この遮光膜9
に導電性を持たせる事によりスイッチ素子5のバックゲ
ート電極として利用する事もできる。なお、絶縁層10
はシリコン単結晶薄膜層2と石英ガラス層3との間に介
在している。
Light shielding means for shielding the individual switch elements 5 from incident light is provided. In this embodiment, the light shielding means is constituted by a light shielding film 9. The light-shielding film 9 is disposed immediately below the semiconductor single-crystal thin-film layer region in which the switch elements 5 are formed, and blocks light incident from the back side of the light valve device. The light incident from the front side can be effectively blocked by the gate electrode C of the switch element 5. The light-shielding film 9 is made of, for example, polysilicon doped with impurities, has light-shielding properties and conductivity, is embedded in the insulating layer 10, and is electrically separated from the corresponding switch element 5. This light shielding film 9
By providing conductivity to the switch element 5, the switch element 5 can be used as a back gate electrode. The insulating layer 10
Is interposed between the silicon single crystal thin film layer 2 and the quartz glass layer 3.

【0019】複合基板1に対して所定の間隙を介して対
向基板11が対向配置されている。この対向基板11は
ガラス板12とその内側表面に形成された共通電極13
とからなる。複合基板1と対向基板11との間には電気
光学物質層例えば液晶層14が充填されており、画素毎
に入射光の光学変調を行なう。即ち、画素電極4と共通
電極13との間に印加される電圧の大きさに応じて入射
光に対する透過率が変化し光弁機能を奏する。
An opposing substrate 11 is arranged to face the composite substrate 1 with a predetermined gap therebetween. The opposing substrate 11 includes a glass plate 12 and a common electrode 13 formed on an inner surface thereof.
Consists of An electro-optical material layer, for example, a liquid crystal layer 14 is filled between the composite substrate 1 and the counter substrate 11, and performs optical modulation of incident light for each pixel. That is, the transmittance for the incident light changes according to the magnitude of the voltage applied between the pixel electrode 4 and the common electrode 13, and a light valve function is achieved.

【0020】上述した実施例においては、遮光膜9は所
定の形状にパタニングされたポリシリコン膜から構成さ
れている。しかしながら、遮光膜の材料はこれに限られ
るものではなく、例えば高融点金属あるいは、高融点金
属とシリコンの化合物からなるシリサイドで構成しても
良い。高融点金属としてはタングステン、タンクル、白
金等がある。又、スイッチ素子5を構成するトランジス
タのゲート電極Gは通常ポリシリコンで構成されてい
る。しかしながら、本発明はこれに限られるものではな
くポリシリコンに代えてシリサイドを用いても良い。
In the above-described embodiment, the light-shielding film 9 is formed of a polysilicon film patterned in a predetermined shape. However, the material of the light-shielding film is not limited to this, and may be made of, for example, a refractory metal or a silicide made of a compound of a refractory metal and silicon. Examples of the high melting point metal include tungsten, tankle, and platinum. The gate electrode G of the transistor constituting the switch element 5 is usually made of polysilicon. However, the present invention is not limited to this, and silicide may be used instead of polysilicon.

【0021】次に、図2(A)ないし図2(G)を参照
して図1に示す光弁装置の製造方法の一例を説明する。
先ず、図2(A)に示す工程において、シリコン単結晶
板21と石英ガラス板22とが用意される。シリコン単
結晶板21は例えばLSI製造に用いられる高品質のシ
リコンウェハを用いる事が好ましく、その結晶方位はく
100〉0.0±1.0の範囲の単様性を有し、その単
結晶格子欠陥密度は500個/cm2以下である。シリコ
ン単結晶板21の裏面は絶縁層23で被覆されている。
この絶縁層23は例えばシリコン酸化膜あるいはシリコ
ン窒化膜からなり、その表面は平坦化されている。一
方、石英ガラス板22の表面には遮光膜24が形成され
ている。この遮光膜24は所定の形状にパタニングされ
たポリシリコンあるいは高融点金属シリサイドから構成
されている。さらに、石英ガラス板22の表面は全体に
渡って絶縁層25により被覆されている。この絶縁層2
5もシリコン酸化膜あるいはシリコン窒化膿からなりそ
の表面は平坦化されている。
Next, an example of a method of manufacturing the light valve device shown in FIG. 1 will be described with reference to FIGS. 2 (A) to 2 (G).
First, in the step shown in FIG. 2A, a silicon single crystal plate 21 and a quartz glass plate 22 are prepared. For example, the silicon single crystal plate 21 is preferably a high quality silicon wafer used for LSI manufacturing, and has a crystal orientation in the range of 100> 0.0 ± 1.0. The lattice defect density is 500 / cm 2 or less. The back surface of silicon single crystal plate 21 is covered with insulating layer 23.
This insulating layer 23 is made of, for example, a silicon oxide film or a silicon nitride film, and its surface is planarized. On the other hand, a light shielding film 24 is formed on the surface of the quartz glass plate 22. The light shielding film 24 is made of polysilicon or refractory metal silicide patterned in a predetermined shape. Further, the entire surface of the quartz glass plate 22 is covered with the insulating layer 25. This insulating layer 2
5 is also made of a silicon oxide film or silicon nitride and its surface is flattened.

【0022】次に図2(B)に示す工程において、平坦
仕上げされた両板部材21及び22の両面を重ね合わせ
加熱する事により両板部材を互いに熱圧着する。この熱
圧着処理により、両板部材は強固に固着される。この結
果、両板部材の問には融合して単層化された絶縁層26
が介在する事となる。この絶縁層26に遮光膜24が埋
め込まれている。
Next, in the step shown in FIG. 2 (B), the two plate members 21 and 22 which have been flattened are superimposed on each other and heated so that both plate members are thermocompression-bonded to each other. By this thermocompression bonding, both plate members are firmly fixed. As a result, the insulating layer 26 that has been fused into a single layer is
Will intervene. The light shielding film 24 is embedded in the insulating layer 26.

【0023】次に図2(C)に示す工程において、シリ
コン単結晶板21の表面を研摩する。この結果、絶縁層
26の表面には所望の厚さまで研摩されたシリコン単結
晶薄膜層27が形成される。従って、石英ガラス板22
からなる担体層と単結晶シリコン薄膜層27とを有する
複合基板が得られる。なお、単結晶シリコン板21を薄
膜化する為に研摩処理に代えてエッチング処理を用いて
も良い。この様にして得られた単結晶シリコン薄膜27
はシリコンウェハ21の品質が実質的にそのまま保存さ
れるので、結晶方位の一様性や格子欠陥密度に関して極
めて優れた半導体基板材料を得る事ができる。
Next, in the step shown in FIG. 2C, the surface of the silicon single crystal plate 21 is polished. As a result, a silicon single crystal thin film layer 27 polished to a desired thickness is formed on the surface of the insulating layer 26. Therefore, the quartz glass plate 22
A composite substrate having a carrier layer made of and a single crystal silicon thin film layer 27 is obtained. Note that an etching process may be used instead of the polishing process to make the single crystal silicon plate 21 thinner. The single-crystal silicon thin film 27 thus obtained
Since the quality of the silicon wafer 21 is substantially preserved as it is, it is possible to obtain a semiconductor substrate material having extremely excellent crystal orientation uniformity and lattice defect density.

【0024】ところで従来からシリコン単結晶薄膜を有
する種々のタイプの半導体基板が知られている。いわゆ
るSOI基板と呼ばれているものである。SOI基板は
例えば絶縁物質からなる担体表面に化学気相成良法等を
用いて多結晶シリコン薄膜を堆積させた後、レーザビー
ム照射等により加熱処理を施こし多結晶膜を再結晶化し
て単結晶構造に転換して得られていた。しかしながら、
一般に多結晶の再結晶化により得られた単結晶は必ずし
も一様な結晶方位を有しておらず又格子欠陥密度が大き
かった。これらの理由により、従来の方法により製造さ
れたSOI基板に対してシリコンウェハと同様に微細化
技術あるいはLSI製造技術を適用する事が困難であっ
た。この点に鑑み、本発明は半導体製造プロセスで広く
用いられているシリコンウェハと同程度の結晶方位の一
様牲及び低密度の格子欠陥を有するシリコン単結晶薄膜
を用いて微細且つ高分解能の光弁装置を構成するもので
ある。
Incidentally, various types of semiconductor substrates having a silicon single crystal thin film are conventionally known. This is a so-called SOI substrate. For example, an SOI substrate is formed by depositing a polycrystalline silicon thin film on a carrier surface made of an insulating material by a chemical vapor deposition method or the like, and then performing a heat treatment by laser beam irradiation or the like to recrystallize the polycrystalline film to obtain a single crystal It was obtained by converting to a structure. However,
In general, a single crystal obtained by recrystallization of a polycrystal does not always have a uniform crystal orientation and has a large lattice defect density. For these reasons, it has been difficult to apply a miniaturization technique or an LSI manufacturing technique to an SOI substrate manufactured by a conventional method, similarly to a silicon wafer. In view of this point, the present invention provides fine and high-resolution light using a silicon single crystal thin film having crystal orientation uniformity and low density lattice defects equivalent to those of a silicon wafer widely used in a semiconductor manufacturing process. It constitutes a valve device.

【0025】続いて、上述した様に製造された複合基板
に対してスイッチ素子及び画素電極を形成する工程を以
下に説明する。先ず、図2(D)に示す工程において、
シリコン単結晶薄膜27の選択的熱酸化処理を行ない、
フィールド酸化膜28を形成する。この選択的熱酸化は
シリコン単結晶薄膜27の全厚に対して行なわれ完全に
シリコン酸化膜に転換されるので、フィールド酸化膜2
8は実質的に透明である。選択的熱酸化処理を行なった
結果、フィールド酸化膜28によって勤まれた部分に残
されたシリコン単結晶薄膜27によって素子領域が形成
される。この時、形成された素子領域の直下に遮光膜2
4が位置する様に選択的熱酸化処理のマスク合わせが行
なわれる。
Next, a process of forming a switch element and a pixel electrode on the composite substrate manufactured as described above will be described below. First, in the step shown in FIG.
Performing selective thermal oxidation of the silicon single crystal thin film 27;
A field oxide film 28 is formed. This selective thermal oxidation is performed on the entire thickness of the silicon single crystal thin film 27 and is completely converted into a silicon oxide film.
8 is substantially transparent. As a result of the selective thermal oxidation, an element region is formed by the silicon single crystal thin film 27 left in the portion served by the field oxide film 28. At this time, the light shielding film 2 is formed immediately below the formed element region.
Mask alignment of the selective thermal oxidation process is performed so that 4 is located.

【0026】次に図2(E)に示す工程において、素子
領域に残されたシリコン単結晶薄膜27の表面部分のみ
の選択的熱酸化が行なわれゲート絶縁膜29が形成され
る。続いて、このゲート絶縁膜29の上に所定の形状に
パタニングされたゲート電極30が配設される。このゲ
ート電極30はポリシリコンあるいはシリサイドから構
成され光学的に不透明である。
Next, in the step shown in FIG. 2E, only the surface portion of the silicon single crystal thin film 27 left in the element region is subjected to selective thermal oxidation to form a gate insulating film 29. Subsequently, a gate electrode 30 patterned in a predetermined shape is provided on the gate insulating film 29. The gate electrode 30 is made of polysilicon or silicide and is optically opaque.

【0027】さらに図2(F)に示す工程において、シ
リコン単結晶薄膜27に対する不純物ドーピングが行な
われドレイン領域31とソース領域32とが形成され
る。この不純物ドーピングは、例えばゲート電極30を
マスクとしゲート絶縁膜29を介して不純物例えば砒素
のイオン注入を行なう事により実行される。この結果、
素子領域には一対のドレイン領域及びソース領域とゲー
ト電極等からなる絶縁ゲート電界効果トランジスタ構造
を有するスイッチ素子33が形成される。このスイッチ
素子33は、大きな電荷移動度を有する高品質シリコン
単結晶薄膜27に形成されるので高速応答性を有すると
ともに、上述したLSI製造技術を駆使しているのでμ
mオーダあるいはサブμmオーダの微細寸法を有する。
又、ドレイン領域31とソース領域32との問に形成さ
れたトランジスタチャネル領域は下方から遮光膜24に
よって遮蔽されるとともに、上方からゲート電極30に
よって遮蔽される。従って、画素に対して入射光が照射
されても、単結晶薄膜トランジスタに光リーク電流が誘
起される事がない。
Further, in the step shown in FIG. 2F, impurity doping is performed on the silicon single crystal thin film 27 to form a drain region 31 and a source region 32. This impurity doping is performed, for example, by implanting impurities such as arsenic through the gate insulating film 29 using the gate electrode 30 as a mask. As a result,
In the element region, a switch element 33 having an insulated gate field effect transistor structure including a pair of a drain region and a source region, a gate electrode and the like is formed. Since the switch element 33 is formed on the high-quality silicon single crystal thin film 27 having a large charge mobility, the switch element 33 has a high-speed response.
It has micro dimensions on the order of m or sub-μm.
The transistor channel region formed between the drain region 31 and the source region 32 is shielded from below by the light shielding film 24 and shielded from above by the gate electrode 30. Therefore, even when the pixel is irradiated with the incident light, a light leakage current is not induced in the single crystal thin film transistor.

【0028】最後に図2(G)に示す工程において、フ
ィールド酸化膜28の表面に透明電極材料例えばITO
からなる画素電極34がパタニング形成される。この画
素電極34は遮光膜24に重ならない様に配設されるの
で、入射光は透明電極34、フィールド酸化膜28、絶
縁層26及び石英ガラス板22からなる積層構造を透過
する事ができ、透過型光弁装置を構成できる。透明電極
34はゲート絶縁膜29に開口されたコンタクトホール
を介してトランジスタのソース領域32に電気接続され
ている。一方、金属パタン35も形成され、ゲート絶縁
膜29に開口された他のコンタクトホールを介してトラ
ンジスタのドレイン領域31に電気接続されている。最
後に、スイッチ素子33は保護膜36によって被覆され
る。この様にして、光弁装置用半導体基板チップが完成
する。なお図示しないが、光弁装置を組み立てる為に、
複合基板に対して所定の間隙を介して対向基板を重ねる
とともに、この間隙に電気光学物質例えば液晶を封入す
る。
Finally, in the step shown in FIG. 2G, a transparent electrode material such as ITO
Is formed by patterning. Since the pixel electrode 34 is disposed so as not to overlap the light-shielding film 24, incident light can pass through a laminated structure including the transparent electrode 34, the field oxide film 28, the insulating layer 26 and the quartz glass plate 22, A transmission type light valve device can be configured. The transparent electrode 34 is electrically connected to the source region 32 of the transistor via a contact hole opened in the gate insulating film 29. On the other hand, a metal pattern 35 is also formed, and is electrically connected to the drain region 31 of the transistor via another contact hole opened in the gate insulating film 29. Finally, the switch element 33 is covered with a protective film 36. Thus, a semiconductor substrate chip for a light valve device is completed. Although not shown, in order to assemble the light valve device,
An opposing substrate is overlaid on the composite substrate via a predetermined gap, and an electro-optical material such as a liquid crystal is sealed in the gap.

【0029】図3(A)ないし図3(C)は本発明にか
かる複合基板の他の製造方法の例を示す工程図である。
先に説明した例と異なり、本例においては遮光膜は予め
シリコン単結晶板の表面の方に形成されている。先ず、
図3(A)に示す工程において、石英ガラス板41とシ
リコン単結晶板42とが用意される。石英ガラス板41
の裏面を平滑仕上げする。一方、シリコン単結晶板42
の表面にシリコン酸化膜からなる下地層43を形成した
後、その上に遮光膜44をパタニング形成する。そし
て、遮光膜44を被覆する様にシリコン酸化膜からなる
絶縁層45を堆積する。この堆積は例えば化学気相成長
法を用いて行なわれる。堆積処理を行なった後、絶縁層
45の表面を研摩し平坦化する。
FIGS. 3A to 3C are process diagrams showing an example of another method for manufacturing a composite substrate according to the present invention.
Unlike the example described above, in this example, the light shielding film is formed in advance on the surface of the silicon single crystal plate. First,
In the step shown in FIG. 3A, a quartz glass plate 41 and a silicon single crystal plate 42 are prepared. Quartz glass plate 41
Finish the back of the machine smoothly. On the other hand, the silicon single crystal plate 42
After a base layer 43 made of a silicon oxide film is formed on the surface of the substrate, a light shielding film 44 is formed thereon by patterning. Then, an insulating layer 45 made of a silicon oxide film is deposited so as to cover the light shielding film 44. This deposition is performed using, for example, a chemical vapor deposition method. After performing the deposition process, the surface of the insulating layer 45 is polished and flattened.

【0030】次に図3(B)に示す工程において、石英
ガラス板41の平坦化された裏面とシリコン単結晶板4
2の平坦化された表面は互いに熱圧着される。この結
果、シリコン酸化膜からなる絶縁層45と石英ガラス板
41は互いに熱融合し一体化される。最後に図3(C)
に示す工程において、シリコン単結晶板42を所望の厚
みになるまで研摩しシリコン単結晶薄膜層46を形成す
る。このシリコン単結晶薄膜層46は下地層43を介し
て遮光膜44から電気的に分離されている。この様にし
て、本発明にかかる複合基板が製造される。この複合基
板の表面に積層されたシリコン単結晶薄膜層46に対し
て、LSI製造技術を駆使し微細且つ高密度のスイッチ
素子群及び画素電極群を集積形成する事ができる。
Next, in the step shown in FIG. 3B, the flattened back surface of the quartz glass plate 41 and the silicon single crystal plate 4
The two planarized surfaces are thermocompressed together. As a result, the insulating layer 45 made of a silicon oxide film and the quartz glass plate 41 are thermally fused and integrated with each other. Finally, FIG. 3 (C)
In the step shown in (1), the silicon single crystal plate 42 is polished to a desired thickness to form a silicon single crystal thin film layer 46. The silicon single crystal thin film layer 46 is electrically separated from the light shielding film 44 via the underlayer 43. Thus, the composite substrate according to the present invention is manufactured. On the silicon single crystal thin film layer 46 laminated on the surface of the composite substrate, a fine and high-density switch element group and a pixel electrode group can be integratedly formed by making full use of LSI manufacturing technology.

【0031】次に図4(A)ないし図4(G)を参照し
て本発明にかかる複合基板の製造方法のさらに別の例を
説明する。本例においては、遮光膜の形成と同時に素子
分離領域の形成も行なう。先ず、図4(A)に示す工程
において、シリコンウェハ等からなるシリコン単結晶板
51を用意する。このシリコン単結晶板51の表面をエ
ッチングし段差凸部あるいは溝52を形成する。溝の形
成された表面にシリコン酸化膜からなる絶縁層53を設
ける。この結果、溝52は絶縁層53によって埋められ
る。絶縁層53は化学気相成長法により二酸化シリコン
を堆積するか、あるいはシリコン単結晶板51の表面を
熱酸化処理して形成される。さらに、絶縁層53の表面
にポリシリコンからなる半導体多結晶層54を形成す
る。このプロセスはポリシリコンを化学気相成長法によ
り堆梅して行なわれる。続いて、堆積されたポリシリコ
ンの表面を研摩し平坦化する。
Next, another example of the method of manufacturing a composite substrate according to the present invention will be described with reference to FIGS. 4 (A) to 4 (G). In this example, the element isolation region is formed simultaneously with the formation of the light shielding film. First, in the step shown in FIG. 4A, a silicon single crystal plate 51 made of a silicon wafer or the like is prepared. The surface of the silicon single crystal plate 51 is etched to form a step or a groove 52. An insulating layer 53 made of a silicon oxide film is provided on the surface where the groove is formed. As a result, the groove 52 is filled with the insulating layer 53. The insulating layer 53 is formed by depositing silicon dioxide by a chemical vapor deposition method or by thermally oxidizing the surface of the silicon single crystal plate 51. Further, a semiconductor polycrystalline layer 54 made of polysilicon is formed on the surface of the insulating layer 53. This process is performed by depositing polysilicon by chemical vapor deposition. Subsequently, the surface of the deposited polysilicon is polished and planarized.

【0032】次に図4(B)に示す工程において、平坦
化された半導体多結晶層54に対して、同じく平坦化さ
れた裏面を有する絶縁性担体板部材例えば石英ガラス板
55を熱圧着により接合する。続いて図4(C)に示す
工程において、絶縁層53をストッパとして半導体単結
晶板51をエッチング除去しシリコン単結晶薄膜56を
形成する。この除去処理はエッチングに代えて研摩技術
を用いても良い。この結果、段差凸部あるいは溝52の
底部に存在していた絶縁層53の部分が露出される。こ
の露出された絶縁層53の部分によってシリコン単結晶
薄膜56は個々に分離されスイッチ素子の形成される素
子領域が設けられる。そして、素子領域の上方には絶縁
層53を介して半導体多結晶層54あるいはポリシリコ
ン層が積層される事となる。このポリシリコン層が後に
遮光膜を構成する。
Next, in the step shown in FIG. 4B, an insulating carrier plate member, for example, a quartz glass plate 55, also having a flattened back surface, is thermocompression-bonded to the flattened semiconductor polycrystalline layer 54. Join. Subsequently, in a step shown in FIG. 4C, the semiconductor single crystal plate 51 is removed by etching using the insulating layer 53 as a stopper to form a silicon single crystal thin film 56. This removal treatment may use a polishing technique instead of etching. As a result, the portion of the insulating layer 53 existing at the bottom of the step or the groove 52 is exposed. The exposed portion of the insulating layer 53 separates the silicon single crystal thin film 56 into individual elements to provide an element region where a switch element is formed. Then, a semiconductor polycrystalline layer 54 or a polysilicon layer is laminated above the element region via an insulating layer 53. This polysilicon layer forms a light shielding film later.

【0033】図4(D)に示す工程において、シリコン
単結晶薄膜56のみを被覆する様にシリコン窒化膜から
なるマスク57を形成する。なお、図4(D)は、理解
を容易にする為に基板の配置を表裏反転して示してい
る。図から明らかな様に、シリコン窒化膜をパタニング
して得られたマスク57は絶縁層53のみを露出させて
いる。
In the step shown in FIG. 4D, a mask 57 made of a silicon nitride film is formed so as to cover only the silicon single crystal thin film 56. Note that FIG. 4D shows the layout of the substrates upside down for easy understanding. As apparent from the figure, the mask 57 obtained by patterning the silicon nitride film exposes only the insulating layer 53.

【0034】図4(E)に示す工程において、マスク5
7を介して絶縁層53の選択的エッチングを行ない露出
しているシリコン酸化膜を除去し窓部58を形成する。
この窓部58にはポリシリコン層あるいは半導体多結晶
層54が露出する事となる。図4(F)に示す工程にお
いて、この窓部58を介してポリシリコン層54のLO
COS酸化あるいは選択的熱酸化処理を行ない酸化膜層
59に転換する。従って、窓部58は酸化膜層59によ
って埋め込まれる事となる。続いて、埋め込まれた酸化
膜層59の表面を研摩あるいはエッチング等により平坦
化する。
In the step shown in FIG.
The insulating layer 53 is selectively etched through 7 to remove the exposed silicon oxide film to form a window 58.
The polysilicon layer or the semiconductor polycrystalline layer 54 is exposed in the window 58. In the step shown in FIG. 4F, the LO of the polysilicon layer 54 is
COS oxidation or selective thermal oxidation is performed to convert to an oxide film layer 59. Therefore, the window 58 is buried by the oxide film layer 59. Subsequently, the surface of the buried oxide film layer 59 is planarized by polishing or etching.

【0035】最後に図4(G)に示す工程において、残
されたマスク57を除去する。この結果、シリコン単結
晶薄膜56は酸化膜層59により個々に電気的に分離さ
れる事となる。換言すると、酸化膜層59は素子分離領
域を構成する。一方、個々のシリコン単結晶薄膜56の
直下には絶縁層53を介してポリシリコン層54が配置
される事となる。このポリシリコン層54が遮光膜を構
成する。上述した方法により、予め素子分離領域が形成
された複合基板を得る事ができるとともに、その複合基
板の表面は完全に平坦化されており、LSI製造技術を
適用するのに理想的な表面状態を有している。
Finally, in the step shown in FIG. 4G, the remaining mask 57 is removed. As a result, the silicon single crystal thin films 56 are individually electrically separated by the oxide film layer 59. In other words, the oxide film layer 59 forms an element isolation region. On the other hand, the polysilicon layer 54 is disposed directly below the individual silicon single crystal thin film 56 via the insulating layer 53. This polysilicon layer 54 forms a light shielding film. According to the above-described method, a composite substrate in which element isolation regions are formed in advance can be obtained, and the surface of the composite substrate is completely flattened, and an ideal surface state for applying an LSI manufacturing technique can be obtained. Have.

【0036】さて、前述した種々の例においては、遮光
手段を構成する遮光膜は個々のスイッチ素子の直下に配
置され、光弁装置の裏側から入射する光に対してスイッ
チ素子の遮光を行なっている。これに対して、以下に説
明する例は個々のスイッチ素子の直上に遮光膜が形成さ
れ、光弁装置の表側から入射する光に対してスイッチ素
子の遮蔽を行なうものである。図5(A)を参照してそ
の一例を説明する。
In the various examples described above, the light-shielding film constituting the light-shielding means is disposed immediately below each switch element, and shields the switch element from light incident from the back side of the light valve device. I have. On the other hand, in the example described below, a light-shielding film is formed immediately above each switch element, and the switch element is shielded from light incident from the front side of the light valve device. An example will be described with reference to FIG.

【0037】本例においては、遮光膜は金属配線から一
部延設された部分によって構成されている。図示する様
に、石英ガラス層61の表面にはシリコン単結晶薄膜層
62が形成されている。このシリコン単結晶薄膜層62
は前述した例と同様にシリコンウェハの接着及び研摩に
よって形成され結晶方位の一様性及び格子欠陥密度に関
しシリコンウェハと同等の高品質を有している。シリコ
ン単結晶薄膜層62はフィールド酸化膜63によって囲
まれており素子領域を形成する。この素子領域にはLS
I製造技術を用いて高速且つ微細の絶縁ゲート電界効果
トランジスタからなるスイッチ素子64が形成されてい
る。このトランジスタスイッチ素子64は、ドレイン領
域65と、ソース領域66と、ゲート絶縁膜を介して積
層配置された所定の形状を有するゲート電極67とから
構成されている。一方、フィールド酸化膜63の上には
画素電極68が形成されている。
In this embodiment, the light-shielding film is constituted by a part of the metal wiring which is extended. As shown in the figure, a silicon single crystal thin film layer 62 is formed on the surface of the quartz glass layer 61. This silicon single crystal thin film layer 62
Is formed by bonding and polishing a silicon wafer in the same manner as in the above-described example, and has the same high quality as the silicon wafer in terms of uniform crystal orientation and lattice defect density. The silicon single crystal thin film layer 62 is surrounded by a field oxide film 63 to form an element region. In this element region, LS
A switching element 64 composed of a high-speed and fine insulated gate field effect transistor is formed by using the I manufacturing technique. The transistor switch element 64 is composed of a drain region 65, a source region 66, and a gate electrode 67 having a predetermined shape stacked and arranged via a gate insulating film. On the other hand, a pixel electrode 68 is formed on the field oxide film 63.

【0038】本例においては、ゲート電極67及び画素
電極68は共通のポリシリコン薄膜をパタニングする事
により同時に形成される。画素電極68の透明性を維持
する為に、ポリシリコン薄膜は非常に薄い厚みを有して
いる。従って、ゲート電極67自体の遮光性は期待でき
ず、何等かの遮光手段を設ける必要がある。画素電極6
8はトランジスタのソース領域66に電気的に接続され
ているとともに、その表面は層間絶縁膜69によって被
覆されている。この層間絶縁膜69は同時にスイッチ素
子64をも披覆している。層間絶縁膜69の上には金属
パタン又は金属配線70が形成されている。この金属配
線70は層間絶縁膜69に開口されたコンタクトホール
を介してトランジスタのドレイン領域65に接続されて
いる。金属パタン70は、素子領域の上方においてゲー
ト電極67を被覆する様に延設された部分を有する。こ
の延設された部分が遮光膜71を構成する。金属配線7
0はアルミニウム等の金属電極材料から構成されている
ので当然に不透明である。 この様に、本例にお
いてはドレイン電極と遮光膜が兼用されている構造とな
っている。最後に、スイッチ素子64及び画素電極68
は保護膜72によって被覆されている。この保護膜72
の表面は平坦化されており、この上に図示しないが電気
光学物質層及び対向基板が重ねられる。
In this embodiment, the gate electrode 67 and the pixel electrode 68 are formed simultaneously by patterning a common polysilicon thin film. In order to maintain the transparency of the pixel electrode 68, the polysilicon thin film has a very small thickness. Therefore, the light shielding property of the gate electrode 67 itself cannot be expected, and some light shielding means must be provided. Pixel electrode 6
8 is electrically connected to the source region 66 of the transistor, and its surface is covered with an interlayer insulating film 69. The interlayer insulating film 69 also covers the switch element 64 at the same time. On the interlayer insulating film 69, a metal pattern or a metal wiring 70 is formed. The metal wiring 70 is connected to the drain region 65 of the transistor via a contact hole opened in the interlayer insulating film 69. The metal pattern 70 has a portion extended so as to cover the gate electrode 67 above the element region. This extended portion constitutes the light shielding film 71. Metal wiring 7
Since 0 is made of a metal electrode material such as aluminum, it is naturally opaque. As described above, in the present example, the structure is such that the drain electrode and the light shielding film are also used. Finally, the switching element 64 and the pixel electrode 68
Is covered with a protective film 72. This protective film 72
Is flattened, and an electro-optical material layer and a counter substrate (not shown) are stacked thereon.

【0039】図5(B)は図5(A)に示す構造の一部
分を拡大して示した平面図である。図示する様に、スイ
ッチ素子64は走査線73と信号線74の交点部分に配
置されている。走査線73はスイッチ素子64を線順次
で選択する為の走査信号を供給しゲート電極67と電気
的に接続されている。一方、信号線74は前述した金属
配線70からなり、トランジスタスイッチ素子64のド
レイン領域65に対してコンタクトホールを介して電気
的に接続されているとともに、所定の画像信号を選択さ
れたスイッチ素子64に供給し画素電極68の選択給電
を行なうものである。この画素電極68はコンタクトホ
ールを介してトランジスタスイッチ素子64のソース領
域66に電気的に接続されている。金属配線70あるい
はドレイン電極の一部分はスイッチ素子64の全体を被
覆する様に延設されており遮光膜71を構成している。
この例においては、スイッチ素子64は走査線73と信
号線74の交点に局在して配置されているので画素電極
68の面接を極めて大きくとれる。この結果、画素毎の
開口率が大きくとれ光弁装置の高輝度化が図れる。
FIG. 5B is an enlarged plan view showing a part of the structure shown in FIG. 5A. As shown, the switch element 64 is arranged at the intersection of the scanning line 73 and the signal line 74. The scanning line 73 supplies a scanning signal for line-sequentially selecting the switch element 64 and is electrically connected to the gate electrode 67. On the other hand, the signal line 74 is made of the above-described metal wiring 70, is electrically connected to the drain region 65 of the transistor switching element 64 via a contact hole, and has a predetermined image signal. To selectively supply the pixel electrode 68. This pixel electrode 68 is electrically connected to the source region 66 of the transistor switch element 64 via a contact hole. A part of the metal wiring 70 or the drain electrode is extended so as to cover the entire switch element 64 and forms a light shielding film 71.
In this example, since the switching element 64 is located locally at the intersection of the scanning line 73 and the signal line 74, the surface contact of the pixel electrode 68 can be extremely large. As a result, the aperture ratio for each pixel can be made large, and the light valve device can have high luminance.

【0040】上述した例においては、遮光膜はドレイン
電極と兼用されていた。これに対して、次に示す実施例
においては遮光膜はゲート電極の表面に重ねられており
いわゆるセルフアライメントで形成されている。図6に
示す様に、石英ガラス層81の表面にシリコン単結晶薄
膜層82が配置されている。シリコン単結晶薄膜層82
はフィールド酸化膜83によってその周囲を囲まれてお
り素子領域を規定する。素子領域には絶縁ゲート電界効
果トランジスタからなるスイッチ素子84が形成されて
いる。このトランジスタは高品質のシリコン単結晶薄膜
層82に対してLSI製造技術を適用して形成され微細
な寸法を有するとともに高速スイッチング特性に優れて
いる。トランジスタは、一対のドレイン領域85及びソ
ース領域86とゲート絶縁膜87を介して積層配置され
た所定の形状を有するゲート電極88とから構成されて
いる。ゲート電極88はドレイン領域85とソース領域
86との問に形成されたチャネル領域を覆う様に配置さ
れており、チャネル領域の電気的導通及び遮断を制御す
る。本例においては、ゲート電極88はポリシリコンか
ら構成されている。このポリシリコンは本釆不透明材料
であるが、その膜厚が薄い場合には透過率が0%になら
ない。従って、必ずしもゲート電極88のみによっては
完全な遮光効果を得る事ができない。
In the above-described example, the light-shielding film is also used as the drain electrode. On the other hand, in the following embodiment, the light-shielding film is overlaid on the surface of the gate electrode and formed by so-called self-alignment. As shown in FIG. 6, a silicon single crystal thin film layer 82 is disposed on the surface of a quartz glass layer 81. Silicon single crystal thin film layer 82
Are surrounded by a field oxide film 83 and define an element region. A switch element 84 formed of an insulated gate field effect transistor is formed in the element region. This transistor is formed by applying the LSI manufacturing technique to the high-quality silicon single crystal thin film layer 82, has a fine size, and has excellent high-speed switching characteristics. The transistor includes a pair of a drain region 85 and a source region 86, and a gate electrode 88 having a predetermined shape stacked and arranged via a gate insulating film 87. The gate electrode 88 is disposed so as to cover a channel region formed between the drain region 85 and the source region 86, and controls electrical conduction and cutoff of the channel region. In this example, the gate electrode 88 is made of polysilicon. This polysilicon is an opaque material by nature, but its transmittance does not become 0% when its thickness is small. Therefore, it is not always possible to obtain a complete light shielding effect only by the gate electrode 88.

【0041】その為に、本例においてはゲート電極88
の上に遮光膜89が重ねて形成されている。この遮光膜
89は例えばアルミニウム等の金属あるいは高融点金属
とシリコンの化合物であるシリサイドから構成されてお
り入射光を完全に遮断する事ができる。従って、ゲート
電極の下部に存在するチャネル領域に入射光が照射され
る惧れがなく、光リーク電流は発生しない。この結果、
画素電極に蓄積された供給電荷はスイッチ素子の非選択
期間中においてもリークする事がなく安定した動作を保
証できる。ゲート電極88と遮光膜89は同一の平面形
状を有しセルフアライメントで加工する事ができる。ト
ランジスタスイッチ素子84のソース領域86には画素
電極90が接続されている。画素電極90はゲート電極
と同様にポリシリコンから構成する事ができ、フィール
ド酸化膜83の上に堆積される。ポリシリコンに代えて
ITO等の透明性導電材料を用いても良い。一方、トラ
ンジスタスイッチ素子84のドレイン領域85には金属
配線91が接続されている。この金属配線91は遮光膜
89と同一の膜を用いて同時にパタニング形成する事が
可能である。
Therefore, in this embodiment, the gate electrode 88
A light-shielding film 89 is formed on the substrate. This light-shielding film 89 is made of, for example, a metal such as aluminum or a silicide which is a compound of a high-melting-point metal and silicon, and can completely block incident light. Accordingly, there is no fear that the channel region existing below the gate electrode is irradiated with incident light, and no light leakage current occurs. As a result,
The supply charge accumulated in the pixel electrode does not leak even during the non-selection period of the switch element, and a stable operation can be guaranteed. The gate electrode 88 and the light shielding film 89 have the same planar shape and can be processed by self-alignment. The pixel electrode 90 is connected to the source region 86 of the transistor switch element 84. The pixel electrode 90 can be made of polysilicon similarly to the gate electrode, and is deposited on the field oxide film 83. A transparent conductive material such as ITO may be used instead of polysilicon. On the other hand, a metal wiring 91 is connected to the drain region 85 of the transistor switch element 84. The metal wiring 91 can be simultaneously patterned by using the same film as the light shielding film 89.

【0042】図7(A)は図6に示す実施例をさらに改
良した例を示す模式的断面図である。図示する様に、石
英ガラス層101の上にはシリコン単結晶薄膜層102
が配置されている。シリコン単結晶薄膜層102はその
素子領域を除いて選択的熱酸化処理を施こされフィール
ド酸化膜103に転換されている。この素子領域に絶縁
ゲート電界効果トランジスタからなるスイッチ素子10
4が微細加工技術あるいはLSI製造技術を用いて形成
されている。
FIG. 7A is a schematic sectional view showing an example in which the embodiment shown in FIG. 6 is further improved. As shown, a silicon single crystal thin film layer 102 is formed on a quartz glass layer 101.
Is arranged. The silicon single crystal thin film layer 102 is selectively thermally oxidized except for the element region, and is converted into a field oxide film 103. In this element region, a switching element 10 comprising an insulated gate field effect transistor
4 is formed using a fine processing technique or an LSI manufacturing technique.

【0043】この絶縁ゲート電界効果トランジスタはい
わゆるLDD構造を有し高耐圧型となっている。即ち、
素子領域を規定するシリコン単結晶薄膜層102には高
濃度不純物領域からなる第1ドレイン領域105と第1
ソース領域106とが互いに離間して形成されている。
さらに、低濃度不純物領域からなる第2ドレイン領域1
07が第1ドレイン領域105に隣接して形成されてい
るとともに、同じく低濃度不純物領域からなる第2ソー
ス領域108が第1ソース領域106に隣接して形成さ
れている。一対の第2ドレイン領域107及び第2ソー
ス領域108との問にトランジスタチャネル形成領域1
09が配置される。この様に、LDD構造においては、
トランジスタチャネル形成領域109はその両端に位置
する低濃度不純物領域である第2ドレイン領域107及
び第2ソース領域108に連続しているので、パンチス
ルーや短チャネル効果を有効に防止する事ができ高耐圧
構造を実現できる。特に、画素電極を駆動する為のスイ
ッチ素子には高電圧が印加される為、高耐圧構造である
事は著しく信頼性の向上に寄与する。
This insulated gate field effect transistor has a so-called LDD structure and is of a high withstand voltage type. That is,
A first drain region 105 composed of a high concentration impurity region and a first drain region
The source region 106 is formed apart from the source region 106.
Furthermore, a second drain region 1 made of a low concentration impurity region
07 is formed adjacent to the first drain region 105, and a second source region 108 also formed of a low-concentration impurity region is formed adjacent to the first source region 106. The difference between the pair of the second drain region 107 and the second source region 108 is that
09 is arranged. Thus, in the LDD structure,
Since the transistor channel formation region 109 is continuous with the second drain region 107 and the second source region 108, which are low-concentration impurity regions located at both ends of the transistor channel formation region 109, punch-through and a short channel effect can be effectively prevented. A pressure resistance structure can be realized. In particular, since a high voltage is applied to a switch element for driving a pixel electrode, a high breakdown voltage structure significantly contributes to improvement in reliability.

【0044】トランジスタチャネル形成領域109の上
にはゲート絶縁膜110を介してゲート電極111が重
ねられている。このゲート電極111の上にはさらに遮
光膜112が配置されており、入射光からトランジスタ
チャネル形成領域109を遮蔽している。本例において
は、遮光膜112の平面形状はゲート電極111の平面
形状に比べて大きく設定されている。この様な寸法形状
としたのは、後に説明する様に遮光膜112を用いてセ
ルフアライメントによりLDD構造を実現する為であ
る。
A gate electrode 111 is overlaid on the transistor channel formation region 109 via a gate insulating film 110. A light-shielding film 112 is further disposed on the gate electrode 111 to shield the transistor channel formation region 109 from incident light. In this example, the planar shape of the light shielding film 112 is set to be larger than the planar shape of the gate electrode 111. The reason for adopting such dimensions is to realize an LDD structure by self-alignment using the light shielding film 112 as described later.

【0045】フィールド酸化膜103の上には画素電極
113が配設されており、その一端はトランジスタスイ
ッチ素子104の第1ソース領域106に電気的に接続
されている。一方、金属配線114も形成されており、
その一端はトランジスタスイッチ素子104の第1ドレ
イン領域105に電気的に接続されている。最後に、ス
イッチ素子素子104及び画素電極113を被覆する様
に保護膜115が堆積されている。その表面は平坦化処
理が施こされており、図示しないが液晶層及び対向基板
がこの上に重ねて配置され光弁装置が完成する。
A pixel electrode 113 is provided on the field oxide film 103, and one end of the pixel electrode 113 is electrically connected to the first source region 106 of the transistor switch element 104. On the other hand, a metal wiring 114 is also formed,
One end is electrically connected to the first drain region 105 of the transistor switching element 104. Finally, a protective film 115 is deposited so as to cover the switch element 104 and the pixel electrode 113. The surface has been subjected to a flattening process, and although not shown, a liquid crystal layer and a counter substrate are arranged on top of this to complete the light valve device.

【0046】図7(B)は、図7(A)に示すLDD構
造を有するスイッチ素子の製造工程を示す半完成品の模
式的断面図である。図7(B)は遮光膜112をマスク
として用いたイオン注入による不純物ドーピングプロセ
スを示す。図示する様に、ゲート電極111の直下には
不純物イオン例えば砒素イオンのドーピングが行なわれ
ないので、トランジスタチャネル形成領域109はシリ
コン単結晶薄膜層102の本来の導電型例えばP型を維
持する。一方、マスクとして用いられる遮光膜112に
よって覆われていない部分に対しては不純物砒素イオン
が直接注入されるので、高濃度のN+型不純物領域から
なる第1ドレイン領域105と第1ソース領域106が
形成される。さらに、ゲート電極111には重ならない
が遮光膜112には重なる部分のシリコン単結晶薄膜層
102には不純物砒素イオンの回り込みや不純物砒素の
拡散等により低濃度不純物領域が形成される。即ち、こ
のN−型不純物領域はゲート電極111の両側に形成さ
れ第2ドレイン領域107と第2ソース領域108を構
成する。この結果、ゲート電極111より一回り大きい
遮光膜112をイオン注入のマスクとして用いる事によ
り、セルフアライメントで一時にLDD構造を形成する
事が可能となる。
FIG. 7B is a schematic cross-sectional view of a semi-finished product showing a process for manufacturing the switch element having the LDD structure shown in FIG. 7A. FIG. 7B shows an impurity doping process by ion implantation using the light shielding film 112 as a mask. As shown, since doping of impurity ions, for example, arsenic ions, is not performed immediately below the gate electrode 111, the transistor channel formation region 109 maintains the original conductivity type of the silicon single crystal thin film layer 102, for example, P type. On the other hand, impurity arsenic ions are directly implanted into portions not covered by the light-shielding film 112 used as a mask, so that the first drain region 105 and the first source region 106 made of a high-concentration N + type impurity region are formed. It is formed. Further, a low-concentration impurity region is formed in the silicon single crystal thin film layer 102 which does not overlap with the gate electrode 111 but overlaps with the light-shielding film 112 by sneaking of impurity arsenic ions or diffusion of impurity arsenic. That is, the N − -type impurity regions are formed on both sides of the gate electrode 111 to form the second drain region 107 and the second source region 108. As a result, by using the light-shielding film 112 which is slightly larger than the gate electrode 111 as a mask for ion implantation, an LDD structure can be formed at a time by self-alignment.

【0047】さて、以上に説明した様々な実施例におい
ては、遮光手段は個々のスイッチ素子を表側あるいは裏
側から遮光する為の遮光膜で構成されていた。これに対
して、以下に説明する実施例においては遮光手段は周辺
回路を遮蔽する為に設けられている。前述した様に、本
発明によれば高電荷移動度を有する高品質のシリコン単
結晶薄膜を用いているのでスイッチ素子群のみならずこ
れらスイッチ素子群を駆動する為の周辺駆動回路素子群
も同時にLSI製造技術を用いて集積的に形成する事が
できる。一般に、周辺回路素子群としてはCMOSトラ
ンジスタを用いるのが有利である。CMOSトランジス
タはN型及びP型の絶縁ゲート電界効果トランジスタの
組からなり、低消費電力である点に特徴がある。しかし
ながら、N型及びP型のトランジスタを隣接して配置す
ると必然的にNPNP接合からなる寄生サイリスクが形
成され入射光の照射を受けるとラッチアップが生じ正常
の動作が維持できなくなる。この結果、最悪の場合には
暴走等が生じ光弁芸置の機能は破壊される。この為に、
個々のスイッチ素子の遮光と合わせて周辺回路素子群の
遮光も極めて重要である。
In the various embodiments described above, the light shielding means is constituted by a light shielding film for shielding each switch element from the front side or the back side. On the other hand, in the embodiment described below, the light shielding means is provided to shield the peripheral circuit. As described above, according to the present invention, since a high-quality silicon single crystal thin film having a high charge mobility is used, not only the switch element group but also the peripheral drive circuit element group for driving these switch element groups are used at the same time. It can be formed in an integrated manner using LSI manufacturing technology. Generally, it is advantageous to use CMOS transistors as the peripheral circuit element group. A CMOS transistor is composed of a set of N-type and P-type insulated gate field effect transistors, and is characterized by low power consumption. However, when N-type and P-type transistors are arranged adjacent to each other, a parasitic silicide composed of an NPNP junction is necessarily formed, and when irradiated with incident light, latch-up occurs and normal operation cannot be maintained. As a result, in the worst case, runaway occurs and the function of the light valve is destroyed. For this,
It is extremely important to shield the peripheral circuit element group in addition to the individual switch elements.

【0048】図8(A)に上述した周辺回路に対する遮
光構造の一例を示す。図8(A)は光弁装置の平面形状
を示している。表面にシリコン単結晶薄膜層が形成され
た複合基板121は、中央部にある画素アレイ区域12
2と周辺部に存在する周辺回路区域123に分割されて
いる。画素アレイ区域122の表面に位置するシリコン
単結晶薄膜層にはマトリックス状に配置された画素電極
群124と対応するスイッチ素子群125とが集積的に
高密度で形成されている。個々のスイッチ素子125は
絶縁ゲート電界効果トランジスタから構成されている。
トランジスタのゲート電極は行状に配設された走査線1
26に接続されており、そのドレイン電極は列状に配列
された信号線127に接続されており、そのソース電極
は対応する画素電極124に接続されている。
FIG. 8A shows an example of a light shielding structure for the above-described peripheral circuit. FIG. 8A shows a planar shape of the light valve device. A composite substrate 121 having a silicon single crystal thin film layer formed on the surface thereof has a pixel array area 12 at the center.
2 and a peripheral circuit area 123 existing in the peripheral portion. In the silicon single crystal thin film layer located on the surface of the pixel array area 122, pixel electrode groups 124 arranged in a matrix and corresponding switch element groups 125 are formed at a high density in an integrated manner. Each switch element 125 is constituted by an insulated gate field effect transistor.
The gate electrodes of the transistors are scanning lines 1 arranged in rows.
26, the drain electrode thereof is connected to the signal lines 127 arranged in a column, and the source electrode thereof is connected to the corresponding pixel electrode 124.

【0049】一方周辺回路区域123に存在するシリコ
ン単結晶薄膜層の表面にはXドライバ128及びYドラ
イバ129を含む周辺回路が同様にLSI製造技術を用
いて集積的に形成されている。Xドライバ128は列状
の信号線127に接続されており各画素に画像信号を供
給するとともに、Yドライバ129は行状の走査線12
6に接続されており各画素に対して線順次走査信号を供
給する。これら周辺回路128及び129は遮光層13
0によって被覆されている。この遮光層130は画素ア
レイ区域122を囲む様に配置されており周辺封路のみ
を選択的に遮光する様になっている。一方、画素アレイ
区域に形成されたスイッチ素子群125については前述
した様に個々に遮光膜が具備されている。
On the other hand, on the surface of the silicon single crystal thin film layer existing in the peripheral circuit area 123, peripheral circuits including an X driver 128 and a Y driver 129 are similarly formed in an integrated manner using LSI manufacturing technology. The X driver 128 is connected to the column-shaped signal line 127 to supply an image signal to each pixel, and the Y driver 129 is connected to the row-shaped scanning line 12.
6 and supplies a line-sequential scanning signal to each pixel. These peripheral circuits 128 and 129 correspond to the light shielding layer 13.
0. The light shielding layer 130 is arranged so as to surround the pixel array area 122, and selectively shields only the peripheral sealing path. On the other hand, the switch element groups 125 formed in the pixel array area are individually provided with the light shielding films as described above.

【0050】図8(B)は、図8(A)に示す光弁装置
の断面構造を示す模式図である。図示する様に、複合基
板121の上には所定の間隙を介して対向基板131が
配置されているとともに、該間隙には電気光学物質例え
ば液晶132が封入されている。液晶132はシーラ1
33によって封止されている。囲示しないが、シーラ1
33で囲まれた内側部分には画索アレイが配置されてい
るとともに、シーラ133の外側にはYドライバ129
等を含む周辺回路が配置されている。画素アレイ及び周
辺回路は共通のシリコン単結晶薄膜層に形成されてい
る。Yドライバ129を含む周辺回路は遮光層130に
よって上下から遮蔽されている。本例においては、この
遮光層130は複合基板121の周辺部に配置された金
属枠部材から構成されている。この金属枠部材は遮光機
能を有するとともに熱伝導性に優れている為光弁装置の
冷却機能をも有する。さらに、金属材料で構成されてい
る為電磁気的なシールド機能をも有する。本例において
は、金属枠部材又は金属フレームは複合基板121の表
面から離間して配置されているが、必ずしもこれに限ら
れるものではなく金属フレームを複合基板121の表面
に接着しても良い。かかる構成とする事により、ラッチ
アップ等による周辺回路の誤動作を有効に防止する事が
できる。
FIG. 8B is a schematic view showing a sectional structure of the light valve device shown in FIG. As shown in the figure, a counter substrate 131 is disposed on the composite substrate 121 with a predetermined gap therebetween, and an electro-optical material such as a liquid crystal 132 is sealed in the gap. The liquid crystal 132 is the sealer 1
It is sealed by 33. Not enclosed, sealer 1
An image search array is arranged in an inner portion surrounded by 33, and a Y driver 129 is arranged outside the sealer 133.
And other peripheral circuits. The pixel array and peripheral circuits are formed on a common silicon single crystal thin film layer. Peripheral circuits including the Y driver 129 are shielded from above and below by the light shielding layer 130. In this example, the light-shielding layer 130 is formed of a metal frame member arranged on the periphery of the composite substrate 121. This metal frame member has a light-shielding function and also has a function of cooling the light valve device because of its excellent thermal conductivity. Furthermore, since it is made of a metal material, it also has an electromagnetic shielding function. In the present example, the metal frame member or the metal frame is disposed apart from the surface of the composite substrate 121, but is not necessarily limited to this, and the metal frame may be bonded to the surface of the composite substrate 121. With such a configuration, malfunction of peripheral circuits due to latch-up or the like can be effectively prevented.

【0051】本発明の構造、作用及び効果を明らかにす
る為に、図8(A)及び図8(B)を参照して光弁装置
の全体的な動作を簡潔に説明する。個々のトランジスタ
スイッチ素子124のゲート電極は走査線126に接続
されており、Yドライバ129によって走査信号が印加
され線順次で個々のトランジスタスイッチ素子125の
導適及び遮断を制御する。
In order to clarify the structure, operation and effect of the present invention, the overall operation of the light valve device will be briefly described with reference to FIGS. 8 (A) and 8 (B). The gate electrode of each transistor switch element 124 is connected to a scanning line 126, and a scanning signal is applied by a Y driver 129 to control the application and cutoff of each transistor switch element 125 in line order.

【0052】Xドライバ回路128から出力される画像
信号は信号線127を介して導通状態にある選択された
トランジスクスイッチ素子125に印加される。印加さ
れた画像信号は対応する画素電極124に伝えられる。
この結果、各画素電極124には画像信号の大きさに応
じた電荷が供給され且つ蓄積される。蓄積された電荷に
より画素電極124は励起し液晶層132に作用してそ
の透過率を局部的に変化させ光弁機能を奏する。一方、
非選択時においてはトランジスクスイッチ素子125は
非導通状態となり画素電極124に書き込まれた画像信
号を電荷として維持する。なお液晶層132は比抵抗が
高く通常は容量性として動作する。トランジスタスイッ
チ素子は遮光膜によって遮蔽されているので非導通状態
において光リーク電流が発生せず画素電極に維持された
電荷はリークしない。従って、極めて安定した光弁機能
を発揮する事ができる。
The image signal output from the X driver circuit 128 is applied via a signal line 127 to a selected transistor switch element 125 which is conductive. The applied image signal is transmitted to the corresponding pixel electrode 124.
As a result, charges corresponding to the magnitude of the image signal are supplied to and accumulated in each pixel electrode 124. The pixel electrode 124 is excited by the accumulated charges and acts on the liquid crystal layer 132 to locally change the transmittance, thereby exhibiting a light valve function. on the other hand,
At the time of non-selection, the transistor switch element 125 becomes non-conductive, and maintains the image signal written to the pixel electrode 124 as electric charge. Note that the liquid crystal layer 132 has a high specific resistance and normally operates as a capacitive element. Since the transistor switch element is shielded by the light-shielding film, no light leakage current occurs in the non-conductive state, and the electric charge maintained in the pixel electrode does not leak. Therefore, an extremely stable light valve function can be exhibited.

【0053】ところで、これらトランジスタスイッチ素
子のスイッチング性能を表わす為にオン/オフ電流比が
用いられる。液晶動作に必要な電流比は書き込み時間と
保持時間から簡単に求められる。例えば画像信号がテレ
ビジョン信号である場合には、1走査線期間の約60μ
msecの間に画像信号の90%以上を書き込まねばな
らない。一方、1フィールド期間である約16msec
で電荷の90%以上を保持しなければならない。その結
果、電流比は5桁以上が必要となる。この時、トランジ
スタスイッチ素子は電荷移動度が極めて高いシリコン単
結晶薄膜の上に形成されているのでオン/オフ比は6桁
以上を確保できる。従って、極めて高速な信号応答性を
有するアクティブマトリックス型の光弁装置を得る事が
できる。又、シリコン単結晶薄膜の高移動度特性を利用
して同時にXドライバ回路128及びYドライバ回路1
29を含む周辺回路を同一シリコン単結晶薄膜に形成す
る事が可能となる。この時、ドライバ回路も又遮光層1
30によって有効に遮閉されているので光弁装置の誤動
作を防止する事ができる。
Incidentally, the on / off current ratio is used to represent the switching performance of these transistor switching elements. The current ratio required for the liquid crystal operation can be easily obtained from the writing time and the holding time. For example, when the image signal is a television signal, about 60 .mu.
90% or more of the image signal must be written during msec. On the other hand, about 16 msec, which is one field period
Must hold at least 90% of the charge. As a result, the current ratio needs to be 5 digits or more. At this time, since the transistor switch element is formed on a silicon single crystal thin film having extremely high charge mobility, an on / off ratio of six digits or more can be secured. Therefore, it is possible to obtain an active matrix type light valve device having an extremely high-speed signal response. Further, the X driver circuit 128 and the Y driver circuit 1 are simultaneously used by utilizing the high mobility characteristic of the silicon single crystal thin film.
It is possible to form a peripheral circuit including 29 on the same silicon single crystal thin film. At this time, the driver circuit is also in the light shielding layer 1.
Since the light valve device 30 is effectively closed, malfunction of the light valve device can be prevented.

【0054】さて、前述した例においては周辺回路を遮
蔽する遮光層は金属フレームで構成されていた。これに
対して、以下に説明する実施例においては遮光層は複合
基板の周辺部表面及び裏面に塗布された遮光性樹脂層か
ら構成されている。図9(A)に示す様に、複合基板1
41の上には対向基板142が搭載されている。対向基
板142によって覆われている複合基板141の部分に
は画素アレイが形成されており、対向基板142によっ
て覆われていない複合基板141の周辺部にはドライバ
回路を含む周辺回路が集積形成されている。このドライ
バ回路を被覆する様に遮光性樹脂層143が塗布されて
いる。
In the above-described example, the light-shielding layer for shielding the peripheral circuit is constituted by a metal frame. On the other hand, in the embodiments described below, the light-shielding layer is formed of a light-shielding resin layer applied to the peripheral surface and the back surface of the composite substrate. As shown in FIG. 9A, the composite substrate 1
An opposing substrate 142 is mounted on 41. A pixel array is formed in a portion of the composite substrate 141 covered by the opposing substrate 142, and peripheral circuits including driver circuits are integrally formed in a peripheral portion of the composite substrate 141 not covered by the opposing substrate 142. I have. A light-shielding resin layer 143 is applied so as to cover the driver circuit.

【0055】図9(B)は図9(A)に示す光弁装置の
断面構造を示す模式図である。図示する様に、対向基板
142は複合基板141に対して所定の間隙を介してシ
ーラ又はシール部材144により接着固定されている。
両基板の間隙には液晶層145が充填されている。複合
基板141の周辺部にはドライバ回格146が形成され
ている。このドライバ回路146を被覆する様に遮光性
樹脂層143が塗布されているのである。この遮光性樹
脂層143は例えば黒色顔料が分散されたエポキシ樹脂
等からなる。
FIG. 9B is a schematic view showing a sectional structure of the light valve device shown in FIG. 9A. As shown in the figure, the opposing substrate 142 is bonded and fixed to the composite substrate 141 by a sealer or a seal member 144 via a predetermined gap.
The gap between both substrates is filled with a liquid crystal layer 145. A driver circuit 146 is formed around the composite substrate 141. The light-shielding resin layer 143 is applied so as to cover the driver circuit 146. The light-shielding resin layer 143 is made of, for example, an epoxy resin in which a black pigment is dispersed.

【0056】ところで、複合基板141は通常石英ガラ
スを担体として用いている。従って、光弁装置の表側か
らのみならず裏側からもこの石英ガラス担体を通して光
がドライバ回路146に入射してしまう惧れがある。従
って、本例においては披合基板141の表面だけでなく
裏面にも遮光性樹脂層143が塗布されている。最後に
図10は遮光層の他の構成例を示す模式的断面図であ
る。図示する様に、複合基板151の表面にはシリコン
単結晶薄膜152が形成されている。このシリコン単結
晶薄膜152には画素アレイに加えて周辺駆動回路15
3も高密度で集積的に形成されている。複合基板151
の上には所定の間隙を介して対向基板154が搭載され
ている。両基板の間隙には液晶155が充填封止されて
いる。両基板は接着剤からなるシーラ156によって互
いに接合されている。本例においては、このシーラ15
6が遮光層を構成している。即ち、周辺駆動回路153
を覆う様に黒色樹脂からなるシーラ156が配設されて
いるのである。かかる構造によれば、特に追加の遮光層
を設ける事なく、シーラを遮光層として兼用する事がで
き製造工程の合理化が図れる。なお、駆動回路153に
対する遮光をより完全なものとする為に黒色樹脂157
が光弁装置の側面及び裏面に塗布されている。複合基板
151及び対向基板154は何れも透明材料から構成さ
れているので基板端面から入射する光も屈折等を受け駆
動回路153を照射する惧れがある。その為に、各基板
の側面及び裏面をも遮光性の黒色樹脂で覆う様にしてい
る。
By the way, the composite substrate 141 usually uses quartz glass as a carrier. Therefore, light may enter the driver circuit 146 through the quartz glass carrier not only from the front side but also from the back side of the light valve device. Therefore, in this example, the light-shielding resin layer 143 is applied to not only the front surface but also the back surface of the display substrate 141. Finally, FIG. 10 is a schematic sectional view showing another configuration example of the light shielding layer. As shown, a silicon single crystal thin film 152 is formed on the surface of the composite substrate 151. The silicon single crystal thin film 152 has a peripheral drive circuit 15 in addition to the pixel array.
3 is also formed in high density and integrated. Composite substrate 151
A counter substrate 154 is mounted on the substrate with a predetermined gap therebetween. A liquid crystal 155 is filled and sealed in the gap between the two substrates. The two substrates are joined to each other by a sealer 156 made of an adhesive. In this example, this sealer 15
6 constitutes a light shielding layer. That is, the peripheral driving circuit 153
A sealer 156 made of a black resin is disposed so as to cover. According to this structure, the sealer can also be used as the light-shielding layer without providing an additional light-shielding layer, and the manufacturing process can be rationalized. The black resin 157 is used to more completely shield the driving circuit 153 from light.
Is applied to the side surface and the back surface of the light valve device. Since both the composite substrate 151 and the counter substrate 154 are made of a transparent material, light incident from the substrate end face may be refracted or the like and irradiated to the drive circuit 153. For this purpose, the side and back surfaces of each substrate are also covered with a light-shielding black resin.

【0057】[0057]

【発明の効果】上述した様に、本発明によれば担体層の
上に形成された半導体単結晶薄膜に対して半導体微細化
技術又はLSI製造技術を用いて画素電極群及び駆動回
路を集括的に形成して得られる集積回路チップ基板を利
用して光弁装置を構成している。この為、極めて高い画
素密度を有する光弁装置を得る事ができるという効果が
ある。又、集積回路チップ基板の寸法を通常の半導体I
Cチップと同程度にできるので極めて小型の光弁装置を
得る事ができるという効果がある。半導体微細化技術を
用いて画素を製造するので極めて高精度の光弁装置を得
る事ができるという効果がある。
As described above, according to the present invention, a pixel electrode group and a driving circuit are integrated using a semiconductor miniaturization technique or an LSI manufacturing technique for a semiconductor single crystal thin film formed on a carrier layer. The light valve device is configured by using an integrated circuit chip substrate obtained by forming the light valve device. Therefore, there is an effect that a light valve device having an extremely high pixel density can be obtained. In addition, the dimensions of the integrated circuit chip substrate are
Since it can be made approximately the same as the C chip, there is an effect that an extremely small light valve device can be obtained. Since the pixel is manufactured using the semiconductor miniaturization technology, there is an effect that an extremely accurate light valve device can be obtained.

【0058】特に、駆動回路を入射光から遮蔽する為の
遮光手段を用いたので、入射光の悪影響を受ける事なく
光弁装置を正常に動作させる事ができるという効果があ
る。駆動回略に含まれるスイッチ素子群の各々に対して
表面側及び裏面側から遮光膜を配置する事によりスイッ
チ素子の光リーク電流を抑制する事が可能となり安定し
た光弁機能が保証できるという効果がある。又、駆動回
路に含まれる周辺ドライバ回路等を外部入射光から速閉
する遮光層を設ける事によりドライバ回路にラッチアッ
プが生ずる事を防止でき光弁装置の誤動作を防げる。
In particular, since the light shielding means for shielding the drive circuit from the incident light is used, there is an effect that the light valve device can be normally operated without being affected by the incident light. By arranging a light shielding film from the front side and the back side for each of the switch element groups included in the driving circuit, it is possible to suppress the light leak current of the switch element and to assure a stable light valve function. There is. In addition, by providing a light-shielding layer that closes the peripheral driver circuit and the like included in the drive circuit quickly from external incident light, it is possible to prevent latch-up from occurring in the driver circuit and prevent malfunction of the light valve device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体単結晶薄膜基板光弁装置の一実
施例を示す模式的断面図。
FIG. 1 is a schematic sectional view showing one embodiment of a semiconductor single crystal thin film substrate light valve device of the present invention.

【図2】本発明の光弁装置の製造方法を説明する為の工
程図。
FIG. 2 is a process chart for explaining a method of manufacturing a light valve device of the present invention.

【図3】本発明の光弁装置に用いられる複合基板の製造
方法を示す工程図。
FIG. 3 is a process chart showing a method for manufacturing a composite substrate used in the light valve device of the present invention.

【図4】本発明の光弁装置に用いられる複合基板の製造
方法の他の例を示す工程図。
FIG. 4 is a process chart showing another example of a method for manufacturing a composite substrate used in the light valve device of the present invention.

【図5】本発明の半導体単結晶薄膜基板光弁装置の他の
実施例を示す模式的断面図。
FIG. 5 is a schematic sectional view showing another embodiment of the semiconductor single crystal thin film substrate light valve device of the present invention.

【図6】本発明の半導体単結晶薄膜基板光弁装置の別の
実施例を示す模式的断面。
FIG. 6 is a schematic cross section showing another embodiment of the semiconductor single crystal thin film substrate light valve device of the present invention.

【図7】本発明の半導体単結晶薄膜基板光弁装置の別の
実施例を示す模式的断面図。
FIG. 7 is a schematic sectional view showing another embodiment of the semiconductor single crystal thin film substrate light valve device of the present invention.

【図8】本発明の半導体単結晶薄膜基板光弁装置の別の
実施例を示す模式的平面図。
FIG. 8 is a schematic plan view showing another embodiment of the semiconductor single crystal thin film substrate light valve device of the present invention.

【図9】本発明の半導体単結晶薄膜基板光弁装置の他の
実施例を示す斜視図。
FIG. 9 is a perspective view showing another embodiment of the semiconductor single crystal thin film substrate light valve device of the present invention.

【図10】本発明の半導体単結晶薄膜基板光弁装置の他
の実施例を示す模式的断面図である。
FIG. 10 is a schematic sectional view showing another embodiment of the semiconductor single crystal thin film substrate light valve device of the present invention.

【符号の説明】[Explanation of symbols]

1 複合基板 2 シリコン単結晶薄膜層 3 石英ガラス層 4 画素電極 5 スイッチ素子 6 ゲート絶縁膜 7 金属パタン 8 フィールド酸化膜 9 遮光膜 10 絶縁層 11 対向基板 12 ガラス板 13 共通電極 14 液晶層 15 保護膜 D ドレイン領域 G ゲート電極 S ソース領域 DESCRIPTION OF SYMBOLS 1 Composite substrate 2 Silicon single crystal thin film layer 3 Quartz glass layer 4 Pixel electrode 5 Switching element 6 Gate insulating film 7 Metal pattern 8 Field oxide film 9 Light shielding film 10 Insulating layer 11 Opposite substrate 12 Glass plate 13 Common electrode 14 Liquid crystal layer 15 Protection Film D Drain region G Gate electrode S Source region

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成11年9月13日(1999.9.1
3)
[Submission date] September 13, 1999 (1999.9.1)
3)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/786 H01L 29/78 612B 619B (72)発明者 山崎 恒夫 千葉県千葉市美浜区中瀬1丁目8番地 セ イコーインスツルメンツ株式会社内 (72)発明者 田口 雅明 千葉県千葉市美浜区中瀬1丁目8番地 セ イコーインスツルメンツ株式会社内 (72)発明者 矢部 悟 千葉県千葉市美浜区中瀬1丁目8番地 セ イコーインスツルメンツ株式会社内 (72)発明者 小島 芳和 千葉県千葉市美浜区中瀬1丁目8番地 セ イコーインスツルメンツ株式会社内 (72)発明者 鷹巣 博昭 千葉県千葉市美浜区中瀬1丁目8番地 セ イコーインスツルメンツ株式会社内 (72)発明者 高野 隆一 千葉県千葉市美浜区中瀬1丁目8番地 セ イコーインスツルメンツ株式会社内 (72)発明者 鈴木 宏 千葉県千葉市美浜区中瀬1丁目8番地 セ イコーインスツルメンツ株式会社内 (72)発明者 神谷 昌明 千葉県千葉市美浜区中瀬1丁目8番地 セ イコーインスツルメンツ株式会社内──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 29/786 H01L 29/78 612B 619B (72) Inventor Tsuneo Yamazaki 1-8 Nakase Nakase, Mihama-ku, Chiba-shi, Chiba Address Seiko Instruments Inc. (72) Inventor Masaaki Taguchi 1-8-8 Nakase, Mihama-ku, Chiba Chiba Prefecture Inside Seiko Instruments Inc. (72) Inventor Satoru Yabe 1-8-1, Nakase, Mihama-ku, Chiba Pref. (72) Inventor Yoshikazu Kojima 1-8-1, Nakase, Mihama-ku, Chiba City, Chiba Prefecture Inside of Iko Instruments Co., Ltd. (72) Hiroaki Takasu 1-8-1, Nakase, Nakase, Mihama-ku, Chiba City, Chiba Prefecture Seiko Instruments (72) Inventor High Ryuichi No No 1-8-8 Nakase, Mihama-ku, Chiba-shi, Chiba Prefecture Inside Seiko Instruments Inc. (72) Inventor Hiroshi Suzuki 1-8-8 Nakase, Mihama-ku, Chiba-shi, Chiba Seiko Instruments Inc. Inside (72) Masaaki Kamiya Inventor Inside Seiko Instruments Inc., 1-8 Nakase, Mihama-ku, Chiba-shi, Chiba

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 半導体単結晶薄膜層と絶縁性担体層とを
有する複合基板と、 複合基板表面に形成され画素を規定する画素電極群と、 半導体単結晶薄膜層に集積的に形成され画索電極群を駆
動する為の集積駆動回路と、 集積駆動回路を入射光から遮蔽する為の遮光手段と、 所定の間隙を介して複合基板に対向配置された対向基板
と、 該間隙に配置され画索毎に入射光の光学変調を行なう為
の電気光学物質層とからなる光弁装置。
1. A composite substrate having a semiconductor single crystal thin film layer and an insulating carrier layer, a pixel electrode group formed on a surface of the composite substrate and defining a pixel, and a pixel electrode formed integrally on the semiconductor single crystal thin film layer An integrated drive circuit for driving the electrode group; a light-blocking means for shielding the integrated drive circuit from incident light; a counter substrate disposed to face the composite substrate via a predetermined gap; A light valve device comprising an electro-optic material layer for optically modulating incident light for each cord.
【請求項2】 該集積駆動回路は、画素電極群に対応し
て形成され個々の画素電極を選択給電する為のスイッチ
素子群を含み、 該遮光手段は、個々のスイッチ素子を遮光する為の遮光
膜を含んでいる請求項1に記載の光弁装置。
2. The integrated driving circuit includes a switch element group formed to correspond to the pixel electrode group and selectively supplying power to each pixel electrode, and the light shielding unit is configured to shield each switch element from light. The light valve device according to claim 1, further comprising a light shielding film.
【請求項3】 該遮光膜は、個々のスイッチ素子が形成
された半導体単結晶薄膜層領域の直下に配置されている
請求項2に記載の光弁装置。
3. The light valve device according to claim 2, wherein the light-shielding film is disposed immediately below a semiconductor single-crystal thin-film layer region in which individual switch elements are formed.
【請求項4】 該遮光膜は、個々のスイッチ素子に関し
半導体単結晶薄膜層と反対側でスイッチ素子の直上に位
置する請求項2に記載の光弁装置。
4. The light valve device according to claim 2, wherein the light-shielding film is located immediately above the switch element on a side opposite to the semiconductor single crystal thin film layer with respect to each switch element.
【請求項5】 各スイッチ素子は、該半導体単結晶薄膜
層に形成されたソース領域及びドレイン領域とゲート絶
縁膜を介して積層配置されたゲート電極とからなる絶縁
ゲート電界効果トランジスタで構成されているととも
に、 該遮光膜はゲート電極表面に積層されている請求項4に
記載の光弁装置。
5. Each switch element is constituted by an insulated gate field effect transistor comprising a source region and a drain region formed in the semiconductor single crystal thin film layer, and a gate electrode laminated with a gate insulating film interposed therebetween. 5. The light valve device according to claim 4, wherein the light shielding film is laminated on a surface of the gate electrode.
【請求項6】 該遮光膜は、ゲート電極の平面寸法より
大きな平面寸法を有するとともに、 該絶縁ゲート電界効果トランジスタはLDD構造を有す
る請求項5に記載の光弁装置。
6. The light valve device according to claim 5, wherein the light shielding film has a plane size larger than a plane size of a gate electrode, and the insulated gate field effect transistor has an LDD structure.
【請求項7】 各スイッチ素子は、対応する画素電極に
接続するソース領域と、ドレイン領域と、ゲート電極と
からなる絶縁ゲート電界効果トランジスタで構成されて
いるとともに、 該遮光膜は、ドレイン領域に接続するドレイン電極から
延設されゲート電極の上方においてスイッチ素子を覆う
電極膜である請求項4に記載の光弁装置。
7. Each switch element is constituted by an insulated gate field effect transistor including a source region connected to a corresponding pixel electrode, a drain region, and a gate electrode, and the light shielding film is formed in the drain region. 5. The light valve device according to claim 4, wherein the light valve device is an electrode film extending from the connected drain electrode and covering the switch element above the gate electrode.
【請求項8】 該集積駆動回路は、画素電極群を選択給
電する為のスイッチ素子群と、該スイッチ素子群を駆動
する為に画素電極群の周辺に配置されたドライバ回路と
を有しており、 該遮光手段は、ドライバ回路全体を遮光する遮光層を含
んでいる請求項1に記載の光弁装置。
8. The integrated drive circuit includes a switch element group for selectively supplying power to the pixel electrode group, and a driver circuit disposed around the pixel electrode group for driving the switch element group. The light valve device according to claim 1, wherein the light shielding means includes a light shielding layer that shields the entire driver circuit.
【請求項9】 該遮光層は、複合基板と対向基板を互い
に接着する為の遮光性シーラからなる請求項8に記載の
光弁装置。
9. The light valve device according to claim 8, wherein the light shielding layer comprises a light shielding sealer for bonding the composite substrate and the counter substrate to each other.
【請求項10】 該遮光層は、複合基板の周辺部表面に
塗布された遮光性樹脂層からなる請求項8に記載の光弁
装置。
10. The light valve device according to claim 8, wherein the light-shielding layer comprises a light-shielding resin layer applied to a peripheral surface of the composite substrate.
【請求項11】 該遮光層は、複合基板の周辺部に配置
された金属枠部材からなる請求8に記載の光弁装置。
11. The light valve device according to claim 8, wherein the light-shielding layer is formed of a metal frame member disposed around a composite substrate.
JP22844999A 1990-09-25 1999-08-12 Semiconductor single crystal thin film substrate light valve device Expired - Lifetime JP3113914B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP22844999A JP3113914B2 (en) 1990-09-25 1999-08-12 Semiconductor single crystal thin film substrate light valve device
JP2000183286A JP3513701B2 (en) 1990-09-25 2000-06-19 Semiconductor single crystal thin film substrate light valve device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22844999A JP3113914B2 (en) 1990-09-25 1999-08-12 Semiconductor single crystal thin film substrate light valve device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP25491890A Division JP3072326B2 (en) 1990-09-25 1990-09-25 Semiconductor single crystal thin film substrate light valve device and method of manufacturing the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000183286A Division JP3513701B2 (en) 1990-09-25 2000-06-19 Semiconductor single crystal thin film substrate light valve device

Publications (2)

Publication Number Publication Date
JP2000075808A true JP2000075808A (en) 2000-03-14
JP3113914B2 JP3113914B2 (en) 2000-12-04

Family

ID=16876677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22844999A Expired - Lifetime JP3113914B2 (en) 1990-09-25 1999-08-12 Semiconductor single crystal thin film substrate light valve device

Country Status (1)

Country Link
JP (1) JP3113914B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001305585A (en) * 2000-04-25 2001-10-31 Toshiba Corp Liquid crystal display device
US6900861B2 (en) 2001-08-27 2005-05-31 Seiko Epson Corporation Electric optical apparatus using a composite substrate formed by bonding a semiconductor substrate and manufacturing method of the same, projection display, and electronic instrument
JP2014215424A (en) * 2013-04-25 2014-11-17 株式会社ジャパンディスプレイ Projection type liquid crystal display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001305585A (en) * 2000-04-25 2001-10-31 Toshiba Corp Liquid crystal display device
US6900861B2 (en) 2001-08-27 2005-05-31 Seiko Epson Corporation Electric optical apparatus using a composite substrate formed by bonding a semiconductor substrate and manufacturing method of the same, projection display, and electronic instrument
JP2014215424A (en) * 2013-04-25 2014-11-17 株式会社ジャパンディスプレイ Projection type liquid crystal display device
US9529218B2 (en) 2013-04-25 2016-12-27 Japan Display Inc. Projection type liquid crystal display device

Also Published As

Publication number Publication date
JP3113914B2 (en) 2000-12-04

Similar Documents

Publication Publication Date Title
JP3072326B2 (en) Semiconductor single crystal thin film substrate light valve device and method of manufacturing the same
KR100311715B1 (en) Semiconductor device, manufacturing method thereof, method for manufacturing light valve using the same, and image projection apparatus
EP0652595B1 (en) Thin film semiconductor device for display and method of producing same
US8928081B2 (en) Semiconductor device having display device
JP3526058B2 (en) Semiconductor device for light valve
JP3856889B2 (en) Reflective display device and electronic device
US5940151A (en) Liquid crystal display and method for fabricating the same
KR100505804B1 (en) A manufacturing method of semiconductor substrate, semiconductor substrate, electrooptic apparatus and electronic eqipment
KR100831881B1 (en) Thin-film semiconductor device
JPH10189998A (en) Thin-film semiconductor device for display and its manufacture
JPH0945930A (en) Thin film transistor and its manufacture
JPH11186561A (en) Thin-film semiconductor device and display unit thereof
JP4038309B2 (en) Manufacturing method of semiconductor device and manufacturing method of active matrix substrate
JPH1117185A (en) Liquid crystal display and its manufacture
JP3113914B2 (en) Semiconductor single crystal thin film substrate light valve device
JP3513701B2 (en) Semiconductor single crystal thin film substrate light valve device
JPH10321865A (en) Thin film transistor for driving liquid crystal display element and its manufacture
JP3892115B2 (en) Display and device with display
JP2002176179A (en) Electro-optical device, manufacturing method thereof, and semiconductor device
JPH04115231A (en) Semiconductor device for light valve substrate
JPH0864830A (en) Active matrix substrate and method of fabrication thereof
JP4366953B2 (en) Method for manufacturing composite semiconductor substrate
JP2006259241A (en) Method for manufacturing electro-optical device
JP4366954B2 (en) Method for manufacturing composite semiconductor substrate
US7750349B2 (en) Switching element substrate, for a liquid crystal display device, including an insulating substrate

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070929

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080929

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 10

EXPY Cancellation because of completion of term