JP2000074990A - Method for inspecting whether semiconductor chip package is good or not, and apparatus therefor - Google Patents

Method for inspecting whether semiconductor chip package is good or not, and apparatus therefor

Info

Publication number
JP2000074990A
JP2000074990A JP10246906A JP24690698A JP2000074990A JP 2000074990 A JP2000074990 A JP 2000074990A JP 10246906 A JP10246906 A JP 10246906A JP 24690698 A JP24690698 A JP 24690698A JP 2000074990 A JP2000074990 A JP 2000074990A
Authority
JP
Japan
Prior art keywords
semiconductor chip
package
insulating plate
guide hole
probe pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10246906A
Other languages
Japanese (ja)
Inventor
Yukiya Kanda
幸也 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP10246906A priority Critical patent/JP2000074990A/en
Publication of JP2000074990A publication Critical patent/JP2000074990A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To make correctly testable a continuity even when the distance between adjacent patterns is narrow by using a positioning insulating plate and bringing one probe pin into touch with a pattern element via a corresponding guide hole. SOLUTION: The apparatus for inspecting whether a semiconductor chip package 1 is good or not has a rotary table 11 movable in the longitudinal, lateral and up-down directions where a package 1 is stationed, a positioning insulating plate 15 used for covering a predetermined position of the package 1, and a pair of probe pins 21, 21 movable in the longitudinal, lateral and up- down directions to the package 1. After the insulating plate 15 is mechanically fixed in position, the rotary table 11 is moved and rotated to make a pad part of the package 1 butt with a specific area of the insulating plate 15. Each guide hole formed at the specific area individually correctly faces each pattern element constituting the pad part. One of the probe pins 21 is brought in touch with the pattern element through the guide hole to carry out a predetermined test.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体チップ用パ
ッケージが備える多数本のパターン片からなるパッド部
の微細化が進んでその配列密度が高くなっても、プロー
ブピンを所定のパターン片に確実に接触させてパッケー
ジの良否を正しく検査することができるようにした半導
体チップ用パッケージの良否検査方法及びその装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip package in which probe pins can be reliably mounted on a predetermined pattern piece even if the arrangement density of the pad section having a large number of pattern pieces increases and the arrangement density increases. The present invention relates to a method and an apparatus for inspecting the quality of a package for a semiconductor chip, wherein the quality of the package can be correctly inspected by contacting the package.

【0002】[0002]

【従来の技術】集積回路(IC)等の半導体チップは、
とみにその微小化と高集積化とが進展してきていること
から、所要の配線処理を施した上で半導体チップ用パッ
ケージ内に収納することにより、人手による取扱いを可
能にして製品化されている。
2. Description of the Related Art Semiconductor chips such as integrated circuits (ICs)
Since the miniaturization and the high integration are progressing, the wiring is processed into a semiconductor chip package after performing a required wiring process, so that the semiconductor chip can be handled by a human.

【0003】しかも、このような半導体チップの微小化
と高集積化とが進めば進むほど、半導体チップ用パッケ
ージ自体の外観形状も不可避的に微小化せざるを得なく
なってきている。
In addition, as the miniaturization and high integration of such semiconductor chips progress, the external shape of the semiconductor chip package itself has to be inevitably miniaturized.

【0004】図6は、半導体チップ用パッケージと、該
パッケージの良否を検査すべく用いられる一対のプロー
ブピンとの配置関係を示す概略説明図である。
FIG. 6 is a schematic explanatory view showing an arrangement relationship between a semiconductor chip package and a pair of probe pins used for inspecting the quality of the package.

【0005】この場合、半導体チップ用パッケージ1
は、半導体チップ(図示せず)が載置さるべき搭載部2
と、該搭載部2に載置された半導体チップの側から引き
出されるワイヤーの開放端をはんだ付けすべく搭載部2
の周縁部に相互が非接触となるように平行に行列配置さ
れた多数本のパターン片4からなるパッド部3と、該パ
ッド部3とは離間させた周縁位置にてプリント基板(図
示せず)の側と個別にはんだ付けされる多数個の接点6
からなる基板用はんだ付け部5とを備えて形成されてい
る。
In this case, the semiconductor chip package 1
Is a mounting unit 2 on which a semiconductor chip (not shown) is to be mounted.
And a mounting portion 2 for soldering an open end of a wire drawn from the side of the semiconductor chip mounted on the mounting portion 2.
And a printed circuit board (not shown) at a peripheral position separated from the pad portion 3 by a plurality of pattern pieces 4 arranged in a matrix in parallel with each other so as to be in non-contact with each other. ) Side and multiple contacts 6 soldered separately
And a board soldering portion 5 made of

【0006】また、定置された半導体チップ用パッケー
ジ1に対し縦横方向と上下方向への移動を自在に配設さ
れる一対のプローブピン7,8は、一方のプローブピン
7を一のパターン片4と、他方のプローブピン8を該パ
ターン片4と導通関係にあるべき一の接点6とそれぞれ
接触させ、このような導通検査を必要箇所に対し繰り返
し行うことにより、半導体チップ用パッケージ1の良否
を検査できるようになっている。
A pair of probe pins 7, 8, which are disposed so as to be movable in the vertical and horizontal directions and the vertical direction with respect to the fixed semiconductor chip package 1, have one probe pin 7 connected to one pattern piece 4. And the other probe pin 8 is brought into contact with one contact 6 that should be in a conductive relationship with the pattern piece 4, and such a continuity test is repeatedly performed on a necessary portion, so that the quality of the semiconductor chip package 1 is determined. It can be inspected.

【0007】[0007]

【発明が解決しようとする課題】しかし、半導体チップ
の微小化と高集積化とに対応して半導体チップ用パッケ
ージ1自体の外観形状も微小化している現状にあって
は、パッド部3における個々のパターン片4もその微細
化は免れず、かかる状況下で一方のプローブピン7を所
定のパターン片4に正確に接触させることが次第に困難
になる不都合があった。
However, in the present situation where the external shape of the semiconductor chip package 1 itself is also miniaturized in response to miniaturization and high integration of the semiconductor chip, the individual The pattern piece 4 is also inevitably miniaturized, and in such a situation, there is a problem that it is gradually difficult to accurately contact one probe pin 7 with a predetermined pattern piece 4.

【0008】本発明は、従来手法にみられる上記問題点
に鑑みてなされたものであり、配列密度の高いパターン
片に対しプローブピンを確実に個別接触させてパッケー
ジの良否を正確に検査することができるようにしたパッ
ケージの良否検査方法及びその装置を提供することをそ
の目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems encountered in the prior art, and it is an object of the present invention to accurately inspect the quality of a package by reliably contacting probe pins individually with pattern pieces having a high array density. It is an object of the present invention to provide a method and an apparatus for inspecting the quality of a package which can be performed.

【0009】[0009]

【課題を解決するための手段】本発明は、上記目的を達
成しようとするものであり、そのうち、本発明方法の構
成上の特徴は、半導体チップが載置される搭載部と、該
搭載部に載置される半導体チップの側から引き出される
ワイヤーの開放端をはんだ付けすべく前記搭載部の側に
向けて平行に行列配置させた多数本のパターン片からな
るパッド部と、該パッド部とは離間させた周縁位置にて
プリント基板の側と個別にはんだ付けされる基板用はん
だ付け部とを具備させた半導体チップ用パッケージを水
平に定置し、該パッケージの面に対し縦横方向と上下方
向への移動を自在にして各別に配設された一対のプロー
ブピンのうち、一方のプローブピンは一のパターン片
に、他方のプローブピンは該パターン片と導通さるべき
基板用はんだ付け部の一の接点に各別に同時接触させる
半導体チップ用パッケージの良否検査方法において、半
導体チップ用パッケージの前記パッド部には、該パッド
部を構成している多数本の前記パターン片と各別に対面
するガイド孔を穿設してなる位置決め用の絶縁プレート
を、それぞれのガイド孔を対応するそれぞれのパターン
片と個別に正対するように相互を相対的に移動させて位
置決めした上で覆設するとともに、一方のプローブピン
は、対応する一のガイド孔を介して一のパターン片へと
接触させることにある。
SUMMARY OF THE INVENTION The present invention has been made to achieve the above-mentioned object, and the structural features of the method according to the present invention include a mounting portion on which a semiconductor chip is mounted, and a mounting portion. A pad portion composed of a large number of pattern pieces arranged in a matrix in parallel toward the mounting portion side for soldering an open end of a wire drawn from the side of the semiconductor chip mounted on the pad portion; Is placed horizontally on a semiconductor chip package provided with a printed circuit board side and a board soldering part to be individually soldered at a separated peripheral position, and the vertical and horizontal directions and the vertical direction with respect to the surface of the package. Of the pair of probe pins separately arranged so as to be freely moved to one, one probe pin is on one pattern piece and the other probe pin is a board soldering portion to be electrically connected to the pattern piece. In the method for inspecting the quality of a package for a semiconductor chip, which is simultaneously brought into contact with one contact, the pad portion of the package for a semiconductor chip is provided with guides each facing a large number of the pattern pieces constituting the pad portion. A positioning insulating plate formed by drilling holes is positioned by moving each guide hole relatively to each other so as to directly face the corresponding pattern pieces, and is covered. Is to contact one pattern piece through one corresponding guide hole.

【0010】また、本発明装置の構成上の特徴は、水平
面に対し縦横方向と上下方向への移動を自在に配設され
る回転テーブルと、半導体チップが載置される搭載部
と、該搭載部に載置される半導体チップの側から引き出
されるワイヤーの開放端をはんだ付けすべく前記搭載部
の側に向けて平行に行列配置させた多数本のパターン片
からなるパッド部と、該パッド部とは離間させた周縁位
置にてプリント基板の側と個別にはんだ付けされる基板
用はんだ付け部とを備えて前記回転テーブル上に定置さ
れる半導体チップ用パッケージと、多数本の前記パター
ン片と各別に対面するガイド孔を有してパッド部への覆
設を自在に位置固定される位置決め用の絶縁プレート
と、定置された前記半導体チップ用パッケージに対し縦
横方向と上下方向への移動を自在にして各別に配設され
た一対のプローブピンとを少なくとも具備させたことに
ある。
The structural features of the device of the present invention include: a rotary table arranged to be movable vertically and horizontally and vertically with respect to a horizontal plane; a mounting portion on which a semiconductor chip is mounted; A pad portion composed of a large number of pattern pieces arranged in a matrix parallel to the mounting portion side for soldering an open end of a wire drawn from the side of the semiconductor chip mounted on the portion; A package for a semiconductor chip which is fixed on the turntable with a printed circuit board side and a board soldering portion to be individually soldered at a peripheral position separated from the package, and a large number of the pattern pieces; A positioning insulating plate having guide holes facing each other so as to freely cover the pad portion, and a vertical and horizontal direction and a vertical direction with respect to the fixed semiconductor chip package. A pair of probe pins disposed separately in the freely moving in that it is at least provided.

【0011】本発明における前記プローブピンは、可撓
性を有する適宜長さのピン本体部の先端側に先鋭部を備
え、前記絶縁プレートの各ガイド孔には、前記先鋭部と
略合致する内周面形状を呈するテーパーが付されている
ものを好適に用いることができる。
The probe pin according to the present invention is provided with a sharpened portion on the tip side of a flexible pin body having an appropriate length, and each guide hole of the insulating plate has an inner portion substantially matching the sharpened portion. A taper having a peripheral surface shape can be suitably used.

【0012】[0012]

【発明の実施の形態】図1は本発明装置の一例を示す概
略説明図であり、その全体は、水平面に対し縦横方向と
上下方向への移動が自在な回転テーブル11と、回転テ
ーブル11上に定置される半導体チップ用パッケージ1
と、該半導体チップ用パッケージ1の所定位置を覆うた
めに用いられる位置決め用の絶縁プレート15と、定置
された半導体チップ用パッケージ1に対し縦横方向と上
下方向への移動を自在にして各別に配設され、かつ、可
撓性を有する適宜長さのピン本体部22の先端側に先鋭
部23を設けてなる一対のプローブピン21,21とを
少なくとも備えて構成されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a schematic explanatory view showing an example of the apparatus according to the present invention. The whole of the apparatus is a rotary table 11 capable of moving vertically and horizontally and vertically with respect to a horizontal plane, and a rotary table 11 on the rotary table 11. Semiconductor package 1 to be fixed
A positioning insulating plate 15 used to cover a predetermined position of the semiconductor chip package 1, and a positioning insulating plate 15 which can be freely moved vertically and horizontally and vertically with respect to the fixed semiconductor chip package 1. It is provided with at least a pair of probe pins 21 and 21 provided with a sharpened portion 23 on the distal end side of a pin main body 22 having an appropriate length and having flexibility.

【0013】このうち、装置本体が備える回転テーブル
11は、適宜の治具により位置固定して半導体チップ用
パッケージ1が定置されるテーブル部12と、該テーブ
ル部12を縦横方向と上下方向への移動を自在に下支え
する回転支軸部13とで形成されている。
Among them, a rotary table 11 provided in the apparatus main body has a table section 12 on which a semiconductor chip package 1 is fixedly fixed by an appropriate jig, and the table section 12 is vertically and horizontally and vertically. It is formed by a rotation support shaft portion 13 that freely supports the movement.

【0014】また、半導体チップ用パッケージ1は、図
2(基本構成は図6におけると同じ)に示すように、半
導体チップ(図示せず)が載置さるべき搭載部2と、該
搭載部2に載置された半導体チップの側から引き出され
るワイヤーの開放端をはんだ付けすべく搭載部2の周縁
部に相互が非接触となるように平行に行列配置された多
数本のパターン片4からなるパッド部3と、該パッド部
3とは離間させた周縁位置にてプリント基板(図示せ
ず)の側と個別にはんだ付けされる多数個の接点6から
なる基板用はんだ付け部5とを備えて形成されている。
なお、対応関係にある個々のパターン片4と接点6と
は、相互に導通する関係となってそれぞれが配設されて
いる。
As shown in FIG. 2 (the basic configuration is the same as in FIG. 6), the semiconductor chip package 1 includes a mounting portion 2 on which a semiconductor chip (not shown) is mounted, and a mounting portion 2. It consists of a number of pattern pieces 4 arranged in a matrix in parallel with each other so as to be in non-contact with the periphery of the mounting portion 2 for soldering the open end of the wire drawn out from the side of the semiconductor chip mounted on the semiconductor chip. A pad portion 3 and a board soldering portion 5 including a large number of contacts 6 that are individually soldered to a side of a printed circuit board (not shown) at a peripheral position separated from the pad portion 3. It is formed.
The individual pattern pieces 4 and the contacts 6 in a corresponding relationship are provided in a mutually conductive relationship.

【0015】さらに、絶縁プレート15は、個々のパタ
ーン片4と各別に対面するように正確に位置決めして穿
設されたガイド孔16を具備させることにより、検査対
象となっている個々の半導体チップ用パッケージ1の種
別に対応させて用いるべく用意される。したがって、絶
縁プレート15は、検査さるべき特定の半導体チップ用
パッケージ1のパッド部3におけるパターン片4の配列
態様との関係で定まるガイド孔16を有しているものが
その都度選択して用いられることになる。
Further, the insulating plate 15 is provided with a guide hole 16 that is accurately positioned and drilled so as to face each of the individual pattern pieces 4 so that each individual semiconductor chip to be inspected can be inspected. It is prepared to be used corresponding to the type of the application package 1. Therefore, the insulating plate 15 having the guide holes 16 determined by the arrangement of the pattern pieces 4 in the pad portion 3 of the specific semiconductor chip package 1 to be inspected is selected and used each time. Will be.

【0016】これを図2と図3とに即してより詳しく説
明すれば、セラミック材や合成樹脂材などの比較的硬質
な絶縁素材からなる絶縁プレート15は、図3(イ)に
斜線で示されるように半導体チップ用パッケージ1のパ
ッド部3と対面合致する特定領域16にプローブピン2
1の先鋭部23と略合致する内周面17a形状を呈する
テーパーが付されて図3(ロ)の平面形状と図3(ハ)
の断面形状とを呈するように穿設された多数個のガイド
孔17を有して形成されている。
This will be described in more detail with reference to FIGS. 2 and 3. The insulating plate 15 made of a relatively hard insulating material such as a ceramic material or a synthetic resin material is shown in FIG. As shown, a probe pin 2 is placed in a specific region 16 that is in contact with the pad portion 3 of the semiconductor chip package 1.
The tapered shape of the inner peripheral surface 17a substantially matching the sharpened portion 23 of FIG.
It has a large number of guide holes 17 formed so as to have the cross-sectional shape shown in FIG.

【0017】図4は、この場合におけるパターン片4と
ガイド孔17との配置関係を例示する説明図であり、例
えば計15本のパターン片4が適宜間隔を介在させて搭
載部2の側に向かって平行に行列配置されているとすれ
ば、絶縁プレート15は、これらパターン片4の各上面
に個別に位置させるべく斜行配置された計15のガイド
孔17がこれらパターン片4と正対する位置関係のもと
でその上面の全体を覆い得るようにして形成されること
になる。
FIG. 4 is an explanatory view exemplifying the arrangement relationship between the pattern pieces 4 and the guide holes 17 in this case. For example, a total of 15 pattern pieces 4 are provided on the side of the mounting portion 2 with an appropriate interval therebetween. Assuming that the guide plates 17 are arranged in a matrix parallel to each other, the insulating plate 15 has a total of 15 guide holes 17 obliquely arranged so as to be individually positioned on the upper surfaces of the pattern pieces 4, respectively. It is formed so as to cover the entire upper surface under the positional relationship.

【0018】具体的には、図1に示される絶縁プレート
15を装置本体の側に支持させて機械的に位置固定した
後、テーブル部12上に定置された半導体チップ用パッ
ケージ1が絶縁プレート15に対しあらかじめ定められ
ている正しい位置関係を確保しながら当接できるよう
に、回転テーブル11を縦横に移動させつつ上昇させ、
さらに回転軸13を回転させて位置制御することによ
り、各ガイド17孔が対応する各パターン片4と個別に
正対させながら位置固定することができるようになって
いる。なお、パターン片4とガイド孔17とを正対させ
ることができるならば、半導体チップ用パッケージ1の
側を位置固定し、絶縁プレート15の側を移動させた
り、半導体チップ用パッケージ1と絶縁プレート15と
を共に移動させる構造を採用するものであってもよい。
Specifically, after the insulating plate 15 shown in FIG. 1 is mechanically fixed by supporting it on the side of the apparatus main body, the semiconductor chip package 1 fixed on the table 12 is moved to the insulating plate 15. The rotary table 11 is moved up and down so as to be able to abut while ensuring a predetermined correct positional relationship with respect to
Further, by controlling the position by rotating the rotating shaft 13, the position of each guide 17 hole can be fixed while individually facing the corresponding pattern piece 4 individually. If the pattern piece 4 and the guide hole 17 can be directly opposed, the semiconductor chip package 1 side is fixed and the insulating plate 15 is moved, or the semiconductor chip package 1 and the insulating plate 15 are moved. 15 may be adopted.

【0019】一方、一対のプローブピン21,21は、
縦横方向に各個独立して移動できるように配設されてい
る一対の可動アーム部25,25に対し、その昇降が自
在となって個別に取り付けられている。
On the other hand, a pair of probe pins 21 and 21
The pair of movable arms 25, 25, which are arranged so as to be able to move independently in the vertical and horizontal directions, are individually mounted so as to be able to move up and down freely.

【0020】しかも、この場合における各プローブピン
21は、ガイド孔17の最大径よりは細径で可撓性のあ
る適宜長さの針状導電性金属材により形成されているも
のを好適に用いることができる。
In addition, in this case, each probe pin 21 is preferably formed of a needle-shaped conductive metal material having a smaller diameter than the maximum diameter of the guide hole 17 and having an appropriate length which is flexible. be able to.

【0021】次に、本発明に係る検査方法を図1に示す
装置を例にその作用とともに説明する。
Next, the inspection method according to the present invention will be described together with its operation, taking the apparatus shown in FIG. 1 as an example.

【0022】まず、装置本体(図示せず)に対し位置決
め用の絶縁プレート15をその面方向が水平となるよう
にして機械的に位置固定した後、回転テーブル11を縦
横に移動させつつ上昇させ、さらに回転軸13を回転さ
せて位置制御することにより、テーブル部12上の半導
体チップ用パッケージ1におけるパッド部3と絶縁プレ
ート15の特定領域16とが対面合致する位置関係を確
保して当接させる。
First, an insulating plate 15 for positioning is mechanically fixed to an apparatus main body (not shown) so that the surface thereof is horizontal, and then the rotary table 11 is raised while moving vertically and horizontally. Further, by rotating the rotation shaft 13 to control the position, the pad portion 3 of the semiconductor chip package 1 on the table portion 12 and the specific region 16 of the insulating plate 15 are brought into contact with each other while ensuring a face-to-face match. Let it.

【0023】このようにして半導体チップ用パッケージ
1と絶縁プレート15とを当接させることにより、絶縁
プレート15は、その特定領域16に穿設されている各
ガイド孔17がパッド部3を構成している各パターン片
4と個別に正対した位置関係のもとで半導体チップ用パ
ッケージ1のパッド部3の全体を覆うことになる。
By bringing the semiconductor chip package 1 and the insulating plate 15 into contact with each other in this manner, the insulating plate 15 is configured such that each of the guide holes 17 formed in the specific region 16 forms the pad portion 3. Thus, the entire pad portion 3 of the semiconductor chip package 1 is covered under the positional relationship individually facing each of the pattern pieces 4.

【0024】しかる後、一対のプローブピン21,21
のうち、一方のプローブピン21は、対応する一のガイ
ド孔17を介して一のパターン片4へと接触させるとと
もに、他方のプローブピン21は該パターン片4と導通
さるべき基板用はんだ付け部5の一の接点6に各別に同
時接触させた上で、両者間の導通テストを行うことによ
り検査が実施される。
Thereafter, a pair of probe pins 21 and 21
One of the probe pins 21 is brought into contact with one of the pattern pieces 4 through the corresponding one of the guide holes 17, and the other probe pin 21 is connected to the board soldering portion to be electrically connected to the pattern piece 4. The inspection is carried out by simultaneously contacting each one of the contacts 6 of each of the devices 5 and conducting a continuity test between them.

【0025】一対のプローブピン21,21を用いて行
われるこのような導通検査を、必要とされるパターン片
4と接点6とのすべてに対し個別に順次行うことによ
り、半導体チップ用パッケージ1の良否が検査できるこ
とになる。
By conducting such a continuity test using a pair of probe pins 21 and 21 individually and sequentially on all of the required pattern pieces 4 and contacts 6, the semiconductor chip package 1 is manufactured. The quality can be inspected.

【0026】しかも、この場合、一方のプローブピン2
1は、ガイド孔17の最大径よりは細径で可撓性のある
適宜長さの針状導電性金属材により形成されているピン
本体部22の先端側に先鋭部23を備え、絶縁プレート
15の各ガイド17孔は、先鋭部23と略合致する内周
面17a形状を呈するテーパーが付されてそれぞれが形
成されているならば、図5(イ)に示すようにプローブ
ピン21の先鋭部23が若干位置ずれしてガイド孔17
の孔口に位置することがあっても、その内周面17aに
案内されながらその接触位置を自動修正させて図5
(ロ)に示すように所定のパターン片4に対し正確に接
触させることができる。
In this case, one of the probe pins 2
1 has a sharpened portion 23 on the tip end side of a pin body 22 formed of a needle-shaped conductive metal material having a smaller diameter than the maximum diameter of the guide hole 17 and having an appropriate length which is flexible. If each of the 15 guide holes 15 is formed with a taper having an inner peripheral surface 17a shape substantially matching the sharp portion 23, and each is formed, as shown in FIG. The portion 23 is slightly displaced and the guide hole 17
5 may be automatically corrected while being guided by its inner peripheral surface 17a.
As shown in (b), a predetermined pattern piece 4 can be accurately contacted.

【0027】したがって、プローブピン21は、隣り合
うパターン片4,4相互の間隔が狭くなっても、絶縁プ
レート15を介して常に正確に所定のパターン片4へと
接触させることができることになる。
Therefore, even if the interval between the adjacent pattern pieces 4 and 4 becomes narrow, the probe pin 21 can always contact the predetermined pattern piece 4 accurately via the insulating plate 15.

【0028】[0028]

【発明の効果】以上述べたように本発明によれば、半導
体チップ用パッケージのパッド部には、該パッド部を構
成している多数本のパターン片と各別に対面するガイド
孔を穿設してなる位置決め用の絶縁プレートを、それぞ
れのガイド孔を対応するそれぞれのパターン片と個別に
正対するように位置決めして覆設した上で、一方のプロ
ーブピンを対応する一のガイド孔を介して一のパターン
片へと接触させることができるので、隣り合うパターン
片相互の間隔が狭くなっても、前記絶縁プレートを介し
て所定のパターン片へと正確に接触させて導通テストを
実施することができる。
As described above, according to the present invention, in the pad portion of the semiconductor chip package, a guide hole facing each of a number of pattern pieces constituting the pad portion is formed. After positioning and insulating the positioning insulating plate so that each guide hole is individually positioned so as to directly face the corresponding pattern piece, and covered, and one probe pin is passed through the corresponding one guide hole. Since it can be brought into contact with one pattern piece, even if the interval between adjacent pattern pieces becomes narrower, it is possible to conduct a continuity test by making accurate contact with a predetermined pattern piece via the insulating plate. it can.

【0029】特に、一方のプローブピンがガイド孔の最
大径よりは細径で可撓性のあるピン本体部の先端側に先
鋭部を備え、絶縁プレートの各ガイド孔が前記先鋭部と
略合致する内周面形状を呈するテーパーが付されてそれ
ぞれが形成されている場合には、隣り合うパターン片相
互の間隔がより狭いものであっても、プローブピンを撓
ませながらその先鋭部を前記内周面に案内させて接触位
置を自動修正させることにより、所定のパターン片に対
し常に正確に接触させることができる。
In particular, one of the probe pins has a sharpened portion on the tip side of a flexible pin main body having a diameter smaller than the maximum diameter of the guide hole, and each guide hole of the insulating plate substantially matches the sharpened portion. When each is formed with a taper exhibiting an inner peripheral surface shape, even if the interval between adjacent pattern pieces is narrower, the sharpened portion is bent while bending the probe pin. By automatically correcting the contact position by being guided on the peripheral surface, it is possible to always accurately contact a predetermined pattern piece.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明装置の一例を示す概要説明図。FIG. 1 is a schematic explanatory view showing an example of the device of the present invention.

【図2】本発明において検査対象となっている半導体チ
ップ用パッケージの概略を示すものであり、そのうち、
(イ)は平面図を、(ロ)は(イ)におけるA部分の拡
大図を、(ハ)はB部分の拡大図をそれぞれ示す。
FIG. 2 schematically shows a package for a semiconductor chip to be inspected in the present invention.
(A) is a plan view, (B) is an enlarged view of a portion A in (A), and (C) is an enlarged view of a B portion.

【図3】本発明に用いられる絶縁プレートの概略を示す
ものであり、そのうち、(イ)は平面図を、(ロ)は
(イ)におけるC部分を拡大したガイド孔の平面形状
を、(ハ)は(ロ)に対応させたガイド孔の断面形状を
それぞれ示す。
FIGS. 3A and 3B schematically show an insulating plate used in the present invention, wherein FIG. 3A is a plan view, FIG. 3B is a plan view of a guide hole obtained by enlarging a portion C in FIG. (C) shows the cross-sectional shape of the guide hole corresponding to (b).

【図4】本発明において絶縁プレートが備えるガイド孔
と半導体チップ用パッケージのパッド部におけるパター
ン片との相互の配置関係を示す説明図。
FIG. 4 is an explanatory diagram showing a mutual arrangement relationship between a guide hole provided in an insulating plate and a pattern piece in a pad portion of a semiconductor chip package in the present invention.

【図5】本発明において絶縁プレートが備えるガイド孔
とプローブピンとの相互の関係を(イ),(ロ)として
示す説明図。
FIGS. 5A and 5B are explanatory diagrams showing a mutual relationship between a guide hole provided in an insulating plate and a probe pin in the present invention, as FIGS.

【図6】本発明方法により検査される半導体チップ用パ
ッケージの概要を示す全体斜視図。
FIG. 6 is an overall perspective view showing an outline of a semiconductor chip package inspected by the method of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体チップ用パッケージ 2 搭載部 3 パッド部 4 パターン片 5 基板用はんだ付け部 6 接点 11 回転テーブル 12 テーブル部 13 回転支軸部 15 絶縁プレート 16 特定領域 17 ガイド孔 17a 内周面 21 プローブピン 22 ピン本体部 23 先鋭部 25 可動アーム部 DESCRIPTION OF SYMBOLS 1 Package for semiconductor chips 2 Mounting part 3 Pad part 4 Pattern piece 5 Solder part for boards 6 Contact 11 Rotary table 12 Table part 13 Rotation support shaft part 15 Insulation plate 16 Specific area 17 Guide hole 17a Inner peripheral surface 21 Probe pin 22 Pin body part 23 Sharp part 25 Movable arm part

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】半導体チップが載置される搭載部と、該搭
載部に載置される半導体チップの側から引き出されるワ
イヤーの開放端をはんだ付けすべく前記搭載部の側に向
けて平行に行列配置させた多数本のパターン片からなる
パッド部と、該パッド部とは離間させた周縁位置にてプ
リント基板の側と個別にはんだ付けされる基板用はんだ
付け部とを具備させた半導体チップ用パッケージを水平
に定置し、該パッケージの面に対し縦横方向と上下方向
への移動を自在にして各別に配設された一対のプローブ
ピンのうち、一方のプローブピンは一のパターン片に、
他方のプローブピンは該パターン片と導通さるべき基板
用はんだ付け部の一の接点に各別に同時接触させる半導
体チップ用パッケージの良否検査方法において、 半導体チップ用パッケージの前記パッド部には、該パッ
ド部を構成している多数本の前記パターン片と各別に対
面するガイド孔を穿設してなる位置決め用の絶縁プレー
トを、それぞれのガイド孔を対応するそれぞれのパター
ン片と個別に正対するように相互を相対的に移動させて
位置決めした上で覆設するとともに、一方のプローブピ
ンは、対応する一のガイド孔を介して一のパターン片へ
と接触させることを特徴とする半導体チップ用パッケー
ジの良否検査方法。
1. A mounting portion on which a semiconductor chip is mounted, and an open end of a wire drawn from a side of the semiconductor chip mounted on the mounting portion are parallel to the mounting portion for soldering. A semiconductor chip having a pad portion composed of a large number of pattern pieces arranged in a matrix and a board soldering portion that is individually soldered to a printed board side at a peripheral position separated from the pad portion Place the package horizontally, and freely move vertically and horizontally and up and down with respect to the surface of the package.
In the method for inspecting the quality of a package for a semiconductor chip, the other probe pin simultaneously and separately contacts one contact of a soldering portion for a substrate to be electrically connected to the pattern piece, the pad portion of the package for a semiconductor chip includes the pad The positioning insulating plate formed by piercing the guide holes facing each other with a large number of the pattern pieces constituting the part, so that each guide hole individually faces the corresponding pattern piece individually. The semiconductor chip package is characterized in that it is moved relative to each other, positioned and covered, and one probe pin is brought into contact with one pattern piece through a corresponding one guide hole. Pass / fail inspection method.
【請求項2】前記プローブピンは、可撓性を有する適宜
長さのピン本体部の先端側に先鋭部を備え、前記絶縁プ
レートの各ガイド孔には、前記先鋭部と略合致する内周
面形状を呈するテーパーが付されていることを特徴とす
る請求項1記載の半導体チップ用パッケージの良否検査
方法。
2. The probe pin according to claim 1, wherein said probe pin has a sharpened portion at a tip end of a flexible pin body having an appropriate length, and each guide hole of said insulating plate has an inner periphery substantially matching said sharpened portion. 2. The method according to claim 1, wherein a taper having a surface shape is provided.
【請求項3】水平面に対し縦横方向と上下方向への移動
を自在に配設される回転テーブルと、半導体チップが載
置される搭載部と、該搭載部に載置される半導体チップ
の側から引き出されるワイヤーの開放端をはんだ付けす
べく前記搭載部の側に向けて平行に行列配置させた多数
本のパターン片からなるパッド部と、該パッド部とは離
間させた周縁位置にてプリント基板の側と個別にはんだ
付けされる基板用はんだ付け部とを備えて前記回転テー
ブル上に定置される半導体チップ用パッケージと、多数
本の前記パターン片と各別に対面するガイド孔を有して
パッド部への覆設を自在に位置固定される位置決め用の
絶縁プレートと、定置された前記半導体チップ用パッケ
ージに対し縦横方向と上下方向への移動を自在にして各
別に配設された一対のプローブピンとを少なくとも具備
させたことを特徴とする半導体チップ用パッケージの良
否検査装置。
3. A rotary table arranged to be movable vertically and horizontally and vertically with respect to a horizontal plane, a mounting portion on which a semiconductor chip is mounted, and a side of the semiconductor chip mounted on the mounting portion. A pad portion composed of a large number of pattern pieces arranged in a matrix parallel to the mounting portion side for soldering an open end of a wire drawn out from the pad portion, and printing at a peripheral position separated from the pad portion A semiconductor chip package fixed on the turntable with a substrate side and a board soldering portion to be individually soldered, and a plurality of the pattern pieces and guide holes individually facing each other. An insulating plate for positioning, which is freely positioned and fixed to cover the pad portion, and one separately provided so as to be freely movable in the vertical and horizontal directions and the vertical direction with respect to the fixed semiconductor chip package. Quality inspection device package semiconductor chips, characterized in that is at least and a probe pin.
【請求項4】前記プローブピンは、可撓性を有する適宜
長さのピン本体部の先端側に先鋭部を備え、前記絶縁プ
レートの各ガイド孔には、前記先鋭部と略合致する内周
面形状を呈するテーパーが付されていることを特徴とす
る請求項3記載の半導体チップ用パッケージの良否検査
装置。
4. The probe pin has a sharpened portion on the distal end side of a flexible pin body of an appropriate length, and each guide hole of the insulating plate has an inner periphery substantially matching the sharpened portion. 4. The semiconductor chip package quality inspection apparatus according to claim 3, wherein a taper having a surface shape is provided.
JP10246906A 1998-09-01 1998-09-01 Method for inspecting whether semiconductor chip package is good or not, and apparatus therefor Pending JP2000074990A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10246906A JP2000074990A (en) 1998-09-01 1998-09-01 Method for inspecting whether semiconductor chip package is good or not, and apparatus therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10246906A JP2000074990A (en) 1998-09-01 1998-09-01 Method for inspecting whether semiconductor chip package is good or not, and apparatus therefor

Publications (1)

Publication Number Publication Date
JP2000074990A true JP2000074990A (en) 2000-03-14

Family

ID=17155517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10246906A Pending JP2000074990A (en) 1998-09-01 1998-09-01 Method for inspecting whether semiconductor chip package is good or not, and apparatus therefor

Country Status (1)

Country Link
JP (1) JP2000074990A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171385A (en) * 2010-02-16 2011-09-01 Renesas Electronics Corp Semiconductor device and method for inspecting semiconductor device
JP2015094693A (en) * 2013-11-13 2015-05-18 三菱電機株式会社 Semiconductor testing tool, measuring device, and testing method
KR101791886B1 (en) * 2009-10-02 2017-11-20 에엘에스 일렉트로닉 게엠베하 Apparatus for conditioning semiconductor chips and test method using the apparatus
JP2018087830A (en) * 2018-03-05 2018-06-07 三菱電機株式会社 Semiconductor testing jig, measurement device and test method
CN117673046A (en) * 2024-01-31 2024-03-08 深圳市航瑞芯科技有限公司 Integrated circuit package and detection device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101791886B1 (en) * 2009-10-02 2017-11-20 에엘에스 일렉트로닉 게엠베하 Apparatus for conditioning semiconductor chips and test method using the apparatus
JP2011171385A (en) * 2010-02-16 2011-09-01 Renesas Electronics Corp Semiconductor device and method for inspecting semiconductor device
JP2015094693A (en) * 2013-11-13 2015-05-18 三菱電機株式会社 Semiconductor testing tool, measuring device, and testing method
JP2018087830A (en) * 2018-03-05 2018-06-07 三菱電機株式会社 Semiconductor testing jig, measurement device and test method
CN117673046A (en) * 2024-01-31 2024-03-08 深圳市航瑞芯科技有限公司 Integrated circuit package and detection device
CN117673046B (en) * 2024-01-31 2024-05-14 深圳市航瑞芯科技有限公司 Detection device for integrated circuit package

Similar Documents

Publication Publication Date Title
JP3553791B2 (en) CONNECTION DEVICE AND ITS MANUFACTURING METHOD, INSPECTION DEVICE, AND SEMICONDUCTOR ELEMENT MANUFACTURING METHOD
KR20010012353A (en) Connector and probing system
JPH04233480A (en) Flexible-tape type probe
JPH02237131A (en) Apparatus and method for testing of semiconductor ic
JPH10308423A (en) Manufacture of semiconductor element and method for probing to semiconductor element
JPH08201427A (en) Probe assembly formed by positioning a plurality of probes and positioning substrate
JPH1164425A (en) Method and device for continuity inspection in electronic part
JP2000074990A (en) Method for inspecting whether semiconductor chip package is good or not, and apparatus therefor
JP4209696B2 (en) Electrical connection device
JP3645203B2 (en) Semiconductor device manufacturing method, semiconductor device probing method and apparatus
JP4097003B2 (en) Semiconductor chip package quality inspection method and apparatus
JPS612338A (en) Inspection device
JP2006329998A (en) Substrate inspecting tool, and inspection probe used therefor
JP3839347B2 (en) Manufacturing method of semiconductor device
JP2000188162A (en) Contact unit
JP2004138576A (en) Electrical connection device
JPH06308155A (en) Probe device
JPH01295185A (en) Inspection device
JP2000227451A (en) Circuit board inspecting device
JPH06124985A (en) Probe equipment and probing method
JPH0815361A (en) Inspection method for printed wiring board
JPH10173014A (en) Apparatus and method for testing solid state imaging device
JP2011163850A (en) Probe card, apparatus for measuring electric characteristics of electronic device, and method for measuring electric characteristics of electronic device
JPH08178992A (en) Method and apparatus for inspection circuit board
JPH0992754A (en) Semiconductor package substrate, and detection method and device for it

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070627

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071024