JP2000067264A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2000067264A5 JP2000067264A5 JP1999127507A JP12750799A JP2000067264A5 JP 2000067264 A5 JP2000067264 A5 JP 2000067264A5 JP 1999127507 A JP1999127507 A JP 1999127507A JP 12750799 A JP12750799 A JP 12750799A JP 2000067264 A5 JP2000067264 A5 JP 2000067264A5
- Authority
- JP
- Japan
- Prior art keywords
- memory
- page
- memory subsystem
- framebuffer
- subsystem
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
【特許請求の範囲】
【請求項1】第一及び第二メモリーサブシステムのページをフレームバッファメモリーのページに割り当てる方法であって、前記フレームバッファメモリーがインデックス0〜N−1を有するNバンクのメモリーを含んでなるとともに、各バンクがさらにMページを含んでなり、各ページが開始ページ境界を定める第一データメモリーロケーションアドレスを有する、前記方法において、
a)前記第一メモリーサブシステムの第一ページの第一データメモリーロケーションを、該フレームバッファのページXに整合させ、ここで0<X<M*Nであり、ページXは第一メモリーバンクに配置される工程と、
b)前記第一メモリーサブシステムの続いての全てのページを、前記フレームバッファの連続した隣接フレームバッファページに整合させる工程と、
c)前記第二メモリーサブシステムの第一ページの第一データメモリーロケーションを、前記第一メモリーバンク以外のメモリーバンクに整合させる工程と、
d)前記第二メモリーサブシステムの続いての全てのページを、前記フレームバッファの連続したフレームバッファページに整合させる工程と、
を含んでなることを特徴とする方法。
【請求項2】前記第一メモリーサブシステムがカラーメモリーサブシステムであり、前記第二メモリーサブシステムがzバッファメモリーサブシステムである、請求項1に記載の方法。
【請求項3】前記第一メモリーサブシステムがzバッファメモリーサブシステムであり、前記第二メモリーサブシステムがカラーメモリーサブシステムである、請求項1に記載の方法。
【請求項4】 前記カラーメモリーサブシステムが複数のタイルとして構成され、タイルの大きさが固定数のフレームバッファメモリーロケーションによって定められる、請求項2又は3に記載の方法。
【請求項5】 前記複数のタイルが、一ページのメモリーの大きさに等しいタイルの大きさを有する、請求項4に記載の方法。
【請求項6】 前記zバッファメモリーサブシステムが複数のタイルとして構成され、タイルの大きさが固定数のフレームバッファメモリーロケーションによって定められる、請求項2又は3に記載の方法。
【請求項7】 前記複数のタイルが、一ページのメモリーの大きさに等しいタイルの大きさを有する、請求項6に記載の方法。
【請求項8】 カラー及びzバッファメモリーサブシステムが前記フレームバッファにあり、且つ前記第一メモリーサブシステムがカラーメモリーサブシステムであり、前記第二メモリーサブシステムがzバッファメモリーサブシステムである、請求項1に記載の方法。
【請求項9】 カラー及びzバッファメモリーサブシステムが前記フレームバッファにあり、且つ前記第一メモリーサブシステムがzバッファメモリーサブシステムであり、前記第二メモリーサブシステムがカラーメモリーサブシステムである、請求項1に記載の方法。
【請求項10】 ページXがバンクYにあり、ここでYはXをNで整数除算した残りである、請求項1に記載の方法。
【請求項11】フレームバッファメモリーへのアクセス時のページスイッチを減少させる方法であって、前記フレームバッファメモリーがインデックス0〜N−1を有するNバンクのメモリーを含んでなるとともに、各バンクがさらにMページを含んでなり、各ページが開始ページ境界を定める第一データメモリーロケーションアドレスを有する、方法において、
a)前記第一メモリーサブシステムの第一ページの第一データメモリーロケーションを、該フレームバッファのページXに整合させ、ここで0<X<M*Nであり、ページXは第一メモリーバンクに配置される工程と、
b)前記第一メモリーサブシステムの続いての全てのページを、前記フレームバッファの連続した隣接フレームバッファページに整合させる工程と、
c)前記第二メモリーサブシステムの第一ページの第一データメモリーロケーションを、前記第一メモリーバンク以外のメモリーバンクに整合させる工程と、
d)前記第二メモリーサブシステムの続いての全てのページを、前記フレームバッファの連続したフレームバッファページに整合させる工程と、
e)第一メモリーバンクに配置された、第一メモリーサブシステムに属する一ページのメモリーにアクセスする工程と、
f)第二メモリーバンクに配置された、第二メモリーサブシステムに属する一ページのメモリーにアクセスする工程と、
を含んでなることを特徴とする方法。
【請求項1】第一及び第二メモリーサブシステムのページをフレームバッファメモリーのページに割り当てる方法であって、前記フレームバッファメモリーがインデックス0〜N−1を有するNバンクのメモリーを含んでなるとともに、各バンクがさらにMページを含んでなり、各ページが開始ページ境界を定める第一データメモリーロケーションアドレスを有する、前記方法において、
a)前記第一メモリーサブシステムの第一ページの第一データメモリーロケーションを、該フレームバッファのページXに整合させ、ここで0<X<M*Nであり、ページXは第一メモリーバンクに配置される工程と、
b)前記第一メモリーサブシステムの続いての全てのページを、前記フレームバッファの連続した隣接フレームバッファページに整合させる工程と、
c)前記第二メモリーサブシステムの第一ページの第一データメモリーロケーションを、前記第一メモリーバンク以外のメモリーバンクに整合させる工程と、
d)前記第二メモリーサブシステムの続いての全てのページを、前記フレームバッファの連続したフレームバッファページに整合させる工程と、
を含んでなることを特徴とする方法。
【請求項2】前記第一メモリーサブシステムがカラーメモリーサブシステムであり、前記第二メモリーサブシステムがzバッファメモリーサブシステムである、請求項1に記載の方法。
【請求項3】前記第一メモリーサブシステムがzバッファメモリーサブシステムであり、前記第二メモリーサブシステムがカラーメモリーサブシステムである、請求項1に記載の方法。
【請求項4】 前記カラーメモリーサブシステムが複数のタイルとして構成され、タイルの大きさが固定数のフレームバッファメモリーロケーションによって定められる、請求項2又は3に記載の方法。
【請求項5】 前記複数のタイルが、一ページのメモリーの大きさに等しいタイルの大きさを有する、請求項4に記載の方法。
【請求項6】 前記zバッファメモリーサブシステムが複数のタイルとして構成され、タイルの大きさが固定数のフレームバッファメモリーロケーションによって定められる、請求項2又は3に記載の方法。
【請求項7】 前記複数のタイルが、一ページのメモリーの大きさに等しいタイルの大きさを有する、請求項6に記載の方法。
【請求項8】 カラー及びzバッファメモリーサブシステムが前記フレームバッファにあり、且つ前記第一メモリーサブシステムがカラーメモリーサブシステムであり、前記第二メモリーサブシステムがzバッファメモリーサブシステムである、請求項1に記載の方法。
【請求項9】 カラー及びzバッファメモリーサブシステムが前記フレームバッファにあり、且つ前記第一メモリーサブシステムがzバッファメモリーサブシステムであり、前記第二メモリーサブシステムがカラーメモリーサブシステムである、請求項1に記載の方法。
【請求項10】 ページXがバンクYにあり、ここでYはXをNで整数除算した残りである、請求項1に記載の方法。
【請求項11】フレームバッファメモリーへのアクセス時のページスイッチを減少させる方法であって、前記フレームバッファメモリーがインデックス0〜N−1を有するNバンクのメモリーを含んでなるとともに、各バンクがさらにMページを含んでなり、各ページが開始ページ境界を定める第一データメモリーロケーションアドレスを有する、方法において、
a)前記第一メモリーサブシステムの第一ページの第一データメモリーロケーションを、該フレームバッファのページXに整合させ、ここで0<X<M*Nであり、ページXは第一メモリーバンクに配置される工程と、
b)前記第一メモリーサブシステムの続いての全てのページを、前記フレームバッファの連続した隣接フレームバッファページに整合させる工程と、
c)前記第二メモリーサブシステムの第一ページの第一データメモリーロケーションを、前記第一メモリーバンク以外のメモリーバンクに整合させる工程と、
d)前記第二メモリーサブシステムの続いての全てのページを、前記フレームバッファの連続したフレームバッファページに整合させる工程と、
e)第一メモリーバンクに配置された、第一メモリーサブシステムに属する一ページのメモリーにアクセスする工程と、
f)第二メモリーバンクに配置された、第二メモリーサブシステムに属する一ページのメモリーにアクセスする工程と、
を含んでなることを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/053,590 US6091428A (en) | 1998-04-01 | 1998-04-01 | Frame buffer memory system for reducing page misses when rendering with color and Z buffers |
US09/053590 | 1998-04-01 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000067264A JP2000067264A (ja) | 2000-03-03 |
JP2000067264A5 true JP2000067264A5 (ja) | 2006-06-08 |
JP4246848B2 JP4246848B2 (ja) | 2009-04-02 |
Family
ID=21985295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12750799A Expired - Fee Related JP4246848B2 (ja) | 1998-04-01 | 1999-03-30 | カラー及びzバッファを用いて表現するときのページ落ちを減少させるフレームバッファメモリーシステム |
Country Status (5)
Country | Link |
---|---|
US (1) | US6091428A (ja) |
JP (1) | JP4246848B2 (ja) |
CA (1) | CA2267491A1 (ja) |
GB (1) | GB2336085B (ja) |
TW (1) | TW484062B (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2995703B1 (ja) * | 1998-10-08 | 1999-12-27 | コナミ株式会社 | 画像作成装置、画像作成装置における表示場面切替方法、画像作成装置における表示場面切替プログラムが記録された可読記録媒体及びビデオゲーム装置 |
US6924801B1 (en) * | 1999-02-09 | 2005-08-02 | Microsoft Corporation | Method and apparatus for early culling of occluded objects |
GB2352380B (en) * | 1999-03-01 | 2003-04-09 | Canon Kk | Memory Control |
ATE329330T1 (de) * | 2000-12-18 | 2006-06-15 | Lightspace Technologies Inc | Rasterung von dreidimensionalen bildern |
US8390619B1 (en) | 2003-12-22 | 2013-03-05 | Nvidia Corporation | Occlusion prediction graphics processing system and method |
US8269769B1 (en) * | 2003-12-22 | 2012-09-18 | Nvidia Corporation | Occlusion prediction compression system and method |
US8854364B1 (en) | 2003-12-22 | 2014-10-07 | Nvidia Corporation | Tight depth range occlusion prediction system and method |
US7719540B2 (en) * | 2004-03-31 | 2010-05-18 | Intel Corporation | Render-cache controller for multithreading, multi-core graphics processor |
US7649531B2 (en) * | 2004-09-06 | 2010-01-19 | Panasonic Corporation | Image generation device and image generation method |
GB2449399B (en) * | 2006-09-29 | 2009-05-06 | Imagination Tech Ltd | Improvements in memory management for systems for generating 3-dimensional computer images |
US8878849B2 (en) * | 2007-12-14 | 2014-11-04 | Nvidia Corporation | Horizon split ambient occlusion |
GB2497762B (en) * | 2011-12-20 | 2018-05-23 | Advanced Risc Mach Ltd | Intermediate value storage within a graphics processing apparatus |
US10008029B2 (en) | 2013-05-31 | 2018-06-26 | Nvidia Corporation | Updating depth related graphics data |
US9418400B2 (en) | 2013-06-18 | 2016-08-16 | Nvidia Corporation | Method and system for rendering simulated depth-of-field visual effect |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100243179B1 (ko) * | 1994-06-30 | 2000-02-01 | 윤종용 | 그래픽 시스템의 신호처리방법 및 장치 |
US5937204A (en) * | 1997-05-30 | 1999-08-10 | Helwett-Packard, Co. | Dual-pipeline architecture for enhancing the performance of graphics memory |
US5945997A (en) * | 1997-06-26 | 1999-08-31 | S3 Incorporated | Block- and band-oriented traversal in three-dimensional triangle rendering |
-
1998
- 1998-04-01 US US09/053,590 patent/US6091428A/en not_active Expired - Lifetime
-
1999
- 1999-03-30 CA CA002267491A patent/CA2267491A1/en not_active Abandoned
- 1999-03-30 JP JP12750799A patent/JP4246848B2/ja not_active Expired - Fee Related
- 1999-04-01 GB GB9907700A patent/GB2336085B/en not_active Expired - Fee Related
- 1999-07-13 TW TW088105212A patent/TW484062B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000067264A5 (ja) | ||
JPS6053372A (ja) | 階調情報変倍処理方法 | |
EP0172707A3 (en) | Method for managing virtual memory to separate active and stable memory blocks | |
JP2002073412A (ja) | メモリへのアクセス方法及びメモリ | |
SG96595A1 (en) | System and method for persistent and robust storage allocation | |
WO2004061673A3 (en) | Method and apparatus for block oriented memory management provided in smart card controllers | |
EP0856796A3 (en) | Variable-grained memory sharing for clusters of symmetric multi-processors | |
AU661301B2 (en) | Data transfer system | |
EP0032956A1 (en) | Data processing system utilizing hierarchical memory | |
EP0902356A3 (en) | Use of a link bit to fetch entries of a graphics address remapping table | |
US20070100852A1 (en) | File system management for integrated NOR and NAND flash memory | |
EP1217581A2 (en) | Processing of an image organized in pixel tiles | |
JP2003067244A (ja) | 不揮発性記憶装置及びその制御方法 | |
JPS6180339A (ja) | メモリアクセス制御方式 | |
KR100204336B1 (ko) | 타일 맵을 이용한 텍스쳐 캐쉬 메모리 | |
EP1387274A3 (en) | Memory management for local variables | |
CN110187828A (zh) | Nand闪存的垃圾回收方法及nand闪存 | |
CN101295310A (zh) | 在磁盘上存储数据和元数据的方法 | |
WO2001053944A3 (de) | Redundanter datenspeicher | |
CN1372681A (zh) | 用于存储和显示符号的方法和装置 | |
CN111694759A (zh) | 快闪存储器管理方法及快闪存储器 | |
EP1251431A3 (en) | Reduction of bank switching instructions in main memory of data processing apparatus having main memory and plural memory banks | |
KR950033862A (ko) | Ram과의 인터페이스 방법 및 장치 | |
CN2812116Y (zh) | 扩展存储空间的存取装置 | |
JPS62283392A (ja) | 漢字処理装置 |