CN110187828A - Nand闪存的垃圾回收方法及nand闪存 - Google Patents

Nand闪存的垃圾回收方法及nand闪存 Download PDF

Info

Publication number
CN110187828A
CN110187828A CN201910295421.4A CN201910295421A CN110187828A CN 110187828 A CN110187828 A CN 110187828A CN 201910295421 A CN201910295421 A CN 201910295421A CN 110187828 A CN110187828 A CN 110187828A
Authority
CN
China
Prior art keywords
block
read
data
sub
sram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910295421.4A
Other languages
English (en)
Other versions
CN110187828B (zh
Inventor
李创锋
李嘉伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN TIGO SEMICONDUCTOR CO Ltd
Original Assignee
SHENZHEN TIGO SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN TIGO SEMICONDUCTOR CO Ltd filed Critical SHENZHEN TIGO SEMICONDUCTOR CO Ltd
Priority to CN201910295421.4A priority Critical patent/CN110187828B/zh
Publication of CN110187828A publication Critical patent/CN110187828A/zh
Application granted granted Critical
Publication of CN110187828B publication Critical patent/CN110187828B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)

Abstract

本申请涉及一种NAND闪存的垃圾回收方法和一种NAND闪存，所述NAND闪存的待回收数据块分为多个待读取子数据块，每个待读取子数据块与一个通道相对应，每个待读取子数据块中存储着有效数据或无效数据，不同待回收数据块的同一位置的待读取子数据块对应相同的通道；所述NAND闪存包括：多个SRAM，每个SRAM与一个所述通道相对应，用于读取对应通道的待读取子数据块的数据，控制器，用于控制所述SRAM对数据的读/写；所述垃圾回收方法包括：对于当前待回收数据块，所述SRAM读取对应通道的待读取子数据块的有效数据。本发明可以提高NAND闪存中垃圾回收的效率。

Description

NAND闪存的垃圾回收方法及NAND闪存
技术领域
本申请涉及存储器领域，尤其涉及一种NAND闪存的垃圾回收方法及NAND闪存。
背景技术
NAND闪存和传统闪存相比，是一种功耗更低、容量更大、重量更轻和性能更佳的产品。
NAND因其结构，具有最小写入量。NAND最小写入量为16KB，即如果写入的数据小于16KB，会以无效数据(dummy data)的形式补足16KB，一个16KB的数据为一个数据块。
因为最小写入量的影响，NAND闪存中可能会有较多的dummy data存在，影响存储总量，因此需要回收dummy data占据的存储空间，此过程可以称为垃圾回收(garbagecollection，简称GC)。
现有的NAND闪存的垃圾回收方法效率低，无法满足NAND闪存的高速读/写需求。
发明内容
为了解决上述技术问题或者至少部分地解决上述技术问题，本申请提供了一种NAND闪存的垃圾回收方法及NAND闪存。
第一方面，本申请提供了一种NAND闪存的垃圾回收方法，所述NAND闪存的待回收数据块分为多个待读取子数据块，每个待读取子数据块与一个通道相对应，每个待读取子数据块中存储着有效数据或无效数据，不同待回收数据块的同一位置的待读取子数据块对应相同的通道；
所述NAND闪存包括：
多个SRAM，每个SRAM与一个所述通道相对应，用于读取对应通道的待读取子数据块的数据，
控制器，用于控制所述SRAM对数据的读/写；
所述垃圾回收方法包括：
对于当前待回收数据块，所述SRAM读取对应通道的待读取子数据块的有效数据。
可选的，对于当前待回收数据块，所述SRAM读取对应通道的待读取子数据块的有效数据，包括：
所述控制器判断当前待回收数据块的每个待读取子数据块中的数据是否为有效数据；
若当前待读取子数据块中的数据为有效数据，则所述待读取子数据块对应的SRAM所述有效数据。
可选的，若当前待读取子数据块中的数据为无效数据，则所述待读取子数据块对应的所述读取通道的SRAM闲置。
可选的，所述待读取子数据块对应的读取通道的SRAM闲置，包括：
所述待读取子数据块对应的读取通道的SRAM在当前回收周期内闲置。
可选的，所述SRAM将读取到的有效数据存储在闲置数据块中。
可选的，当前待回收数据块中的所有有效数据被读取后，所述SRAM读取下一个待回收数据块中的数据。
可选的，所述SRAM读取下一个待回收数据块中的数据，包括：
在下一个回收周期内，所述SRAM读取下一个待回收数据块中对应通道的待读取子数据块的有效数据。
第二方面，提供了一种NAND闪存中，其特征在于，所述NAND闪存的待回收数据块分为多个待读取子数据块，每个待读取子数据块与一个读取通道相对应，每个待读取子数据块中存储着有效数据或无效数据，不同待回收数据块的同一位置的待读取子数据块对应相同的读取通道；
所述NAND闪存包括：
多个SRAM，每个SRAM与一个所述读取通道相对应，用于读取对应读取通道的待读取子数据的数据，
控制器，用于控制所述SRAM对数据的读/写；
所述NAND闪存中，对于当前待回收数据块，所述SRAM读取对应通道的待读取子数据块的有效数据。
可选的，所述NAND闪存中，对于当前待回收数据块，所述SRAM读取对应通道的待读取子数据块的有效数据，包括：
所述控制器判断当前待回收数据块的每个待读取子数据块中的数据是否为有效数据；
若当前待读取子数据块中的数据为有效数据，则所述待读取子数据块对应的读取通道的SRAM读取所述有效数据。
可选的，若当前待读取子数据块中的数据为无效数据，则所述待读取子数据块对应的所述读取通道的SRAM闲置。
本发明实施例提供了一种NAND闪存的垃圾回收方法，所述NAND闪存的待回收数据块分为多个待读取子数据块，每个待读取子数据块与一个通道相对应，每个待读取子数据块中存储着有效数据或无效数据，不同待回收数据块的同一位置的待读取子数据块对应相同的通道；所述NAND闪存包括：多个SRAM，每个SRAM与一个所述通道相对应，用于读取对应通道的待读取子数据块的数据，控制器，用于控制所述SRAM对数据的读/写；所述垃圾回收方法包括：对于当前待回收数据块，所述SRAM读取对应通道的待读取子数据块的有效数据。由于本发明实施例中，包括多个SRAM，待回收数据块也被分为多个待读取子数据块，对于当前待回收数据块，所述SRAM读取对应通道的待读取子数据块的有效数据，多个SRAM可以同时读取数据，因此可以提高垃圾回收的效率。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1所示为本发明实施例的待回收数据块的示意图；
图2所示为本发明实施例的NAND闪存的垃圾回收方法的示意图；
图3所示为本发明实施例的NAND闪存的垃圾回收方法的示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
本发明实施例提供了一种NAND闪存的垃圾回收方法，所述NAND闪存的待回收数据块分为多个待读取子数据块，每个待读取子数据块与一个通道相对应，每个待读取子数据块中存储着有效数据或无效数据，不同待回收数据块的同一位置的待读取子数据块对应相同的通道；
所述NAND闪存包括：
多个SRAM(Static Random-Access Memo，静态随机存取存储器)，每个SRAM与一个所述通道相对应，用于读取对应通道的待读取子数据块的数据，
控制器，用于控制所述SRAM对数据的读/写；
所述垃圾回收方法包括：
对于当前待回收数据块，所述SRAM读取对应通道的待读取子数据块的有效数据。
本发明实施例中，NAND闪存包括多个SRAM，待回收数据块也被分为多个待读取子数据块，对于当前待回收数据块，所述SRAM读取对应通道的待读取子数据块的有效数据，多个SRAM可以同时读取数据，因此可以提高垃圾回收的效率。
本发明实施例中，对于当前待回收数据块，所述SRAM读取对应通道的待读取子数据块的有效数据，包括：
所述控制器判断当前待回收数据块的每个待读取子数据块中的数据是否为有效数据；
若当前待读取子数据块中的数据为有效数据，则所述待读取子数据块对应的SRAM所述有效数据。
本发明实施例中，若当前待读取子数据块中的数据为无效数据，则所述待读取子数据块对应的所述读取通道的SRAM闲置。
本发明实施例中，所述待读取子数据块对应的读取通道的SRAM闲置，包括：
所述待读取子数据块对应的读取通道的SRAM在当前回收周期内闲置。
本发明实施例中，当前待回收数据块中的所有有效数据被读取后，所述SRAM读取下一个待回收数据块中的数据。
本发明实施例中，所述SRAM将读取到的有效数据存储在闲置数据块中。
本发明实施例中，所述SRAM读取下一个待回收数据块中的数据，包括：
在下一个回收周期内，所述SRAM读取下一个待回收数据块中对应通道的待读取子数据块的有效数据。
本发明实施例中，所述SRAM读取下一个待回收数据块中的数据，包括：
在下一个回收周期内，所述SRAM读取下一个待回收数据块中对应通道的待读取子数据块的有效数据。
本发明实施例的方法，能提高NAND闪存的垃圾回收的效率。
下面以不同的应用场景更详细的说明本发明的实施方式。
图1所示为本发明实施例的待回收数据块的示意图，如图1所示，110、120和130分别为一个待回收数据块，每个待回收数据块分为四个待读取子数据块。
待回收数据块110分为111、112、113和114四个待读取子数据块；待回收数据块120分为121、122、123和124四个待读取子数据块；待回收数据块130分为131、132、133和134四个待读取子数据块。
每个待读取子数据块与一个通道相对应，不同待回收数据块的同一位置的待读取子数据块对应相同的通道。
待读取子数据块的位置是相对于待读回收数据块的数据头来说的，例如待读取子数据111相对于待回收数据块110是第一个待读取子数据块，112是110的第二个待读取子数据块，113是110的第三个待读取子数据块，114是110的第四个待读取子数据块；同理，待读取子数据121相对于待回收数据块120是第一个待读取子数据块，在此不再赘述。
待读取子数据块111、121、131对应同一个通道，如图1所示，对应的通道为CH0，待读取子数据块112、122、132对应同一个通道，如图1中的CH1，待读取子数据块113、123、133对应同一个通道，如图1中的CH2，待读取子数据块114、124、134对应同一个通道，如图1中的CH3。
通道是一个虚拟的概念，并不代表在NAND闪存中存在的具体结构，可以是一种映射，或可以是一种地址映射等，在此不再赘述。
图2所示为本发明实施例的NAND闪存的垃圾回收方法的示意图，如图2所示，所述NAND闪存包括4个SRAM，以及控制器SOC。
每一个SRAM与一个通道相对应，例如SRAM0与通道CH0对应，即SRAM1与通道CH1对应，即SRAM 2与通道CH2对应，即SRAM3与通道CH3对应。
如图2所示，当前待回收数据块为200，CH0对应的待读取子数据块为201，CH1对应的待读取子数据块为202，CH2对应的待读取子数据块为203,CH3对应的待读取子数据块为204。
同理，待回收数据块如果为300，CH0对应的待读取子数据块为301，CH1对应的待读取子数据块为302，CH2对应的待读取子数据块为303，CH3对应的待读取子数据块为304。
本发明实施例中，一个SRAM与一个通道对应；对于一个待读取数据块，一个通道对应一个待读取子数据块，因此，对于一个待回收数据块，一个SRAM仅能读取其中一个待读取子数据块中的数据，例如SRAM 0只能读取通道CH0对应的待读取子数据块201中的数据。但是一个SRAM可以读取一个通道对应的多个子数据块中的数据，例如通道CH0对应子数据块201和301，因此SRAM0可以读取子数据块201和301中的数据。
同理，SRAM1可以读取子数据块202和302中的数据。
图3所示为本发明实施例的NAND闪存的垃圾回收方法的示意图，如图3所示，NAND闪存有4个SRAM，分别为SRAM0、SRAM1、SRAM2和SRAM3，有四个通道，分别为CH0、CH1、CH2和CH3，有多个待回收数据块，分别为CE0、CE1、CE2、CE3……
本发明实施例中，一个待回收数据块是16KB，包括四个待读取子数据块，一个待读取子数据块是4KB，本发明实施例中，包括4个SRAM。在本发明其他实施例中，或随着科技的发展，一个NAND闪存可以包括更多的SRAM，此时一个待回收数据块可以分为更多个待读取子数据块。
图3中，有效数据黑色填充方块表示，无效数据以空白方块表示。
图3所示的应用场景中，垃圾回收的时候，在第一个回收周期内，SRAM0读取CH0-CE0中的有效数据,SRAM1闲置，SRAM2读取CH2-CE0，SRAM3读取CH3-CE0。
SRAM0、SRAM2和SRAM3把读取到的有效数据存储在闲置数据块中。
第二个回收周期内，SRAM0读取CH0-CE1中的有效数据，SRAM1读取CH1-CE1中的有效数据，SRAM2读取CH2-CE1中的有效数据，SRAM3闲置。
同样的，SRAM0、SRAM1和SRAM2把读取到的有效数据存储在闲置数据块中。
由于上一个回收周期内，只读取到三个待读取子数据块中的有效数据，而一个闲置数据块也包括四个闲置子数据块，所以上一个周期内的闲置数据块没有被有效数据填满，因此在本周期内，SRAM0读取的有效数据可以存放在上一个回收周期内未填满的闲置数据块中，而SRAM2和SRAM3把读取到的有效数据存储在另一个闲置数据块中。
在第三个回收周期内，SRAM0、SRAM1、SRAM2闲置，SRAM3读取CH3-CE1中的有效数据。
在第四个回收周期内，SRAM0和SRAM2闲置，SRAM1读取CH1-CE3中的有效数据，SRAM3读取CH3-CE3中的有效数据。
本发明上述实施例中，SRAM按照回收周期来读取数据只是为了便于描述，在本发明的其他实施例中，或可以不存在“周期”这一时间概念，而是按照实际读/写速率进行读取。
本发明的实施例中，NAND闪存中有多个SARM，可以同时读取有效数据，因此提高了垃圾回收的效率。
和上述NAND闪存的垃圾回收方法相对应，本发明实施例还提供了一种NAND闪存，所述NAND闪存的待回收数据块分为多个待读取子数据块，每个待读取子数据块与一个读取通道相对应，每个待读取子数据块中存储着有效数据或无效数据，不同待回收数据块的同一位置的待读取子数据块对应相同的读取通道；
所述NAND闪存包括：
多个SRAM，每个SRAM与一个所述读取通道相对应，用于读取对应读取通道的待读取子数据的数据，
控制器，用于控制所述SRAM对数据的读/写；
所述NAND闪存中，对于当前待回收数据块，所述SRAM读取对应通道的待读取子数据块的有效数据。
本发明实施例中，所述NAND闪存中，对于当前待回收数据块，所述SRAM读取对应通道的待读取子数据块的有效数据，包括：
所述控制器判断当前待回收数据块的每个待读取子数据块中的数据是否为有效数据；
若当前待读取子数据块中的数据为有效数据，则所述待读取子数据块对应的读取通道的SRAM读取所述有效数据。
本发明实施例中，若当前待读取子数据块中的数据为无效数据，则所述待读取子数据块对应的所述读取通道的SRAM闲置。
本发明实施例的NAND闪存，可以提高垃圾回收的效率。
本发明实施例提供了一种NAND闪存的垃圾回收方法和一种NAND闪存，所述NAND闪存的待回收数据块分为多个待读取子数据块，每个待读取子数据块与一个通道相对应，每个待读取子数据块中存储着有效数据或无效数据，不同待回收数据块的同一位置的待读取子数据块对应相同的通道；所述NAND闪存包括：多个SRAM，每个SRAM与一个所述通道相对应，用于读取对应通道的待读取子数据块的数据，控制器，用于控制所述SRAM对数据的读/写；所述垃圾回收方法包括：对于当前待回收数据块，所述SRAM读取对应通道的待读取子数据块的有效数据。由于本发明实施例中，包括多个SRAM，待回收数据块也被分为多个待读取子数据块，对于当前待回收数据块，所述SRAM读取对应通道的待读取子数据块的有效数据，多个SRAM可以同时读取数据，因此可以提高垃圾回收的效率。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种NAND闪存的垃圾回收方法，其特征在于，
所述NAND闪存的待回收数据块分为多个待读取子数据块，每个待读取子数据块与一个通道相对应，每个待读取子数据块中存储着有效数据或无效数据，不同待回收数据块的同一位置的待读取子数据块对应相同的通道；
所述NAND闪存包括：
多个SRAM，每个SRAM与一个所述通道相对应，用于读取对应通道的待读取子数据块的数据，
控制器，用于控制所述SRAM对数据的读/写；
所述垃圾回收方法包括：
对于当前待回收数据块，所述SRAM读取对应通道的待读取子数据块的有效数据。
2.如权利要求1所述的方法，其特征在于，对于当前待回收数据块，所述SRAM读取对应通道的待读取子数据块的有效数据，包括：
所述控制器判断当前待回收数据块的每个待读取子数据块中的数据是否为有效数据；
若当前待读取子数据块中的数据为有效数据，则所述待读取子数据块对应的SRAM所述有效数据。
3.如权利要求2所述的方法，其特征在于，若当前待读取子数据块中的数据为无效数据，则所述待读取子数据块对应的所述读取通道的SRAM闲置。
4.如权利要求3所述的方法，其特征在于，所述待读取子数据块对应的读取通道的SRAM闲置，包括：
所述待读取子数据块对应的读取通道的SRAM在当前回收周期内闲置。
5.如权利要求1所述的方法，其特征在于，所述SRAM将读取到的有效数据存储在闲置数据块中。
6.如权利要求1所述的方法，其特征在于，当前待回收数据块中的所有有效数据被读取后，所述SRAM读取下一个待回收数据块中的数据。
7.如权利要求6所述的方法，其特征在于，所述SRAM读取下一个待回收数据块中的数据，包括：
在下一个回收周期内，所述SRAM读取下一个待回收数据块中对应通道的待读取子数据块的有效数据。
8.一种NAND闪存中，其特征在于，所述NAND闪存的待回收数据块分为多个待读取子数据块，每个待读取子数据块与一个读取通道相对应，每个待读取子数据块中存储着有效数据或无效数据，不同待回收数据块的同一位置的待读取子数据块对应相同的读取通道；
所述NAND闪存包括：
多个SRAM，每个SRAM与一个所述读取通道相对应，用于读取对应读取通道的待读取子数据的数据，
控制器，用于控制所述SRAM对数据的读/写；
所述NAND闪存中，对于当前待回收数据块，所述SRAM读取对应通道的待读取子数据块的有效数据。
9.如权利要求8所述的NAND闪存，其特征在于，所述NAND闪存中，对于当前待回收数据块，所述SRAM读取对应通道的待读取子数据块的有效数据，包括：
所述控制器判断当前待回收数据块的每个待读取子数据块中的数据是否为有效数据；
若当前待读取子数据块中的数据为有效数据，则所述待读取子数据块对应的读取通道的SRAM读取所述有效数据。
10.如权利要求9所述的NAND闪存，其特征在于，若当前待读取子数据块中的数据为无效数据，则所述待读取子数据块对应的所述读取通道的SRAM闲置。
CN201910295421.4A 2019-04-12 2019-04-12 Nand闪存的垃圾回收方法及nand闪存 Active CN110187828B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910295421.4A CN110187828B (zh) 2019-04-12 2019-04-12 Nand闪存的垃圾回收方法及nand闪存

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910295421.4A CN110187828B (zh) 2019-04-12 2019-04-12 Nand闪存的垃圾回收方法及nand闪存

Publications (2)

Publication Number Publication Date
CN110187828A true CN110187828A (zh) 2019-08-30
CN110187828B CN110187828B (zh) 2023-03-28

Family

ID=67714151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910295421.4A Active CN110187828B (zh) 2019-04-12 2019-04-12 Nand闪存的垃圾回收方法及nand闪存

Country Status (1)

Country Link
CN (1) CN110187828B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110134616A (zh) * 2019-04-12 2019-08-16 深圳市金泰克半导体有限公司 Nand闪存的垃圾回收方法及nand闪存

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097122A (zh) * 2009-12-10 2011-06-15 上海华虹集成电路有限责任公司 一种多通道共享数据缓存区的NAND flash控制器电路
CN102968396A (zh) * 2012-10-30 2013-03-13 北京华芯微特科技有限公司 从Flash芯片到SRAM芯片的专用数据传输模块
CN105683930A (zh) * 2013-10-29 2016-06-15 上海宝存信息科技有限公司 用于数据存储系统的动态缓存方法和系统
CN107391392A (zh) * 2017-07-21 2017-11-24 重庆大学 一种基于闪存存储设备并行特征的垃圾回收优化方法
CN112955956A (zh) * 2021-02-08 2021-06-11 长江存储科技有限责任公司 用于缓存逻辑到物理(l2p)表的管芯上静态随机存取存储器(sram)

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097122A (zh) * 2009-12-10 2011-06-15 上海华虹集成电路有限责任公司 一种多通道共享数据缓存区的NAND flash控制器电路
CN102968396A (zh) * 2012-10-30 2013-03-13 北京华芯微特科技有限公司 从Flash芯片到SRAM芯片的专用数据传输模块
CN105683930A (zh) * 2013-10-29 2016-06-15 上海宝存信息科技有限公司 用于数据存储系统的动态缓存方法和系统
CN107391392A (zh) * 2017-07-21 2017-11-24 重庆大学 一种基于闪存存储设备并行特征的垃圾回收优化方法
CN112955956A (zh) * 2021-02-08 2021-06-11 长江存储科技有限责任公司 用于缓存逻辑到物理(l2p)表的管芯上静态随机存取存储器(sram)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110134616A (zh) * 2019-04-12 2019-08-16 深圳市金泰克半导体有限公司 Nand闪存的垃圾回收方法及nand闪存

Also Published As

Publication number Publication date
CN110187828B (zh) 2023-03-28

Similar Documents

Publication Publication Date Title
CN101099125B (zh) 群集的自动对准方法和存储器系统
CN100524209C (zh) 在非易失性存储器阵列中更新数据的方法
CN103425600B (zh) 一种固态盘闪存转换层中的地址映射方法
CN102298555B (zh) 基于nand技术的模块化闪存管理系统
TW200741526A (en) Management of memory blocks that directly store data files
CN104077235A (zh) 分割物理块的方法及存储器系统
CN102841851A (zh) 闪存管理方法和闪存设备
US20100057979A1 (en) Data transmission method for flash memory and flash memory storage system and controller using the same
US20150067233A1 (en) Data storage device and flash memory control method thereof
CN103699492A (zh) 非易失性存储器的数据收集方法
CN108280032B (zh) 数据储存装置以及快闪存储器控制方法
CN101124555A (zh) 具有多流更新的非易失性存储器和方法
CN103164345A (zh) 固态存储装置遭遇断电后的数据存储方法
CN106354658B (zh) 一种降低混合映射算法中映射表内存资源占用的方法
WO2007019197A3 (en) Management of memory blocks that directly store data files
CN109582593A (zh) 一种基于计算的ftl地址映射方法及数据读、写方法
CN110515550B (zh) 一种sata固态硬盘冷热数据分离的方法及其装置
CN104714894A (zh) 一种分层的基于随机映射的相变内存磨损均衡方法及系统
CN105278875A (zh) 一种混合异构nand固态硬盘
CN110187828A (zh) Nand闪存的垃圾回收方法及nand闪存
CN103729143A (zh) 多路电表电能数据存储的数据安全方法
CN106354660A (zh) 固态存储设备的垃圾回收方法及装置
CN109669889A (zh) 一种轻量型Nor Flash闪存控制方法和装置
JP2000067264A5 (zh)
CN100428358C (zh) 闪存高速大区块的数据写入方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant