JP2000058775A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JP2000058775A JP2000058775A JP10225919A JP22591998A JP2000058775A JP 2000058775 A JP2000058775 A JP 2000058775A JP 10225919 A JP10225919 A JP 10225919A JP 22591998 A JP22591998 A JP 22591998A JP 2000058775 A JP2000058775 A JP 2000058775A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicon film
- trench
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体基板に形成
されたトレンチを埋め込む半導体装置の製造方法に関す
るものであり、特に半導体基板に形成されるトレンチキ
ャパシタの形成方法に関するものである。The present invention relates to a method of manufacturing a semiconductor device for filling a trench formed in a semiconductor substrate, and more particularly to a method of forming a trench capacitor formed in a semiconductor substrate.
【0002】[0002]
【従来の技術】従来、シリコン基板に掘られた溝(以下
トレンチ)内に電極を形成する方法として、リン(P)
またはヒ素(As)を添加した非晶質シリコン膜を、前
記トレンチに埋め込む方法がある。非晶質シリコン膜
は、多結晶シリコン膜に比べて割れ目(seam)やボイド
(void)が少ないため、トレンチ内を比較的均一な膜で
埋め込むことができる。2. Description of the Related Art Conventionally, phosphorus (P) has been used as a method of forming an electrode in a trench (hereinafter referred to as a trench) dug in a silicon substrate.
Alternatively, there is a method in which an amorphous silicon film to which arsenic (As) is added is buried in the trench. Since the amorphous silicon film has fewer seams and voids than the polycrystalline silicon film, the trench can be filled with a relatively uniform film.
【0003】従来のトレンチの埋め込み方法について、
トレンチ形状の1つであるボトル形状のトレンチ、いわ
ゆる‘Botlle Shape Trench ’構造のトレンチを例とし
て図8を用いて説明する。図8は、‘Botlle Shape Tre
nch ’構造のトレンチを非晶質シリコン膜で埋め込んだ
場合の断面構造を示す図である。[0003] Regarding the conventional trench filling method,
A bottle-shaped trench, which is one of the trench shapes, that is, a trench having a so-called 'Botlle Shape Trench' structure will be described with reference to FIG. Figure 8 shows the 'Botlle Shape Tre
FIG. 9 is a diagram showing a cross-sectional structure when an nch ′ structure trench is buried with an amorphous silicon film.
【0004】図8(a)に示すように、シリコン半導体
基板(以下シリコン基板)100に形成されたトレンチ
内の側面及び底面には、シリコン窒化膜102及びシリ
コン酸化膜104の薄膜が形成されている。このような
半導体基板に対して、トレンチ内部全体にLPCVD法
によりリン(P)またはヒ素(Ag)を添加した非晶質
シリコン膜106を埋め込む。As shown in FIG. 8A, a silicon nitride film 102 and a silicon oxide film 104 are formed on a side surface and a bottom surface of a trench formed in a silicon semiconductor substrate (hereinafter referred to as a silicon substrate) 100. I have. In such a semiconductor substrate, an amorphous silicon film 106 to which phosphorus (P) or arsenic (Ag) is added is buried by LPCVD in the whole inside of the trench.
【0005】なお、前記シリコン基板100の表面に
は、シリコン酸化膜108が形成され、さらにトレンチ
形成時にマスクとして使用したシリコン窒化膜110及
びシリコン酸化膜112が形成されている。On the surface of the silicon substrate 100, a silicon oxide film 108 is formed, and further, a silicon nitride film 110 and a silicon oxide film 112 used as a mask when forming the trench are formed.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、前述し
た従来用いられているトレンチの埋め込み方法により、
‘Botlle Shape Trench ’構造のトレンチを非晶質
シリコン膜106で埋め込んだ場合、図8(a)に示す
ように、トレンチの中央部に大きなボイド114が形成
されてしまうことがある。この大きなボイド114は、
1000℃以上の熱処理を加えると変形して、図8
(b)に示すように電極である前記非晶質シリコン膜1
06が上下で完全に分離してしまう場合がある。However, according to the above-described conventional trench filling method,
When the trench of the “Botlle Shape Trench” structure is buried with the amorphous silicon film 106, a large void 114 may be formed at the center of the trench as shown in FIG. This large void 114
FIG. 8
As shown in (b), the amorphous silicon film 1 serving as an electrode
06 may be completely separated at the top and bottom.
【0007】このように電極が分離した場合、キャパシ
タ面積が低減してしまい、意図したキャパシタ容量が得
られなくなってしまう。本発明は、前記課題に鑑みてな
されたものであり、トレンチの埋め込み電極にボイドな
どによって絶縁分離が発生するのを防止することができ
る半導体装置の製造方法を提供することを目的とする。When the electrodes are separated as described above, the area of the capacitor is reduced, and the intended capacitance of the capacitor cannot be obtained. The present invention has been made in view of the above problems, and has as its object to provide a method of manufacturing a semiconductor device capable of preventing insulation separation due to voids or the like in a buried electrode of a trench.
【0008】[0008]
【課題を解決するための手段】前記目的を達成するため
に、本発明に係る半導体装置の製造方法は、半導体基板
に形成されたトレンチ内に、第1のシリコン膜を形成す
る工程と、前記第1のシリコン膜に熱処理を行うことに
より前記第1のシリコン膜の密度を高める工程と、前記
第1のシリコン膜上に第2のシリコン膜を形成する工程
とを具備することを特徴とする。In order to achieve the above object, a method for manufacturing a semiconductor device according to the present invention comprises the steps of: forming a first silicon film in a trench formed in a semiconductor substrate; A step of performing a heat treatment on the first silicon film to increase a density of the first silicon film; and a step of forming a second silicon film on the first silicon film. .
【0009】また、本発明に係る半導体装置の製造方法
は、半導体基板に形成されたトレンチ内に、第1のシリ
コン膜を形成する工程と、前記第1のシリコン膜上に絶
縁膜を形成する工程と、前記絶縁膜の形成後、前記第1
のシリコン膜に熱処理を行うことにより前記第1のシリ
コン膜を結晶化させる工程と、前記絶縁膜を除去し前記
第1のシリコン膜上に第2のシリコン膜を形成する工程
とを具備することを特徴とする。In a method of manufacturing a semiconductor device according to the present invention, a first silicon film is formed in a trench formed in a semiconductor substrate, and an insulating film is formed on the first silicon film. And after forming the insulating film, the first
Crystallizing the first silicon film by performing a heat treatment on the first silicon film, and removing the insulating film and forming a second silicon film on the first silicon film. It is characterized by.
【0010】また、本発明に係る半導体装置の製造方法
は、半導体基板に形成されたトレンチ内に、電極となる
第1のシリコン膜を形成する工程と、前記第1のシリコ
ン膜上に絶縁膜を形成する工程と、前記絶縁膜の形成
後、前記第1のシリコン膜に熱処理を行うことにより前
記第1のシリコン膜を結晶化させてこの第1のシリコン
膜の密度を高める工程と、前記絶縁膜を除去し前記第1
のシリコン膜上に電極となる第2のシリコン膜を形成し
て、前記トレンチ内に前記第1のシリコン膜及び第2の
シリコン膜からなる電極を形成する工程とを具備するこ
とを特徴とする。In a method of manufacturing a semiconductor device according to the present invention, a step of forming a first silicon film serving as an electrode in a trench formed in a semiconductor substrate, and a step of forming an insulating film on the first silicon film Forming the insulating film and, after forming the insulating film, performing a heat treatment on the first silicon film to crystallize the first silicon film to increase the density of the first silicon film; Removing the insulating film and removing the first
Forming a second silicon film to be an electrode on the silicon film, and forming an electrode made of the first silicon film and the second silicon film in the trench. .
【0011】また、本発明に係る半導体装置の製造方法
は、さらに前記第1のシリコン膜と前記絶縁膜の膜厚の
合計が、前記トレンチの最も細い部分の径の半分より薄
いことを特徴とする。Further, in the method of manufacturing a semiconductor device according to the present invention, the total thickness of the first silicon film and the insulating film is smaller than half the diameter of the narrowest portion of the trench. I do.
【0012】また、本発明に係る半導体装置の製造方法
は、さらに前記第1のシリコン膜及び第2のシリコン膜
が、非晶質シリコン膜であることを特徴とする。また、
本発明に係る半導体装置の製造方法は、さらに前記第1
のシリコン膜と前記絶縁膜を形成した後の熱処理が、6
00℃以上の温度で行われることを特徴とする。Further, the method of manufacturing a semiconductor device according to the present invention is characterized in that the first silicon film and the second silicon film are amorphous silicon films. Also,
The method of manufacturing a semiconductor device according to the present invention further comprises the first method.
Heat treatment after the formation of the silicon film and the insulating film
It is performed at a temperature of 00 ° C. or higher.
【0013】また、本発明に係る半導体装置の製造方法
は、さらに前記第1のシリコン膜上の前記絶縁膜が、シ
リコン酸化膜であることを特徴とする。また、本発明に
係る半導体装置の製造方法は、さらに前記第1のシリコ
ン膜上の前記絶縁膜が、シリコン窒化膜であることを特
徴とする。Further, in the method of manufacturing a semiconductor device according to the present invention, the insulating film on the first silicon film is a silicon oxide film. Further, in the method for manufacturing a semiconductor device according to the present invention, the insulating film on the first silicon film is a silicon nitride film.
【0014】[0014]
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態の半導体装置の製造方法について説明する。
ここではトレンチ形状として、トレンチの表面を増大さ
せるために、トレンチの内部で径を大きくしたボトル形
状のトレンチ、いわゆる‘Botlle Shape Trench ’構造
のトレンチを用いて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a semiconductor device according to an embodiment of the present invention will be described below with reference to the drawings.
Here, as the trench shape, in order to increase the surface of the trench, a bottle-shaped trench having a larger diameter inside the trench, that is, a trench having a so-called 'Botlle Shape Trench' structure will be described.
【0015】図1〜図7は、この実施の形態の半導体装
置の製造方法を示す各製造工程の断面図である。まず、
‘Botlle Shape Trench ’構造のトレンチの形成方法を
説明する。図1(a)に示すように、高温酸化雰囲気中
で熱酸化を行うことにより、シリコン半導体基板(以下
シリコン基板)2にシリコン酸化膜(SiO2 膜)4を
成膜する。さらに、前記シリコン酸化膜4上に、CVD
法によりシリコン窒化膜6、シリコン酸化膜8を順に成
膜する。FIGS. 1 to 7 are cross-sectional views of respective manufacturing steps showing a method of manufacturing a semiconductor device according to this embodiment. First,
A method for forming a trench having a 'Botlle Shape Trench' structure will be described. As shown in FIG. 1A, a silicon oxide film (SiO 2 film) 4 is formed on a silicon semiconductor substrate (hereinafter, silicon substrate) 2 by performing thermal oxidation in a high-temperature oxidizing atmosphere. Further, the CVD is performed on the silicon oxide film 4.
A silicon nitride film 6 and a silicon oxide film 8 are sequentially formed by a method.
【0016】続いて、図1(b)に示すように、フォト
リソグラフィ法により前記シリコン酸化膜8上に‘Botl
le Shape Trench ’構造の首の部分の開口を持つレジス
トパターン10を形成し、トレンチ形成領域上の前記シ
リコン酸化膜8、シリコン窒化膜6、及びシリコン酸化
膜4を除去する。その後、プラズマアッシング法などに
より前記レジストパターン10を除去する。Subsequently, as shown in FIG. 1B, a 'Bottom' is formed on the silicon oxide film 8 by photolithography.
A resist pattern 10 having an opening at the neck of the le Shape Trench 'structure is formed, and the silicon oxide film 8, silicon nitride film 6, and silicon oxide film 4 on the trench formation region are removed. Thereafter, the resist pattern 10 is removed by a plasma ashing method or the like.
【0017】次に、前記シリコン窒化膜6及びシリコン
酸化膜8をマスクとして、図2(a)に示すように、R
IE(Reactive Ion Etching;RIE)法によりシ
リコン基板2をエッチングしてトレンチ12を形成す
る。本実施の形態では、前述したように前記トレンチ1
2をさらに加工し、トレンチの表面積を増大させるため
にトレンチの内部で径を大きくした‘Botlle Shape
Trench ’構造のトレンチを作成する。Next, using the silicon nitride film 6 and the silicon oxide film 8 as masks, as shown in FIG.
The trenches 12 are formed by etching the silicon substrate 2 by an IE (Reactive Ion Etching; RIE) method. In the present embodiment, as described above, the trench 1
'Botlle Shape' which further processed No. 2 and increased the diameter inside the trench to increase the surface area of the trench
Create a trench with a Trench 'structure.
【0018】この‘Botlle Shape Trench ’構造のトレ
ンチは、以下のような方法により形成される。図2
(b)に示すように、トレンチ12の内壁及びシリコン
酸化膜8上にシリコン窒化膜14を形成する。続いて、
図3(a)に示すように、前記シリコン窒化膜14が形
成されたトレンチ12内を、フォトレジスト膜16で埋
め込む。The trench having the 'Botlle Shape Trench' structure is formed by the following method. FIG.
As shown in (b), a silicon nitride film 14 is formed on the inner wall of the trench 12 and on the silicon oxide film 8. continue,
As shown in FIG. 3A, the inside of the trench 12 in which the silicon nitride film 14 has been formed is filled with a photoresist film 16.
【0019】その後、図3(b)に示すように、CDE
(Chemical Dry Etching)法により前記フォトレジ
スト膜16を所定の深さまでエッチングして、フォトレ
ジスト膜16aを形成する。さらに、このフォトレジス
ト膜16aをマスクとして、図4(a)に示すように、
前記シリコン窒化膜14を前記所定の深さまでエッチン
グして、シリコン窒化膜14aを形成する。そして、前
記フォトレジスト膜16aを完全に除去する。Thereafter, as shown in FIG.
The photoresist film 16 is etched to a predetermined depth by a (Chemical Dry Etching) method to form a photoresist film 16a. Further, using this photoresist film 16a as a mask, as shown in FIG.
The silicon nitride film 14 is etched to the predetermined depth to form a silicon nitride film 14a. Then, the photoresist film 16a is completely removed.
【0020】次に、この図4(a)に示すような構造の
シリコン基板2を800℃〜1100℃の温度で水蒸気
雰囲気で酸化することにより、図4(b)に示すよう
に、トレンチ12の上部の側壁にだけ熱酸化膜18を形
成する。その後、図5(a)に示すように、トレンチ1
2内のシリコン窒化膜14aを除去する。さらに、図5
(b)に示すように、前記熱酸化膜18が形成されてい
ないトレンチ12の下部の側壁を、CDE法によりエッ
チングしてボトル形状のトレンチ20を形成する。以上
により、前記‘Botlle Shape Trench ’構造のトレンチ
20が完成する。Next, the silicon substrate 2 having the structure shown in FIG. 4A is oxidized in a steam atmosphere at a temperature of 800 ° C. to 1100 ° C., thereby forming the trench 12 as shown in FIG. Thermal oxide film 18 is formed only on the upper side wall of. Thereafter, as shown in FIG.
The silicon nitride film 14a in 2 is removed. Further, FIG.
As shown in FIG. 2B, the lower sidewall of the trench 12 where the thermal oxide film 18 is not formed is etched by CDE to form a bottle-shaped trench 20. Thus, the trench 20 having the 'Botlle Shape Trench' structure is completed.
【0021】次に、前記トレンチ20内に電極を形成す
る方法を説明する。図6(a)に示すように、シリコン
基板2のトレンチ20内に、LPCVD法によりシリコ
ン窒化膜22を形成する。続いて、前記シリコン窒化膜
22の表面を熱酸化することにより、このシリコン窒化
膜22の表面に極薄のシリコン酸化膜24を形成する。Next, a method for forming an electrode in the trench 20 will be described. As shown in FIG. 6A, a silicon nitride film 22 is formed in the trench 20 of the silicon substrate 2 by LPCVD. Subsequently, a very thin silicon oxide film 24 is formed on the surface of the silicon nitride film 22 by thermally oxidizing the surface of the silicon nitride film 22.
【0022】さらに、前記極薄のシリコン酸化膜24上
に、LPCVD法によりリン(P)またはヒ素(Ag)
を添加した第1の非晶質シリコン膜26を形成する。こ
のとき、前記LPCVD法では、SiH4 、PH3 、ま
たはAsH3 をガスソースとし、温度が520℃〜60
0℃、圧力が0.2Torr 〜1.0Torr という条件で
成膜を行う。前記非晶質シリコン膜を用いれば、比較的
低温という条件のもとで均一な膜が安価に成膜できる。Further, phosphorus (P) or arsenic (Ag) is formed on the ultra-thin silicon oxide film 24 by LPCVD.
Is added to form a first amorphous silicon film 26. At this time, in the LPCVD method, SiH 4 , PH 3 , or AsH 3 is used as a gas source and the temperature is 520 ° C. to 60 ° C.
The film is formed under the conditions of 0 ° C. and a pressure of 0.2 Torr to 1.0 Torr. If the amorphous silicon film is used, a uniform film can be formed at a low temperature under a relatively low temperature condition.
【0023】続いて、図6(a)に示すように、前記第
1の非晶質シリコン膜26上に、シリコン酸化膜(Si
O2 膜)28を形成する。このシリコン酸化膜28は、
TEOS、またはSiH4 、N2 Oをガスソースとした
LPCVD法により成膜する。Subsequently, as shown in FIG. 6A, a silicon oxide film (Si) is formed on the first amorphous silicon film 26.
An O 2 film 28 is formed. This silicon oxide film 28
The film is formed by TEOS or LPCVD using SiH 4 and N 2 O as a gas source.
【0024】なお、前記シリコン酸化膜28は、これに
限るわけではなく、シリコン窒化膜であってもよい。こ
のとき、前記第1の非晶質シリコン膜26、シリコン酸
化膜28、及びシリコン窒化膜22の膜厚の合計は、ト
レンチ20の最も細い部分である首の部分の径の半分よ
り薄くする。これは前記トレンチ20が、前記第1の非
晶質シリコン膜26、シリコン酸化膜28、及びシリコ
ン窒化膜22の積層膜によって閉じてしまうのを防ぐた
めである。The silicon oxide film 28 is not limited to this, but may be a silicon nitride film. At this time, the total thickness of the first amorphous silicon film 26, the silicon oxide film 28, and the silicon nitride film 22 is made smaller than half the diameter of the neck portion, which is the narrowest portion of the trench 20. This is to prevent the trench 20 from being closed by the stacked film of the first amorphous silicon film 26, the silicon oxide film 28, and the silicon nitride film 22.
【0025】次に、前記トレンチ20に対し600℃以
上の温度で熱処理を施すことにより、図6(b)に示す
ように、前記第1の非晶質シリコン膜26を完全に結晶
化する。これにより、前記第1の非晶質シリコン膜26
の密度が高まる。このように、第1の非晶質シリコン膜
26の密度を高めることにより、その後の製造工程にお
ける1000℃以上の熱処理によって、前記第1の非晶
質シリコン膜26が変形してこの第1の非晶質シリコン
膜26などからなる電極の絶縁分離が発生すること防止
する。また、このとき第1の非晶質シリコン膜26上に
前記シリコン酸化膜28を形成することにより、第1の
非晶質シリコン膜26が凝集を起こすことを抑制でき
る。Next, by subjecting the trench 20 to a heat treatment at a temperature of 600 ° C. or higher, the first amorphous silicon film 26 is completely crystallized as shown in FIG. Thereby, the first amorphous silicon film 26 is formed.
Density increases. As described above, by increasing the density of the first amorphous silicon film 26, the first amorphous silicon film 26 is deformed by a heat treatment at a temperature of 1000 ° C. or more in a subsequent manufacturing process. The occurrence of insulation separation of the electrode made of the amorphous silicon film 26 or the like is prevented. At this time, by forming the silicon oxide film 28 on the first amorphous silicon film 26, it is possible to prevent the first amorphous silicon film 26 from aggregating.
【0026】その後、図7に示すように、前記シリコン
酸化膜28をNH4 F溶液などを用いたウェットエッチ
ングにより除去した後、LPCVD法により前記第1の
非晶質シリコン膜26上に第2の非晶質シリコン30を
堆積させる。このように、前記第2の非晶質シリコン3
0及び前記第1の非晶質シリコン膜26からなる電極で
トレンチ20内を埋め込む。以上により、前記トレンチ
20内への電極の形成が終了する。Thereafter, as shown in FIG. 7, the silicon oxide film 28 is removed by wet etching using an NH 4 F solution or the like, and then a second CVD method is formed on the first amorphous silicon film 26 by LPCVD. Of amorphous silicon 30 is deposited. Thus, the second amorphous silicon 3
The trench 20 is buried with an electrode composed of the first amorphous silicon film 26 and the first amorphous silicon film 26. Thus, the formation of the electrodes in the trench 20 is completed.
【0027】以上説明したようにこの実施の形態におい
ては、トレンチ内に第1のシリコン膜と絶縁膜を形成
し、この第1のシリコン膜の膜厚と絶縁膜の膜厚を合わ
せた膜厚がトレンチのもっとも細い部分の径の半分より
薄くする。そして、600℃以上の温度で熱処理を行う
ことにより、第1のシリコン膜を結晶化させるととも
に、この第1のシリコン膜の密度を高くする。このと
き、第1のシリコン膜上に絶縁膜を設けることにより、
前記第1のシリコン膜が凝集を起こすことを抑制する。
その後、前記絶縁膜を除去し、第2のシリコン膜を形成
することにより前記第1及び第2のシリコン膜からなる
電極でトレンチ内を埋め込む。As described above, in this embodiment, the first silicon film and the insulating film are formed in the trench, and the thickness of the first silicon film and the thickness of the insulating film are combined. Is thinner than half the diameter of the narrowest part of the trench. Then, by performing a heat treatment at a temperature of 600 ° C. or higher, the first silicon film is crystallized and the density of the first silicon film is increased. At this time, by providing an insulating film on the first silicon film,
Aggregation of the first silicon film is suppressed.
After that, the insulating film is removed, and a second silicon film is formed to fill the trench with the electrodes made of the first and second silicon films.
【0028】このように本実施の形態は、2回に分けて
トレンチ内の電極となるシリコン膜の形成を行い、1回
目のシリコン膜形成後に600℃以上の温度で熱処理を
行うことにより、その後の製造工程における熱処理など
のためにシリコン膜が変形し、トレンチ内の電極が電気
的に分離(絶縁分離)してしまうのを防止できる。ま
た、例え2回目のシリコン膜形成後にトレンチ内にボイ
ドができてしまったとしても、前記第1のシリコン膜の
密度は高くなっているため、電極に絶縁分離が発生する
ことはない。As described above, in this embodiment, a silicon film to be an electrode in a trench is formed in two steps, and a heat treatment is performed at a temperature of 600 ° C. or more after the first silicon film is formed. It is possible to prevent the silicon film from being deformed due to the heat treatment in the manufacturing process of (1) and the electrodes in the trenches being electrically separated (insulated). Even if a void is formed in the trench after the second silicon film is formed, the first silicon film has a high density, so that no insulating separation occurs in the electrode.
【0029】[0029]
【発明の効果】以上述べたように本発明によれば、トレ
ンチの埋め込み電極にボイドなどによって絶縁分離が発
生するのを防止することができる半導体装置の製造方法
を提供することが可能である。As described above, according to the present invention, it is possible to provide a method of manufacturing a semiconductor device capable of preventing insulation separation due to voids or the like in a buried electrode of a trench.
【図1】この実施の形態の半導体装置の製造方法を示す
各製造工程の断面図である。FIG. 1 is a cross-sectional view of each manufacturing step showing a method for manufacturing a semiconductor device of this embodiment.
【図2】この実施の形態の半導体装置の製造方法を示す
各製造工程の断面図である。FIG. 2 is a cross-sectional view of each manufacturing step showing the method for manufacturing a semiconductor device of this embodiment.
【図3】この実施の形態の半導体装置の製造方法を示す
各製造工程の断面図である。FIG. 3 is a cross-sectional view of each manufacturing step showing the method for manufacturing a semiconductor device of the embodiment.
【図4】この実施の形態の半導体装置の製造方法を示す
各製造工程の断面図である。FIG. 4 is a cross-sectional view of each manufacturing step showing the method for manufacturing a semiconductor device of this embodiment.
【図5】この実施の形態の半導体装置の製造方法を示す
各製造工程の断面図である。FIG. 5 is a cross-sectional view of each manufacturing step showing the method for manufacturing a semiconductor device of this embodiment.
【図6】この実施の形態の半導体装置の製造方法を示す
各製造工程の断面図である。FIG. 6 is a cross-sectional view of each manufacturing step showing the method for manufacturing a semiconductor device of this embodiment.
【図7】この実施の形態の半導体装置の製造方法を示す
各製造工程の断面図である。FIG. 7 is a cross-sectional view of each manufacturing step showing the method for manufacturing a semiconductor device of the embodiment.
【図8】従来のトレンチ埋め込み方法による問題点を説
明するための図である。FIG. 8 is a diagram for explaining a problem caused by a conventional trench filling method.
2…シリコン半導体基板 4…シリコン酸化膜(SiO2 膜) 6…シリコン窒化膜 8…シリコン酸化膜 10…レジストパターン 12…トレンチ 14、14a…シリコン窒化膜 16、16a…フォトレジスト膜 18…熱酸化膜 20…トレンチ 22…シリコン窒化膜 24…シリコン酸化膜 26…第1の非晶質シリコン膜 28…シリコン酸化膜 30…第2の非晶質シリコン膜2: Silicon semiconductor substrate 4: Silicon oxide film (SiO 2 film) 6: Silicon nitride film 8: Silicon oxide film 10: Resist pattern 12: Trench 14, 14a: Silicon nitride film 16, 16a: Photoresist film 18: Thermal oxidation Film 20 trench 22 silicon nitride film 24 silicon oxide film 26 first amorphous silicon film 28 silicon oxide film 30 second amorphous silicon film
Claims (8)
第1のシリコン膜を形成する工程と、 前記第1のシリコン膜に熱処理を行うことにより前記第
1のシリコン膜の密度を高める工程と、 前記第1のシリコン膜上に第2のシリコン膜を形成する
工程と、 を具備することを特徴とする半導体装置の製造方法。In a trench formed in a semiconductor substrate,
Forming a first silicon film, performing a heat treatment on the first silicon film to increase the density of the first silicon film, and forming a second silicon film on the first silicon film. Forming a semiconductor device.
第1のシリコン膜を形成する工程と、 前記第1のシリコン膜上に絶縁膜を形成する工程と、 前記絶縁膜の形成後、前記第1のシリコン膜に熱処理を
行うことにより前記第1のシリコン膜を結晶化させる工
程と、 前記絶縁膜を除去し前記第1のシリコン膜上に第2のシ
リコン膜を形成する工程と、 を具備することを特徴とする半導体装置の製造方法。2. In a trench formed in a semiconductor substrate,
Forming a first silicon film; forming an insulating film on the first silicon film; performing heat treatment on the first silicon film after forming the insulating film; A method of manufacturing a semiconductor device, comprising: crystallizing a silicon film; and forming a second silicon film on the first silicon film by removing the insulating film.
電極となる第1のシリコン膜を形成する工程と、 前記第1のシリコン膜上に絶縁膜を形成する工程と、 前記絶縁膜の形成後、前記第1のシリコン膜に熱処理を
行うことにより前記第1のシリコン膜を結晶化させてこ
の第1のシリコン膜の密度を高める工程と、 前記絶縁膜を除去し前記第1のシリコン膜上に電極とな
る第2のシリコン膜を形成して、前記トレンチ内に前記
第1のシリコン膜及び第2のシリコン膜からなる電極を
形成する工程と、 を具備することを特徴とする半導体装置の製造方法。3. A semiconductor device comprising: a trench formed in a semiconductor substrate;
Forming a first silicon film to be an electrode; forming an insulating film on the first silicon film; performing heat treatment on the first silicon film after forming the insulating film. Crystallizing the first silicon film to increase the density of the first silicon film; removing the insulating film to form a second silicon film serving as an electrode on the first silicon film; Forming an electrode made of the first silicon film and the second silicon film in the trench.
厚の合計が、前記トレンチの最も細い部分の径の半分よ
り薄いことを特徴とする請求項1、2又は3のいずれか
に記載の半導体装置の製造方法。4. The method according to claim 1, wherein the total thickness of the first silicon film and the insulating film is smaller than half the diameter of the thinnest portion of the trench. The manufacturing method of the semiconductor device described in the above.
ン膜は、非晶質シリコン膜であることを特徴とする請求
項1乃至4のいずれかに記載の半導体装置の製造方法。5. The method for manufacturing a semiconductor device according to claim 1, wherein said first silicon film and said second silicon film are amorphous silicon films.
成した後の熱処理は、600℃以上の温度で行われるこ
とを特徴とする請求項1乃至5のいずれかに記載の半導
体装置の製造方法。6. The semiconductor device according to claim 1, wherein the heat treatment after forming the first silicon film and the insulating film is performed at a temperature of 600 ° C. or higher. Production method.
は、シリコン酸化膜であることを特徴とする請求項1乃
至6のいずれかに記載の半導体装置の製造方法。7. The method of manufacturing a semiconductor device according to claim 1, wherein said insulating film on said first silicon film is a silicon oxide film.
は、シリコン窒化膜であることを特徴とする請求項1乃
至7のいずれかに記載の半導体装置の製造方法。8. The method of manufacturing a semiconductor device according to claim 1, wherein said insulating film on said first silicon film is a silicon nitride film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10225919A JP2000058775A (en) | 1998-08-10 | 1998-08-10 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10225919A JP2000058775A (en) | 1998-08-10 | 1998-08-10 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000058775A true JP2000058775A (en) | 2000-02-25 |
Family
ID=16836952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10225919A Pending JP2000058775A (en) | 1998-08-10 | 1998-08-10 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000058775A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008091917A (en) * | 2006-09-29 | 2008-04-17 | Hynix Semiconductor Inc | Semiconductor element provided with bulb-type recessed channel, and its manufacturing method |
-
1998
- 1998-08-10 JP JP10225919A patent/JP2000058775A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008091917A (en) * | 2006-09-29 | 2008-04-17 | Hynix Semiconductor Inc | Semiconductor element provided with bulb-type recessed channel, and its manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7132349B2 (en) | Methods of forming integrated circuits structures including epitaxial silicon layers in active regions | |
JPH11289006A (en) | Method for formation of trench isolation in integrated circuit | |
JP4437570B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US6074930A (en) | Method for forming a trench isolation structure comprising an interface treatment for trench liner and a subsequent annealing process | |
JPH07115124A (en) | Trench separation structure at inside of integrated circuit and formation method | |
JP4139586B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI253114B (en) | Semiconductor device with trench isolation structure and method for fabricating the same | |
KR20040005580A (en) | Semiconductor device with insulator and manufacturing method therefor | |
US6846744B1 (en) | Method of fabricating a bottle shaped deep trench for trench capacitor DRAM devices | |
JPH08172173A (en) | Semiconductor device and its manufacture | |
JPH04317358A (en) | Manufacture of semiconductor device | |
JP2004040007A (en) | Method for manufacturing semiconductor device | |
JP2000058775A (en) | Manufacture of semiconductor device | |
JPH0488658A (en) | Semiconductor device and manufacture thereof | |
US6245660B1 (en) | Process for production of semiconductor device having contact plugs with reduced leakage current | |
JPH1093042A (en) | Semiconductor device and manufacture thereof | |
JP4170612B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH06236972A (en) | Formation of layer insulating film | |
WO2022062717A1 (en) | Semiconductor structure forming method and semiconductor structure | |
JPS60161632A (en) | Semiconductor device and manufacture thereof | |
JP2002009144A (en) | Method for manufacturing semiconductor device | |
JPH09162192A (en) | Semiconductor device and fabrication thereof | |
JPS58200553A (en) | Semiconductor device | |
JPH0685171A (en) | Pattern forming method and manufacture of semiconductor device | |
JP2003151986A (en) | Method for manufacturing semiconductor device |