JP2000039940A - 電子回路の誤動作防止方法及び装置、並びに誤動作防止システム - Google Patents

電子回路の誤動作防止方法及び装置、並びに誤動作防止システム

Info

Publication number
JP2000039940A
JP2000039940A JP10209563A JP20956398A JP2000039940A JP 2000039940 A JP2000039940 A JP 2000039940A JP 10209563 A JP10209563 A JP 10209563A JP 20956398 A JP20956398 A JP 20956398A JP 2000039940 A JP2000039940 A JP 2000039940A
Authority
JP
Japan
Prior art keywords
board
central processing
processing unit
electronic circuit
malfunction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10209563A
Other languages
English (en)
Inventor
Takahiro Kase
隆宏 加瀬
Keizo Akiyama
桂三 秋山
Futoshi Otsuka
太 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP10209563A priority Critical patent/JP2000039940A/ja
Priority to DE69943367T priority patent/DE69943367D1/de
Publication of JP2000039940A publication Critical patent/JP2000039940A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【課題】 基板の誤挿入時の誤動作を防止してシステム
の信頼性を高める。 【解決手段】 挿入されてシステムの一部になり、抜去
されて当該システムから切り離される1又は複数の基板
を含むシステムで電子回路の誤動作を防止する方法にお
いて、当該システム又は基板内に設けられている挿入検
出手段が、前記基板がシステム内の対応する挿入位置に
挿入されたかどうかを検出し、当該システム又は基板内
に設けられている挿入応答手段が、この検出結果に応じ
た挿入応答動作を行い、この挿入応答動作を検出した当
該システムの制御装置が、前記基板の挿抜を挿抜状態記
憶手段に記憶し、前記制御装置は、少なくとも当該基板
へのアクセスで障害を検出したときに又は予め規定され
たタイミングで、前記の挿抜状態記憶手段を参照し、参
照結果に応じた制御を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子回路の誤動作
防止方法に関し、たとえば挿抜自在な多数の基板と、こ
れらの基板と制御装置とを配線で電気的に接続するとと
もに機械的に支持するバックボードとで構成されている
ブックシェルフ型の装置などに使用し得るものである。
【0002】また本発明は、電子回路の誤動作防止装置
に関するものである。
【0003】さらに、本発明は、電子回路の誤動作防止
システムに関するものである。
【0004】
【従来の技術】従来、ブックシェルフ型のシステム内の
スロットに対して、対応関係のない基板を誤って挿入し
てしまういわゆる誤挿入の防止には、コネクタ周辺の機
械的形状を利用している。相互に接続されるバックボー
ド側のコンタクトと基板側のコンタクトの近傍に、例え
ばあり溝とありを形成することで、あり差しを用いて対
応関係のあるコンタクト同士だけを嵌合できるようにす
る。
【0005】実際にはまず、すべての基板側コンタクト
とバックボード側コンタクトの近傍に十分な数のあり溝
とありを形成しておく。この状態ではパターンが共通
で、すべての基板側コンタクトとバックボード側コンタ
クトは嵌合可能である。次に、対応するバックボード側
コンタクトと基板側コンタクトのあいだでだけ機械的形
状、すなわちパターンが符合するように、あり溝にはプ
ラスチックを充填し、ありは除去する。
【0006】これによりバックボード上の誤ったスロッ
トに基板を挿入しようとすると、当該パターンが一致せ
ず、あり溝内のプラスチックがありの嵌合をさまたげ
て、挿入不可能となる。
【0007】一方、交換機などの稼動停止となることを
許されないシステムでは、保守、点検などのために、運
用状態のブックシェルフ型システムから給電中の任意の
基板を抜去し、あるいはあらたな基板を挿入する活性挿
抜を行う必要がある。この活性挿抜を行う場合、システ
ムの中央処理装置に当該基板の抜去などを認識させなけ
ればならないので、これに先立って当該システムに接続
されているコンピュータ端末をコマンド操作し、中央処
理装置にそのことを通知している。
【0008】この通知を受けることにより中央処理装置
は、抜去される基板に対するアクセスを停止して、正常
な運用状態を継続することができる。
【0009】また、中央処理装置から各基板へのアクセ
スは時分割で行われるので、中央処理装置の要求信号に
対する各基板の応答信号を乗せる前記バックボード上の
信号線は1本だけとして、構成を簡略化している。
【0010】なお、交換システムや情報処理システムに
おいては、システムの稼動停止を防ぐため、あるいはシ
ステムの信頼性向上のために、しばしば二重化構成が採
られている。
【0011】この二重化構成では、現にシステムの中央
処理装置として動作しているアクト状態(運用中)の中
央処理装置と、この中央処理装置と同一構成の中央処理
装置であって中央処理装置として動作していないスタン
バイ状態(待機中)の中央処理装置とを並置している。
【0012】このような中央処理システムでは、スタン
バイ状態の中央処理装置の正常性の確認などの目的でプ
ログラムが、たとえば1日、1週間、1ヶ月などのサイ
クルで定期的にスタンバイ系とアクト系の中央処理装置
を切替えている。
【0013】同様に、中央処理装置の搭載された基板以
外の基板もすべて、二つずつ前記ブックシェルフに挿入
されていて、一つがアクト系でもう一つがスタンバイ系
となっている。
【0014】また保守などのためには、前記コンピュー
タ端末からのコマンド操作とともに、同一機能をもつ各
基板の自他系間でアクト系、スタンバイ系の系切替えが
行われ、システムの稼動に支障がないように制御され
る。
【0015】
【発明が解決しようとする課題】ところで、上述のあり
差しを利用した基板の誤挿入の防止方法では、あり溝へ
のプラスチックの充填、ありの除去などの各作業で、誤
りが発生することもある。二重化構成では一つのブック
シェルフに挿入される基板の数が、たとえば14〜20
枚ほどになり、さらにこのようなブックシェルフが多数
集まって一つのPBX(構内交換機)が構成される。し
たがって、間違ったスロットに対する基板の挿入を機械
的に不可能にするこのような作業は、複雑なものとな
り、誤りが発生する可能性も小さくない。
【0016】また、各スロット内のコネクタは、100
以上の雌コンタクトを有し得るが、アドレス用のコンタ
クト、データ用のコンタクトなどの配置は、大半が共通
である。したがって、たとえば当該交換機をコンピュー
タ端末に接続するためのI/O装置の搭載された基板
を、PBX交換動作を行うスイッチが搭載された基板が
挿入されるはずのスロットに誤挿入してしまったような
場合など、ひとたび誤挿入が行われると、中央処理装置
が当該I/O装置に交換動作を行うように指令を出すな
ど、矛盾や誤動作が生じてしまう可能性がある。
【0017】また活性挿抜を行う場合に、コンピュータ
端末のコマンド操作を誤る可能性もある。中央処理装置
が活性挿抜を認識している基板と異なる基板を抜去して
しまうと、当該抜去がアクセス中に行われる場合にはア
クセスタイムアウトとして中央処理装置に認識され、障
害発生とみなされる可能性がある。しかし実際には当該
基板は抜去されているので、抜去されている基板に対し
て障害復旧処理を実行するなどの矛盾(誤動作)が生じ
得る。すなわち、中央処理装置が基板の抜去とハードウ
エア上の障害発生とを区別できないことが問題である。
【0018】さらに、前記応答信号を乗せる信号線を各
基板共通の1本だけとすると、ある基板が故障して応答
信号の出力を不必要に継続している場合、中央処理装置
はすべての基板からの応答信号を認識できなくなる可能
性があり、正常にシステムの管理を行うことができなく
なる。
【0019】以上のような問題は、各基板を一つずつ備
えている通常のシステムでも、二重化構成のシステムで
も共通である。
【0020】
【課題を解決するための手段】かかる課題を解決するた
め、第1の発明では、挿入されてシステムの一部にな
り、抜去されて当該システムから切り離される1又は複
数の基板を含むシステムで電子回路の誤動作を防止する
方法において、以下の各ステップを備えることを特徴と
する。
【0021】すなわち第1の発明にかかる電子回路の誤
動作防止方法は、(1)当該システム又は基板内に設け
られている挿入検出手段が、前記基板がシステム内の対
応する挿入位置に挿入されたかどうかを検出し、(2)
当該システム又は基板内に設けられている挿入応答手段
が、この検出結果に応じた挿入応答動作を行い、(3)
この挿入応答動作を検出した当該システムの制御装置
が、前記基板の挿抜を挿抜状態記憶手段に記憶し、
(4)前記制御装置は、少なくとも当該基板へのアクセ
スで障害を検出したときに又は予め規定されたタイミン
グで、前記の挿抜状態記憶手段を参照し、参照結果に応
じた制御を行うことを特徴とする。
【0022】また、第2の発明では、挿入されてシステ
ムの一部になり、抜去されて当該システムから切り離さ
れる1又は複数の基板を含むシステムで電子回路の誤動
作を防止する装置において、以下の各構成要件を備える
ことを特徴とする。
【0023】すなわち、第2の発明にかかる電子回路の
誤動作防止装置は、(1)当該システム又は基板内に設
けられ、前記基板がシステム内の対応する挿入位置に挿
入されたかどうかを検出する挿入検出手段と、(2)当
該システム又は基板内に設けられ、この検出結果に応じ
た挿入応答動作を行う挿入応答手段と、(3)この挿入
応答動作を検出した当該システムの制御装置が、前記基
板の挿抜を記憶する挿抜状態記憶手段とを備え、前記制
御装置は、少なくとも当該基板へのアクセスで障害を検
出したときに又は予め規定されたタイミングで、前記の
挿抜状態記憶手段を参照し、参照結果に応じた制御を行
うことを特徴とする。
【0024】さらに第3の発明では、システムボードに
挿入されてシステムの一部になり、当該システムボード
から抜去されて当該システムから切り離される複数の基
板を含む電子回路の誤動作を防止するシステムにおい
て、前記システムボードは、各基板とシステムの制御装
置を接続する前記基板ごとに異なる複数の応答信号用の
信号線を備え、当該制御装置が各基板に送信した要求信
号を受信した該当基板は、該当する前記応答信号用の信
号線に応答信号を乗せて前記制御装置へ送出することを
特徴とする。
【0025】
【発明の実施の形態】(A)実施形態 以下、本発明にかかる電子回路の誤動作防止方法及び装
置、並びに誤動作防止システムを、二重化構成のPBX
交換機に適用した場合を例に、一実施形態について説明
する。
【0026】(A−1)実施形態の構成 実施形態にかかるPBX交換機10の外観を図2に示
す。このPBX交換機10を構成する複数のブックシェ
ルフユニットのうちのひとつであるブックシェルフユニ
ット11には、たとえば4段のブックシェルフ12A〜
12Dが設けられている。そして基板(差込み形回路ボ
ード)13を挿抜するために、ブックシェルフ12Aに
設けられているスロット(ソケット)14の内部には、
基板13の複数のピン17を接続するコネクタ15が配
置されている。このコネクタ15で、基板13上の回路
がブックシェルフユニット11のバックボード11A上
に設けられた配線(図示せず)に対して、物理的に接続
される。スロット14以外のブックシェルフ12A内の
スロットも、このスロット14と同様にその内部にコネ
クタ15と同様なコネクタを備えている。
【0027】このスロット14などのスロットの数は、
ブックシェルフ12Aに図示したように、1ブックシェ
ルフあたりたとえば20スロットであり、ピン17の数
は1スロットあたり(すなわち1基板あたり)たとえば
192ピンである。この192ピンの配置は、データピ
ン、アドレスピンなどその大半が、他のスロット内のコ
ネクタでも共通である。
【0028】ブックシェルフ12B〜12Dの構造は、
ブックシェルフ12Aの構造と同じであり、当該PBX
交換機10を構成する他のブックシェルフユニット(図
示せず)の構造は、ブックシェルフユニット11と同じ
である。
【0029】このPBX交換機システム10では、各基
板はそれぞれ独立した固有の機能をもっている。たとえ
ば前記基板13は、IPL(イニシャルプログラムロー
ド)を行うためのハードディスクが搭載された基板であ
る。この基板13上のリセット制御回路16は、後述す
るIDに応じて、当該基板13内部の各回路のリセット
を解除するかどうかを決めるとともに、正常な装着中は
システムの後述する中央処理装置に信号を送信して当該
装着が継続していることを通知する。このようなリセッ
ト制御回路は、PBX交換機10のブックシェルフに挿
抜される各基板に搭載されている。
【0030】二重化システムではシステムに対してある
ひとつの機能を担う基板が2つずつ存在するが、基板1
3と同一機能のもうひとつのハードディスク基板は、た
とえばブックシェルフ12A内でその隣のスロットに挿
入されている基板18である。さらにその隣に挿入され
ている基板19、20は、たとえばともにPBX交換動
作を行うスイッチが搭載された基板であり、ブックシェ
ルフ12Aの右端の2つのスロットには、システムの中
央処理装置(CPU)が搭載されている基板21および
22が挿入されているものとする。
【0031】CPU基板21,22以外の基板との関係
において、基本的に各基板は、他の基板と信号のやり取
りを行うことなく独立に動作することができる。したが
って、上述した活性挿抜が可能になる。
【0032】上述したピン17およびコネクタ15の機
械的、電気的な構成について、図1を参照しながら詳説
する。
【0033】(A−2)ピン、コネクタの詳細構成 PBX交換機10内のすべての基板のピンおよびバック
ボードのコネクタは、機械的には同一の、電気的には同
一種類の構成を有しているので、基板13のピン17、
およびこのピン17に接続されるコネクタ15の構成を
中心に説明する。
【0034】ピン17の雄コンタクト17Aとコネクタ
15の雌コンタクト15Aはともに、図1(A)に示す
ように、3×64(=192)のマトリクス構造を備え
ている。図1(A)は、図2の矢印A方向から基板13
を透視して示した原理的な説明図である。
【0035】この192個のコンタクトのなかで、破線
で囲んだ下端部の3×3は、ID用のコンタクトであ
る。たとえばコネクタ15側では、3×3の雌コンタク
ト15AからなるID1のなかで、左下の1コンタクト
だけが接地されており、他の8コンタクトはオープンで
ある。
【0036】バックボード11A上の別なコネクタであ
る図1(B)のコネクタ23では、ID1のなかで最下
端中央の1コンタクトだけが接地され、他のコンタクト
はオープンであり、当該バックボード11A上のもうひ
とつのコネクタである同図(C)のコネクタ24では、
ID1のなかで左端の下から2番目の1コンタクトだけ
が接地され、他のコンタクトはオープンである。
【0037】もちろん接地されるコンタクトは、1つだ
けに限らず2つ以上であってもよいし、足りなければI
D用のコンタクトの数を増やしてもよい。当該接地、オ
ープンのパターンの数と同数のスロットで誤挿入を識別
でき、誤動作を防止することが可能になる。
【0038】図1(A)において、基板13の基板側I
Dである3×3のID2は、左下の雄コンタクトだけが
プルアップ抵抗Rdでプルアップされて、コネクタ15
のID1に対応する電気的なパターンを有している。
【0039】このID2の雄コンタクトに接続されてい
るリセット制御回路16は、この基板側のIDであるI
D2と、コネクタ側のIDであるID1とが一致するか
どうかを監視するために、基板13をスロット14に挿
入したときにもっとも早く機能する回路である。当該I
D2とID1とが一致した場合には、リセット制御回路
16は基板13が正しいスロットに挿入されたと判定し
て基板13内部のリセットを解除し、基板13上の各回
路がバックボード11A上の配線を介し、CPU基板2
1(または22)にアクセスすることを可能にする。I
D2とID1とが一致しない場合には、リセット制御回
路16は当該挿入を誤挿入と判定して、このリセット状
態を維持するので、当該アクセスは行われない。
【0040】一方、図1(A)〜(C)において、各コ
ネクタ15,23,24の右端の下から6番目の雌コン
タクト15B,23B,24Bは、それぞれバックボー
ド11A上の異なる配線L1、L2、L3でパラレルに
前記CPU基板21(または22)に接続されている。
【0041】配線L1〜L3は、CPU基板21(また
は22)に搭載された中央処理装置から送信される要求
信号に対する応答信号(ACK 信号)を乗せるための信
号線である。この信号線をPBX交換機10内の各コネ
クタごとに、別個に設けることで、ある基板が故障して
応答信号の出力を不必要に継続している場合でも、中央
処理装置は他の基板からの応答信号を受信することがで
き、正常にシステムの管理を行うことができる。
【0042】次いで、上述した基板21,22に搭載さ
れている中央処理装置の構成について説明する。この中
央処理装置は、各スロットにおいて基板が挿入されてい
るか抜去されているかという基板の装着に関するデータ
を記憶する装着レジスタを備えている点に特徴を有す
る。
【0043】(A−3)中央処理装置の詳細構成 図3において、二重化構成の中央処理システム30は中
央処理装置30Aおよび30Bの2つのパッケージを主
体として構成されている。たとえばこの中央処理装置3
0AはCPU基板21に搭載され、中央処理装置30B
はCPU基板22に搭載されているものとする。
【0044】中央処理装置30Aのパッケージ外周に
は、この中央処理装置30Aの内部バスのバス端子31
A、32Aが設けられ、同様に中央処理装置30Bのパ
ッケージ外周には、バス端子31B,32Bが設けられ
ている。
【0045】中央処理装置30Aのバス端子31Aは、
外部で必要なバスバッファ(図示せず)を介して周辺I
Cなどに接続されている0系バスに、当該内部バスを接
続するためのピンである。同様に、中央処理装置30B
のバス端子31Bは、必要なバスバッファを介して周辺
ICなどに接続されている1系バスに、中央処理装置3
0Bの内部バスを接続するためのピンである。
【0046】またバス端子32Aは、共有メモリである
第2メモリ33Aに対し、中央処理装置30Bがデータ
書き込みを行う場合などに使用されるピンで、中央処理
装置30Bの前記バス端子31Bに接続されている。同
様に、バス端子32Bは、共有メモリである第2メモリ
33Bに対し、中央処理装置30Aがデータ書き込みを
行う場合などに使用されるピンで、中央処理装置30A
の前記バス端子31Aに接続されている。
【0047】このような接続関係によって、中央処理装
置30Aのバス端子31Aからゲート回路34A、主メ
モリ39Aにいたる内部バスと、中央処理装置30Bの
バス端子32Bからゲート回路36B、第2メモリ33
Bにいたる内部バスとは、前記0系のバスとなる。
【0048】同様に、中央処理装置30Bのバス端子3
1Bからゲート回路34B、主メモリ39Bにいたる内
部バスと、中央処理装置30Aのバス端子32Aからゲ
ート回路36A、第2メモリ33Aにいたる内部バスと
は、前記1系のバスとなる。
【0049】このほか中央処理装置30Aと30Bは、
緊急制御バス45を介して、バス端子42Aと42Bが
接続されている。
【0050】次に、中央処理装置30Aの内部構成を説
明する。
【0051】中央処理装置30A内に設けられた4つの
ゲート回路34A〜37Aのおのおのは、その役割に応
じて異なる機能を有する。
【0052】たとえばゲート回路36Aは、MPU38
A側から第2メモリ33Aに対するアクセスを可能にし
たり禁止したりする一方で、他系の中央処理装置30B
からの信号がゲート回路36Aより内部(すなわち左
側)におよぶことを必要に応じて阻止する。これに対し
ゲート回路37Aは、必要に応じてMPU38A側から
の信号がバス端子32Aから外部に出力されることを阻
止したり、他系の中央処理装置30Bが第2メモリ33
Aにアクセスすることを可能にしたりする。
【0053】主メモリ39Aとは別個に設けられた前記
第2のメモリ33Aは、自系の中央処理装置30Aのス
タンバイ状態において、MPU38Aによるアクセスと
他系中央処理装置30Bによるアクセスとが、唯一の主
メモリ上で衝突すること、すなわち競合を避けるために
考案されたRAM(ランダムアクセスメモリ)である。
第2メモリ33Aにより競合が生じないため、アクセス
タイミングの構成が簡単になり、中央処理装置30
A(、30B)の処理能力が低下しない。
【0054】一般的に、二重化構成の中央処理システム
におけるスタンバイ状態の中央処理装置は、当該PBX
交換機10の中央処理装置としては機能していないもの
の必ずしもまったく動作していないわけではなく、たと
えば後述する検査や障害復旧処理などのために自系メモ
リに対して書き込み、読み出しアクセスを行うことがあ
るため、上述した第2メモリ33Aの必要性が生じる。
【0055】ゲート回路34Aを介してMPU38Aと
データバスおよびアドレスバスで接続されている主メモ
リ39Aは、RAMの部分と、プログラムを格納するた
めのEEPROM( フラッシュメモリ)の部分を含んでいる。
【0056】MPU38Aとデータバスおよびアドレス
バスで直接接続されているROM(リードオンリーメモ
リ)40Aは、必要最小限のプログラムやデータを保持
している。
【0057】また、MPU38に接続されている装着レ
ジスタ46Aは、PBX交換機システム10の前記各コ
ネクタに、対応関係のある前記基板が接続されているか
どうかを示すデータを保持しているレジスタである。
【0058】この装着レジスタ46Aの該当ビットを調
べることによって、MPU38Aは該当する基板の抜去
と、この基板のハードウエア上の障害発生とを区別する
ことができるようになる。
【0059】たとえばある基板に関して、アクセスタイ
ムアウトエラーが発生したとき、MPU38Aはこの装
着レジスタ46A内の該当ビットの状態を調べることに
より、当該タイムアウトエラーがハードウエア上の障害
によるものか、基板が抜去されたために生じたものかを
判定することが可能になる。
【0060】またMPU38Aが、周期的に装着レジス
タ46Aの各ビットの状態を調べるルックイン処理を行
うことにより、これまで必要であったコンピュータ端末
によるコマンド操作を省略してただちに所望の基板を抜
去することができ、活性挿抜にまつわる操作は非常に簡
略化し、この点でも誤動作の防止に寄与する。
【0061】MPU38Aに直接接続されているEMA
(緊急制御回路)41Aは、中央処理装置30A、30
B間の系切替えで重要な役割をはたす回路である。
【0062】自系のEMA41Aと他系のEMA41B
とは、信号を直接やり取りするために、バス端子31A
や32Aとは別の、上述したバス端子42A、42Bを
介して緊急制御バス45で直接接続されている。
【0063】これにより特別にゲート回路34A〜37
A、34B〜37Bを制御しなくてもEMA41A,4
1B同士で信号をやり取りでき、0系または1系の内部
バス周辺で障害が発生したような場合でも、EMA41
A,41B間の連絡は確保できる。
【0064】緊急制御バス45を用いて、自系と他系の
EMA41Aと41Bは、いつでも互いの状態をモニタ
し合っている。
【0065】一方、他系の中央処理装置30Bの内部構
成は、自系の中央処理装置30Aとまったく同一であ
り、対応する各構成要素に対応する符号を付してその詳
しい説明を省略する。
【0066】すなわち、第2メモリ33Bは前記第2メ
モリ33Aに対応し、ゲート回路34B〜37Bはそれ
ぞれ前記ゲート回路34A〜37Aに対応し、MPU3
8Bは前記MPU38Aに対応し、主メモリ39Bは前
記主メモリ39Aに対応し、ROM40Bは前記ROM
40Aに対応し、EMA41Bは前記EMA41Aに対
応し、装着レジスタ46Bは前記装着レジスタ46Aに
対応する。
【0067】以下、上記のような構成を有する本実施形
態の動作について説明する。 (A−4)実施形態の動作 いま図3に示す自系の中央処理装置30Aが、PBX交
換機10の中央処理装置として動作しているアクト状態
で、他系の中央処理装置30Bはスタンバイ状態である
とする。アクト状態の中央処理装置30A内のMPU3
8Aは、中央処理装置としての動作にともなって書き込
みが必要になるプログラムワークやデータを、のルー
トで自系の主メモリ39Aに書き込むとともに、のル
ートを使って同一サイクルで他系の主メモリ39Bにも
書き込んでいる。すなわち二重書き込みを行う通常運用
モードで動作している。これにより、これらの情報を自
系および他系の主メモリ39A、39B上でミラー化し
ている。
【0068】このとき他系のゲート回路34Bは閉じ
て、ゲート回路34Bの左右でアクセス先を制限し、バ
スに乗った信号が相互に影響しあうことを防止する。
【0069】したがって自系中央処理装置30Aによる
主メモリ39Bへのアクセスと同時に、MPU38Bは
のルートで第2メモリ33Bにアクセスすることがで
きる。
【0070】また、アクト状態の中央処理装置30A
が、スタンバイ状態の中央処理装置30Bの動作の正常
性を確認するためのメート間通信では、MPU38Aは
ルートで他系の第2メモリ33Bにアクセスし、メー
ト間通信用のデータを書き込む。このときゲート回路3
6Bは閉じている。
【0071】つづいてゲート回路36Bが開かれて、他
系のMPU38Bがこのデータを読み出すために第2メ
モリ33Bにアクセスする。当該データを読み出し、検
査したMPU38Bは、検査結果をふたたびのルート
で第2メモリ33Bに書き込む。
【0072】このあとゲート回路37Bを開き、ゲート
回路36Bは閉じて自系のMPU38Aが、この検査結
果を読み出すために第2メモリ33Bに、ルートでア
クセスする。
【0073】このようにしてアクト状態の中央処理装置
30Aは、スタンバイ状態の中央処理装置30Bの動作
の正常性を確認することができる。
【0074】通常運用モードの中央処理装置30A、3
0Bの動作は、以上のようなものである。
【0075】通常運用モードで動作中、プログラムによ
って定期的に、あるいは障害発生による割込み処理で突
発的に、系切替えが行われる。系切替えによりこれまで
アクト系であった中央処理装置30Aがスタンバイ系と
なるとともに、これまでスタンバイ系であった中央処理
装置30Bがアクト系となる。
【0076】このときMPU38Aは、装着レジスタ4
6Aの内容を他系の第2メモリ33Bに書き込んでコピ
ーすることで、他系のMPU38Bへの装着レジスタ内
容の引継ぎを可能にする。これによりあらたにアクト系
となった中央処理装置30Bは、系切替えの直後から各
基板の挿抜情報を把握することができる。
【0077】なお、このような装着レジスタ内容の引継
ぎを行わずに、各基板のリセット制御回路が中央処理装
置に送信してくる当該基板の装着を示す前記信号を利用
して、あらたにアクト系となった中央処理装置がその装
着レジスタ内容を設定するようにしてもよい。
【0078】一方、CPU基板21,22以外のすべて
の基板、たとえばスイッチが搭載されている基板19,
20などの基板も、どちらか一方がアクト系で、他方が
スタンバイ系である。
【0079】そして各基板は、保守点検などのために活
性挿抜される。
【0080】いま、図2に示すように、基板13をスロ
ット14に挿入する。この場合、基板とスロットの対応
関係は正しいので、図1(A)に示すように、スロット
14内のコネクタ15のID1のパターンと、基板13
のリセット制御回路16の保有しているID2のパター
ンが一致する。
【0081】コネクタ15側のID1とID2の一致を
検出したリセット制御回路16は、基板13の内部のリ
セットを解除するとともに、中央処理装置に基板の装着
を示す上記の信号を送信する。このあと基板13内の各
回路は、CPU基板21または22にアクセスすること
が可能になる。このとき中央処理装置30Aがアクト系
であるとすると、当該信号を受信するのは、CPU基板
21上の中央処理装置30Aである。
【0082】この受信によって中央処理装置30A内の
MPU38Aは、スロット14(コネクタ15)に基板
が装着されたことを認識し、装着レジスタ46Aの該当
ビットを装着を示す状態に切替える。
【0083】一方、当該基板13を間違って他のスロッ
トに装着し、たとえば図1(B)のコネクタ23に接続
したとすると、基板13のリセット制御回路16は、コ
ネクタ23側のID1と自己が保有しているID2のパ
ターンが一致しないことを検出する。この場合リセット
制御回路16は、前記信号を送信せず、基板13内部の
リセットを解除しないので、基板13の内部の回路から
中央処理装置30Aにアクセスすることはできない。
【0084】したがってMPU38Aは、基板13のコ
ネクタ23に対する接続を認識することができず、装着
レジスタ46A内のコネクタ23に該当するビットは、
基板の装着がない抜去状態を維持する。すなわち、基板
13側からみてもMPU38A側からみても、基板13
のコネクタ23への接続は行われていないに等しい。し
たがって中央処理装置30Aから基板13へのアクセス
も行われない。
【0085】結局、誤挿入された基板13と中央処理装
置30Aとのあいだでは、信号線上に信号が乗ることは
なく、どちらの方向のアクセスも行われない。このため
誤動作も生じ得ない。
【0086】次いで、ひとまず正常に挿入、接続された
基板が、スロットから抜去される場合の動作について述
べる。
【0087】コネクタ15に対し基板13が接続される
正常な装着がつづいているあいだ、リセット制御回路1
6はたとえば定期的に、アクト系の中央処理装置30A
に前記信号を送って、当該装着が継続していることを通
知している。
【0088】そしてこの信号を受信した中央処理装置3
0Aでは、この信号が送られてくる限り、装着レジスタ
46A内の該当ビットを、装着状態に維持する。この信
号が送られてこなくなれば、中央処理装置30Aは装着
レジスタ46Aの該当ビットを、基板13の抜去を示す
抜去状態に切替える。
【0089】したがって、基板を抜去するにあたって本
実施形態では、従来のようにコンピュータ端末を使用し
て複雑なコマンド操作を行う必要はまったくない。所望
の基板をスロットからただ抜去するだけでよい。これに
より抜去した基板上のリセット制御回路からの信号が受
信できなくなると、中央処理装置30Aは装着レジスタ
46Aの該当ビットを装着状態から抜去状態に切替え
る。
【0090】装着レジスタ46Aの該当ビットが抜去状
態となったコネクタ、たとえば基板13が抜去されたコ
ネクタ15に対しては、そのあと中央処理装置30Aは
アクセスしようとしない。当該基板13の抜去まで、ア
クト系のハードディスク基板が基板13であったとする
と、この抜去により中央処理装置30Aのアクセス先
は、それまでスタンバイ系であった隣のハードディスク
基板18に切替えられる。なお、当該抜去まで基板13
がスタンバイ系であった場合には、中央処理装置30A
のアクセス先はそれまで同様にアクト系の基板18に維
持される。
【0091】また、障害発生時の動作は以下のようなも
のである。
【0092】中央処理装置30Aがたとえばハードディ
スク基板13にアクセスしたことに対する基板13から
の応答信号が、システムに最適となるようにあらかじめ
規定されたアクセスタイムアウト時間以内に、中央処理
装置30Aに受信されないアクセスタイムアウトエラー
が検出されることがある。
【0093】アクセスタイムアウトエラーを検出した中
央処理装置30Aは、当該アクセスタイムアウトエラー
を検出した基板13に該当する装着レジスタ46Aのビ
ットを調べる。当該ビットが基板13の装着状態を示し
ていれば、このアクセスタイムアウトエラーはハードウ
エアに障害が発生したものとして中央処理装置30Aに
認識される。
【0094】反対に当該ビットが基板13の抜去状態を
示していれば、当該アクセスタイムアウトエラーは、障
害発生を意味するものではなく、アクセス中に基板が抜
去されたことなどを意味するものとして中央処理装置3
0Aに認識される。
【0095】そして障害発生と認識した場合、中央処理
装置30A は、基板13をスタンバイ状態として障害
復旧処理を行い、もうひとつのハードディスク基板18
をアクト状態とする。
【0096】一方、障害発生でないと認識した場合に
は、中央処理装置30Aは基板13に対して障害復旧処
理を試みることなく、単にもうひとつのハードディスク
基板18をアクト系とし、以後のハードディスク機能は
この基板18に求める。
【0097】また、ハードディスク基板13(または1
8)、スイッチ基板19(または20)など複数のアク
セス先でつづけてアクセスタイムアウトエラーが検出さ
れることも考えられる。このような場合、障害は中央処
理装置30Aないし中央処理装置30Aが搭載されてい
るCPU基板21で発生している可能性が高いので、上
述した中央処理装置の系切替えが行われ、中央処理装置
30Aはスタンバイ状態となり、CPU基板22に搭載
されている中央処理装置30Bがアクト状態となる。
【0098】(A−5)実施形態の効果 以上のように、本実施形態によれば、基板が誤挿入され
た場合でもPBX交換機が誤動作することがない。
【0099】また、中央処理装置が基板の抜去とハード
ウエア上の障害発生とを峻別することができるので、信
頼性が高い。
【0100】基板の活性挿抜にあたって本実施形態で
は、コンピュータ端末の煩雑なコマンド操作が不要なの
で、操作性が高く、さらにこの点でも誤動作の防止に寄
与できて信頼性が向上する。また、誤っていずれかの基
板を突然抜去したような場合でも、本実施形態のPBX
交換機は誤動作せず、稼動停止することもなく、必ず動
作を継続することができる。
【0101】さらに、応答信号(ACK 信号)を乗せる
信号線を各基板ごと、すなわちコネクタごとにパラレル
に設けたので、ある基板が故障して応答信号の出力を不
必要に継続している場合でも、中央処理装置はこの基板
以外のすべての基板からの応答信号を正常に受信するこ
とが可能で、システムを正常に管理することができ、こ
の点でも信頼性が高い。
【0102】(B)他の実施形態 以上に説明したように、本発明は、誤挿入時の誤動作を
防止するものであるから、誤挿入の防止を目的とする従
来のあり差しなどの機械的形状を用いた誤挿入防止手段
と併用することもできるし、これと併用せずに単独で用
いることもできる。
【0103】また、上記の実施形態では各基板上に設け
るようにしたリセット制御回路を、コネクタ側、たとえ
ばバックボード上などに設けるようにしてもよい。
【0104】さらに上記実施形態において、このバック
ボードには、基本的に配線が設けられているだけであっ
たが、このボード上に中央処理装置などのIC(集積回
路)を搭載するようにしてもよい。
【0105】なお、上記の実施形態のPBX交換機シス
テム10では、同一機能の基板は2つずつ存在したが、
3つ以上であってもよい。このような多重化構成そのも
のがシステムの信頼性を高める効果をもつが、多重化構
成と本発明とを併用することによって、システムの信頼
性は非常に高いものとなる。
【0106】反対に、同一機能の基板はひとつだけ備え
る場合(1重化構成)であっても、本発明の効果は有効
であり、簡略な構成で信頼性の高いシステムを構築する
ことができる。
【0107】また、上記の実施形態では、ID1とID
2の一致を検出したリセット制御回路が基板の正しい装
着を示す信号を中央処理装置に送信するようにしたが、
リセット制御回路によりリセット解除された当該基板内
の他の回路が、中央処理装置に送信する信号に基づい
て、中央処理装置が装着レジスタの内容を設定、変更す
るなど、リセット制御回路以外の回路の送信信号を利用
して中央処理装置が基板の挿抜を認識するようにしても
よい。
【0108】さらに上記実施形態では、ID1の構成に
オープンと接地のパターンを利用したが、コネクタ側の
各雌コンタクトに印加する電圧レベルなどの電気特性の
パターンでID1を構成するようにしてもよい。この場
合も、前記の接地、オープンのパターンを利用する場合
も、必要に応じて、リセット制御回路の入力ピンに保護
回路を設けるようにするとよい。
【0109】また上記の実施形態にかかるPBX交換機
は、システムを構成する基板の数が数十枚をはるかに超
えるものであったが、たとえば挿抜される基板の数が1
枚から数枚程度のもっと小さなシステムにも、本発明を
適用することができる。またPBX交換機とは別種のシ
ステムに本発明を適用してもよいことは当然である。さ
らに本発明のシステムは、ブックシェルフ型の構成でな
くてもよい。
【0110】なお、上記実施形態とは雌雄のコンタクト
を入れ替えて、基板側には雌コンタクトをコネクタ側に
は雄コンタクトを設けるようにしてもよいし、下端部に
まとめて設けていたID1、ID2を、下端部以外にま
とめて設けたり、位置的にまとめずに分散して設けるよ
うにしてもよい。
【0111】すなわち本発明は、挿入されてシステムの
一部になり、抜去されて当該システムから切り離される
1又は複数の基板を含むシステムで電子回路の誤動作を
防止する場合に、広く適用することができる。
【0112】
【発明の効果】以上のように、第1および第2の発明に
よれば、基板が誤挿入された場合でもそのためにシステ
ムが誤動作することがないので、信頼性が高い。
【0113】また、第1および第2の発明によればシス
テムの制御装置は、基板へのアクセスで障害を検出した
ときなどに挿抜状態記憶手段を参照することで、基板の
挿抜自体を認識し、基板の抜去とハードウエア上の障害
発生とを峻別することができるので、これによっても誤
動作の可能性を低減でき、システムの信頼性が向上す
る。
【0114】さらに第1および第2の発明にかかるシス
テムの制御装置は、予め規定されたタイミングで前記の
挿抜状態記憶手段を参照することで、各基板の挿抜の状
態を把握しているため、いわゆる活性挿抜の場合でも、
従来のようなコンピュータ端末の煩雑なコマンド操作が
不要で、操作性が高い。またこの点でも誤動作が防止さ
れて信頼性が向上する。
【0115】一方、第3の発明によれば、応答信号用の
信号線を各基板ごとにシステムボード上に設けたことに
より、システム中のある基板が故障して応答信号の出力
を不必要に継続している場合でも、制御装置はこの基板
以外のすべての基板からの応答信号を正常に受信するこ
とができ、システムを正常に管理することができるの
で、信頼性が高い。
【図面の簡単な説明】
【図1】実施形態にかかる基板側の雄コンタクトとコネ
クタ側の雌コンタクトの機械的、電気的な構成について
示した原理的な説明図である。
【図2】実施形態にかかるブックシェルフ型のPBX交
換機システムの外観を示す概略図である。
【図3】実施形態にかかる二重化構成の中央処理システ
ムを示すブロック図である。
【符号の説明】
10…PBX交換機、11…ブックシェルフユニット、
11A…バックボード(システムボード)、12A〜1
2D …ブックシェルフ、13,18〜22…基板、1
5,23,24…コネクタ、15A,23A,24A…
雌コンタクト、16…リセット制御回路、17A…雄コ
ンタクト、30…中央処理システム、38A、38B…
MPU、46A、46B…装着レジスタ、ID1…コネ
クタ側ID、ID2…基板側ID、L1〜L3…応答信
号用の信号線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大塚 太 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 Fターム(参考) 5B083 AA08 BB01 CD09 CE01 DD04 DD13 EE02 EE03 EE04 EE06 EE07 GG04 5E021 FA05 FA11 FB02 FB17 FC38 JA09 KA08

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 挿入されてシステムの一部になり、抜去
    されて当該システムから切り離される1又は複数の基板
    を含むシステムで電子回路の誤動作を防止する方法にお
    いて、 当該システム又は基板内に設けられている挿入検出手段
    が、前記基板がシステム内の対応する挿入位置に挿入さ
    れたかどうかを検出し、 当該システム又は基板内に設けられている挿入応答手段
    が、この検出結果に応じた挿入応答動作を行い、 この挿入応答動作を検出した当該システムの制御装置
    が、前記基板の挿抜を挿抜状態記憶手段に記憶し、 前記制御装置は、少なくとも当該基板へのアクセスで障
    害を検出したときに又は予め規定されたタイミングで、
    前記の挿抜状態記憶手段を参照し、参照結果に応じた制
    御を行うことを特徴とする電子回路の誤動作防止方法。
  2. 【請求項2】 請求項1の電子回路の誤動作防止方法に
    おいて、 前記挿入検出手段は少なくとも、 前記システムに挿入される基板側の接続手段に付与さ
    れ、基板ごとに異なる電気特性のパターンである基板側
    パターンと、 前記システムの挿入位置ごとに、前記基板側の接続手段
    と接続するために設けられた挿入位置側の接続手段の挿
    入位置ごとに異なる電気特性のパターンである挿入位置
    側パターンとを備えさらに、前記挿入応答手段は少なく
    とも、 前記挿入位置側パターンと前記基板側パターンが一致し
    ないときに、当該基板からシステムへの出力を阻止する
    基板出力阻止手段を備えることを特徴とする電子回路の
    誤動作防止方法。
  3. 【請求項3】 挿入されてシステムの一部になり、抜去
    されて当該システムから切り離される1又は複数の基板
    を含むシステムで電子回路の誤動作を防止する装置にお
    いて、 当該システム又は基板内に設けられ、前記基板がシステ
    ム内の対応する挿入位置に挿入されたかどうかを検出す
    る挿入検出手段と、 当該システム又は基板内に設けられ、この検出結果に応
    じた挿入応答動作を行う挿入応答手段と、 この挿入応答動作を検出した当該システムの制御装置
    が、前記基板の挿抜を記憶する挿抜状態記憶手段とを備
    え、 前記制御装置は、少なくとも当該基板へのアクセスで障
    害を検出したときに又は予め規定されたタイミングで、
    前記の挿抜状態記憶手段を参照し、参照結果に応じた制
    御を行うことを特徴とする電子回路の誤動作防止装置。
  4. 【請求項4】 請求項3の電子回路の誤動作防止装置に
    おいて、 前記挿入検出手段は少なくとも、 前記システムに挿入される基板側の接続手段に付与さ
    れ、基板ごとに異なる電気特性のパターンである基板側
    パターンと、 前記システムの挿入位置ごとに、前記基板側の接続手段
    と接続するために設けられた挿入位置側の接続手段の挿
    入位置ごとに異なる電気特性のパターンである挿入位置
    側パターンとを備えさらに、前記挿入応答手段は少なく
    とも、 前記挿入位置側パターンと前記基板側パターンが一致し
    ないときに、当該基板からシステムへの出力を阻止する
    基板出力阻止手段を備えることを特徴とする電子回路の
    誤動作防止装置。
  5. 【請求項5】 システムボードに挿入されてシステムの
    一部になり、当該システムボードから抜去されて当該シ
    ステムから切り離される複数の基板を含む電子回路の誤
    動作を防止するシステムにおいて、 前記システムボードは、各基板とシステムの制御装置を
    接続する前記基板ごとに異なる複数の応答信号用の信号
    線を備え、 当該制御装置が各基板に送信した要求信号を受信した該
    当基板は、該当する前記応答信号用の信号線に応答信号
    を乗せて前記制御装置へ送出することを特徴とする電子
    回路の誤動作防止システム。
JP10209563A 1998-07-24 1998-07-24 電子回路の誤動作防止方法及び装置、並びに誤動作防止システム Pending JP2000039940A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10209563A JP2000039940A (ja) 1998-07-24 1998-07-24 電子回路の誤動作防止方法及び装置、並びに誤動作防止システム
DE69943367T DE69943367D1 (de) 1998-07-24 1999-07-21 Bildermittlungssystem- und Verfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10209563A JP2000039940A (ja) 1998-07-24 1998-07-24 電子回路の誤動作防止方法及び装置、並びに誤動作防止システム

Publications (1)

Publication Number Publication Date
JP2000039940A true JP2000039940A (ja) 2000-02-08

Family

ID=16574911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10209563A Pending JP2000039940A (ja) 1998-07-24 1998-07-24 電子回路の誤動作防止方法及び装置、並びに誤動作防止システム

Country Status (2)

Country Link
JP (1) JP2000039940A (ja)
DE (1) DE69943367D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002189534A (ja) * 2000-09-26 2002-07-05 Hewlett Packard Co <Hp> システムへのコンポーネントの装着を確認する方法および装置
JP2009009449A (ja) * 2007-06-29 2009-01-15 Nec Commun Syst Ltd 回路パッケージ装置および回路パッケージ故障回避方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002189534A (ja) * 2000-09-26 2002-07-05 Hewlett Packard Co <Hp> システムへのコンポーネントの装着を確認する方法および装置
JP2009009449A (ja) * 2007-06-29 2009-01-15 Nec Commun Syst Ltd 回路パッケージ装置および回路パッケージ故障回避方法

Also Published As

Publication number Publication date
DE69943367D1 (de) 2011-06-01

Similar Documents

Publication Publication Date Title
KR100244836B1 (ko) 컴퓨터시스템 및 다수의 기능카드 중 한개의 기능카드를 격리하는 방법
US7562257B2 (en) Data storage system, data storage control apparatus and fault location diagnosis method
US7730376B2 (en) Providing high availability in a PCI-Express™ link in the presence of lane faults
US6408343B1 (en) Apparatus and method for failover detection
US7124244B2 (en) Storage system and a method of speeding up writing data into the storage system
US9009556B2 (en) Error correction and recovery in chained memory architectures
NO174312B (no) Ettergivende buss-system
US11822498B2 (en) Connector, NVMe storage device, and computer device
US8924772B2 (en) Fault-tolerant system and fault-tolerant control method
CN101714108A (zh) 同步控制设备、信息处理设备以及同步管理方法
EP0333593B1 (en) A data processing system capable of fault diagnosis
US20180157553A1 (en) System interconnect and system on chip having the same
US6647516B1 (en) Fault tolerant data storage systems and methods of operating a fault tolerant data storage system
CN110674072B (zh) 基于vpx总线的存储板及热插拔方法
US6715019B1 (en) Bus reset management by a primary controller card of multiple controller cards
US6829658B2 (en) Compatible signal-to-pin connector assignments for usage with fibre channel and advanced technology attachment disk drives
US20060212749A1 (en) Failure communication method
JP4755050B2 (ja) データ処理装置、モード管理装置、及びモード管理方法
JP2000039940A (ja) 電子回路の誤動作防止方法及び装置、並びに誤動作防止システム
KR100195065B1 (ko) 데이타 통신망 정합장치
US11625354B2 (en) Circuit structure with automatic PCIe link configuration adjustment and method thereof
US7293198B2 (en) Techniques for maintaining operation of data storage system during a failure
JP2013200616A (ja) 情報処理装置及び情報処理装置の復旧回路
EP0691611A1 (en) Electrical device with input and output ports for changing the multiplex number of transmittal buses and system using the electrical device
KR20070016393A (ko) 이중화 프로세서에서의 중재 처리 장치