JP2000031836A - 畳込み復号装置 - Google Patents
畳込み復号装置Info
- Publication number
- JP2000031836A JP2000031836A JP11170277A JP17027799A JP2000031836A JP 2000031836 A JP2000031836 A JP 2000031836A JP 11170277 A JP11170277 A JP 11170277A JP 17027799 A JP17027799 A JP 17027799A JP 2000031836 A JP2000031836 A JP 2000031836A
- Authority
- JP
- Japan
- Prior art keywords
- traceback
- memory
- branch metric
- path
- trellis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6563—Implementations using multi-port memories
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3961—Arrangements of methods for branch or transition metric calculation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
- H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【課題】 ワイヤレス基地局受信器などの、大きい拘束
長の符号を利用するアプリケーションを含むさまざまな
アプリケーションで、面積効率が良く、少ない複雑さお
よびコストで実装可能な復号器を提供する。 【解決手段】 復号器は、枝メトリック計算器８８、Ａ
ＣＳエンジン９０およびトレースバックユニット９２を
有する。枝メトリック計算器８８は、シンボルを生成す
るのに用いられた畳込み符号を表すトレリス内の遷移に
対する枝メトリックを計算する。受信シンボルと、畳込
み符号の可能な符号語との間の一致が良い場合には枝メ
トリックが小さくなり、受信シンボルと、畳込み符号の
可能な符号語との間の一致が悪い場合には枝メトリック
が大きくなるような逆尤度関数を用いて、枝メトリック
はシンボルのオフセットバイナリ表現から計算される。
従って、対応するパスメトリックの増大する速度は小さ
くなる。
長の符号を利用するアプリケーションを含むさまざまな
アプリケーションで、面積効率が良く、少ない複雑さお
よびコストで実装可能な復号器を提供する。 【解決手段】 復号器は、枝メトリック計算器８８、Ａ
ＣＳエンジン９０およびトレースバックユニット９２を
有する。枝メトリック計算器８８は、シンボルを生成す
るのに用いられた畳込み符号を表すトレリス内の遷移に
対する枝メトリックを計算する。受信シンボルと、畳込
み符号の可能な符号語との間の一致が良い場合には枝メ
トリックが小さくなり、受信シンボルと、畳込み符号の
可能な符号語との間の一致が悪い場合には枝メトリック
が大きくなるような逆尤度関数を用いて、枝メトリック
はシンボルのオフセットバイナリ表現から計算される。
従って、対応するパスメトリックの増大する速度は小さ
くなる。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル通信シ
ステムに関し、特に、このようなシステムで用いられる
ビタビ復号器などの畳込み復号器に関する。
ステムに関し、特に、このようなシステムで用いられる
ビタビ復号器などの畳込み復号器に関する。
【０００２】
【従来の技術】チャネル（通信路）符号化は、ディジタ
ル通信システムのロバスト性（頑強さ）を増大させるた
めに一般的に用いられる従来技術である。チャネル符号
化の基礎となる原理は、復号器での誤りの検出および訂
正が容易になるように送信ビットストリームに冗長性お
よび記憶を導入することである。チャネル符号の２つの
一般的なクラスは、ブロック符号とトレリス符号であ
る。ブロック符号は、ブロックごとに作用し、出力符号
語は、現在の入力ブロックメッセージのみに依存する。
これに対して、トレリス符号は、ブロック構造は仮定さ
れず、ある任意長のビットストリームを別のビットスト
リームに写像するものとみなされる。広く用いられてい
るあるクラスの線形のトレリス符号は畳込み符号として
知られている。この符号では、入力メッセージストリー
ムと、出力符号語は、ｖ段のシフトレジスタを有する符
号器のインパルス応答との畳込みから得られる。ｎビッ
トの符号語は、ｍ個の入力ビットと、シフトレジスタに
記憶されているｖビットとの関数として生成される。符
号器の拘束長Ｋはｍ＋ｖとして定義され、符号のレート
はｍ／ｎで与えられる。ただし、ｎ＞ｍである。
ル通信システムのロバスト性（頑強さ）を増大させるた
めに一般的に用いられる従来技術である。チャネル符号
化の基礎となる原理は、復号器での誤りの検出および訂
正が容易になるように送信ビットストリームに冗長性お
よび記憶を導入することである。チャネル符号の２つの
一般的なクラスは、ブロック符号とトレリス符号であ
る。ブロック符号は、ブロックごとに作用し、出力符号
語は、現在の入力ブロックメッセージのみに依存する。
これに対して、トレリス符号は、ブロック構造は仮定さ
れず、ある任意長のビットストリームを別のビットスト
リームに写像するものとみなされる。広く用いられてい
るあるクラスの線形のトレリス符号は畳込み符号として
知られている。この符号では、入力メッセージストリー
ムと、出力符号語は、ｖ段のシフトレジスタを有する符
号器のインパルス応答との畳込みから得られる。ｎビッ
トの符号語は、ｍ個の入力ビットと、シフトレジスタに
記憶されているｖビットとの関数として生成される。符
号器の拘束長Ｋはｍ＋ｖとして定義され、符号のレート
はｍ／ｎで与えられる。ただし、ｎ＞ｍである。
【０００３】畳込み符号器は、最大でＮ＝２v＝２K-m個
の可能な状態を有する有限状態マシンとして動作する。
ｍ個の入力ビットは、ｖビットによって定義される現状
態から、次状態への遷移を引き起こし、生成される出力
ビット（すなわち符号ビット）の数は、符号のレートに
依存する。ある状態から別の状態への遷移を時間の関数
としてみると、一般に「トレリス」として知られるグラ
フが得られる。図１は、拘束長Ｋ＝４でレート１／２の
畳込み符号のトレリス図である。この符号は、Ｎ＝２
K-m＝８個の可能な状態を有し、各状態はｖ＝３ビット
に対応し、それぞれ、「旧状態」および「新状態」の列
の８個の点のうちの１つで表されている。この図は、あ
る旧状態と、その旧状態から到達可能な新状態との間の
すべての可能な遷移を示している。この例ではｍ＝１で
あるため、符号化プロセスでは、１つの状態から可能な
遷移は２個だけであり、また、１つの状態への可能な遷
移は２個だけである。一般に、ｍ個の入力ビットに対し
ては、１つの状態から、および、１つの状態へ、２m個
の遷移がある。ｍ＝２の符号の場合、４個のこのような
遷移があることになる。
の可能な状態を有する有限状態マシンとして動作する。
ｍ個の入力ビットは、ｖビットによって定義される現状
態から、次状態への遷移を引き起こし、生成される出力
ビット（すなわち符号ビット）の数は、符号のレートに
依存する。ある状態から別の状態への遷移を時間の関数
としてみると、一般に「トレリス」として知られるグラ
フが得られる。図１は、拘束長Ｋ＝４でレート１／２の
畳込み符号のトレリス図である。この符号は、Ｎ＝２
K-m＝８個の可能な状態を有し、各状態はｖ＝３ビット
に対応し、それぞれ、「旧状態」および「新状態」の列
の８個の点のうちの１つで表されている。この図は、あ
る旧状態と、その旧状態から到達可能な新状態との間の
すべての可能な遷移を示している。この例ではｍ＝１で
あるため、符号化プロセスでは、１つの状態から可能な
遷移は２個だけであり、また、１つの状態への可能な遷
移は２個だけである。一般に、ｍ個の入力ビットに対し
ては、１つの状態から、および、１つの状態へ、２m個
の遷移がある。ｍ＝２の符号の場合、４個のこのような
遷移があることになる。
【０００４】注意すべき点であるが、図１に示した状態
割当てはある程度の任意性がある。この例で採用した約
束は、入力ビットはシフトレジスタの最下位ビット（Ｌ
ＳＢ）にシフトインし、最上位ビット（ＭＳＢ）がレジ
スタからシフトアウトするというものである。この約束
によれば、ＭＳＢにおいて異なる２個の状態は、１個の
入力がＬＳＢにシフトインすると、同じ状態に集まる。
例えば、０および４の状態は、０がレジスタにシフトイ
ンすると、いずれも０状態に集まる。一般的に、状態割
当てにおいてＮ／２だけ異なる２個の状態は、同じ入力
条件下で同じ状態に集まる。さらに、０がレジスタのＬ
ＳＢにシフトインした場合、新状態は偶状態となり、逆
に１がＬＳＢにシフトインした場合、奇状態となる。シ
フトアップ（左シフト）演算は２の乗算と等価であるた
め、このプロセスは次のような遷移によって一般化され
る。 ・入力０により状態ｊは状態２ｊに移り、入力１により
状態ｊは２ｊ＋１に移る。 ・同様に、入力０により状態ｊ＋Ｎ／２は２ｊに移り、
入力１により状態ｊ＋Ｎ／２は２ｊ＋１に移る。 これらの遷移を、レート１／２符号の場合に図２に例示
する。結果として得られる計算構造は一般に「バタフラ
イ」として知られている。
割当てはある程度の任意性がある。この例で採用した約
束は、入力ビットはシフトレジスタの最下位ビット（Ｌ
ＳＢ）にシフトインし、最上位ビット（ＭＳＢ）がレジ
スタからシフトアウトするというものである。この約束
によれば、ＭＳＢにおいて異なる２個の状態は、１個の
入力がＬＳＢにシフトインすると、同じ状態に集まる。
例えば、０および４の状態は、０がレジスタにシフトイ
ンすると、いずれも０状態に集まる。一般的に、状態割
当てにおいてＮ／２だけ異なる２個の状態は、同じ入力
条件下で同じ状態に集まる。さらに、０がレジスタのＬ
ＳＢにシフトインした場合、新状態は偶状態となり、逆
に１がＬＳＢにシフトインした場合、奇状態となる。シ
フトアップ（左シフト）演算は２の乗算と等価であるた
め、このプロセスは次のような遷移によって一般化され
る。 ・入力０により状態ｊは状態２ｊに移り、入力１により
状態ｊは２ｊ＋１に移る。 ・同様に、入力０により状態ｊ＋Ｎ／２は２ｊに移り、
入力１により状態ｊ＋Ｎ／２は２ｊ＋１に移る。 これらの遷移を、レート１／２符号の場合に図２に例示
する。結果として得られる計算構造は一般に「バタフラ
イ」として知られている。
【０００５】畳込み符号化プロセスは、トレリス図を通
るパスをたどることとみなすことができる。図３に、時
間の関数として８状態トレリスを通ってたどったそのよ
うな１つのパスを示す。縦軸は、状態番号を昇順に示
し、横軸は時間を表す。トレリスの各段は時間Ｔを表
す。一般に、シフトレジスタは、０状態からスタートす
るように初期化される。図３に示す各遷移ごとにｎ個の
符号ビットが生成される。従って、対応する復号プロセ
スの目的は、受信した符号シンボルに基づいてトレリス
を通るこのパスを逆にたどることである。図４に、８段
トレリスに対して７Ｔの期間にわたるすべての可能なパ
スを示す。時刻Ｔにおいて８個の可能なパスがあり、時
刻２Ｔにおいて１６個、などとなる。従って、可能なパ
ス数は時間とともに指数関数的に増大する。注意すべき
点であるが、各パスは、あるトレリス段から次のトレリ
ス段への遷移の特定の系列である。そこで、１つのパス
に対する「パスメトリック」は、個々の遷移メトリック
（すなわち「枝メトリック」）の総和によって与えられ
る。従って、復号プロセスは一般に次のようなステップ
を含む。 （１）受信した符号シンボルに基づいて枝メトリックを
計算する。 （２）枝メトリックを総和することによってパスメトリ
ックを計算する。 （３）ある時間後の最適なパスを選択する。 （４）最適パスに沿った「トレースバック」操作を実行
して対応する入力ビットを抽出する。 ビタビ復号では、パス数の指数関数的増大の問題は、各
時間ステップで、集まる２つのパスのうちの一方を選択
することによって解決される。その結果、考慮するパス
数は時間とともに一定に留まる。各時間ステップ（すな
わち、各トレリス段）におけるこのようなパスの消去
を、加算比較選択（ＡＣＳ：add-compare-select）演算
という。
るパスをたどることとみなすことができる。図３に、時
間の関数として８状態トレリスを通ってたどったそのよ
うな１つのパスを示す。縦軸は、状態番号を昇順に示
し、横軸は時間を表す。トレリスの各段は時間Ｔを表
す。一般に、シフトレジスタは、０状態からスタートす
るように初期化される。図３に示す各遷移ごとにｎ個の
符号ビットが生成される。従って、対応する復号プロセ
スの目的は、受信した符号シンボルに基づいてトレリス
を通るこのパスを逆にたどることである。図４に、８段
トレリスに対して７Ｔの期間にわたるすべての可能なパ
スを示す。時刻Ｔにおいて８個の可能なパスがあり、時
刻２Ｔにおいて１６個、などとなる。従って、可能なパ
ス数は時間とともに指数関数的に増大する。注意すべき
点であるが、各パスは、あるトレリス段から次のトレリ
ス段への遷移の特定の系列である。そこで、１つのパス
に対する「パスメトリック」は、個々の遷移メトリック
（すなわち「枝メトリック」）の総和によって与えられ
る。従って、復号プロセスは一般に次のようなステップ
を含む。 （１）受信した符号シンボルに基づいて枝メトリックを
計算する。 （２）枝メトリックを総和することによってパスメトリ
ックを計算する。 （３）ある時間後の最適なパスを選択する。 （４）最適パスに沿った「トレースバック」操作を実行
して対応する入力ビットを抽出する。 ビタビ復号では、パス数の指数関数的増大の問題は、各
時間ステップで、集まる２つのパスのうちの一方を選択
することによって解決される。その結果、考慮するパス
数は時間とともに一定に留まる。各時間ステップ（すな
わち、各トレリス段）におけるこのようなパスの消去
を、加算比較選択（ＡＣＳ：add-compare-select）演算
という。
【０００６】図５に、従来のビタビ復号器１０の一般的
構造を示す。復号器１０は、枝メトリック計算器１２、
再帰ＡＣＳエンジン１４、およびトレースバックユニッ
ト１６を有する。軟（ソフト）シンボルが、入力バッフ
ァ１８を通じて計算器１２に入力される。計算器１２
は、与えられたトレリス段に対するすべての可能な遷移
に対応する枝メトリックを計算する。トレリス内の状態
の数にかかわらず、レート１／ｎ畳込み符号に対する相
異なる枝メトリックの数は２nによって与えられる。そ
の理由は、レート１／ｎ符号の場合、相異なる符号ｎタ
プル(n-tuple)は２nのみであるからである。トレリスに
は２m・Ｎ個の枝があり、各枝ごとに特定の符号ビット
のｎタプルが対応するが、ｎタプルと同数の相異なる枝
メトリックしか存在しない。ＡＣＳエンジン１４は再帰
的である。その理由は、新しいパスメトリックは、前の
段に対して計算されたパスメトリックと、前の段から次
の段への遷移に対応する枝メトリックとに依存するから
である。ＡＣＳエンジン１４の出力はトレースバックユ
ニット１６に供給され、その結果の出力は出力バッファ
２０にバッファリングされる。有限状態マシンコントロ
ーラ２２は、ビタビ復号器１０のさまざまな要素の動作
を制御する。
構造を示す。復号器１０は、枝メトリック計算器１２、
再帰ＡＣＳエンジン１４、およびトレースバックユニッ
ト１６を有する。軟（ソフト）シンボルが、入力バッフ
ァ１８を通じて計算器１２に入力される。計算器１２
は、与えられたトレリス段に対するすべての可能な遷移
に対応する枝メトリックを計算する。トレリス内の状態
の数にかかわらず、レート１／ｎ畳込み符号に対する相
異なる枝メトリックの数は２nによって与えられる。そ
の理由は、レート１／ｎ符号の場合、相異なる符号ｎタ
プル(n-tuple)は２nのみであるからである。トレリスに
は２m・Ｎ個の枝があり、各枝ごとに特定の符号ビット
のｎタプルが対応するが、ｎタプルと同数の相異なる枝
メトリックしか存在しない。ＡＣＳエンジン１４は再帰
的である。その理由は、新しいパスメトリックは、前の
段に対して計算されたパスメトリックと、前の段から次
の段への遷移に対応する枝メトリックとに依存するから
である。ＡＣＳエンジン１４の出力はトレースバックユ
ニット１６に供給され、その結果の出力は出力バッファ
２０にバッファリングされる。有限状態マシンコントロ
ーラ２２は、ビタビ復号器１０のさまざまな要素の動作
を制御する。
【０００７】図６のＡに、例示的な加算比較選択演算を
詳細に示す。Ｎ／２だけ離れた２つの初期状態ｊおよび
Ｊが状態２ｊに集まる。ｊに対する累積パスメトリック
はΓ jで与えられ、Ｊに対する累積パスメトリックはΓJ
で与えられる。それぞれの枝メトリックλj0およびλJ0
（ただし、０は０入力によって引き起こされる遷移を表
す。）がパスメトリックΓjおよびΓJにそれぞれ加算さ
れ、枝メトリック計算プロセスに依存して、メトリック
が最小または最大のいずれかのパスが選択される。例え
ば、枝メトリックが、受信シンボルと、対応する符号シ
ンボルとの間の内積に比例する場合、最大値が選択され
る。逆に、枝メトリックが、受信シンボルと符号シンボ
ルの間のユークリッド距離に比例する場合、最小値が選
択される。図６のＢに、この加算比較選択演算を実現す
る回路を示す。この回路は、加算器３０、比較ユニット
３２および選択ユニット３４を有する。
詳細に示す。Ｎ／２だけ離れた２つの初期状態ｊおよび
Ｊが状態２ｊに集まる。ｊに対する累積パスメトリック
はΓ jで与えられ、Ｊに対する累積パスメトリックはΓJ
で与えられる。それぞれの枝メトリックλj0およびλJ0
（ただし、０は０入力によって引き起こされる遷移を表
す。）がパスメトリックΓjおよびΓJにそれぞれ加算さ
れ、枝メトリック計算プロセスに依存して、メトリック
が最小または最大のいずれかのパスが選択される。例え
ば、枝メトリックが、受信シンボルと、対応する符号シ
ンボルとの間の内積に比例する場合、最大値が選択され
る。逆に、枝メトリックが、受信シンボルと符号シンボ
ルの間のユークリッド距離に比例する場合、最小値が選
択される。図６のＢに、この加算比較選択演算を実現す
る回路を示す。この回路は、加算器３０、比較ユニット
３２および選択ユニット３４を有する。
【０００８】図７および図１１に、図５のＡＣＳエンジ
ンに対する従来のさまざまなアーキテクチャを例示す
る。図７のＡは、ＡＣＳユニット４０および状態メトリ
ック（すなわちパスメトリック）ランダムアクセスメモ
リ（ＲＡＭ）４２を有する状態シリアル（直列）アーキ
テクチャを示す。このアーキテクチャを有するＡＣＳエ
ンジン１４は、トレリス段を通る際に、ＲＡＭ４２から
古いパスメトリックを取得し、新しいパスメトリックを
ＲＡＭ４２に書き戻す。このようなアーキテクチャは非
常に面積効率が良いが、非常に遅く、一般に、音声処理
のような非常に低いデータレートのアプリケーションで
しか用いることができない。図７のＢは、与えられたト
レリス段内のすべてのパスメトリックを同時に更新しよ
うとする状態パラレル（並列）アーキテクチャを示す。
このアーキテクチャは、トレリスのＮ個の状態のそれぞ
れに対して、ＡＣＳユニット４０−ｉ（ｉ＝１，
２，...，Ｎ）と、第１および第２のメモリユニット４
４−ｉおよび４８−ｉとを有する。ルーティングネット
ワーク４６は、必要に応じてさまざまなＡＣＳユニット
４０−ｉに適当なメトリックを供給するために用いられ
る。このアーキテクチャは高いスループットを実現する
が、ルーティングネットワークは非常に大きな面積をと
ることがある。このようなアーキテクチャは一般的に、
畳込み符号の拘束長が大きい場合には実現可能でない。
その理由は、必要な面積は拘束長とともに指数関数的に
増大するからである。図１１は、空間および時間の両方
の並列性を利用したいわゆる「シャフル交換（ＳＥ：sh
uffle-exchange）」アーキテクチャを示す。図１１のＳ
Ｅアーキテクチャは、図示のように配置された複数のバ
タフライ構造５０を有し、各バタフライ構造５０は、１
対のＡＣＳユニット４０Ａおよび４０Ｂを有する。１つ
のトレリス段のみを計算する代わりに、ＳＥアーキテク
チャは、出力を入力へフィードバックする前に、数個の
トレリス段を計算することができる。しかし、ＳＥアー
キテクチャは、拘束長の大きい符号に対して実装するの
が極めて困難であるという点で、状態並列アプローチと
同じ欠点を有する。
ンに対する従来のさまざまなアーキテクチャを例示す
る。図７のＡは、ＡＣＳユニット４０および状態メトリ
ック（すなわちパスメトリック）ランダムアクセスメモ
リ（ＲＡＭ）４２を有する状態シリアル（直列）アーキ
テクチャを示す。このアーキテクチャを有するＡＣＳエ
ンジン１４は、トレリス段を通る際に、ＲＡＭ４２から
古いパスメトリックを取得し、新しいパスメトリックを
ＲＡＭ４２に書き戻す。このようなアーキテクチャは非
常に面積効率が良いが、非常に遅く、一般に、音声処理
のような非常に低いデータレートのアプリケーションで
しか用いることができない。図７のＢは、与えられたト
レリス段内のすべてのパスメトリックを同時に更新しよ
うとする状態パラレル（並列）アーキテクチャを示す。
このアーキテクチャは、トレリスのＮ個の状態のそれぞ
れに対して、ＡＣＳユニット４０−ｉ（ｉ＝１，
２，...，Ｎ）と、第１および第２のメモリユニット４
４−ｉおよび４８−ｉとを有する。ルーティングネット
ワーク４６は、必要に応じてさまざまなＡＣＳユニット
４０−ｉに適当なメトリックを供給するために用いられ
る。このアーキテクチャは高いスループットを実現する
が、ルーティングネットワークは非常に大きな面積をと
ることがある。このようなアーキテクチャは一般的に、
畳込み符号の拘束長が大きい場合には実現可能でない。
その理由は、必要な面積は拘束長とともに指数関数的に
増大するからである。図１１は、空間および時間の両方
の並列性を利用したいわゆる「シャフル交換（ＳＥ：sh
uffle-exchange）」アーキテクチャを示す。図１１のＳ
Ｅアーキテクチャは、図示のように配置された複数のバ
タフライ構造５０を有し、各バタフライ構造５０は、１
対のＡＣＳユニット４０Ａおよび４０Ｂを有する。１つ
のトレリス段のみを計算する代わりに、ＳＥアーキテク
チャは、出力を入力へフィードバックする前に、数個の
トレリス段を計算することができる。しかし、ＳＥアー
キテクチャは、拘束長の大きい符号に対して実装するの
が極めて困難であるという点で、状態並列アプローチと
同じ欠点を有する。
【０００９】
【発明が解決しようとする課題】従って、ワイヤレス基
地局受信器などの、大きい拘束長の符号を利用するアプ
リケーションを含むさまざまなアプリケーションで、面
積効率が良く、少ない複雑さおよびコストで実装可能な
復号器を提供するために、ビタビ復号法におけるさらな
る改良が必要とされている。
地局受信器などの、大きい拘束長の符号を利用するアプ
リケーションを含むさまざまなアプリケーションで、面
積効率が良く、少ない複雑さおよびコストで実装可能な
復号器を提供するために、ビタビ復号法におけるさらな
る改良が必要とされている。
【００１０】
【課題を解決するための手段】本発明は、畳込み復号法
の、面積効率の良い実装のための装置および方法を実現
する。通信システムにおいて受信シンボルを復号する実
施例は、枝メトリック計算器、ＡＣＳエンジンおよびト
レースバックユニットを有する。枝メトリック計算器
は、シンボルを生成するのに用いられた畳込み符号を表
すトレリス内の遷移に対する枝メトリックを計算する。
本発明の１つの特徴によれば、与えられた受信シンボル
と、畳込み符号の可能な符号語との間の一致が良い場合
には枝メトリックが小さくなり、与えられた受信シンボ
ルと、畳込み符号の可能な符号語との間の一致が悪い場
合には枝メトリックが大きくなるような逆尤度関数を用
いて、枝メトリックはシンボルのオフセットバイナリ表
現から計算される。従って、対応するパスメトリックの
増大する速度は小さくなり、必要とするメモリは少なく
なり、必要なワード幅が少なくなり、再正規化の頻度が
少なくなる。このオフセットバイナリ方式によれば、対
応する従来の２の補数による実装よりも約２５％も面積
効率の良い実装が得られる。
の、面積効率の良い実装のための装置および方法を実現
する。通信システムにおいて受信シンボルを復号する実
施例は、枝メトリック計算器、ＡＣＳエンジンおよびト
レースバックユニットを有する。枝メトリック計算器
は、シンボルを生成するのに用いられた畳込み符号を表
すトレリス内の遷移に対する枝メトリックを計算する。
本発明の１つの特徴によれば、与えられた受信シンボル
と、畳込み符号の可能な符号語との間の一致が良い場合
には枝メトリックが小さくなり、与えられた受信シンボ
ルと、畳込み符号の可能な符号語との間の一致が悪い場
合には枝メトリックが大きくなるような逆尤度関数を用
いて、枝メトリックはシンボルのオフセットバイナリ表
現から計算される。従って、対応するパスメトリックの
増大する速度は小さくなり、必要とするメモリは少なく
なり、必要なワード幅が少なくなり、再正規化の頻度が
少なくなる。このオフセットバイナリ方式によれば、対
応する従来の２の補数による実装よりも約２５％も面積
効率の良い実装が得られる。
【００１１】ＡＣＳエンジンは、トレリスの少なくとも
一部を通る選択パスを決定するように、枝メトリックか
ら生成されるパスメトリックを処理する。本発明のもう
１つの特徴によれば、ＡＣＳエンジンは状態直列アーキ
テクチャを利用することが可能である。このアーキテク
チャは、枝メトリック計算器内のｋ個のレジスタセット
から得られる枝メトリックを用いて、クロックサイクル
ごとに、与えられたトレリス段のｋ個の状態に対するパ
スメトリックを計算する。また、ＡＣＳエンジンは、あ
るトレリス段の間は、パスメトリックを第１のメモリか
ら読み出し第２のメモリに書き込み、次のトレリス段の
間は、パスメトリックを第２のメモリから読み出し第１
のメモリに書き込むという「ピンポン」方式で動作する
複数のメモリを有することも可能である。メモリ構成
は、例えばｋ＝２からｋ＝４になっても不変である。ｋ
＝４の場合のＡＣＳエンジンの実施例は、４個のメモリ
を使用し、クロックサイクルごとに２つのバタフライ計
算を実行する。しかし、ｋ＞４の場合、追加のメモリが
必要となることがある。このように、本発明は、ｋ＝４
の実施例において、最適なメモリ構成と、約２倍のＡＣ
Ｓ計算の速度向上を実現する。例えば、ｋ＝４の場合、
状態数Ｎ＝２５６、拘束長Ｋ＝９、およびトレースバッ
ク長＝６４の実装において、最大のスループットが最小
のメモリ面積で得られる。
一部を通る選択パスを決定するように、枝メトリックか
ら生成されるパスメトリックを処理する。本発明のもう
１つの特徴によれば、ＡＣＳエンジンは状態直列アーキ
テクチャを利用することが可能である。このアーキテク
チャは、枝メトリック計算器内のｋ個のレジスタセット
から得られる枝メトリックを用いて、クロックサイクル
ごとに、与えられたトレリス段のｋ個の状態に対するパ
スメトリックを計算する。また、ＡＣＳエンジンは、あ
るトレリス段の間は、パスメトリックを第１のメモリか
ら読み出し第２のメモリに書き込み、次のトレリス段の
間は、パスメトリックを第２のメモリから読み出し第１
のメモリに書き込むという「ピンポン」方式で動作する
複数のメモリを有することも可能である。メモリ構成
は、例えばｋ＝２からｋ＝４になっても不変である。ｋ
＝４の場合のＡＣＳエンジンの実施例は、４個のメモリ
を使用し、クロックサイクルごとに２つのバタフライ計
算を実行する。しかし、ｋ＞４の場合、追加のメモリが
必要となることがある。このように、本発明は、ｋ＝４
の実施例において、最適なメモリ構成と、約２倍のＡＣ
Ｓ計算の速度向上を実現する。例えば、ｋ＝４の場合、
状態数Ｎ＝２５６、拘束長Ｋ＝９、およびトレースバッ
ク長＝６４の実装において、最大のスループットが最小
のメモリ面積で得られる。
【００１２】トレースバックユニットは、選択パスから
復号ビット列を生成する。本発明のさらにもう１つの特
徴によれば、トレースバックユニットは、ステージング
レジスタおよびトレースバックメモリを有するように構
成することが可能である。ステージングレジスタは、Ａ
ＣＳエンジンから選択パス情報を受け取る。与えられた
トレリス段に対するステージングレジスタの内容は、ス
テージングレジスタがフルになると、トレースバックメ
モリ内の、所定のトレースバック長を法とするステージ
の番号によって与えられる位置にロードされる。トレー
スバックメモリがフルになると、トレースバックが開始
される。トレースバック中に、トレースバックユニット
は、トレースバックメモリの与えられた部分から復号ビ
ットを生成し、その与えられた部分は続いて、ステージ
ングレジスタからの追加の選択パス情報で満たされる。
ステージングレジスタは一般に、連続しないデータをト
レースバックメモリに書き込み、１対の直列接続された
マルチプレクサを用いて、トレースバックメモリ内の与
えられたビットセットから関連するビットを抽出するこ
とが可能である。本発明のこのトレースバックの特徴に
より、復号器に必要なトレースバックメモリの量は、従
来の構成に比べて約５０％以上削減することができる。
復号ビット列を生成する。本発明のさらにもう１つの特
徴によれば、トレースバックユニットは、ステージング
レジスタおよびトレースバックメモリを有するように構
成することが可能である。ステージングレジスタは、Ａ
ＣＳエンジンから選択パス情報を受け取る。与えられた
トレリス段に対するステージングレジスタの内容は、ス
テージングレジスタがフルになると、トレースバックメ
モリ内の、所定のトレースバック長を法とするステージ
の番号によって与えられる位置にロードされる。トレー
スバックメモリがフルになると、トレースバックが開始
される。トレースバック中に、トレースバックユニット
は、トレースバックメモリの与えられた部分から復号ビ
ットを生成し、その与えられた部分は続いて、ステージ
ングレジスタからの追加の選択パス情報で満たされる。
ステージングレジスタは一般に、連続しないデータをト
レースバックメモリに書き込み、１対の直列接続された
マルチプレクサを用いて、トレースバックメモリ内の与
えられたビットセットから関連するビットを抽出するこ
とが可能である。本発明のこのトレースバックの特徴に
より、復号器に必要なトレースバックメモリの量は、従
来の構成に比べて約５０％以上削減することができる。
【００１３】本発明は、ＩＳ−９５（北米狭帯域ＣＤＭ
Ａ）基地局受信器用の面積効率の良いビタビ復号器の超
大規模集積（ＶＬＳＩ）実装のようなアプリケーション
に特に適しているが、他のさまざまなアプリケーション
にも同様の効果を奏する。
Ａ）基地局受信器用の面積効率の良いビタビ復号器の超
大規模集積（ＶＬＳＩ）実装のようなアプリケーション
に特に適しているが、他のさまざまなアプリケーション
にも同様の効果を奏する。
【００１４】
【発明の実施の形態】以下で、本発明について、ＩＳ−
９５（北米狭帯域ＣＤＭＡ）基地局受信器内のＶＬＳＩ
回路における実装用に設計された例示的なビタビ復号器
を用いて説明する。理解されるべき点であるが、これは
本発明のある特定の応用の単なる例示であり、本発明
は、一般的に、実装のコストおよび複雑さを低減するこ
とから利益を得る可能性のある任意の従来の復号プロセ
スに適用可能である。「面積効率の良い」復号器という
用語は、本明細書では一般に、チップ面積が貴重である
ようなＶＬＳＩ回路などの実施例における実装の場合
に、対応する従来の実装よりも小さいチップ面積しか占
有しない復号器のことをいう。「畳込み復号器」という
用語は、本明細書では、任意のタイプのビタビ復号器、
および、その他のタイプの畳込み復号器を含むものと理
解されるべきである。
９５（北米狭帯域ＣＤＭＡ）基地局受信器内のＶＬＳＩ
回路における実装用に設計された例示的なビタビ復号器
を用いて説明する。理解されるべき点であるが、これは
本発明のある特定の応用の単なる例示であり、本発明
は、一般的に、実装のコストおよび複雑さを低減するこ
とから利益を得る可能性のある任意の従来の復号プロセ
スに適用可能である。「面積効率の良い」復号器という
用語は、本明細書では一般に、チップ面積が貴重である
ようなＶＬＳＩ回路などの実施例における実装の場合
に、対応する従来の実装よりも小さいチップ面積しか占
有しない復号器のことをいう。「畳込み復号器」という
用語は、本明細書では、任意のタイプのビタビ復号器、
および、その他のタイプの畳込み復号器を含むものと理
解されるべきである。
【００１５】直接拡散符号分割多元接続（ＤＳ／ＣＤＭ
Ａ）のＩＳ−９５無線インタフェースは、移動局送信器
において、拘束長Ｋ＝９で、レート１／３およびレート
１／２の畳込み符号化を規定している。ＩＳ−９５逆方
向（リバース）リンクチャネルは、アクセスチャネルお
よびトラフィックチャネルの両方を含む。トラフィック
チャネルには、１４．４ｋｂｐｓおよび９．６ｋｂｐｓ
という２つのレートセットがある。１４．４ｋｂｐｓチ
ャネルはレート１／２で符号化され、９．６ｋｂｐｓチ
ャネルはレート１／３で符号化される。これらのレート
セットはそれぞれ、フルレート、ハーフ（２分の１）レ
ート、４分の１レートおよび８分の１レートという可変
データレートで動作する。これに対して、アクセスチャ
ネルは４．８ｋｂｐｓという固定データレートで動作す
る。これらのそれぞれのチャネルに対して、符号化プロ
セスの拘束長はＫ＝９であり、対応するトレリスにはＮ
＝２K-m＝２５６個の状態がある。比較のために、ＩＳ
−１３６（ＴＤＭＡ）およびＧＳＭ標準における拘束長
はそれぞれ６および５である。明らかに、ＩＳ−１３６
およびＧＳＭに比べてＩＳ−９５プロトコルを費用効率
良く実装するには、ビタビ復号器の面積効率の良い設計
が必須である。
Ａ）のＩＳ−９５無線インタフェースは、移動局送信器
において、拘束長Ｋ＝９で、レート１／３およびレート
１／２の畳込み符号化を規定している。ＩＳ−９５逆方
向（リバース）リンクチャネルは、アクセスチャネルお
よびトラフィックチャネルの両方を含む。トラフィック
チャネルには、１４．４ｋｂｐｓおよび９．６ｋｂｐｓ
という２つのレートセットがある。１４．４ｋｂｐｓチ
ャネルはレート１／２で符号化され、９．６ｋｂｐｓチ
ャネルはレート１／３で符号化される。これらのレート
セットはそれぞれ、フルレート、ハーフ（２分の１）レ
ート、４分の１レートおよび８分の１レートという可変
データレートで動作する。これに対して、アクセスチャ
ネルは４．８ｋｂｐｓという固定データレートで動作す
る。これらのそれぞれのチャネルに対して、符号化プロ
セスの拘束長はＫ＝９であり、対応するトレリスにはＮ
＝２K-m＝２５６個の状態がある。比較のために、ＩＳ
−１３６（ＴＤＭＡ）およびＧＳＭ標準における拘束長
はそれぞれ６および５である。明らかに、ＩＳ−１３６
およびＧＳＭに比べてＩＳ−９５プロトコルを費用効率
良く実装するには、ビタビ復号器の面積効率の良い設計
が必須である。
【００１６】図８に、本発明による面積効率の良いビタ
ビ復号器を実装可能なＩＳ−９５基地局受信器６０を示
す。受信信号ｒ（ｔ）は、ミキサ６２、６３とチップ整
合フィルタ６４、６５を用いて直角復調された後、拡散
符号の同相（Ｉ）および直交（Ｑ）バージョンを用いて
素子６６および６７で逆拡散される。結果として得られ
る逆拡散信号は、６４個の非コヒーレントウォルシュ相
関器からなる相関器バンク６８に入力される。これらの
相関器は、特定のウォルシュシンボルが受信された確率
Ｚ0，Ｚ1，...，Ｚ63を評価する。相関器バンクの出力
において硬判定をするのではなく、複数の確率Ｚ0，
Ｚ1，...，Ｚ63は軟シンボル生成器（ＳＳＧ：soft sym
bol generator）７０に送られる。各ウォルシュシンボ
ルは６個の符号化ビットを表すので、ＳＳＧ７０の目的
は、Ｚiに基づいてこの６ビットの各ビットに軟（ソフ
ト）値を割り当てることである。この軟判定プロセスに
よりさらに複雑さが増大するが、硬判定復号よりも符号
化利得が約１．５〜２．０ｄＢ増大する。ＳＳＧ７０の
出力はデインタリーバ７２に送られる。デインタリーバ
７２は、バースト誤りをランダム化するように作用す
る。デインタリーバ７２の出力は、本発明に従って構成
される面積効率の良いビタビ復号器７５に供給される。
ビ復号器を実装可能なＩＳ−９５基地局受信器６０を示
す。受信信号ｒ（ｔ）は、ミキサ６２、６３とチップ整
合フィルタ６４、６５を用いて直角復調された後、拡散
符号の同相（Ｉ）および直交（Ｑ）バージョンを用いて
素子６６および６７で逆拡散される。結果として得られ
る逆拡散信号は、６４個の非コヒーレントウォルシュ相
関器からなる相関器バンク６８に入力される。これらの
相関器は、特定のウォルシュシンボルが受信された確率
Ｚ0，Ｚ1，...，Ｚ63を評価する。相関器バンクの出力
において硬判定をするのではなく、複数の確率Ｚ0，
Ｚ1，...，Ｚ63は軟シンボル生成器（ＳＳＧ：soft sym
bol generator）７０に送られる。各ウォルシュシンボ
ルは６個の符号化ビットを表すので、ＳＳＧ７０の目的
は、Ｚiに基づいてこの６ビットの各ビットに軟（ソフ
ト）値を割り当てることである。この軟判定プロセスに
よりさらに複雑さが増大するが、硬判定復号よりも符号
化利得が約１．５〜２．０ｄＢ増大する。ＳＳＧ７０の
出力はデインタリーバ７２に送られる。デインタリーバ
７２は、バースト誤りをランダム化するように作用す
る。デインタリーバ７２の出力は、本発明に従って構成
される面積効率の良いビタビ復号器７５に供給される。
【００１７】図９は、図８のビタビ復号器７５の実施例
のブロック図である。アクセスチャネルの場合、情報デ
ータレートは４．８ｋｂｐｓであり、これはレート１／
３で符号化され、２回反復された後、インタリーブされ
る。そのため、基地局受信器では、デインタリーバ７２
でのデインタリーブの後、レジスタ８１Ａおよび８１Ｂ
からの反復ビットが加算器８２で足し合わされて５ビッ
トの軟シンボル値となり、４ビットにスケールダウンさ
れた後にマルチプレクサ８４に入力される。トラフィッ
クチャネルの場合、反復ビットはＩＳ−９５標準に記述
されたデータバーストランダム化（ＤＢＲ：data-burst
randomization）アルゴリズムに基づいて消去され、デ
インタリーバ７２から読み出された軟シンボル値は直接
マルチプレクサに送られる。チャネルがＡＷＧＮチャネ
ルの場合、枝メトリックの最適な計算は、内積またはユ
ークリッド距離に基づくものである。マルチプレクサ８
４の４ビット出力は、バイナリ判定スライサ８７および
枝メトリック計算器８８に送られる。バイナリスライサ
８７は硬判定を行い、その結果を比較正規化ユニット１
００に送る。この硬判定値は後でシンボル誤り率を計算
するために使用される。
のブロック図である。アクセスチャネルの場合、情報デ
ータレートは４．８ｋｂｐｓであり、これはレート１／
３で符号化され、２回反復された後、インタリーブされ
る。そのため、基地局受信器では、デインタリーバ７２
でのデインタリーブの後、レジスタ８１Ａおよび８１Ｂ
からの反復ビットが加算器８２で足し合わされて５ビッ
トの軟シンボル値となり、４ビットにスケールダウンさ
れた後にマルチプレクサ８４に入力される。トラフィッ
クチャネルの場合、反復ビットはＩＳ−９５標準に記述
されたデータバーストランダム化（ＤＢＲ：data-burst
randomization）アルゴリズムに基づいて消去され、デ
インタリーバ７２から読み出された軟シンボル値は直接
マルチプレクサに送られる。チャネルがＡＷＧＮチャネ
ルの場合、枝メトリックの最適な計算は、内積またはユ
ークリッド距離に基づくものである。マルチプレクサ８
４の４ビット出力は、バイナリ判定スライサ８７および
枝メトリック計算器８８に送られる。バイナリスライサ
８７は硬判定を行い、その結果を比較正規化ユニット１
００に送る。この硬判定値は後でシンボル誤り率を計算
するために使用される。
【００１８】与えられたトレリス段に対して、枝メトリ
ック計算器８８は、相異なるすべての枝メトリックを計
算してそれらをレジスタファイルに格納する。その後、
これらの枝メトリックは、ＡＣＳエンジン９０がパスメ
トリックを更新する際にＡＣＳエンジン９０によって取
り出される。本実施例におけるＡＣＳエンジン９０は、
１ビットのトレースバックポインタを出力し、これはト
レースバックユニット９２に供給され、対応するトレー
スバックメモリに格納される。また、ＡＣＳエンジン９
０はいわゆる「Yamamotoビット」を生成する。これは、
トレリスの最終段における０状態に対してのみ復号器ス
テータスレジスタ９４にラッチされる。Yamamotoビット
は、ＡＣＳエンジン９０におけるパス消去プロセスのロ
バスト性を示す作用をする。
ック計算器８８は、相異なるすべての枝メトリックを計
算してそれらをレジスタファイルに格納する。その後、
これらの枝メトリックは、ＡＣＳエンジン９０がパスメ
トリックを更新する際にＡＣＳエンジン９０によって取
り出される。本実施例におけるＡＣＳエンジン９０は、
１ビットのトレースバックポインタを出力し、これはト
レースバックユニット９２に供給され、対応するトレー
スバックメモリに格納される。また、ＡＣＳエンジン９
０はいわゆる「Yamamotoビット」を生成する。これは、
トレリスの最終段における０状態に対してのみ復号器ス
テータスレジスタ９４にラッチされる。Yamamotoビット
は、ＡＣＳエンジン９０におけるパス消去プロセスのロ
バスト性を示す作用をする。
【００１９】このＩＳ−９５アプリケーションにおける
データ伝送は可変であるため、ビタビ復号器７５は４つ
のレート、すなわち、フル、ハーフ、４分の１および８
分の１のすべてを計算し、その結果を、シフトレジスタ
９６を通じて出力バッファ９７に送る。代替実施例で
は、フル、ハーフ、４分の１および８分の１のそれぞれ
のレートの出力を格納するために、出力バッファ９７の
代わりに、図１７に示すように、別個のシフトレジスタ
１７７−１、１７７−２、１７７−３および１７７−４
を用いることが可能である。出力ビットは、６４サイク
ル（これは、トレースバックメモリの長さに対応す
る。）ごとにトレースバックユニット９２によって生成
される。シフトレジスタ９６からの出力ビットは、再符
号器９８で再符号化され、比較正規化ユニット１００
で、バイナリスライサ８７からの硬判定値と比較され
る。その結果は、シンボル誤り率（ＳＥＲ：symbol err
or rate）レジスタのセットＳＥＲ＿１、ＳＥＲ＿２、
ＳＥＲ＿４およびＳＥＲ＿８に格納される。巡回冗長符
号（ＣＲＣ）検査が、ＣＲＣユニット１０２で、１４．
４ｋｂｐｓレートセットのすべてのレートと、９．６ｋ
ｂｐｓレートセットのフルレートおよびハーフレートに
対して実行され、その結果であるＣＲＣ＿１、ＣＲＣ＿
２、ＣＲＣ＿４およびＣＲＣ＿８はレジスタ１０４に格
納される。ＣＲＣ、ＳＥＲおよびYamamotoビットの情報
を用いて、復号器７５は、与えられたフレームでいずれ
のレートが送信されたかを判断することができる。
データ伝送は可変であるため、ビタビ復号器７５は４つ
のレート、すなわち、フル、ハーフ、４分の１および８
分の１のすべてを計算し、その結果を、シフトレジスタ
９６を通じて出力バッファ９７に送る。代替実施例で
は、フル、ハーフ、４分の１および８分の１のそれぞれ
のレートの出力を格納するために、出力バッファ９７の
代わりに、図１７に示すように、別個のシフトレジスタ
１７７−１、１７７−２、１７７−３および１７７−４
を用いることが可能である。出力ビットは、６４サイク
ル（これは、トレースバックメモリの長さに対応す
る。）ごとにトレースバックユニット９２によって生成
される。シフトレジスタ９６からの出力ビットは、再符
号器９８で再符号化され、比較正規化ユニット１００
で、バイナリスライサ８７からの硬判定値と比較され
る。その結果は、シンボル誤り率（ＳＥＲ：symbol err
or rate）レジスタのセットＳＥＲ＿１、ＳＥＲ＿２、
ＳＥＲ＿４およびＳＥＲ＿８に格納される。巡回冗長符
号（ＣＲＣ）検査が、ＣＲＣユニット１０２で、１４．
４ｋｂｐｓレートセットのすべてのレートと、９．６ｋ
ｂｐｓレートセットのフルレートおよびハーフレートに
対して実行され、その結果であるＣＲＣ＿１、ＣＲＣ＿
２、ＣＲＣ＿４およびＣＲＣ＿８はレジスタ１０４に格
納される。ＣＲＣ、ＳＥＲおよびYamamotoビットの情報
を用いて、復号器７５は、与えられたフレームでいずれ
のレートが送信されたかを判断することができる。
【００２０】図１０および表１に、本発明による枝メト
リック計算のさまざまな点について図示する。図１０に
示すように、ノイズの存在により、受信シンボルは、実
際の送信値ａおよび−ａからずれることがある。ノイズ
がガウシアンであると仮定すると、図１０の確率分布関
数ｐ（ｚ｜ａ）は次のように書くことができる。
リック計算のさまざまな点について図示する。図１０に
示すように、ノイズの存在により、受信シンボルは、実
際の送信値ａおよび−ａからずれることがある。ノイズ
がガウシアンであると仮定すると、図１０の確率分布関
数ｐ（ｚ｜ａ）は次のように書くことができる。
【数１】 レート１／ｎ符号の場合、ｌｏｇeｐ（ｚ｜ａ）として
定義される尤度関数、従って枝メトリック（ＢＭ：bran
ch metric）は、次式で与えられることを示すことがで
きる。
定義される尤度関数、従って枝メトリック（ＢＭ：bran
ch metric）は、次式で与えられることを示すことがで
きる。
【数２】 これは、ａn＝±１の場合、加算および減算に帰着する
（Andrew J. Viterbi, "CDMA: Principles of Spread S
pectrum Communication", Addison-Wesley, 1995、参
照）。こうして、枝メトリックは、ｎ個の距離にわたる
総和によって得られる。従来の方式では、受信シンボル
ｚは一般に、図１０に示したように２の補数表示によっ
て表現される。線形変換は尤度関数を変えないため、＋
８のような定数をすべての２の補数値に加えた場合、そ
の結果は図示のようなオフセットバイナリ表現となる。
注意すべき点であるが、従来の２の補数方式では、一致
が良い場合に枝メトリックは大きくなる。例えば、受信
シンボルｚ＝＋７の場合、＋１と比較すると、結果は７
となる。同様に、ｚ＝−７の場合、−１と比較すると、
結果はやはり７となる。別の可能性は、同じく図１０に
示した符号付き絶対値表現を用いるものである。しか
し、符号付き絶対値表現では一般に枝メトリックは大き
くなる。
（Andrew J. Viterbi, "CDMA: Principles of Spread S
pectrum Communication", Addison-Wesley, 1995、参
照）。こうして、枝メトリックは、ｎ個の距離にわたる
総和によって得られる。従来の方式では、受信シンボル
ｚは一般に、図１０に示したように２の補数表示によっ
て表現される。線形変換は尤度関数を変えないため、＋
８のような定数をすべての２の補数値に加えた場合、そ
の結果は図示のようなオフセットバイナリ表現となる。
注意すべき点であるが、従来の２の補数方式では、一致
が良い場合に枝メトリックは大きくなる。例えば、受信
シンボルｚ＝＋７の場合、＋１と比較すると、結果は７
となる。同様に、ｚ＝−７の場合、−１と比較すると、
結果はやはり７となる。別の可能性は、同じく図１０に
示した符号付き絶対値表現を用いるものである。しか
し、符号付き絶対値表現では一般に枝メトリックは大き
くなる。
【表１】
【００２１】本発明によるオフセットバイナリ表現で
は、尤度を計算する代わりに、尤度の逆数を計算する。
ここで、尤度は、受信シンボルと符号後の間の距離に比
例する。例えば、受信シンボルｚ＝００００の場合、そ
の０からの距離は０であり、１からの距離は１１１１で
ある。従って、一致が良い場合、枝メトリックは０にな
り、一致が悪い場合、メトリックは非常に大きくなる。
図１１に、すべての可能な４ビット軟シンボル値に対す
る距離の値を示す。オフセットバイナリ表現では、距離
は、ビットに対する単純な排他的論理和（ＸＯＲ）演算
によって得られる。上記のように、全枝メトリックは、
ｎ個の距離にわたる総和により得られる。本発明のオフ
セットバイナリ方式を用いる利点は、パスメトリック
が、従来の２の補数による実装の場合ほどに速くは増大
しないことである。その結果、従来のパスメトリックの
再正規化は、オフセットバイナリ方式を用いると実行す
る頻度が少なくなる。再正規化とは、一般に、連続する
固定小数点計算を可能にするために、計算値が指定レベ
ルに到達したときに計算値のセットを調整するプロセス
のことである。ハードウェア要求条件を比較すると、本
発明のオフセットバイナリ方式はＸＯＲおよび加算器を
用いて実装することができるのに対して、従来の２の補
数方式は加算器および減算器を必要とする。代替実施例
では、本発明のオフセットバイナリ方式の使用により、
枝メトリック計算器に必要な面積が約２５％縮小する。
は、尤度を計算する代わりに、尤度の逆数を計算する。
ここで、尤度は、受信シンボルと符号後の間の距離に比
例する。例えば、受信シンボルｚ＝００００の場合、そ
の０からの距離は０であり、１からの距離は１１１１で
ある。従って、一致が良い場合、枝メトリックは０にな
り、一致が悪い場合、メトリックは非常に大きくなる。
図１１に、すべての可能な４ビット軟シンボル値に対す
る距離の値を示す。オフセットバイナリ表現では、距離
は、ビットに対する単純な排他的論理和（ＸＯＲ）演算
によって得られる。上記のように、全枝メトリックは、
ｎ個の距離にわたる総和により得られる。本発明のオフ
セットバイナリ方式を用いる利点は、パスメトリック
が、従来の２の補数による実装の場合ほどに速くは増大
しないことである。その結果、従来のパスメトリックの
再正規化は、オフセットバイナリ方式を用いると実行す
る頻度が少なくなる。再正規化とは、一般に、連続する
固定小数点計算を可能にするために、計算値が指定レベ
ルに到達したときに計算値のセットを調整するプロセス
のことである。ハードウェア要求条件を比較すると、本
発明のオフセットバイナリ方式はＸＯＲおよび加算器を
用いて実装することができるのに対して、従来の２の補
数方式は加算器および減算器を必要とする。代替実施例
では、本発明のオフセットバイナリ方式の使用により、
枝メトリック計算器に必要な面積が約２５％縮小する。
【００２２】図１２に、図９の復号器の枝メトリック計
算器８８の実施例を詳細に示す。４ビット軟シンボル値
はマルチプレクサ８４からレジスタ１２０−１、１２０
−２および１２０−３にロードされる。符号レートが１
／３の場合、３個のシンボルがロードされ、符号レート
が１／２の場合、２個のシンボルがロードされる。仮説
ベクトルＨ＿０、Ｈ＿１およびＨ＿２が、対応するＸＯ
Ｒゲート１２４−１、１２４−２および１２４−３にロ
ードされる。仮説ベクトルは、レート１／３の場合は０
００から１１１までであり、レート１／２の場合は００
から１１までである。ＸＯＲゲート１２４−１および１
２４−２の出力は加算器１２５に入力され、加算器１２
５の出力は、ＸＯＲゲート１２４−３の出力とともに加
算器１２６に入力される。加算器１２５および１２６の
出力において結果として得られる枝メトリックは、マル
チプレクサ１２７に入力される。マルチプレクサ１２７
は、これらのメトリックをレジスタファイル１２８−
１、１２８−２、１２８−３および１２８−４に格納す
る。本実施例では、４個のレジスタファイルを用いるこ
とにより、ＡＣＳエンジン９０によって要求される４個
の同時の読み出しを可能にしている。
算器８８の実施例を詳細に示す。４ビット軟シンボル値
はマルチプレクサ８４からレジスタ１２０−１、１２０
−２および１２０−３にロードされる。符号レートが１
／３の場合、３個のシンボルがロードされ、符号レート
が１／２の場合、２個のシンボルがロードされる。仮説
ベクトルＨ＿０、Ｈ＿１およびＨ＿２が、対応するＸＯ
Ｒゲート１２４−１、１２４−２および１２４−３にロ
ードされる。仮説ベクトルは、レート１／３の場合は０
００から１１１までであり、レート１／２の場合は００
から１１までである。ＸＯＲゲート１２４−１および１
２４−２の出力は加算器１２５に入力され、加算器１２
５の出力は、ＸＯＲゲート１２４−３の出力とともに加
算器１２６に入力される。加算器１２５および１２６の
出力において結果として得られる枝メトリックは、マル
チプレクサ１２７に入力される。マルチプレクサ１２７
は、これらのメトリックをレジスタファイル１２８−
１、１２８−２、１２８−３および１２８−４に格納す
る。本実施例では、４個のレジスタファイルを用いるこ
とにより、ＡＣＳエンジン９０によって要求される４個
の同時の読み出しを可能にしている。
【００２３】図１３に、復号器７５のＡＣＳエンジン９
０に実装されたＡＣＳ演算を示し、図１４に、計算のメ
モリ編成を示す。シミュレーション結果に基づいて、実
施例では、トレースバック長を６４に選択した。これ
は、トレースバック演算が６４クロックサイクルを必要
とすることを意味する。例示したトレリスには２５６個
の状態があるため、ＡＣＳ演算をトレースバック演算と
完全に重ね合わせるためには、各クロックサイクルで４
個の状態メトリックを更新する（すなわち、各クロック
サイクルで２個の「バタフライ」構造を計算する）必要
がある。従って、１個のトレリス段は６４クロックサイ
クルで計算される。各クロックサイクルで計算される２
個のバタフライ構造を図１３に示す。図１４のメモリ編
成は、４個のデュアルポートランダムアクセスメモリ
（ＲＡＭ）１４０、１４２、１４４および１４６を含
む。注意すべき点であるが、各クロックサイクルごとに
１個のバタフライを計算する場合でも、本実施例では一
般に４個のＲＡＭが必要である。しかし、３個以上のバ
タフライを各クロックサイクルごとに計算する場合、一
般に４個より多くのＲＡＭが必要となる。従って、クロ
ックサイクルあたり２個のバタフライは、最小のメモリ
での最大の計算であり、それゆえ、最適な構成である。
０に実装されたＡＣＳ演算を示し、図１４に、計算のメ
モリ編成を示す。シミュレーション結果に基づいて、実
施例では、トレースバック長を６４に選択した。これ
は、トレースバック演算が６４クロックサイクルを必要
とすることを意味する。例示したトレリスには２５６個
の状態があるため、ＡＣＳ演算をトレースバック演算と
完全に重ね合わせるためには、各クロックサイクルで４
個の状態メトリックを更新する（すなわち、各クロック
サイクルで２個の「バタフライ」構造を計算する）必要
がある。従って、１個のトレリス段は６４クロックサイ
クルで計算される。各クロックサイクルで計算される２
個のバタフライ構造を図１３に示す。図１４のメモリ編
成は、４個のデュアルポートランダムアクセスメモリ
（ＲＡＭ）１４０、１４２、１４４および１４６を含
む。注意すべき点であるが、各クロックサイクルごとに
１個のバタフライを計算する場合でも、本実施例では一
般に４個のＲＡＭが必要である。しかし、３個以上のバ
タフライを各クロックサイクルごとに計算する場合、一
般に４個より多くのＲＡＭが必要となる。従って、クロ
ックサイクルあたり２個のバタフライは、最小のメモリ
での最大の計算であり、それゆえ、最適な構成である。
【００２４】デュアルポートＲＡＭ１４０、１４２、１
４４および１４６はそれぞれ１２８個の１０ビットワー
ドを格納し、各ワードの９ビットは状態メトリックに対
応し、１ビットはYamamotoビットに対応する。各ＲＡＭ
１４０、１４２、１４４および１４６は、２つの読み出
し(READ)または２つの書き込み(WRITE)のうちのいずれ
かをサポートすることができるため、図１４に例示した
方式は、利用可能なメモリの最適な使用である。この方
式では、ＲＡＭ１４０のロケーション０〜６３と、ＲＡ
Ｍ１５５のロケーション１２８〜１９１とから読み出し
た状態は、ＲＡＭ１４２のロケーション０〜１２７にの
み書き込まれる。従って、下側の書き込みＲＡＭ１４６
は、これらの書き込み動作では空いている。４個のすべ
てのＲＡＭの最大限の利用は、ＲＡＭ１４０のロケーシ
ョン６４〜１２７から読み出した状態と、ＲＡＭ１４４
のロケーション１９２〜２５５から読み出した状態を、
ＲＡＭ１４６のロケーション１２８〜２５５に書き込め
るようにすることによって実現される。
４４および１４６はそれぞれ１２８個の１０ビットワー
ドを格納し、各ワードの９ビットは状態メトリックに対
応し、１ビットはYamamotoビットに対応する。各ＲＡＭ
１４０、１４２、１４４および１４６は、２つの読み出
し(READ)または２つの書き込み(WRITE)のうちのいずれ
かをサポートすることができるため、図１４に例示した
方式は、利用可能なメモリの最適な使用である。この方
式では、ＲＡＭ１４０のロケーション０〜６３と、ＲＡ
Ｍ１５５のロケーション１２８〜１９１とから読み出し
た状態は、ＲＡＭ１４２のロケーション０〜１２７にの
み書き込まれる。従って、下側の書き込みＲＡＭ１４６
は、これらの書き込み動作では空いている。４個のすべ
てのＲＡＭの最大限の利用は、ＲＡＭ１４０のロケーシ
ョン６４〜１２７から読み出した状態と、ＲＡＭ１４４
のロケーション１９２〜２５５から読み出した状態を、
ＲＡＭ１４６のロケーション１２８〜２５５に書き込め
るようにすることによって実現される。
【００２５】図１５に、ＡＣＳエンジン９０の実施例を
詳細に示す。ＲＡＭ１４０、１４２、１４４および１４
６は「ピンポン」方式で動作する。すなわち、あるトレ
リス段の間、状態メトリックはＲＡＭ１４０、１４４か
ら読み出されてＲＡＭ１４２、１４６に書き込まれ、次
の段ではこれらの役割が逆転する。換言すれば、時刻２
Ｔにおいて「現状態」が読み出されることになるＲＡＭ
に、時刻Ｔにおいて「次状態」が書き込まれる。前述の
ように、状態メトリックＲＡＭはそれぞれ幅１０ビット
であり、９ビットは状態メトリックに対応し、１ビット
はYamamotoビットに対応する。マルチプレクサ１５０−
１および１５０−２は、ＲＡＭ１４０、１４２、１４４
および１４６に書き込むデータを選択し、マルチプレク
サ１５２−１および１５２−２は、取得したデータをＡ
ＣＳ回路１５５に送る。ＡＣＳ回路１５５は、図示のよ
うに接続された加算器(adder)１５６、比較ユニット１
５７およびマルチプレクサ１５８を有する。ＲＡＭに送
られる読み出しアドレスは、打切り畳込み符号器１５４
−１および１５４−２にも送られる。打切り畳込み符号
器１５４−１および１５４−２は、対応する枝メトリッ
クを取得するための正しいアドレスを生成する。前述の
ように、本実施例は、４個の枝メトリックレジスタファ
イルを用いて、４個のＡＣＳ判定を行うのに必要な４個
の異なる枝メトリックを供給する。また、ＡＣＳエンジ
ン９０はトレースバック演算のための１ビットを生成す
る。生き残りパスがｊである場合、０がトレースバック
ビットとして格納され、生き残りパスがｊ＋１２８であ
る場合、１が格納される。このようにして、トレースバ
ックビットがアドレス２ｊのＭＳＢにシフトインされる
と、生き残りパスに連結した状態に到達する。ＡＣＳ回
路１５５は、４個の生き残り状態メトリックを比較し
て、最小のものを判定する。その後、最小のメトリック
は、再正規化、および、トレースバックの初期化に用い
られる。
詳細に示す。ＲＡＭ１４０、１４２、１４４および１４
６は「ピンポン」方式で動作する。すなわち、あるトレ
リス段の間、状態メトリックはＲＡＭ１４０、１４４か
ら読み出されてＲＡＭ１４２、１４６に書き込まれ、次
の段ではこれらの役割が逆転する。換言すれば、時刻２
Ｔにおいて「現状態」が読み出されることになるＲＡＭ
に、時刻Ｔにおいて「次状態」が書き込まれる。前述の
ように、状態メトリックＲＡＭはそれぞれ幅１０ビット
であり、９ビットは状態メトリックに対応し、１ビット
はYamamotoビットに対応する。マルチプレクサ１５０−
１および１５０−２は、ＲＡＭ１４０、１４２、１４４
および１４６に書き込むデータを選択し、マルチプレク
サ１５２−１および１５２−２は、取得したデータをＡ
ＣＳ回路１５５に送る。ＡＣＳ回路１５５は、図示のよ
うに接続された加算器(adder)１５６、比較ユニット１
５７およびマルチプレクサ１５８を有する。ＲＡＭに送
られる読み出しアドレスは、打切り畳込み符号器１５４
−１および１５４−２にも送られる。打切り畳込み符号
器１５４−１および１５４−２は、対応する枝メトリッ
クを取得するための正しいアドレスを生成する。前述の
ように、本実施例は、４個の枝メトリックレジスタファ
イルを用いて、４個のＡＣＳ判定を行うのに必要な４個
の異なる枝メトリックを供給する。また、ＡＣＳエンジ
ン９０はトレースバック演算のための１ビットを生成す
る。生き残りパスがｊである場合、０がトレースバック
ビットとして格納され、生き残りパスがｊ＋１２８であ
る場合、１が格納される。このようにして、トレースバ
ックビットがアドレス２ｊのＭＳＢにシフトインされる
と、生き残りパスに連結した状態に到達する。ＡＣＳ回
路１５５は、４個の生き残り状態メトリックを比較し
て、最小のものを判定する。その後、最小のメトリック
は、再正規化、および、トレースバックの初期化に用い
られる。
【００２６】図１６に、本発明によるトレースバックユ
ニット９２に実装されるトレースバックメモリの動作を
示す。上記のＩＳ−９５基地局受信器のように拘束長の
大きい符号のアプリケーションでは、トレースバックメ
モリのサイズは、実装のコストおよび同一のチップ上に
他の機能とともに集積することの実現可能性を判断する
際の重要なファクタである。定数Ｌを２５６×６４と定
義すると、従来のビタビ復号器チップは一般にサイズ３
Ｌのトレースバックメモリで設計されたが、サイズ１．
５Ｌのトレースバックメモリも提案されている。本発明
による面積効率の良い復号器は、Ｌのオーダーのサイズ
のトレースバックメモリを用いて実装することができ
る。この改良は、実施例では、４個の６４段シフトレジ
スタ（ＳＲ）１６０−ｉ（ｉ＝１，２，３および４）の
形式のステージングレジスタ１６０と、機能的な６４ワ
ード×２５６ビットトレースバックＲＡＭ１６２とを用
いて提供される。
ニット９２に実装されるトレースバックメモリの動作を
示す。上記のＩＳ−９５基地局受信器のように拘束長の
大きい符号のアプリケーションでは、トレースバックメ
モリのサイズは、実装のコストおよび同一のチップ上に
他の機能とともに集積することの実現可能性を判断する
際の重要なファクタである。定数Ｌを２５６×６４と定
義すると、従来のビタビ復号器チップは一般にサイズ３
Ｌのトレースバックメモリで設計されたが、サイズ１．
５Ｌのトレースバックメモリも提案されている。本発明
による面積効率の良い復号器は、Ｌのオーダーのサイズ
のトレースバックメモリを用いて実装することができ
る。この改良は、実施例では、４個の６４段シフトレジ
スタ（ＳＲ）１６０−ｉ（ｉ＝１，２，３および４）の
形式のステージングレジスタ１６０と、機能的な６４ワ
ード×２５６ビットトレースバックＲＡＭ１６２とを用
いて提供される。
【００２７】図１６のＡに、時刻Ｔ＝０におけるステー
ジングレジスタ１６０およびトレースバックＲＡＭ１６
２を示す。６４×２５６ビットトレースバックＲＡＭ
は、８個の６４×３２ＲＡＭを用いて実装することが可
能である。これは、６４クロックサイクルで、ステージ
ングレジスタ１６０を書き込む。６４サイクル後、ステ
ージングレジスタ１６０はトレースバックＲＡＭ１６２
に書き込まれる。トレースバックＲＡＭは、図１６のＢ
〜Ｇに示すような、本発明による巡回バッファ読み出し
／書き込み実装方式を利用する。図１６のＢに、時刻０
＜Ｔ＜６４の間にデータで満たされるステージングレジ
スタ１６０を示す。時刻Ｔ＝６４に、ステージングレジ
スタ１６０がフルになると、図１６のＣに示すように、
その内容がトレースバックＲＡＭ１６２に転送され、こ
のプロセスは、図１６のＤおよびＥに示すように、時刻
Ｔ＝６４×６４まで継続し、その時点で、トレースバッ
クＲＡＭ１６２はフルになる。この時点で、トレースバ
ックが開始される。トレースバックは、段６３から開始
し、段０のビットを押し出す（プッシュアウト）。この
プロセスは６４クロックサイクルかかる。この間に、Ａ
ＣＳエンジンは再びステージングレジスタ１６０を満た
す。図１６のＦに示すように、６４サイクルの終了時、
すなわち、時刻Ｔ＝６４×（６４＋１）に、トレースバ
ックＲＡＭ１６２のアドレス０に対応する段０が空にな
り、段６４がアドレス０に書き込まれる。注意すべき点
であるが、６４ ｍｏｄ ６４は０である。すなわち、
次のトレースバックは段６４（アドレス０）から開始
し、段１の１ビットを押し出す。図１６のＧに示すよう
に、６４サイクルの終了時、すなわち、時刻Ｔ＝６４×
（６４＋２）に、トレースバックＲＡＭ１６２のアドレ
ス１に対応する段１が空になり、段６５がアドレス１に
書き込まれる。こうして、段アドレスとトレースバック
ＲＡＭアドレスの間のマッピングはｍｏｄ６４で行われ
る。
ジングレジスタ１６０およびトレースバックＲＡＭ１６
２を示す。６４×２５６ビットトレースバックＲＡＭ
は、８個の６４×３２ＲＡＭを用いて実装することが可
能である。これは、６４クロックサイクルで、ステージ
ングレジスタ１６０を書き込む。６４サイクル後、ステ
ージングレジスタ１６０はトレースバックＲＡＭ１６２
に書き込まれる。トレースバックＲＡＭは、図１６のＢ
〜Ｇに示すような、本発明による巡回バッファ読み出し
／書き込み実装方式を利用する。図１６のＢに、時刻０
＜Ｔ＜６４の間にデータで満たされるステージングレジ
スタ１６０を示す。時刻Ｔ＝６４に、ステージングレジ
スタ１６０がフルになると、図１６のＣに示すように、
その内容がトレースバックＲＡＭ１６２に転送され、こ
のプロセスは、図１６のＤおよびＥに示すように、時刻
Ｔ＝６４×６４まで継続し、その時点で、トレースバッ
クＲＡＭ１６２はフルになる。この時点で、トレースバ
ックが開始される。トレースバックは、段６３から開始
し、段０のビットを押し出す（プッシュアウト）。この
プロセスは６４クロックサイクルかかる。この間に、Ａ
ＣＳエンジンは再びステージングレジスタ１６０を満た
す。図１６のＦに示すように、６４サイクルの終了時、
すなわち、時刻Ｔ＝６４×（６４＋１）に、トレースバ
ックＲＡＭ１６２のアドレス０に対応する段０が空にな
り、段６４がアドレス０に書き込まれる。注意すべき点
であるが、６４ ｍｏｄ ６４は０である。すなわち、
次のトレースバックは段６４（アドレス０）から開始
し、段１の１ビットを押し出す。図１６のＧに示すよう
に、６４サイクルの終了時、すなわち、時刻Ｔ＝６４×
（６４＋２）に、トレースバックＲＡＭ１６２のアドレ
ス１に対応する段１が空になり、段６５がアドレス１に
書き込まれる。こうして、段アドレスとトレースバック
ＲＡＭアドレスの間のマッピングはｍｏｄ６４で行われ
る。
【００２８】図１７に、トレースバックユニット９２の
実施例を詳細に示す。トレースバックユニット９２は、
４個の６４段シフトレジスタ１６０−１、１６０−２、
１６０−３および１６０−４として実装された上記のス
テージングレジスタ１６０を有する。これらのシフトレ
ジスタは、６４×２５６トレースバックＲＡＭ１６２に
接続される。トレースバックＲＡＭ１６２は、本実施例
では、シングルポートＲＡＭとして実装される。注意す
べき点であるが、４個のシフトレジスタは、トレースバ
ックＲＡＭ１６２における連続するポインタを書き込ま
ない。データを並べ替えようとする（これは、複雑な配
線の大規模なネットワークを要する）代わりに、トレー
スバックＲＡＭへのアドレスを分割し、４：１マルチプ
レクサ１７３と６４：１マルチプレクサ１７４を用いて
並べ替える。マルチプレクサ１７３、１７４は、トレー
スバックＲＡＭ１６２内の与えられた２５６ビットセッ
トから関連するトレースバックポインタを抽出し、この
ポインタは、８段シフトレジスタ１７５（これにはあら
かじめ初期アドレス１７６がロードされている。）のＭ
ＳＢ入力にプッシュされる。シフトレジスタ１７５から
のＬＳＢビットは出力ビットであり、これは、トレース
バック演算の終了時に、関連する出力シフトレジスタ１
７７−１、１７７−２、１７７−３または１７７−４に
ラッチされる。前述のように、シフトレジスタ１７７−
１、１７７−２、１７７−３および１７７−４は、図９
の出力バッファ９７の代替物と見ることも可能である。
本発明の改良されたトレースバック方式は、従来の構成
に比べて、復号器に必要なトレースバックメモリの量を
５０％以上縮小することができる。従来のトレースバッ
クメモリ構成に関してさらに詳細には、例えば、R. Cyp
her and C. B. Shung, "Generalized Traceback Techni
ques for Survivor Memory Management in the Viterbi
Algorithm", IEEE Globecom, pp.1318-1322, December
1990、に記載されている。
実施例を詳細に示す。トレースバックユニット９２は、
４個の６４段シフトレジスタ１６０−１、１６０−２、
１６０−３および１６０−４として実装された上記のス
テージングレジスタ１６０を有する。これらのシフトレ
ジスタは、６４×２５６トレースバックＲＡＭ１６２に
接続される。トレースバックＲＡＭ１６２は、本実施例
では、シングルポートＲＡＭとして実装される。注意す
べき点であるが、４個のシフトレジスタは、トレースバ
ックＲＡＭ１６２における連続するポインタを書き込ま
ない。データを並べ替えようとする（これは、複雑な配
線の大規模なネットワークを要する）代わりに、トレー
スバックＲＡＭへのアドレスを分割し、４：１マルチプ
レクサ１７３と６４：１マルチプレクサ１７４を用いて
並べ替える。マルチプレクサ１７３、１７４は、トレー
スバックＲＡＭ１６２内の与えられた２５６ビットセッ
トから関連するトレースバックポインタを抽出し、この
ポインタは、８段シフトレジスタ１７５（これにはあら
かじめ初期アドレス１７６がロードされている。）のＭ
ＳＢ入力にプッシュされる。シフトレジスタ１７５から
のＬＳＢビットは出力ビットであり、これは、トレース
バック演算の終了時に、関連する出力シフトレジスタ１
７７−１、１７７−２、１７７−３または１７７−４に
ラッチされる。前述のように、シフトレジスタ１７７−
１、１７７−２、１７７−３および１７７−４は、図９
の出力バッファ９７の代替物と見ることも可能である。
本発明の改良されたトレースバック方式は、従来の構成
に比べて、復号器に必要なトレースバックメモリの量を
５０％以上縮小することができる。従来のトレースバッ
クメモリ構成に関してさらに詳細には、例えば、R. Cyp
her and C. B. Shung, "Generalized Traceback Techni
ques for Survivor Memory Management in the Viterbi
Algorithm", IEEE Globecom, pp.1318-1322, December
1990、に記載されている。
【００２９】図１８は、上記のＩＳ−９５基地局受信器
アプリケーションにおける例示的な２０ｍｓデータフレ
ームに対する、図９の例示的なビタビ復号器７５のタイ
ミング図である。復調プロセスの終了時に、ＤＩ＿ＲＤ
Ｙ信号が復号プロセスを開始する。受信チャネルがトラ
フィックチャネルである場合、前述のように、４個のレ
ートをすべて復号する必要がある。フルレートを最初に
復号し、その後、ハーフレートを復号し、その後、４分
の１レートを復号し、最後に、８分の１レートを復号す
る。アクセスチャネルの場合、データ伝送は固定レート
で行われるため、復号は一度だけ実行される。レート１
／３符号の場合、ビタビ復号器７５は、デインタリーバ
７２から順次３個の軟シンボルをフェッチし、それらを
枝メトリック計算器８８のレジスタ１２０−１、１２０
−２および１２０−３にロードする。その後、８個の仮
説を実行し、対応する枝メトリックを枝メトリック計算
器８８のレジスタファイル１２８−１、１２８−２、１
２８−３および１２８−４に格納する。このプロセスは
１１クロックサイクルかかる。レート１／２符号の場
合、このプロセスは７クロックサイクルかかる。
アプリケーションにおける例示的な２０ｍｓデータフレ
ームに対する、図９の例示的なビタビ復号器７５のタイ
ミング図である。復調プロセスの終了時に、ＤＩ＿ＲＤ
Ｙ信号が復号プロセスを開始する。受信チャネルがトラ
フィックチャネルである場合、前述のように、４個のレ
ートをすべて復号する必要がある。フルレートを最初に
復号し、その後、ハーフレートを復号し、その後、４分
の１レートを復号し、最後に、８分の１レートを復号す
る。アクセスチャネルの場合、データ伝送は固定レート
で行われるため、復号は一度だけ実行される。レート１
／３符号の場合、ビタビ復号器７５は、デインタリーバ
７２から順次３個の軟シンボルをフェッチし、それらを
枝メトリック計算器８８のレジスタ１２０−１、１２０
−２および１２０−３にロードする。その後、８個の仮
説を実行し、対応する枝メトリックを枝メトリック計算
器８８のレジスタファイル１２８−１、１２８−２、１
２８−３および１２８−４に格納する。このプロセスは
１１クロックサイクルかかる。レート１／２符号の場
合、このプロセスは７クロックサイクルかかる。
【００３０】次に、制御はＡＣＳエンジン９０に移る。
ＡＣＳエンジン９０は、１段を完了するのに６４クロッ
クサイクルかかる。このプロセス中に、トレースバック
ポインタがトレースバックユニット９２の４個のシフト
レジスタ１６０−１、１６０−２、１６０−３および１
６０−４に書き込まれる。ＡＣＳ計算の終了時に、これ
らのシフトレジスタの内容がトレースバック（ＴＢ）Ｒ
ＡＭ１６２に書き込まれる。並行して、枝メトリック計
算器８８は、次の３個の符号シンボルをフェッチし、次
の枝メトリックのセットを計算（ＢＭＣ）している。こ
のサイクルは、トレースバックＲＡＭ１６２が満たされ
るまで反復される。満たされた時点で、トレースバック
ユニット９２はトレースバックを開始し、トレースバッ
クは、ＡＣＳ演算と平行して行われる。６４サイクルの
終了時に、トレースバックユニット９２は１個の復号ビ
ットをプッシュアウトし、シフトレジスタ１６０−１、
１６０−２、１６０−３および１６０−４は、自己の内
容を、トレースバックＲＡＭ１６２内で解放されている
スロットにダンプする。このプロセスは、最後のトレリ
ス段がＲＡＭ１６２に書き込まれるまで継続する。その
後、枝メトリック計算器８８およびＡＣＳエンジン９０
はアイドルモードに移り、トレースバックユニットは最
後のビットセットをプッシュアウトする。このレートが
終了すると、４個のレートのすべてが完了するまで、制
御は次のレートに移る。その後、プロセス全体が、次の
データフレームに対して繰り返される。本発明の面積効
率の良いビタビ復号器のスループットは、２０ＭＨｚの
クロックレートで、レート１／２符号の場合は０．３２
Ｍｂｐｓであり、レート１／２符号の場合は０．２６Ｍ
ｂｐｓである。この実装は、リアルタイムで、すなわ
ち、１個の２０ｍｓフレームにおいて、１０個までのＣ
ＤＭＡチャネルを復号することができる。
ＡＣＳエンジン９０は、１段を完了するのに６４クロッ
クサイクルかかる。このプロセス中に、トレースバック
ポインタがトレースバックユニット９２の４個のシフト
レジスタ１６０−１、１６０−２、１６０−３および１
６０−４に書き込まれる。ＡＣＳ計算の終了時に、これ
らのシフトレジスタの内容がトレースバック（ＴＢ）Ｒ
ＡＭ１６２に書き込まれる。並行して、枝メトリック計
算器８８は、次の３個の符号シンボルをフェッチし、次
の枝メトリックのセットを計算（ＢＭＣ）している。こ
のサイクルは、トレースバックＲＡＭ１６２が満たされ
るまで反復される。満たされた時点で、トレースバック
ユニット９２はトレースバックを開始し、トレースバッ
クは、ＡＣＳ演算と平行して行われる。６４サイクルの
終了時に、トレースバックユニット９２は１個の復号ビ
ットをプッシュアウトし、シフトレジスタ１６０−１、
１６０−２、１６０−３および１６０−４は、自己の内
容を、トレースバックＲＡＭ１６２内で解放されている
スロットにダンプする。このプロセスは、最後のトレリ
ス段がＲＡＭ１６２に書き込まれるまで継続する。その
後、枝メトリック計算器８８およびＡＣＳエンジン９０
はアイドルモードに移り、トレースバックユニットは最
後のビットセットをプッシュアウトする。このレートが
終了すると、４個のレートのすべてが完了するまで、制
御は次のレートに移る。その後、プロセス全体が、次の
データフレームに対して繰り返される。本発明の面積効
率の良いビタビ復号器のスループットは、２０ＭＨｚの
クロックレートで、レート１／２符号の場合は０．３２
Ｍｂｐｓであり、レート１／２符号の場合は０．２６Ｍ
ｂｐｓである。この実装は、リアルタイムで、すなわ
ち、１個の２０ｍｓフレームにおいて、１０個までのＣ
ＤＭＡチャネルを復号することができる。
【００３１】強調されるべき点であるが、上記で例示し
たビタビ復号器は本発明の動作を説明するためのもので
あって、特定の実施例に本発明を限定するものと解釈し
てはならない。例えば、本発明は、ＩＳ−９５方式の基
地局受信器における実装に適してはいるが、畳込み符号
を利用する他のアプリケーションにおける面積効率の良
い復号器を実現するために使用することも可能である。
さらに、符号レート、拘束長、トレリス内の状態数、ト
レースバック長などがさまざまに異なる実施例も、個々
のアプリケーションの必要に応じて実装可能である。
たビタビ復号器は本発明の動作を説明するためのもので
あって、特定の実施例に本発明を限定するものと解釈し
てはならない。例えば、本発明は、ＩＳ−９５方式の基
地局受信器における実装に適してはいるが、畳込み符号
を利用する他のアプリケーションにおける面積効率の良
い復号器を実現するために使用することも可能である。
さらに、符号レート、拘束長、トレリス内の状態数、ト
レースバック長などがさまざまに異なる実施例も、個々
のアプリケーションの必要に応じて実装可能である。
【００３２】
【発明の効果】以上述べたごとく、本発明によれば、ワ
イヤレス基地局受信器などの、大きい拘束長の符号を利
用するアプリケーションを含むさまざまなアプリケーシ
ョンで、面積効率が良く、少ない複雑さおよびコストで
実装可能なビタビ復号器が実現される。
イヤレス基地局受信器などの、大きい拘束長の符号を利
用するアプリケーションを含むさまざまなアプリケーシ
ョンで、面積効率が良く、少ない複雑さおよびコストで
実装可能なビタビ復号器が実現される。
【図１】従来の、拘束長Ｋ＝４でレート１／２の畳込み
符号のトレリス図である。
符号のトレリス図である。
【図２】従来の、レート１／２符号の場合のバタフライ
構造の図である。
構造の図である。
【図３】従来の、８状態トレリスにおける畳込み符号化
プロセスの図である。
プロセスの図である。
【図４】従来の、８段トレリスに対して７Ｔの期間にわ
たるすべての可能なパスの図である。
たるすべての可能なパスの図である。
【図５】従来のビタビ復号器のブロック図である。
【図６】図５の復号器における加算比較選択（ＡＣＳ）
演算の図である。
演算の図である。
【図７】図５のビタビ復号器内のＡＣＳエンジンに対す
る従来の実装の図である。
る従来の実装の図である。
【図８】本発明による面積効率の良いビタビ復号器が実
装されるＩＳ−９５基地局受信器の図である。
装されるＩＳ−９５基地局受信器の図である。
【図９】本発明による面積効率の良いビタビ復号器の実
施例のブロック図である。
施例のブロック図である。
【図１０】本発明によるビタビ復号器における枝メトリ
ック計算で用いられるバイナリオフセット表現の図であ
る。
ック計算で用いられるバイナリオフセット表現の図であ
る。
【図１１】図５のビタビ復号器内のＡＣＳエンジンに対
する従来の実装の図である。
する従来の実装の図である。
【図１２】図９のビタビ復号器で用いられる枝メトリッ
ク計算器の実施例の図である。
ク計算器の実施例の図である。
【図１３】図９のビタビ復号器で用いられるＡＣＳエン
ジンにおけるＡＣＳ計算の説明図である。
ジンにおけるＡＣＳ計算の説明図である。
【図１４】図９のビタビ復号器で用いられるＡＣＳエン
ジンにおけるメモリ編成の説明図である。
ジンにおけるメモリ編成の説明図である。
【図１５】図９のビタビ復号器で用いるのに適したＡＣ
Ｓエンジンの実施例の左半分の図である。
Ｓエンジンの実施例の左半分の図である。
【図１６】本発明による巡回バッファトレースバックメ
モリ方式の動作の説明図である。
モリ方式の動作の説明図である。
【図１７】図１６のトレースバックメモリ方式を含み、
図９のビタビ復号器で用いるのに適した、トレースバッ
クユニットの実施例の図である。
図９のビタビ復号器で用いるのに適した、トレースバッ
クユニットの実施例の図である。
【図１８】例示的なデータフレームに対する図９のビタ
ビ復号器のさまざまな動作のタイミングを示すタイミン
グ図である。
ビ復号器のさまざまな動作のタイミングを示すタイミン
グ図である。
【図１９】図９のビタビ復号器で用いるのに適したＡＣ
Ｓエンジンの実施例の左半分の図である。
Ｓエンジンの実施例の左半分の図である。
１０ ビタビ復号器 １２ 枝メトリック計算器 １４ 再帰ＡＣＳエンジン １６ トレースバックユニット １８ 入力バッファ ２０ 出力バッファ ２２ 有限状態マシンコントローラ ３０ 加算器 ３２ 比較ユニット ３４ 選択ユニット ４０ ＡＣＳユニット ４２ 状態メトリックＲＡＭ ４４ 第１メモリユニット ４６ ルーティングネットワーク ４８ 第２メモリユニット ５０ バタフライ構造 ６０ ＩＳ−９５基地局受信器 ６２ ミキサ ６３ ミキサ ６４ チップ整合フィルタ ６５ チップ整合フィルタ ６８ 非コヒーレントウォルシュ相関器バンク ７０ 軟シンボル生成器（ＳＳＧ） ７２ デインタリーバ ７５ ビタビ復号器 ８１ レジスタ ８２ 加算器 ８４ マルチプレクサ ８７ バイナリ判定スライサ ８８ 枝メトリック計算器 ９０ ＡＣＳエンジン ９２ トレースバックユニット ９４ 復号器ステータスレジスタ ９６ シフトレジスタ ９７ 出力バッファ ９８ 再符号器 １００ 比較正規化ユニット １０２ ＣＲＣユニット １０４ レジスタ １２０ レジスタ １２４ ＸＯＲゲート １２５ 加算器 １２６ 加算器 １２７ マルチプレクサ １２８ レジスタファイル １４０ デュアルポートＲＡＭ １４２ デュアルポートＲＡＭ １４４ デュアルポートＲＡＭ １４６ デュアルポートＲＡＭ １５０ マルチプレクサ １５２ マルチプレクサ １５４ 打切り畳込み符号器 １５５ ＡＣＳ回路 １５６ 加算器 １５７ 比較ユニット １５８ マルチプレクサ １６０ ステージングレジスタ（シフトレジスタ） １６２ トレースバックＲＡＭ １７３ ４：１マルチプレクサ １７４ ６４：１マルチプレクサ １７５ ８段シフトレジスタ １７６ 初期アドレス １７７ シフトレジスタ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 サイド アオン ムジャタバ アメリカ合衆国，07922 ニュージャージ ー，バークリー ハイツ，ホーリー グレ ン サウス 65
Claims (21)
- 【請求項１】 シンボルを生成するために用いられる畳
込み符号を表すトレリス内での遷移に対する枝メトリッ
クを、逆尤度関数を用いてシンボルのオフセットバイナ
リ表現から計算する枝メトリック計算器と、 前記トレリスの少なくとも一部を通るパスを選択するよ
うに、前記枝メトリックから生成されるパスメトリック
を処理する加算比較選択エンジンと、 選択されたパスから復号ビット列を生成するトレースバ
ックユニットとからなることを特徴とする、通信システ
ムにおいて受信シンボルを復号する畳込み復号装置。 - 【請求項２】 前記枝メトリック計算器は、受信シンボ
ルと前記畳込み符号の可能な符号語との間の一致が良い
場合に枝メトリックが小さくなり、受信シンボルと可能
な符号語との間の一致が悪い場合に枝メトリックが大き
くなるように、前記枝メトリックを計算することを特徴
とする請求項１に記載の装置。 - 【請求項３】 前記加算比較選択エンジンは、状態直列
アーキテクチャを利用することを特徴とする請求項１に
記載の装置。 - 【請求項４】 前記枝メトリック計算器は、計算した枝
メトリックをｋ個のレジスタセットに格納し、 前記加算比較選択エンジンは、クロックサイクルごと
に、前記トレリスの与えられた段のｋ個の状態に対する
パスメトリックを処理することを特徴とする請求項１に
記載の装置。 - 【請求項５】 前記加算比較選択エンジンは、複数のメ
モリを有し、与えられたトレリス段の間に、パスメトリ
ックは第１のメモリから読み出されて第２のメモリに書
き込まれ、次のトレリス段の間に、パスメトリックは該
第２のメモリから読み出されて該第１のメモリに書き込
まれることを特徴とする請求項１に記載の装置。 - 【請求項６】 前記加算比較選択エンジンは、少なくと
も４個のメモリを有し、クロックサイクルごとに２つの
バタフライ計算を実行することを特徴とする請求項１に
記載の装置。 - 【請求項７】 前記トレースバックユニットは、ステー
ジングレジスタおよびトレースバックメモリを有し、 前記ステージングレジスタは、前記加算比較選択エンジ
ンから、選択されたパスの情報を受け取り、 前記ステージングレジスタが指定のフルネスに到達した
ときに前記ステージングレジスタの内容は前記トレース
バックメモリにロードされ、 前記トレースバックメモリが指定のフルネスに到達した
ときにトレースバックが開始されることを特徴とする請
求項１に記載の装置。 - 【請求項８】 前記トレースバックユニットは、トレー
スバックが開始されると、前記トレースバックメモリの
与えられた部分から復号ビットを生成し、その後、該与
えられた部分は、前記ステージングレジスタからの次の
選択されたパスの情報で満たされることを特徴とする請
求項７に記載の装置。 - 【請求項９】 前記トレースバックメモリにおける、与
えられたトレリス段に対応する部分のアドレスは、トレ
ースバック長を法とする該段の番号として決定されるこ
とを特徴とする請求項７に記載の装置。 - 【請求項１０】 前記ステージングレジスタは、前記ト
レースバックメモリに、連続しないデータを書き込み、 前記トレースバックユニットは、前記トレースバックメ
モリ内の与えられたビットセットから必要なビットを抽
出するように構成された複数のマルチプレクサをさらに
有することを特徴とする請求項７に記載の装置。 - 【請求項１１】 シンボルを生成するために用いられる
畳込み符号を表すトレリス内での遷移に対する枝メトリ
ックを、逆尤度関数を用いてシンボルのオフセットバイ
ナリ表現から計算する枝メトリック計算ステップと、 前記トレリスの少なくとも一部を通るパスを選択するよ
うに、前記枝メトリックから生成されるパスメトリック
を処理するパスメトリック処理ステップと、 選択されたパスから復号ビット列を生成する復号ビット
列生成ステップとからなることを特徴とする、通信シス
テムにおいて受信シンボルを復号する方法。 - 【請求項１２】 前記枝メトリック計算ステップは、受
信シンボルと前記畳込み符号の可能な符号語との間の一
致が良い場合に枝メトリックが小さくなり、受信シンボ
ルと可能な符号語との間の一致が悪い場合に枝メトリッ
クが大きくなるように、前記枝メトリックを計算するこ
とを特徴とする請求項１１に記載の方法。 - 【請求項１３】 前記枝メトリック計算ステップは、計
算した枝メトリックをｋ個のレジスタセットに格納し、 前記パスメトリック処理ステップは、クロックサイクル
ごとに、前記トレリスの与えられた段のｋ個の状態に対
するパスメトリックを処理することを特徴とする請求項
１１に記載の方法。 - 【請求項１４】 前記パスメトリック処理ステップは、
パスメトリックごとに複数のメモリを利用して、与えら
れたトレリス段の間に、パスメトリックを第１のメモリ
から読み出して第２のメモリに書き込み、次のトレリス
段の間に、パスメトリックを該第２のメモリから読み出
して該第１のメモリに書き込むことを特徴とする請求項
１１に記載の方法。 - 【請求項１５】 前記パスメトリック処理ステップは、
少なくとも４個のメモリを利用して、クロックサイクル
ごとに２つのバタフライ計算を実行することを特徴とす
る請求項１１に記載の方法。 - 【請求項１６】 前記復号ビット列生成ステップは、 選択されたパスの情報をステージングレジスタに格納す
るステップと、 前記ステージングレジスタが指定のフルネスに到達した
ときに前記ステージングレジスタの内容をトレースバッ
クメモリにロードするステップと、 前記トレースバックメモリが指定のフルネスに到達した
ときにトレースバックを開始するステップとを有するこ
とを特徴とする請求項１１に記載の方法。 - 【請求項１７】 前記復号ビット列生成ステップは、 トレースバックが開始されると、前記トレースバックメ
モリの与えられた部分から復号ビットを生成するステッ
プと、 前記与えられた部分を、前記ステージングレジスタから
の次の選択されたパスの情報で満たすステップとをさら
に有することを特徴とする請求項１６に記載の方法。 - 【請求項１８】 前記トレースバックメモリにおける、
与えられたトレリス段に対応する部分のアドレスを、ト
レースバック長を法とする該段の番号として決定するス
テップをさらに有することを特徴とする請求項１６に記
載の方法。 - 【請求項１９】 前記ステージングレジスタは、前記ト
レースバックメモリに、連続しないデータを書き込み、 前記復号ビット列生成ステップは、複数のマルチプレク
サを利用して、前記トレースバックメモリ内の与えられ
たビットセットから必要なビットを抽出することを特徴
とする請求項１６に記載の方法。 - 【請求項２０】 シンボルを生成するために用いられる
畳込み符号を表すトレリス内での遷移に対する枝メトリ
ックを計算する枝メトリック計算器と、 前記トレリスの少なくとも一部を通るパスを選択するよ
うに、前記枝メトリックから生成されるパスメトリック
を処理する加算比較選択エンジンと、 選択されたパスから復号ビット列を生成するトレースバ
ックユニットとからなる、通信システムにおいて受信シ
ンボルを復号する畳込み復号装置において、前記トレー
スバックユニットは、ステージングレジスタおよびトレ
ースバックメモリを有し、 前記ステージングレジスタは、前記加算比較選択エンジ
ンから、選択されたパスの情報を受け取り、 前記ステージングレジスタが指定のフルネスに到達した
ときに、前記トレリスの与えられた段に対する前記ステ
ージングレジスタの内容が、前記トレースバックメモリ
内の、トレースバック長を法とする該段の番号で与えら
れるロケーションにロードされることを特徴とする畳込
み復号装置。 - 【請求項２１】 シンボルを生成するために用いられる
畳込み符号を表すトレリス内での遷移に対する枝メトリ
ックを計算する枝メトリック計算器と、 前記トレリスの少なくとも一部を通るパスを選択するよ
うに、前記枝メトリックから生成されるパスメトリック
を処理する加算比較選択エンジンと、 選択されたパスから復号ビット列を生成するトレースバ
ックユニットとからなる、通信システムにおいて受信シ
ンボルを復号する畳込み復号装置において、 前記加算比較選択エンジンは、少なくとも４個のメモリ
を有し、クロックサイクルごとに２つのバタフライ計算
を実行することを特徴とする畳込み復号装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/105759 | 1998-06-16 | ||
| US09/105,759 US6477680B2 (en) | 1998-06-26 | 1998-06-26 | Area-efficient convolutional decoder |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002187012A Division JP3677257B2 (ja) | 1998-06-26 | 2002-06-27 | 畳込み復号装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031836A true JP2000031836A (ja) | 2000-01-28 |
| JP3604955B2 JP3604955B2 (ja) | 2004-12-22 |
Family
ID=22307632
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17027799A Expired - Fee Related JP3604955B2 (ja) | 1998-06-26 | 1999-06-16 | 畳込み復号装置 |
| JP2002187012A Expired - Fee Related JP3677257B2 (ja) | 1998-06-26 | 2002-06-27 | 畳込み復号装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002187012A Expired - Fee Related JP3677257B2 (ja) | 1998-06-26 | 2002-06-27 | 畳込み復号装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6477680B2 (ja) |
| EP (1) | EP0967730B1 (ja) |
| JP (2) | JP3604955B2 (ja) |
| DE (1) | DE69941553D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176366A (ja) * | 2000-09-18 | 2002-06-21 | Lucent Technol Inc | 通信の復号化の際に用いられるバタフライプロセッサ装置 |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7031407B1 (en) * | 1998-09-28 | 2006-04-18 | Ceva D.S.P. Ltd. | Apparatus and method for decoding and trace back of convolution codes using the viterbi decoding algorithm |
| US6690750B1 (en) * | 1999-12-23 | 2004-02-10 | Texas Instruments Incorporated | Flexible Viterbi decoder for wireless applications |
| US6741664B1 (en) * | 1999-02-05 | 2004-05-25 | Broadcom Corporation | Low-latency high-speed trellis decoder |
| US6587519B1 (en) * | 1999-05-28 | 2003-07-01 | Koninklijke Philips Electronics N.V. | Efficient apparatus and method for generating a trellis code from a shared state counter |
| US6542492B1 (en) * | 1999-05-28 | 2003-04-01 | Koninklijke Philips Electronics N.V. | Method and system of initializing state metrics for traffic, paging, and sync channels to enhance Viterbi decoder performance |
| US6654929B1 (en) * | 1999-10-01 | 2003-11-25 | Matsushita Electric Industrial Co., Ltd. | Viterbi decoder and Viterbi decoding method |
| US7225393B2 (en) | 1999-10-01 | 2007-05-29 | Matsushita Electric Industrial Co., Ltd. | Viterbi decoder and Viterbi decoding method |
| US6901118B2 (en) * | 1999-12-23 | 2005-05-31 | Texas Instruments Incorporated | Enhanced viterbi decoder for wireless applications |
| FI112711B (fi) | 2000-03-17 | 2003-12-31 | Nokia Corp | Menetelmä ja laite muistinhallintaan digitaalisessa tiedonsiirrossa |
| FI109162B (fi) | 2000-06-30 | 2002-05-31 | Nokia Corp | Menetelmä ja järjestely konvoluutiokoodatun koodisanan dekoodaamiseksi |
| JP3876662B2 (ja) * | 2001-08-03 | 2007-02-07 | 三菱電機株式会社 | 積符号の復号方法および積符号の復号装置 |
| US7191387B1 (en) * | 2002-01-15 | 2007-03-13 | Ikanos Communication Inc. | Method and apparatus for forward error correction |
| US6810093B1 (en) * | 2002-05-03 | 2004-10-26 | Atheros Communications, Inc. | Sequence detection |
| US7173985B1 (en) * | 2002-08-05 | 2007-02-06 | Altera Corporation | Method and apparatus for implementing a Viterbi decoder |
| FR2854747A1 (fr) * | 2003-05-09 | 2004-11-12 | St Microelectronics Sa | Dispositif et procede d'addition-comparaison-selection- ajustement dans un decodeur |
| US20040255230A1 (en) * | 2003-06-10 | 2004-12-16 | Inching Chen | Configurable decoder |
| US8577026B2 (en) | 2010-12-29 | 2013-11-05 | Ternarylogic Llc | Methods and apparatus in alternate finite field based coders and decoders |
| US7877670B2 (en) * | 2005-12-06 | 2011-01-25 | Ternarylogic Llc | Error correcting decoding for convolutional and recursive systematic convolutional encoded sequences |
| BRPI0418596A (pt) * | 2004-03-22 | 2007-06-26 | Matsushita Electric Ind Co Ltd | método para a decodificação em um decodificador de pelo menos uma senha, decodificador para a decodificação de pelo menos uma senha, terminal móvel em um sistema de comunicação móvel, estação base em um sistema de comunicação móvel, terminal de estação base e sistema de comunicação móvel |
| US7231586B2 (en) * | 2004-07-21 | 2007-06-12 | Freescale Semiconductor, Inc. | Multi-rate viterbi decoder |
| US20060068911A1 (en) * | 2004-09-30 | 2006-03-30 | Microsoft Corporation | Game console communication with a computer |
| US7275204B2 (en) * | 2004-09-30 | 2007-09-25 | Marvell International Ltd. | Distributed ring control circuits for Viterbi traceback |
| US7797618B2 (en) * | 2004-12-30 | 2010-09-14 | Freescale Semiconductor, Inc. | Parallel decoder for ultrawide bandwidth receiver |
| US7458008B2 (en) * | 2004-12-30 | 2008-11-25 | Freescale Semiconductor, Inc. | Decision voting in a parallel decoder |
| JP4432781B2 (ja) * | 2005-01-17 | 2010-03-17 | 株式会社日立製作所 | 誤り訂正復号器 |
| US7404139B2 (en) * | 2005-01-21 | 2008-07-22 | Freescale Semiconductor, Inc. | Decoder with M-AT-A-Time Traceback |
| US20070006058A1 (en) * | 2005-06-30 | 2007-01-04 | Seagate Technology Llc | Path metric computation unit for use in a data detector |
| US20070011557A1 (en) * | 2005-07-07 | 2007-01-11 | Highdimension Ltd. | Inter-sequence permutation turbo code system and operation methods thereof |
| US7856579B2 (en) * | 2006-04-28 | 2010-12-21 | Industrial Technology Research Institute | Network for permutation or de-permutation utilized by channel coding algorithm |
| US7797615B2 (en) * | 2005-07-07 | 2010-09-14 | Acer Incorporated | Utilizing variable-length inputs in an inter-sequence permutation turbo code system |
| US20070150332A1 (en) * | 2005-12-22 | 2007-06-28 | Caterpillar Inc. | Heuristic supply chain modeling method and system |
| US20080152044A1 (en) * | 2006-12-20 | 2008-06-26 | Media Tek Inc. | Veterbi decoding method for convolutionally encoded signal |
| KR20100101585A (ko) * | 2007-12-10 | 2010-09-17 | 샌드브리지 테크놀로지스, 인코포레이티드 | 신호 프로세서에서의 역추적 가속화 |
| WO2009149748A1 (en) * | 2008-06-10 | 2009-12-17 | Telefonaktiebolaget Lm Ericsson (Publ) | Continuous parallel viterbi decoder |
| US8179999B2 (en) * | 2008-08-08 | 2012-05-15 | Nokia Corporation | Decoding of blocks in radio communications |
| US20100299579A1 (en) * | 2009-05-21 | 2010-11-25 | Ternarylogic Llc | Methods and Systems for Error-Correction in Convolutional and Systematic Convolutional Decoders in Galois Configuration |
| FR2946480B1 (fr) * | 2009-06-09 | 2011-06-17 | Thales Sa | Recepteur equipe d'un decodeur de viterbi a treillis |
| US8644432B2 (en) * | 2012-04-05 | 2014-02-04 | Freescale Semiconductor, Inc. | Viterbi decoder for decoding convolutionally encoded data stream |
| US9419656B2 (en) * | 2014-07-29 | 2016-08-16 | Intel IP Corporation | Decoder and method for decoding an encoded sequence of bits |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4346473A (en) * | 1980-02-26 | 1982-08-24 | Harris Corporation | Error correction coding method and apparatus for multilevel signaling |
| US4583078A (en) * | 1984-11-13 | 1986-04-15 | Communications Satellite Corporation | Serial Viterbi decoder |
| US5027374A (en) * | 1990-03-26 | 1991-06-25 | Motorola, Inc. | Bit serial Viterbi decoder add/compare/select array |
| DE4038251A1 (de) | 1990-11-30 | 1992-06-04 | Philips Patentverwaltung | Entzerrer fuer ein digitales uebertragungssystem |
| KR930004862B1 (ko) * | 1990-12-17 | 1993-06-09 | 삼성전자 주식회사 | 상태 평가량 기억장치 |
| US5418795A (en) * | 1991-09-13 | 1995-05-23 | Sony Corporation | Viterbi decoder with path metric comparisons for increased decoding rate and with normalization timing calculation |
| KR940010435B1 (ko) * | 1992-08-31 | 1994-10-22 | 삼성전자 주식회사 | 비터비 복호기의 경로기억장치 |
| JPH06338808A (ja) * | 1993-05-28 | 1994-12-06 | Matsushita Electric Ind Co Ltd | 加算比較選択装置 |
| US5550870A (en) * | 1994-03-02 | 1996-08-27 | Lucent Technologies Inc. | Viterbi processor |
| US5471500A (en) * | 1994-03-08 | 1995-11-28 | At&T Ipm Corp. | Soft symbol decoding |
| US5822341A (en) * | 1995-04-06 | 1998-10-13 | Advanced Hardware Architectures, Inc. | Multiport RAM for use within a viterbi decoder |
| EP0769853B1 (de) * | 1995-10-21 | 2001-10-04 | Micronas GmbH | Logischer Block für einen Viterbi-Decoder |
| JPH09232973A (ja) * | 1996-02-28 | 1997-09-05 | Sony Corp | ビタビ復号器 |
| US5987638A (en) * | 1997-04-22 | 1999-11-16 | Lsi Logic Corporation | Apparatus and method for computing the result of a viterbi equation in a single cycle |
-
1998
- 1998-06-26 US US09/105,759 patent/US6477680B2/en not_active Expired - Lifetime
-
1999
- 1999-06-15 EP EP99304665A patent/EP0967730B1/en not_active Expired - Lifetime
- 1999-06-15 DE DE69941553T patent/DE69941553D1/de not_active Expired - Lifetime
- 1999-06-16 JP JP17027799A patent/JP3604955B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-27 JP JP2002187012A patent/JP3677257B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176366A (ja) * | 2000-09-18 | 2002-06-21 | Lucent Technol Inc | 通信の復号化の際に用いられるバタフライプロセッサ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0967730A1 (en) | 1999-12-29 |
| US20020010895A1 (en) | 2002-01-24 |
| JP2003092536A (ja) | 2003-03-28 |
| US6477680B2 (en) | 2002-11-05 |
| JP3604955B2 (ja) | 2004-12-22 |
| DE69941553D1 (de) | 2009-12-03 |
| JP3677257B2 (ja) | 2005-07-27 |
| EP0967730B1 (en) | 2009-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3604955B2 (ja) | 畳込み復号装置 | |
| US4606027A (en) | Error correction apparatus using a Viterbi decoder | |
| JP3640924B2 (ja) | 移動通信システムにおける構成復号装置及び方法 | |
| US7765459B2 (en) | Viterbi decoder and viterbi decoding method | |
| GB2311447A (en) | Viterbi decoder | |
| CN100517984C (zh) | 用于移动通信系统的维特比/涡轮联合译码器 | |
| JPH10107651A (ja) | ビタビ復号装置 | |
| JPH05335972A (ja) | ビタビ復号器 | |
| JPH07221655A (ja) | 通信システムおよび情報処理方法 | |
| JP2002176366A (ja) | 通信の復号化の際に用いられるバタフライプロセッサ装置 | |
| JP2000209106A (ja) | 高速ビタビ復号器の最小量のメモリによる実現 | |
| JP2002152057A (ja) | トレリス処理装置の適切なパスメトリックアドレスを計算する装置と方法。 | |
| KR100390416B1 (ko) | 터보 디코딩 방법 | |
| US8301990B2 (en) | Programmable compute unit with internal register and bit FIFO for executing Viterbi code | |
| KR100437697B1 (ko) | 다수준 격자부호변조방식의 복호 방법 및 장치 | |
| KR20030036845A (ko) | 트렐리스에 기초한 채널 부호화를 위한 복호기 | |
| US8055986B2 (en) | Viterbi decoder and method thereof | |
| EP1111798A1 (en) | Digital signal processor | |
| US7035356B1 (en) | Efficient method for traceback decoding of trellis (Viterbi) codes | |
| JP3259725B2 (ja) | ビタビ復号装置 | |
| KR100305293B1 (ko) | 터보 복호기에서 최소 메모리를 이용하여 대수 근사화 확률비를구하는 방법 | |
| US7260154B1 (en) | Method and apparatus for implementing a multiple constraint length Viterbi decoder | |
| JP4295871B2 (ja) | 誤り訂正復号器 | |
| JP2002521907A (ja) | ビタビ復号器のための高速メトリック計算 | |
| KR100726170B1 (ko) | 비터비 복호 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040812 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040930 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |