JP2000031466A - Manufacture of charge transfer device - Google Patents

Manufacture of charge transfer device

Info

Publication number
JP2000031466A
JP2000031466A JP10193836A JP19383698A JP2000031466A JP 2000031466 A JP2000031466 A JP 2000031466A JP 10193836 A JP10193836 A JP 10193836A JP 19383698 A JP19383698 A JP 19383698A JP 2000031466 A JP2000031466 A JP 2000031466A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
transfer gate
silicon layer
gate electrodes
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10193836A
Other languages
Japanese (ja)
Inventor
Takahiro Wada
隆宏 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10193836A priority Critical patent/JP2000031466A/en
Publication of JP2000031466A publication Critical patent/JP2000031466A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce the manufacturing cost of a charge transfer device by decreasing the number of manufacturing steps to provide transfer gate electrodes of a single-layer structure and preventing generation of a potential pocket under between adjacent transfer gate electrodes, which causes signal charges which are not transferred. SOLUTION: A masking film 21 of a pattern, having openings 22 at the boundary between respective adjacent transfer gate electrodes 26t and 26s, is formed on a polycrystalline silicon layer 26 to be the transfer gate electrodes 26t and 26s on a gate insulating film 27, and a material insulating the polycrystalline silicon layer is implanted using the film 21 as a mask. Thereafter, an isolation insulating film 30 is formed through annealing between the respective adjacent transfer gate electrodes 26t and 26s, into which the material of the polycrystalline silicon layer 26 was ion implanted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電荷転送装置の製
造方法、特に転送ゲート電極を一層構造にすることので
きる電荷転送装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a charge transfer device, and more particularly to a method of manufacturing a charge transfer device having a single-layered transfer gate electrode.

【0002】[0002]

【従来の技術】図2(A)乃至(C)は電荷転送装置の
従来例を示すもので、(A)は断面図、(B)は転送動
作を説明するためのポテンシャル図、(C)は転送用の
駆動クロックパルスを示すパルス図である。本例の電荷
転送装置の製造方法は二相転送方式の電荷転送装置の製
造方法であり、CCD型固体撮像装置の水平レジスタと
して多く用いられている。
2. Description of the Related Art FIGS. 2A to 2C show a conventional example of a charge transfer device, in which FIG. 2A is a sectional view, FIG. 2B is a potential diagram for explaining a transfer operation, and FIG. FIG. 4 is a pulse diagram showing a driving clock pulse for transfer. The method of manufacturing the charge transfer device of this example is a method of manufacturing a charge transfer device of a two-phase transfer system, and is often used as a horizontal register of a CCD solid-state imaging device.

【0003】図面において、1はP型半導体基板、2は
該半導体基板1表面部に形成されたN型チャンネル層、
3、3、・・・は該チャンネル層2の表面部に転送方向
に沿って所定間隔をおいて配設されたN- 型トランスフ
ァー部で、N型チャンネル層2に選択的にP型不純物を
ドープすることにより形成される。4、4、・・・はチ
ャンネル層2の表面の各トランスファー部3の転送先側
に位置する領域で、ストレージ部を成す。尤も、ストレ
ージ部4、4、・・・はN型チャンネル層2の上記P型
不純物がドープされない部分、即ちN型チャンネル層2
そのものといえる。
In the drawings, 1 is a P-type semiconductor substrate, 2 is an N-type channel layer formed on the surface of the semiconductor substrate 1,
Reference numerals 3, 3,... Denote N -type transfer portions disposed at predetermined intervals along the transfer direction on the surface portion of the channel layer 2, and selectively deposit a P-type impurity in the N-type channel layer 2. It is formed by doping. Reference numerals 4, 4,... Denote areas located on the transfer destination side of each transfer section 3 on the surface of the channel layer 2 and constitute a storage section. However, the storage portions 4, 4,... Are portions of the N-type channel layer 2 where the P-type impurities are not doped, ie, the N-type channel layer 2
You can say that.

【0004】5は半導体表面に形成されたゲート絶縁
膜、6s、6t、6s、6t・・・は多結晶シリコンか
らなる転送ゲート電極であり、転送ゲート電極6s、6
s、・・・は第1層目のポリシリコン層からなり、スト
レージ部4、4、・・・上に位置する。転送ゲート電極
6t、6t、・・・は第2層目のポリシリコン層からな
り、トランスファー部3、3、・・・上に位置する。
尚、7はゲート絶縁膜、8は層間絶縁膜である。
Reference numeral 5 denotes a gate insulating film formed on the semiconductor surface, 6s, 6t, 6s, 6t,..., Transfer gate electrodes made of polycrystalline silicon.
.. are composed of the first polysilicon layer and are located above the storage units 4, 4,. The transfer gate electrodes 6t, 6t,... Are formed of a second polysilicon layer, and are located on the transfer portions 3, 3,.
Incidentally, 7 is a gate insulating film, and 8 is an interlayer insulating film.

【0005】図2(C)に示す二相駆動クロックパルス
φ1、2のうちの例えばφ1とそれを印加される一対の
転送ゲート電極6t、6sに着目して転送の原理を説明
すると次の通りである。
The principle of transfer will be described by focusing on, for example, φ1 of the two-phase drive clock pulses φ1 and φ2 shown in FIG. 2C and a pair of transfer gate electrodes 6t and 6s to which the pulse is applied. It is.

【0006】即ち、このパルスφ1は一つのトランスフ
ァー部3上の転送ゲート電極6tと、これと対を成すと
ころのこの転送先側のストレージ部4上の転送ゲート電
極6sとに印加される。トランスファー部3はP型不純
物を選択的にイオン打ち込みすることによりそのN型不
純物濃度がストレージ部4のそれより低くされているの
で、同じ電圧を受けてもそのポテンシャルにはストレー
ジ部4との間で例えば2〜3V程度の落差が生じ、スト
レージ部4の方が深いポテンシャルになる。従って、転
送電荷は常にトランスファー部3を経てストレージ部4
に集まった状態になろうとする。
That is, the pulse φ1 is applied to the transfer gate electrode 6t on one transfer unit 3 and the transfer gate electrode 6s on the storage unit 4 on the transfer destination side, which forms a pair with the transfer gate electrode 6t. Since the transfer portion 3 has its N-type impurity concentration lower than that of the storage portion 4 by selectively ion-implanting a P-type impurity, its potential is lower than that of the storage portion 4 even when the same voltage is received. For example, a drop of about 2 to 3 V occurs, and the storage section 4 has a deeper potential. Therefore, the transfer charge always passes through the transfer unit 3 and the storage unit 4
Trying to get together.

【0007】そして、t=t1の時点、即ち一方の駆動
クロックパルスφ1が高いレベルの電圧(本例では5
V)になり、他方の駆動パルスφ2が低い電圧(本例で
は0V)のときは第1層目のポリシリコン層からなる転
送ゲート電極6s、6s、・・・下の領域、即ちトラン
スファー部4、4、・・・に信号電荷が蓄積された状態
になる。
At time t = t1, that is, when one of the driving clock pulses φ1 is at a high level voltage (5 in this example).
V), and when the other drive pulse φ2 is at a low voltage (0 V in this example), the area below the transfer gate electrodes 6s, 6s,... Made of the first polysilicon layer, that is, the transfer section 4 , 4,..., Signal charges are accumulated.

【0008】その後、t=t2、t=t3と時間が経過
するに伴って駆動クロックパルスφ1、2が反転し、図
2(B)に示すように、同図における右方向に信号電荷
が転送される。
Thereafter, as time elapses, t = t2 and t = t3, the drive clock pulses φ1 and φ2 are inverted, and as shown in FIG. 2B, signal charges are transferred rightward in FIG. Is done.

【0009】ところで、転送ゲート電極6s、6t、6
s、6t、・・・を図4(A)に示すように多層構造
(本例では二層構造であるが、三層構造のものもあ
る。)にしていた理由の一つは、隣接ゲート絶縁膜間下
にポテンシャルポケットができないようにすべく隣接転
送ゲート電極6s・6tどうしをオーバーラップさせる
ためである。即ち、従来の技術により一層の多結晶シリ
コン層で転送ゲート電極6s、6t、6s、6t・・・
を形成すると、図3(A)に示すように隣接転送ゲート
電極6s・6t間の間隔が大きくなってしまう。する
と、その隣接転送ゲート電極6s・6t間下に転送電極
による電界の効果が低減する場所ができてしまい、図3
(B)に示すようなポテンシャルポケットが各隣接転送
ゲート電極間に生じてしまうのである。このポテンシャ
ルポケットは信号電荷の溜まり場になり得るので、転送
残しが生じる原因になる。
Incidentally, the transfer gate electrodes 6s, 6t, 6
One of the reasons why s, 6t,... have a multilayer structure (in this example, a two-layer structure, but also a three-layer structure) as shown in FIG. This is to make the adjacent transfer gate electrodes 6s and 6t overlap each other so that a potential pocket is not formed between the insulating films. That is, the transfer gate electrodes 6s, 6t, 6s, 6t,.
Is formed, the interval between the adjacent transfer gate electrodes 6s and 6t becomes large as shown in FIG. Then, a place where the effect of the electric field by the transfer electrode is reduced is formed between the adjacent transfer gate electrodes 6s and 6t, and FIG.
Potential pockets as shown in (B) are generated between adjacent transfer gate electrodes. Since this potential pocket can serve as a reservoir for signal charges, it causes transfer residue.

【0010】そこで、従来においては、転送ゲート電極
を二層構造にして各隣接転送ゲート電極どうしがオーバ
ーラップするようにしていたのである。図4(A)、
(B)は転送ゲート電極を二層構造にした理由の説明図
で、(A)は断面図、(B)はポテンシャル図である。
Therefore, conventionally, the transfer gate electrodes have a two-layer structure so that adjacent transfer gate electrodes overlap each other. FIG. 4 (A),
(B) is an explanatory view of the reason why the transfer gate electrode has a two-layer structure, (A) is a sectional view, and (B) is a potential diagram.

【0011】即ち、二層構造にすると、隣接転送ゲート
電極どうしをオーバーラップさせることができ、隣接転
送ゲート電極間におけるチャンネルへの電界効果の低減
が少なくなり、延いては、図4(B)に示すように、ポ
テンシャルポケットも小さなものとなる。従って、ポテ
ンシャルポケットでの信号電荷の転送残しも少なくなる
のである。
That is, in the case of the two-layer structure, the adjacent transfer gate electrodes can overlap each other, and the reduction of the electric field effect on the channel between the adjacent transfer gate electrodes is reduced. As shown in (1), the potential pocket is also small. Therefore, the transfer residue of the signal charge in the potential pocket is reduced.

【0012】図5(A)乃至(G)は多層構造の転送ゲ
ート電極の形成方法の一例を工程順に示す断面図であ
る。
FIGS. 5A to 5G are sectional views showing an example of a method of forming a transfer gate electrode having a multilayer structure in the order of steps.

【0013】(A)図5(A)に示すように、チャンネ
ル2の表面にゲート絶縁膜7を形成した後、該ゲート絶
縁膜7上に第1層目の多結晶シリコン層6aを形成す
る。
(A) As shown in FIG. 5A, after forming a gate insulating film 7 on the surface of the channel 2, a first polycrystalline silicon layer 6a is formed on the gate insulating film 7. .

【0014】(B)次に、図5(B)に示すように、多
結晶シリコン層6a上にレジスト膜9を選択的に形成す
る。このレジスト膜9は図5では図示しないストレージ
部上を覆うように形成する。
(B) Next, as shown in FIG. 5B, a resist film 9 is selectively formed on the polycrystalline silicon layer 6a. This resist film 9 is formed so as to cover the storage section not shown in FIG.

【0015】(C)次に、上記レジスト膜9をマスクと
して多結晶シリコン層6aを例えばRIEによりエッチ
ングすることにより転送ゲート電極6s、6s、・・・
を形成し、その後、多結晶シリコン層6aを除去する。
図5(C)は多結晶シリコン層6a除去後の状態を示
す。尚、ゲート絶縁膜7の露出部表面はRIEにより若
干エッチングされる。
(C) Next, using the resist film 9 as a mask, the polycrystalline silicon layer 6a is etched by, for example, RIE, thereby transferring the transfer gate electrodes 6s, 6s,.
Is formed, and then the polycrystalline silicon layer 6a is removed.
FIG. 5C shows a state after removing the polycrystalline silicon layer 6a. The exposed surface of the gate insulating film 7 is slightly etched by RIE.

【0016】(D)次に、図5(D)に示すように、多
結晶シリコン層6aの表面を加熱酸化することにより、
層間絶縁膜8を形成する。尚、このとき、ゲート絶縁膜
7上にもシリコン酸化膜が成長するので、前の工程
(C)で薄くなったゲート絶縁膜7はまた略所定厚さに
戻る。
(D) Next, as shown in FIG. 5D, the surface of the polycrystalline silicon layer 6a is heated and oxidized,
An interlayer insulating film 8 is formed. At this time, since the silicon oxide film also grows on the gate insulating film 7, the gate insulating film 7 thinned in the previous step (C) returns to a substantially predetermined thickness.

【0017】(E)次に、図5(E)に示すように、第
2層目の多結晶シリコン層6bをCVDにより形成す
る。
(E) Next, as shown in FIG. 5E, a second polycrystalline silicon layer 6b is formed by CVD.

【0018】(F)次に、図5(F)に示すように、上
記多結晶シリコン層6b上にレジスト膜10を選択的に
形成する。具体的には、このレジスト膜10は図5では
図示しないトランスファー部駆動用の転送ゲート電極6
tを形成すべき部分上を覆うように形成する。
(F) Next, as shown in FIG. 5 (F), a resist film 10 is selectively formed on the polycrystalline silicon layer 6b. More specifically, the resist film 10 is used as a transfer gate electrode 6 for driving a transfer section (not shown in FIG. 5).
It is formed so as to cover the portion where t is to be formed.

【0019】(G)次に、上記レジスト膜10をマスク
として多結晶シリコン層6bを例えばRIEによりエッ
チングすることにより転送ゲート電極6t、6t、・・
・を形成し、その後、レジスト膜10を除去する。図5
(G)はレジスト膜10除去後の状態を示す。これで多
層構造の転送ゲート電極が出来上がったことになる。
(G) Next, using the resist film 10 as a mask, the polycrystalline silicon layer 6b is etched by, for example, RIE, thereby transferring the transfer gate electrodes 6t, 6t,.
Is formed, and then the resist film 10 is removed. FIG.
(G) shows a state after the resist film 10 is removed. Thus, a transfer gate electrode having a multilayer structure is completed.

【0020】[0020]

【発明が解決しようとする課題】ところで、従来の電荷
転送装置の製造方法によれば、多結晶シリコン層を形成
し、それを選択的に形成したレジスト膜をマスクとして
エッチングすることによりパターニングして転送ゲート
電極を形成するというプロセスを複数回繰り返す必要が
あり、また、多結晶シリコンからなる転送ゲート電極の
表面に加熱酸化により層間絶縁膜を形成する工程も必要
になるので、製造工程数が多く、製造コストが高いとい
う問題があった。
According to the conventional method of manufacturing a charge transfer device, a polycrystalline silicon layer is formed and patterned by etching using a resist film selectively formed as a mask. The process of forming the transfer gate electrode must be repeated a plurality of times, and a step of forming an interlayer insulating film by heat oxidation on the surface of the transfer gate electrode made of polycrystalline silicon is also required. However, there is a problem that the manufacturing cost is high.

【0021】また、製造工程数が多くなると必然的に歩
留まりも低くなり、これも製造コストを高くする要因と
なっていた。
In addition, as the number of manufacturing steps increases, the yield necessarily decreases, which also increases manufacturing costs.

【0022】更に、上述した従来の電荷転送装置の製造
方法によれば、第1層目の多結晶シリコン層からなる転
送ゲート電極6s下と第2層目の多結晶シリコン層から
なる転送ゲート電極6t下とでゲート絶縁膜7の厚さT
1、T2に差異が生じるという問題もあった。これは、
ストレージ部とトランスファー部とで、同じゲート電圧
による電界効果が異なるという不都合をもたらすので好
ましくない問題である。このような問題が生じるのは、
ゲート絶縁膜7が形成された後、工程(C)でのエッチ
ングにより露出部分の膜厚が薄くなり、その後、次の工
程(D)で加熱酸化されてその露出部分にシリコン酸化
膜が成長し、その部分における厚さが厚くなり、RIE
により薄くなった分の厚さと加熱酸化により厚くなった
分の厚さを同じにすることが非常に困難だからである。
Further, according to the above-described conventional method of manufacturing a charge transfer device, the transfer gate electrode 6s formed of the first polycrystalline silicon layer and the transfer gate electrode formed of the second polycrystalline silicon layer are formed. 6 t below the thickness T of the gate insulating film 7
1. There was also a problem that a difference occurred in T2. this is,
This is an unfavorable problem because the electric field effect caused by the same gate voltage differs between the storage unit and the transfer unit. The problem that arises is that
After the gate insulating film 7 is formed, the thickness of the exposed portion is reduced by the etching in the step (C), and thereafter, the film is heated and oxidized in the next step (D) to grow a silicon oxide film on the exposed portion. , The thickness in that part becomes thicker and RIE
This is because it is very difficult to make the thickness of the thinner portion equal to the thickness of the portion increased by the thermal oxidation.

【0023】そこで、この問題を解決すべく模索が為さ
れ、近年のCCD型固体撮像素子の急激な小型化、多画
素化に伴って転送ゲート電極のL長が非常に短くなり、
転送ゲート電極間シリコン酸化膜厚が非常に薄くなって
いるために、隣接転送ゲート電極をオーバーラップさせ
ることによる転送残し低減効果が相当に低下しているこ
とが判明した。具体的には、図4に示すような電荷転送
装置において転送ゲート電極のL長を1.2ミクロン、
電極間シリコン酸化膜厚100nmという寸法にした場
合、オーバーラップ構造にしてもしなくても転送残し防
止効果にほとんど差異がないことが判明した。
In order to solve this problem, a search has been made, and the L length of the transfer gate electrode has become extremely short with the rapid miniaturization and the increase in the number of pixels of the CCD type solid-state imaging device in recent years.
It has been found that since the silicon oxide film thickness between the transfer gate electrodes is very thin, the effect of reducing the remaining transfer by overlapping the adjacent transfer gate electrodes is considerably reduced. Specifically, in the charge transfer device as shown in FIG.
When the thickness of the inter-electrode silicon oxide film was 100 nm, it was found that there was almost no difference in the effect of preventing transfer residue even if the overlap structure was not used.

【0024】そこで、本願発明者は、一層構造でありな
がら、即ち、オーバーラップしない構造でありながら転
送残しの問題がほとんど生じないようにするには隣接転
送ゲート電極間を薄い絶縁膜で分離できるようにすれば
良いということに気付き、隣接転送ゲート電極間にきわ
めて薄い絶縁膜を模索し、思考を重ねた結果、本発明を
為すに至ったのである。
Therefore, the inventor of the present application can separate adjacent transfer gate electrodes with a thin insulating film in order to hardly cause the problem of transfer residue while having a single-layer structure, that is, a structure that does not overlap. He realized that this was the case, and sought an extremely thin insulating film between adjacent transfer gate electrodes, and as a result of repeated thoughts, came to the present invention.

【0025】即ち、本発明は、電荷転送装置の転送ゲー
ト電極を一層構造にしつつ隣接転送ゲート電極間下に信
号電荷の転送残しをもたらすポテンシャルポケットが生
じないようにすることにより製造工程数の低減を図り、
もって電荷転送装置の製造コストの低減を図ることを目
的とする。
That is, the present invention reduces the number of manufacturing steps by making the transfer gate electrode of the charge transfer device a single layer structure and preventing a potential pocket which causes transfer of signal charges from being left between adjacent transfer gate electrodes. And
Accordingly, it is an object to reduce the manufacturing cost of the charge transfer device.

【0026】[0026]

【課題を解決するための手段】請求項1の電荷転送装置
の製造方法は、ゲート絶縁膜上の転送ゲート電極となる
多結晶シリコン層上に、各隣接転送ゲート電極間の境界
に当たる部分に開口を有するパターンのマスク膜を形成
し、該マスク膜をマスクとして上記多結晶シリコン層を
絶縁物化する物質をイオン打ち込みし、その後、アニー
ルすることにより該多結晶シリコン層の上記物質がイオ
ン打ち込みされた各隣接転送ゲート電極間にあたる部分
に分離用絶縁膜を形成することを特徴とする。
According to a first aspect of the present invention, there is provided a method for manufacturing a charge transfer device, wherein an opening is formed in a portion corresponding to a boundary between adjacent transfer gate electrodes on a polycrystalline silicon layer serving as a transfer gate electrode on a gate insulating film. A mask film having a pattern having the following pattern, ion-implanting a substance for converting the polycrystalline silicon layer into an insulator using the mask film as a mask, and then annealing the polycrystalline silicon layer to ion-implant the substance. An isolation insulating film is formed in a portion corresponding to a region between adjacent transfer gate electrodes.

【0027】請求項1の電荷転送装置の製造方法によれ
ば、多結晶シリコン層上の、各隣接転送ゲート電極間の
境界に当たる部分に開口を有するマスク膜をマスクとし
て多結晶シリコン絶縁物化する物質をイオン打ち込み
し、その後をアニールするので、各隣接転送ゲート電極
間にあたる部分に分離用絶縁膜を形成することができ、
該分離用絶縁膜により電極間の絶縁分離ができる。
According to the method of manufacturing a charge transfer device of the first aspect, the material is turned into a polycrystalline silicon insulator by using a mask film having an opening on a portion of the polycrystalline silicon layer corresponding to a boundary between adjacent transfer gate electrodes as a mask. Is ion-implanted and then annealed, so that an isolation insulating film can be formed in a portion corresponding to between each adjacent transfer gate electrode,
Insulation separation between the electrodes can be performed by the separation insulating film.

【0028】そして、上記マスク膜の開口を現在のフォ
トリソグラフィ技術を駆使して幅狭く形成することによ
りその隣接転送ゲート電極間分離用絶縁膜を薄く且つ狭
くするすることができる。従って、転送ゲート電極を一
層構造にしつつポテンシャルポケットがほとんど生じな
いようにすることができ、電荷転送装置の製造工程数を
著しく低減することができる。
By forming the opening of the mask film narrow using the current photolithography technology, the insulating film for separating the adjacent transfer gate electrodes can be made thin and narrow. Therefore, it is possible to make the transfer gate electrode one-layer structure and to make almost no potential pockets occur, thereby significantly reducing the number of manufacturing steps of the charge transfer device.

【0029】[0029]

【発明の実施の形態】本発明は、基本的には、電荷転送
装置の製造方法において、ゲート絶縁膜上の転送ゲート
電極となる多結晶シリコン層上に、各隣接転送ゲート電
極間の境界に当たる部分に開口を有するパターンのマス
ク膜を形成し、該マスク膜をマスクとして上記多結晶シ
リコン層を絶縁物化する物質をイオン打ち込みし、その
後、アニールすることにより該多結晶シリコン層の上記
物質がイオン打ち込みされた各隣接転送ゲート電極間に
あたる部分に分離用絶縁膜を形成するものであり、上記
のイオン打ち込みする物質の典型例として酸素イオン
と、窒素イオンが挙げられる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention basically relates to a method for manufacturing a charge transfer device, in which a boundary between adjacent transfer gate electrodes is formed on a polycrystalline silicon layer serving as a transfer gate electrode on a gate insulating film. A mask film having a pattern having an opening in a portion is formed, a material for converting the polycrystalline silicon layer into an insulator is ion-implanted using the mask film as a mask, and thereafter, the material of the polycrystalline silicon layer is ionized by annealing. A separation insulating film is formed at a portion between the implanted adjacent transfer gate electrodes. Oxygen ions and nitrogen ions are typical examples of the above-described ion implanted materials.

【0030】電荷転送装置の例として、CCD固体撮像
素子の水平転送レジスタが挙げられるが、それ以外にも
例えば垂直転送レジスタ、リニアセンサ型CCD固体撮
像素子の転送レジスタ、固体撮像素子用ではない、例え
ば遅延用電荷転送装置等本発明は種々の電荷転送装置に
適用することができる。
Examples of the charge transfer device include a horizontal transfer register of a CCD solid-state image pickup device. Other than the above, for example, a vertical transfer register, a transfer register of a linear sensor type CCD solid-state image pickup device, and a transfer register not for a solid-state image pickup device. For example, the present invention can be applied to various charge transfer devices such as a delay charge transfer device.

【0031】[0031]

【実施例】以下、本発明を図示実施例に従って詳細に説
明する。図1(A)乃至(C)は本発明電荷転送装置の
製造方法の第1の実施例を工程順に示す断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the illustrated embodiments. 1A to 1C are sectional views showing a first embodiment of a method of manufacturing a charge transfer device according to the present invention in the order of steps.

【0032】(A)半導体基板20表面上にゲート絶縁
膜27を形成した後、該ゲート絶縁膜27上に多結晶シ
リコン層26を形成し、その後、該多結晶シリコン層2
6上にレジスト膜21を形成し、該レジスト膜21を露
光、現像することにより、各隣接転送ゲート電極間の境
界となるべき部分上に開口22、22、・・・が位置す
るようなパターンにパターニングする。
(A) After a gate insulating film 27 is formed on the surface of the semiconductor substrate 20, a polycrystalline silicon layer 26 is formed on the gate insulating film 27, and then the polycrystalline silicon layer 2 is formed.
6, a resist film 21 is formed, and the resist film 21 is exposed and developed to form a pattern in which openings 22, 22,... Are located on portions to be boundaries between adjacent transfer gate electrodes. Is patterned.

【0033】次に、上記ゲート絶縁膜27上のレジスト
膜21を露光、現像することにより、各隣接転送ゲート
電極間の境界となるべき部分上に開口22、22、・・
・が位置するようなパターンにパターニングする。この
開口22、22、・・・は狭い程後で形成する転送ゲー
ト電極間絶縁用シリコン酸化膜(28)を薄く形成する
ことができ、延いては、ポテンシャルポケットを小さく
できるので、後で絶縁分離に最小限必要な絶縁膜を形成
できる範囲で小さくすることが好ましいといえる。ちな
みに、この開口22、22・・・の幅を0.5ミクロン
以下にできれば、ポテンシャルポケットが転送残りをも
たらす大きさになるのを回避することが充分にでき、そ
して、開口22、22、・・・の幅を0.5ミクロン以
下にすることは現在のフォトリソグラフィ技術によれば
充分に可能である。図1(A)は上記開口22、22、
・・・形成後の状態を示す。
Next, by exposing and developing the resist film 21 on the gate insulating film 27, openings 22, 22,... Are formed on portions to be boundaries between adjacent transfer gate electrodes.
・ Pattern into a pattern where is located. The smaller the openings 22, 22,..., The thinner the silicon oxide film (28) for insulating between transfer gate electrodes to be formed later, and the smaller the potential pockets, the longer the insulation. It can be said that it is preferable to reduce the size as long as an insulating film necessary for the minimum separation can be formed. By the way, if the widths of the openings 22, 22... Can be made 0.5 μm or less, it is possible to sufficiently prevent the potential pockets from becoming large enough to cause the transfer residue, and then, the openings 22, 22,. It is sufficiently possible to make the width of 0.5 μm or less according to the current photolithography technology. FIG. 1A shows the openings 22, 22,
.. Shows the state after formation.

【0034】(B)次に、上記レジスト膜21をマスク
として多結晶シリコン層26に対して酸素イオンをイオ
ン打ち込みする。図1(B)はレジスト膜21除去後の
状態を示す。このイオン打ち込みにより多結晶シリコン
層26のレジスト膜21の開口22、22、・・・に露
出する部分に酸素が強制的に打ち込まれる。28はその
酸素の打ち込まれた部分である。
(B) Next, oxygen ions are implanted into the polycrystalline silicon layer 26 using the resist film 21 as a mask. FIG. 1B shows a state after the resist film 21 is removed. Due to this ion implantation, oxygen is forcibly implanted into portions of the polycrystalline silicon layer 26 exposed to the openings 22, 22,... Of the resist film 21. Numeral 28 is a portion where the oxygen is implanted.

【0035】尚、このイオン打ち込みの際に、レジスト
膜21の膜厚と、イオン打ち込み角度の調整により開口
22の幅よりも狭い領域に酸素を打ち込み、異相間絶縁
分離用絶縁膜となる酸素打ち込み領域28を幅を上記開
口22の幅よりも狭くすることも可能であり、ポテンシ
ャルポケットをより小さくすることが可能になる。
At the time of this ion implantation, oxygen is implanted into a region narrower than the width of the opening 22 by adjusting the thickness of the resist film 21 and the ion implantation angle, so that oxygen implantation becomes an insulating film for interphase insulation separation. The width of the region 28 can be made smaller than the width of the opening 22, and the potential pocket can be made smaller.

【0036】(C)次に上記レジスト膜21を除去し、
その後、半導体基板20を加熱酸化することにより、各
隣接転送ゲート電極26t・26s間に異相間分離絶縁
用のシリコン酸化膜30が形成される。即ち、酸素打ち
込み領域28がシリコン酸化膜30になるのである。そ
の後、多結晶シリコン膜26t、26s、26t、26
s、・・の表面を酸化する。図1(C)はその酸化後の
状態を示し、29はその表面の酸化膜である。
(C) Next, the resist film 21 is removed.
Thereafter, the semiconductor substrate 20 is heated and oxidized to form a silicon oxide film 30 for isolation between different phases between the adjacent transfer gate electrodes 26t and 26s. That is, the oxygen implanted region 28 becomes the silicon oxide film 30. Thereafter, the polycrystalline silicon films 26t, 26s, 26t, 26
oxidizes the surface of FIG. 1C shows a state after the oxidation, and 29 is an oxide film on the surface.

【0037】このような電荷転送装置の製造方法によれ
ば、多結晶シリコン層16上に、各隣接転送ゲート電極
16t・16s間の境界に当たる部分に開口22を有す
るパターンのレジスト膜21を形成し、該レジスト膜2
1をマスクとして多結晶シリコン層16に酸素をイオン
打ち込みし、その後、アニールするので、多結晶シリコ
ン層16の開口22、22、・・・に露出する部分に異
相間分離用のシリコン酸化膜30を形成することができ
る。依って、互いに他から略乃至完全に分離独立した転
送ゲート電極26s、26t、26s、26t・・・を
形成することができる。
According to such a method of manufacturing a charge transfer device, a resist film 21 having a pattern having an opening 22 at a portion corresponding to a boundary between adjacent transfer gate electrodes 16t and 16s is formed on a polycrystalline silicon layer 16. , The resist film 2
1 is used as a mask, oxygen is ion-implanted into the polycrystalline silicon layer 16 and then annealed, so that the silicon oxide film 30 for separating the different phases is exposed at the portions of the polycrystalline silicon layer 16 exposed to the openings 22, 22,. Can be formed. Therefore, the transfer gate electrodes 26s, 26t, 26s, 26t,... Which are substantially or completely separated and independent from each other can be formed.

【0038】そして、上記レジスト膜21の開口22、
22、・・・を現在のフォトリソグラフィ技術を駆使し
て幅狭く、例えば幅0.5ミクロンあるいはそれ以下に
形成することによりその隣接転送ゲート電極間絶縁用の
シリコン酸化膜30、30、・・・を小さくすることが
でき、それにより生じるポテンシャルポケットを従来よ
りも小さくすることができる。特に、このイオン打ち込
みの際に、レジスト膜21の膜厚と、イオン打ち込み角
度の調整により開口22の幅よりも狭い領域に酸素を打
ち込み、異相間絶縁分離用絶縁膜30となる酸素打ち込
み領域28の幅を上記開口22の幅よりも狭くすること
も可能であり、ポテンシャルポケットをより小さくする
ことが可能になる。
Then, the opening 22 of the resist film 21
Are formed to be narrow, for example, 0.5 μm or less by utilizing the current photolithography technology, so that silicon oxide films 30, 30,... For insulation between adjacent transfer gate electrodes are formed. Can be reduced, and the resulting potential pocket can be made smaller than before. In particular, at the time of this ion implantation, oxygen is implanted into a region narrower than the width of the opening 22 by adjusting the thickness of the resist film 21 and the ion implantation angle, and the oxygen implantation region 28 which becomes the insulating film 30 for interphase insulation separation is formed. Can be made smaller than the width of the opening 22, and the potential pocket can be made smaller.

【0039】従って、転送ゲート電極を一層構造にしつ
つポテンシャルポケットがほとんど生じないようにする
ことができ、電荷転送装置の製造工程数を著しく低減す
ることができる。
Accordingly, it is possible to make the transfer gate electrode one layer structure and to make almost no potential pocket occur, and it is possible to remarkably reduce the number of manufacturing steps of the charge transfer device.

【0040】尚、上記実施例では、多結晶シリコン層を
絶縁物化する物質として酸素イオンをイオン打ち込み
し、それによってシリコン酸化膜を位相間分離用絶縁膜
として形成していたが、本発明は必ずしもそれに限定さ
れるものではなく、たとえは窒素イオンをイオン打ち込
みし、それによってシリコン窒化膜を位相間分離用絶縁
膜として形成するようにしても良い。
In the above embodiment, oxygen ions are ion-implanted as a material for converting the polycrystalline silicon layer into an insulator, thereby forming the silicon oxide film as an insulating film for phase separation. However, the present invention is not limited to this. However, the present invention is not limited to this. For example, nitrogen ions may be implanted to form the silicon nitride film as the phase separation insulating film.

【0041】[0041]

【発明の効果】本発明電荷転送装置の製造方法によれ
ば、多結晶シリコン層上の、各隣接転送ゲート電極間の
境界に当たる部分に開口を有するマスク膜をマスクとし
て多結晶シリコン絶縁物化する物質をイオン打ち込み
し、その後、アニールするので、各隣接転送ゲート電極
間に絶縁膜を形成することができ、それにより電極間の
絶縁分離ができる。
According to the method of manufacturing a charge transfer device of the present invention, a material which is converted into a polycrystalline silicon insulator by using a mask film having an opening on a portion of a polycrystalline silicon layer at a boundary between adjacent transfer gate electrodes as a mask. Is ion-implanted and then annealed, so that an insulating film can be formed between each adjacent transfer gate electrode, thereby enabling insulation separation between the electrodes.

【0042】そして、上記マスク膜の開口を現在のフォ
トリソグラフィ技術を駆使して幅狭く形成することによ
りその隣接転送ゲート電極間分離用絶縁膜を薄く且つ狭
くするすることができる。従って、転送ゲート電極を一
層構造にしつつポテンシャルポケットがほとんど生じな
いようにすることができ、電荷転送装置の製造工程数を
著しく低減することができる。
By forming the opening of the mask film narrow using the current photolithography technique, the insulating film for separating the adjacent transfer gate electrodes can be made thin and narrow. Therefore, it is possible to make the transfer gate electrode one-layer structure and to make almost no potential pockets occur, thereby significantly reducing the number of manufacturing steps of the charge transfer device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(A)乃至(C)は本発明電荷転送装置の製造
方法の第1の実施例を工程順に示す断面図である。
FIGS. 1A to 1C are sectional views showing a first embodiment of a method for manufacturing a charge transfer device according to the present invention in the order of steps.

【図2】(A)乃至(C)は発明の技術的背景を説明す
るために電荷転送装置を示すもので、(A)は断面図、
(B)はポテンシャル図、(C)は駆動クロックパルス
のパルス図である。
FIGS. 2A to 2C show a charge transfer device for explaining the technical background of the present invention, wherein FIG.
(B) is a potential diagram, and (C) is a pulse diagram of a driving clock pulse.

【図3】(A)、(B)は従来の技術で転送ゲート電極
を一層の多結晶シリコン層により形成した場合の問題点
を示すもので、(A)は断面図で、(B)はポテンシャ
ル図である。
3 (A) and 3 (B) show a problem when a transfer gate electrode is formed of a single polycrystalline silicon layer by a conventional technique, wherein FIG. 3 (A) is a cross-sectional view and FIG. It is a potential diagram.

【図4】(A)、(B)は従来において転送ゲート電極
を多層構造にした理由の説明をするためのもので、
(A)は断面図、(B)はポテンシャル図である。
FIGS. 4A and 4B are for explaining the reason why a transfer gate electrode has a multilayer structure in the related art.
(A) is a sectional view, and (B) is a potential diagram.

【図5】(A)乃至(G)は従来例を工程順に示す断面
図である。
5A to 5G are cross-sectional views showing a conventional example in the order of steps.

【符号の説明】[Explanation of symbols]

20・・・半導体基板、26・・・多結晶シリコン層、
26s、26t・・・転送ゲート電極、21・・・マス
ク膜(レジスト膜)、22・・・開口、26・・・多結
晶シリコン層、26t、26s・・・転送ゲート電極、
27・・・ゲート絶縁膜、28・・・絶縁物化する物質
のイオン打ち込みされた領域、30・・・絶縁分離用絶
縁膜。
20: semiconductor substrate, 26: polycrystalline silicon layer,
26s, 26t: transfer gate electrode, 21: mask film (resist film), 22: opening, 26: polycrystalline silicon layer, 26t, 26s: transfer gate electrode,
27: gate insulating film, 28: ion-implanted region of a substance to be converted into an insulating material, 30: insulating film for insulating separation.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 転送チャンネルを成す半導体の表面に形
成されたゲート絶縁膜上に転送ゲート電極となる多結晶
シリコン層を形成する工程と、 上記多結晶シリコン層上に、形成すべき各隣接転送ゲー
ト電極間の境界に当たる部分に開口を有するパターンの
マスク膜を形成する工程と、 上記マスク膜をマスクとして上記多結晶シリコン層にこ
れを絶縁物化する物質をイオン打ち込みするイオン打ち
込み工程と、 アニールにより、上記多結晶シリコン層を絶縁化する物
質の打ち込まれた部分を各隣接転送ゲート電極間の分離
用絶縁物とする工程と、 を有することを特徴とする電荷転送装置の製造方法。
A step of forming a polycrystalline silicon layer serving as a transfer gate electrode on a gate insulating film formed on a surface of a semiconductor forming a transfer channel; and forming each adjacent transfer to be formed on the polycrystalline silicon layer. A step of forming a mask film having a pattern having an opening at a portion corresponding to a boundary between gate electrodes, an ion implantation step of ion-implanting a substance for insulating the polycrystalline silicon layer using the mask film as a mask, and annealing. Forming a portion of the polycrystalline silicon layer, into which the material for insulating the polycrystalline silicon is implanted, as an insulator for separating between adjacent transfer gate electrodes.
【請求項2】 イオン打ち込みする物質が酸素であり、
多結晶シリコン層が絶縁膜化した物質がシリコン酸化膜
であることを特徴とする請求項1記載の電荷転送装置。
2. The substance to be ion-implanted is oxygen,
2. The charge transfer device according to claim 1, wherein the substance obtained by converting the polycrystalline silicon layer into an insulating film is a silicon oxide film.
【請求項3】 イオン打ち込みする物質が窒素であり、
多結晶シリコン層が絶縁膜化した物質がシリコン窒化膜
であることを特徴とする請求項1記載の電荷転送装置。
3. The ion implanting substance is nitrogen,
2. The charge transfer device according to claim 1, wherein the substance in which the polycrystalline silicon layer is turned into an insulating film is a silicon nitride film.
JP10193836A 1998-07-09 1998-07-09 Manufacture of charge transfer device Pending JP2000031466A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10193836A JP2000031466A (en) 1998-07-09 1998-07-09 Manufacture of charge transfer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10193836A JP2000031466A (en) 1998-07-09 1998-07-09 Manufacture of charge transfer device

Publications (1)

Publication Number Publication Date
JP2000031466A true JP2000031466A (en) 2000-01-28

Family

ID=16314556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10193836A Pending JP2000031466A (en) 1998-07-09 1998-07-09 Manufacture of charge transfer device

Country Status (1)

Country Link
JP (1) JP2000031466A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208381B2 (en) 2004-02-24 2007-04-24 Samsung Electronics Co., Ltd. Doping mask and methods of manufacturing charge transfer image device and microelectronic device using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208381B2 (en) 2004-02-24 2007-04-24 Samsung Electronics Co., Ltd. Doping mask and methods of manufacturing charge transfer image device and microelectronic device using the same
US7595518B2 (en) 2004-02-24 2009-09-29 Samsung Electronics Co., Ltd. Doping mask and methods of manufacturing charge transfer image and microelectronic device using the same

Similar Documents

Publication Publication Date Title
US20070184653A1 (en) Integrated circuit with a very small-sized reading diode
JP2005354075A (en) Manufacturing method of cmos image sensor
US5627096A (en) Manufacturing method of electric charge transferring devices
KR100331903B1 (en) Solid state image sensing device and method of producing the same
JP2000031466A (en) Manufacture of charge transfer device
JPH06140442A (en) Charge transfer device
JP2874665B2 (en) Method for manufacturing charge transfer device
JP4295702B2 (en) Solid-state imaging device and driving method of solid-state imaging device
JP2904107B2 (en) Method for manufacturing charge transfer device
JP3006521B2 (en) Charge transfer device and method of manufacturing the same
JPH0465133A (en) Charge coupled device
JP3566861B2 (en) Method for manufacturing semiconductor memory device
JP2005079567A (en) Semiconductor device, method for manufacturing the same, and camera
JP2008078490A (en) Ccd image sensor
JP2877656B2 (en) Method for manufacturing solid-state imaging device
JP2817404B2 (en) Method for manufacturing charge transfer device
JP2911146B2 (en) Semiconductor device
JP2867469B2 (en) Charge transfer device and method of manufacturing the same
JPH06296008A (en) Manufacture of solid-state image pickup element
KR0151185B1 (en) A charge carrier device and its fabricating method
JPH1022492A (en) Manufacture of solid state image pick up element
JPH11204776A (en) Charge coupled device and its manufacture
KR100304977B1 (en) Method for fabricating solid state image sensor
KR100379538B1 (en) Horizontal charge coupled device and manufacturing method thereof
JPS63302553A (en) Manufacture of charge transfer device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041019

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050131