JP2877656B2 - Method for manufacturing solid-state imaging device - Google Patents

Method for manufacturing solid-state imaging device

Info

Publication number
JP2877656B2
JP2877656B2 JP5083346A JP8334693A JP2877656B2 JP 2877656 B2 JP2877656 B2 JP 2877656B2 JP 5083346 A JP5083346 A JP 5083346A JP 8334693 A JP8334693 A JP 8334693A JP 2877656 B2 JP2877656 B2 JP 2877656B2
Authority
JP
Japan
Prior art keywords
insulating film
transfer electrode
forming
transfer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5083346A
Other languages
Japanese (ja)
Other versions
JPH06295927A (en
Inventor
芳樹 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP5083346A priority Critical patent/JP2877656B2/en
Priority to US08/225,004 priority patent/US5483090A/en
Priority to KR1019940007330A priority patent/KR100196302B1/en
Publication of JPH06295927A publication Critical patent/JPH06295927A/en
Application granted granted Critical
Publication of JP2877656B2 publication Critical patent/JP2877656B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、多層構造の転送電極を
有する固体撮像素子の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a solid-state imaging device having a transfer electrode having a multilayer structure.

【0002】[0002]

【従来の技術】フレームトランスファ型のCCD固体撮
像素子において、被写体からの光を受ける撮像部は、照
射された光に応答して発生する情報電荷を蓄積すると同
時に、所定の期間蓄積された情報電荷を蓄積部へ転送出
力する構成となっている。このため、光の受光領域にも
情報電荷を転送駆動するための転送電極が設けられる。
この転送電極については、その側辺部が隣どうしオーバ
ーラップされており、転送経路のポテンシャル作用の連
続性が確保されて電荷の転送効率の低下防止が図られて
いる。
2. Description of the Related Art In a frame transfer type CCD solid-state image pickup device, an image pickup section which receives light from a subject accumulates information charges generated in response to irradiated light and simultaneously stores information charges accumulated for a predetermined period of time. Is transferred to the storage unit. For this reason, a transfer electrode for transferring and driving information charges is also provided in the light receiving region of light.
The sides of the transfer electrode overlap each other, and continuity of the potential action of the transfer path is ensured to prevent a decrease in charge transfer efficiency.

【0003】図5は、フレームトランスファ型のCCD
固体撮像素子の撮像部を示す平面図で、図6は、そのX
−X線断面図である。この図面では、過剰な電荷を基板
側に吸収させる縦型オーバーフロードレイン構造のもの
を示している。N型のシリコン基板1の一面には、素子
領域となるP型の拡散層2が形成され、この拡散層2内
に高濃度のP型領域や厚い酸化膜(LOCOS)等から
なる複数の分離領域3が互いに平行に形成される。これ
らの分離領域3に挟まれたチャネル領域4には、表面部
分にN型の不純物が拡散されて埋め込みチャネル層5が
設けられている。そして、酸化膜6を介して1層目の転
送電極7がチャネル領域4と交差するようにして互いに
平行に配列され、さらに2層目の転送電極8が1層目の
転送電極7の間隙を覆うようにして配列される。これら
の転送電極7、8には、蓄積期間中にそれぞれ固定電位
が与えられ、これにより、4本の転送電極7、8を1単
位とした受光画素が設定される。そして、所定の受光期
間を経過した後には、各転送電極7、8に、4相のクロ
ックパルスが印加され、各受光画素に蓄積された情報電
荷がチャネル領域4に沿って蓄積部側に転送される。な
お、チャネル領域4に過剰な情報電荷が発生した場合に
は、その過剰電荷がシリコン基板1と拡散層2との間の
ポテンシャル障壁を越えてシリコン基板1側に吸収され
るように構成される。
FIG. 5 shows a frame transfer type CCD.
FIG. 6 is a plan view showing an imaging unit of the solid-state imaging device.
-It is an X-ray sectional view. This drawing shows a vertical overflow drain structure in which excess charge is absorbed by the substrate. On one surface of an N-type silicon substrate 1, a P-type diffusion layer 2 serving as an element region is formed. In the diffusion layer 2, a plurality of isolations including a high-concentration P-type region and a thick oxide film (LOCOS) are formed. Regions 3 are formed parallel to each other. In the channel region 4 sandwiched between these isolation regions 3, an N-type impurity is diffused in the surface portion, and a buried channel layer 5 is provided. The first-layer transfer electrodes 7 are arranged in parallel with each other so as to intersect the channel region 4 with the oxide film 6 interposed therebetween. It is arranged to cover. A fixed potential is applied to each of the transfer electrodes 7 and 8 during the accumulation period, whereby a light receiving pixel is set with the four transfer electrodes 7 and 8 as one unit. After a lapse of a predetermined light receiving period, a four-phase clock pulse is applied to each of the transfer electrodes 7 and 8, and the information charges stored in each light receiving pixel are transferred to the storage section along the channel region 4. Is done. When an excessive information charge is generated in the channel region 4, the excess charge is absorbed by the silicon substrate 1 beyond the potential barrier between the silicon substrate 1 and the diffusion layer 2. .

【0004】[0004]

【発明が解決しようとする課題】以上のようなCCD固
体撮像素子の受光部については、チャネル領域4に入射
する光の光電効果によって情報電荷を得ているため、転
送電極7、8の膜厚を薄くして光の入射効率を高くする
対策が考えられている。特に、高解像度化に対応して各
部の微細化が図られると、受光画素の面積が小さくな
り、入射効率の向上による受光感度の改善が問題とな
る。
In the light receiving portion of the CCD solid-state imaging device as described above, since information charges are obtained by the photoelectric effect of light incident on the channel region 4, the thickness of the transfer electrodes 7 and 8 is small. In order to increase the efficiency of light incidence by reducing the thickness of the light source, a measure has been considered. In particular, if each part is miniaturized in response to high resolution, the area of the light receiving pixel becomes small, and there is a problem in improving the light receiving sensitivity by improving the incident efficiency.

【0005】しかしながら、転送電極7、8の膜厚が薄
くなると、1層目の転送電極7と2層目の転送電極8と
の間を絶縁する層間絶縁膜を形成する際に、1層目の転
送電極7の側辺部が浮き上がり易くなるという問題が生
じる。即ち、層間絶縁膜が多結晶シリコンを材料とする
転送電極7の表面の熱酸化によって形成されるため、そ
の熱酸化処理の際にシリコン基板1と転送電極7との間
の酸化膜が転送電極7の側面側より成長し、転送電極7
の膜厚が薄い場合には、転送電極7の側辺部が浮き上が
る。このような転送電極7の側辺部の浮き上がりが生じ
ると、後のエッチング工程でその浮き上がり部分にエッ
チングの残りが生じ、電流リークを招く虞がある。ま
た、転送電極7の実効ゲート長が短くなり、所望の特性
が得られなくなると共に、浮き上がり部分で転送電極
7、8に突起が生じ、その突起部分に電界が集中して転
送不良を引き起こすことになる。
However, when the thickness of the transfer electrodes 7 and 8 is reduced, when forming an interlayer insulating film for insulating between the transfer electrode 7 of the first layer and the transfer electrode 8 of the second layer, the first layer This causes a problem that the side portion of the transfer electrode 7 is easily lifted. That is, since the interlayer insulating film is formed by thermal oxidation of the surface of the transfer electrode 7 made of polycrystalline silicon, the oxide film between the silicon substrate 1 and the transfer electrode 7 during the thermal oxidation process is formed. 7 grows from the side surface of the transfer electrode 7
When the film thickness is small, the side portions of the transfer electrode 7 rise. When the side portion of the transfer electrode 7 is lifted up, the remaining portion of the lifted portion may be left in the lifted portion in a later etching step, which may cause a current leak. In addition, the effective gate length of the transfer electrode 7 becomes short, and desired characteristics cannot be obtained. In addition, protrusions are formed on the transfer electrodes 7 and 8 at floating portions, and an electric field is concentrated on the protrusions to cause transfer failure. Become.

【0006】そこで本発明は、信頼性及び特性の劣化を
防止しながら撮像部への光の入射効率を向上することを
目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to improve the efficiency of light incidence on an image pickup unit while preventing deterioration in reliability and characteristics.

【0007】[0007]

【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、電荷の転送経路となるチャネル領域が設けられた半
導体基板上に、上記チャネル領域と交差する複数の転送
電極が多層に配置される固体撮像素子の製造方法におい
て、上記半導体基板上にゲート絶縁膜を介して第1の導
電膜及び第1の絶縁膜を順に形成する工程と、上記第1
の絶縁膜上に上記半導体基板のチャネル領域と交差する
方向に延在する形状のレジストマスクを形成し、このレ
ジストマスクに覆われた領域を除いて上記第1の導電膜
及び上記第1の絶縁膜を除去することで第1の転送電極
を形成する工程と、上記レジストマスクを除去した後、
上記第1の導電膜及び上記第1の絶縁膜が除去された領
域に露出する上記ゲート絶縁膜を除去する工程と、上記
第1の転送電極を覆って上記半導体基板上に第2の絶縁
膜及び第2の導電膜を順に形成する工程と、上記第2の
導電膜を少なくとも上記第1の転送電極の間隙部分を除
いて除去することで第2の転送電極を形成する工程と、
を備えることにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and is characterized in that a semiconductor substrate provided with a channel region serving as a charge transfer path is provided on a semiconductor substrate. In a method of manufacturing a solid-state imaging device in which a plurality of transfer electrodes intersecting the channel region are arranged in a multilayer, a first conductive film and a first insulating film are sequentially formed on the semiconductor substrate via a gate insulating film. And the first step
Forming a resist mask having a shape extending in a direction crossing the channel region of the semiconductor substrate on the insulating film, and excluding the region covered by the resist mask, the first conductive film and the first insulating film; Forming a first transfer electrode by removing the film, and removing the resist mask,
Removing the gate insulating film exposed in the region from which the first conductive film and the first insulating film have been removed; and forming a second insulating film on the semiconductor substrate so as to cover the first transfer electrode. Forming a second transfer electrode by removing the second conductive film at least except for a gap between the first transfer electrodes, and forming a second transfer electrode.
It is to provide.

【0008】[0008]

【作用】本発明によれば、第1の転送電極の表面を薄く
酸化した後にCVD法等によって第2の絶縁膜を形成す
ることで、第1の転送電極と半導体基板との間の酸化膜
の成長が抑圧され、第1の転送電極の側辺部の浮き上が
りがなくなる。
According to the present invention, the oxide film between the first transfer electrode and the semiconductor substrate is formed by forming the second insulating film by CVD or the like after oxidizing the surface of the first transfer electrode thinly. Of the first transfer electrode is prevented from rising.

【0009】[0009]

【実施例】図1乃至図4は、本発明の固体撮像素子の製
造方法を示す工程別の断面図である。なお、これらの図
は図6と同一部分を示している。まず、図1に示すよう
に、N型のシリコン基板10の一面にボロンイオン等の
P型の不純物を注入して拡散層11を形成し、この拡散
層11内に分離領域として高濃度のP型領域(図示せ
ず)を複数本平行に形成する。これらの分離領域に挟ま
れたチャネル領域には、リンイオン等のN型の不純物を
注入して埋め込みチャネル層12を形成する。以上の注
入工程は、周知のフォトリソグラフィ技術によって得ら
れる所望の形状のレジストマスクを用いて行われる。そ
して、分離領域及びチャネル領域が形成されたシリコン
基板10上に、ゲート絶縁膜となる酸化シリコン膜13
を、熱酸化によって膜厚100nmに形成する。さら
に、CVD法により、転送電極となる多結晶シリコン膜
14を膜厚400nm、層間絶縁膜となる酸化シリコン
膜15を膜厚200nmに順に形成する。
1 to 4 are sectional views showing steps of a method for manufacturing a solid-state imaging device according to the present invention. These figures show the same parts as in FIG. First, as shown in FIG. 1, a diffusion layer 11 is formed by implanting a P-type impurity such as boron ions into one surface of an N-type silicon substrate 10, and a high-concentration P is formed in the diffusion layer 11 as an isolation region. A plurality of mold regions (not shown) are formed in parallel. An N-type impurity such as phosphorus ions is implanted into the channel region sandwiched between these isolation regions to form a buried channel layer 12. The above implantation step is performed using a resist mask having a desired shape obtained by a known photolithography technique. Then, a silicon oxide film 13 serving as a gate insulating film is formed on the silicon substrate 10 on which the isolation region and the channel region are formed.
Is formed to a thickness of 100 nm by thermal oxidation. Further, a polycrystalline silicon film 14 serving as a transfer electrode and a silicon oxide film 15 serving as an interlayer insulating film are sequentially formed to have a thickness of 400 nm and a thickness of 200 nm by a CVD method.

【0010】次に、図2に示すように、所定の形状にパ
ターニングされたレジストマスク16を酸化シリコン膜
15上に形成し、このレジストマスク16に従ってエッ
チングすることにより1層目の転送電極17を形成す
る。この転送電極17は、拡散層11に設けられるチャ
ネル領域と交差する方向に延在し、且つそれぞれが一定
の間隔を置いて互いに平行となるように形成される。さ
らに、レジストマスク16を除去した後にRIE法にて
酸化シリコン膜13をエッチングし、シリコン基板10
の表面を露出させる。このエッチングの際には、転送電
極17上に残された酸化シリコン膜15が転送電極17
の保護膜となる。このように、レジストマスク16を除
去した後に酸化シリコン膜13を除去してシリコン基板
10の表面を露出させるようにすれば、レジストマスク
16の除去によって発生する不純物がシリコン基板10
の表面に付着するの防止できる。
Next, as shown in FIG. 2, a resist mask 16 patterned in a predetermined shape is formed on the silicon oxide film 15, and etching is performed in accordance with the resist mask 16 to form a transfer electrode 17 of the first layer. Form. The transfer electrodes 17 extend in a direction intersecting with the channel region provided in the diffusion layer 11, and are formed so as to be parallel to each other at regular intervals. Further, after removing the resist mask 16, the silicon oxide film 13 is etched by RIE, and the silicon substrate 10 is removed.
Expose the surface. During this etching, the silicon oxide film 15 remaining on the transfer electrode 17 is removed.
Is a protective film. As described above, if the silicon oxide film 13 is removed after the resist mask 16 is removed so that the surface of the silicon substrate 10 is exposed, impurities generated by the removal of the resist mask 16 can be removed.
Can be prevented from adhering to the surface.

【0011】続いて、転送電極17の側面及び転送電極
17の間隙部分に露出するシリコン基板10の表面を薄
く熱酸化し、ゲート絶縁膜となる酸化シリコン膜18を
新たに膜厚10nmに形成する。そこで、図3に示すよ
うに、CVD法による別の酸化シリコン膜19を酸化シ
リコン膜18を覆うようにして膜厚150nmに形成す
る。この酸化シリコン膜19の形成は、TEOS(Tetra
ethyl Orthosilicate)を用いた減圧CVD法が好まし
い。TEOSは、室温でアルコール状の液体で、加熱に
より分解され、反応式 Si(OC25)4 → SiO2+4C24+2H2O に従って酸化シリコンを成長させるもので、このTEO
Sを利用して成長される酸化シリコン膜は、段差被覆性
が良く層間絶縁膜に適している。
Subsequently, the surface of the silicon substrate 10 exposed to the side surface of the transfer electrode 17 and the gap between the transfer electrodes 17 is thinly thermally oxidized to newly form a silicon oxide film 18 serving as a gate insulating film to a thickness of 10 nm. . Therefore, as shown in FIG. 3, another silicon oxide film 19 is formed to have a thickness of 150 nm by the CVD method so as to cover the silicon oxide film 18. This silicon oxide film 19 is formed by TEOS (Tetra
A reduced pressure CVD method using ethyl orthosilicate) is preferable. TEOS is an alcohol-like liquid at room temperature, which is decomposed by heating and grows silicon oxide according to the reaction formula: Si (OC 2 H 5 ) 4 → SiO 2 + 4C 2 H 4 + 2H 2 O.
A silicon oxide film grown using S has good step coverage and is suitable for an interlayer insulating film.

【0012】酸化シリコン膜19を形成した後、図4に
示すように酸化シリコン膜19上に転送電極となる多結
晶シリコン膜20をCVD法により膜厚400nmに形
成する。そして、この多結晶シリコン膜20の転送電極
17と重なる部分を周知のエッチング工程により除去
し、転送電極17の間隙部分を覆う2層目の転送電極2
1を形成する。この転送電極21は、1層目の転送電極
17と同様に、チャネル領域と交差する方向に延在し、
側辺部が隣り合う転送電極17と重なり合うように配置
される。さらに、これらの転送電極21上には、絶縁膜
を介してアルミニウム等の配線が各転送電極17、21
の端部に接続されるようにして形成され、情報電荷の蓄
積時及び転送時には、その配線から転送電極17、21
に所定の電位が供給される。
After forming the silicon oxide film 19, as shown in FIG. 4, a polycrystalline silicon film 20 serving as a transfer electrode is formed on the silicon oxide film 19 to a thickness of 400 nm by a CVD method. Then, a portion of the polycrystalline silicon film 20 which overlaps with the transfer electrode 17 is removed by a well-known etching process, and a second-layer transfer electrode 2 covering a gap between the transfer electrodes 17 is formed.
Form one. This transfer electrode 21 extends in a direction crossing the channel region, like the transfer electrode 17 of the first layer.
It is arranged so that the side portion overlaps with the adjacent transfer electrode 17. Further, on these transfer electrodes 21, wirings made of aluminum or the like are provided via transfer films 17 and 21 via an insulating film.
Are formed so as to be connected to the ends of the transfer electrodes 17 and 21 when the information charges are accumulated and transferred.
Is supplied with a predetermined potential.

【0013】ここで、2層目の転送電極21が、熱酸化
により形成される酸化シリコン膜18を介してシリコン
基板10上に配置されることから、2層目の転送電極2
1下の界面準位は、1層目の転送電極17下の界面準位
と近くなる。即ち、各転送電極17、21の下の部分で
シリコン基板10と接する酸化シリコン膜13、18が
共に熱酸化により形成されたものであるため、それぞれ
の部分でシリコン/酸化シリコン界面の界面準位が略等
しくなる。従って、CVD法にて形成された酸化シリコ
ン膜のみをゲート絶縁膜とする場合と比べて、チャネル
領域の界面準位が均一になり、転送効率の劣化が防止で
きる。
Here, since the second-layer transfer electrode 21 is disposed on the silicon substrate 10 via the silicon oxide film 18 formed by thermal oxidation, the second-layer transfer electrode 2
The interface level below 1 is close to the interface level below the transfer electrode 17 of the first layer. That is, since the silicon oxide films 13 and 18 that are in contact with the silicon substrate 10 under the transfer electrodes 17 and 21 are both formed by thermal oxidation, the interface states of the silicon / silicon oxide interface are formed at the respective portions. Become approximately equal. Therefore, compared to the case where only the silicon oxide film formed by the CVD method is used as the gate insulating film, the interface state of the channel region becomes more uniform, and deterioration of transfer efficiency can be prevented.

【0014】なお、以上の実施例においては、N型のシ
リコン基板10にP型の拡散層11を形成した縦型オー
バーフロードレイン構造を例示したが、P型のシリコン
基板を用い、分離領域内にオーバーフロードレインを設
けた横型オーバーフロードレン構造でも同様に実施可能
である。
In the above embodiment, the vertical overflow drain structure in which the P-type diffusion layer 11 is formed on the N-type silicon substrate 10 is exemplified. A horizontal overflow drain structure provided with an overflow drain can be similarly implemented.

【0015】[0015]

【発明の効果】本発明によれば、1層目の転送電極の浮
き上がりを防止できるため、2層目の転送電極の形成の
際にエッチング残りが生じにくくなり、電流リークを防
止できると共に、転送電極の実効ゲート長の変動を防止
してそれぞれの電極で所望の特性を得ることができる。
また、1層目の転送電極下の界面準位と2層目の転送電
極下の界面準位とを略等しく設定できることから、各転
送電極で同等の特性を得ることができ、転送効率の劣化
を防止できる。
According to the present invention, the floating of the transfer electrode of the first layer can be prevented, so that the remaining etching is less likely to occur when the transfer electrode of the second layer is formed. A desired characteristic can be obtained with each electrode by preventing a change in the effective gate length of the electrode.
Further, since the interface state under the transfer electrode of the first layer and the interface state under the transfer electrode of the second layer can be set substantially equal, the same characteristics can be obtained in each transfer electrode, and the transfer efficiency is deteriorated. Can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の固体撮像素子の第1の製造工程を示す
断面図である。
FIG. 1 is a cross-sectional view showing a first manufacturing step of the solid-state imaging device of the present invention.

【図2】本発明の固体撮像素子の第2の製造工程を示す
断面図である。
FIG. 2 is a cross-sectional view illustrating a second manufacturing process of the solid-state imaging device of the present invention.

【図3】本発明の固体撮像素子の第3の製造工程を示す
断面図である。
FIG. 3 is a cross-sectional view showing a third manufacturing step of the solid-state imaging device of the present invention.

【図4】本発明の固体撮像素子の第4の製造工程を示す
断面図である。
FIG. 4 is a cross-sectional view showing a fourth manufacturing step of the solid-state imaging device of the present invention.

【図5】従来の固体撮像素子の撮像部を示す平面図であ
る。
FIG. 5 is a plan view showing an imaging unit of a conventional solid-state imaging device.

【図6】図5のX−X線の断面図である。FIG. 6 is a sectional view taken along line XX of FIG. 5;

【符号の説明】[Explanation of symbols]

1、10 シリコン基板 2、11 拡散層 3 分離領域 4 チャネル領域 5、12 埋め込みチャネル層 6、13、15、18、19 酸化シリコン膜 7、8、17、21 転送電極 14、20 多結晶シリコン膜 16 レジストマスク DESCRIPTION OF SYMBOLS 1, 10 Silicon substrate 2, 11 Diffusion layer 3 Isolation region 4 Channel region 5, 12 Buried channel layer 6, 13, 15, 18, 19 Silicon oxide film 7, 8, 17, 21 Transfer electrode 14, 20 Polycrystalline silicon film 16 Resist mask

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 電荷の転送経路となるチャネル領域が設
けられた半導体基板上に、上記チャネル領域と交差する
複数の転送電極が多層に配置される固体撮像素子の製造
方法において、上記半導体基板上に熱酸化により第1の
ゲート絶縁膜を形成した後に、第1の導電膜及び第1の
絶縁膜を順に形成する工程と、上記第1の絶縁膜上に上
記半導体基板のチャネル領域と交差する方向に延在する
形状のレジストマスクを形成し、このレジストマスクに
覆われた領域を除いて上記第1の導電膜及び上記第1の
絶縁膜を除去することで第1の転送電極を形成する工程
と、上記レジストマスクを除去した後、上記第1の導電
膜及び上記第1の絶縁膜が除去された領域に露出する
記第1のゲート絶縁膜を除去する工程と、上記第1のゲ
ート絶縁膜が除去されて露出された上記半導体基板の表
面に熱酸化により第2のゲート絶縁膜を形成した後、
記第1の転送電極を覆って気相成長法により上記半導体
基板上に第2の絶縁膜及び第2の導電膜を順に形成する
工程と、上記第2の導電膜を少なくとも上記第1の転送
電極の間隙部分を除いて除去することで第2の転送電極
を形成する工程と、を備えることを特徴とする固体撮像
素子の製造方法。
1. A method for manufacturing a solid-state imaging device in which a plurality of transfer electrodes intersecting the channel region are arranged in a multilayer on a semiconductor substrate provided with a channel region serving as a charge transfer path. First by thermal oxidation
Forming a first conductive film and a first insulating film in order after forming the gate insulating film; and forming a first conductive film and a first insulating film on the first insulating film so as to extend in a direction intersecting a channel region of the semiconductor substrate. Forming a first transfer electrode by forming a resist mask and removing the first conductive film and the first insulating film except for a region covered by the resist mask; after removal, on exposed to the first conductive film and the first insulating film is removed regions
Removing the serial first gate insulating film, the first gate
Table of the semiconductor substrate exposed after removing the gate insulating film
After forming a second gate insulating film on the surface by thermal oxidation, a second insulating film and a second conductive film are sequentially formed on the semiconductor substrate by a vapor deposition method so as to cover the first transfer electrode. Manufacturing a solid-state imaging device, comprising: forming a second transfer electrode by removing the second conductive film except for at least a gap between the first transfer electrodes. Method.
【請求項2】 上記第2のゲート絶縁膜は、上記第2の
絶縁膜よりも膜厚が薄く形成されることを特徴とする
求項1記載の固体撮像素子の製造方法。
2. The second gate insulating film according to claim 2, wherein:
The method for manufacturing a solid-state imaging device according to claim 1, wherein the film thickness is smaller than that of the insulating film .
JP5083346A 1993-04-09 1993-04-09 Method for manufacturing solid-state imaging device Expired - Lifetime JP2877656B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5083346A JP2877656B2 (en) 1993-04-09 1993-04-09 Method for manufacturing solid-state imaging device
US08/225,004 US5483090A (en) 1993-04-09 1994-04-07 Solid-state image pickup device and method for manufacturing such device
KR1019940007330A KR100196302B1 (en) 1993-04-09 1994-04-08 Solid state image pickup device designed to have the optimal layer thickness and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5083346A JP2877656B2 (en) 1993-04-09 1993-04-09 Method for manufacturing solid-state imaging device

Publications (2)

Publication Number Publication Date
JPH06295927A JPH06295927A (en) 1994-10-21
JP2877656B2 true JP2877656B2 (en) 1999-03-31

Family

ID=13799885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5083346A Expired - Lifetime JP2877656B2 (en) 1993-04-09 1993-04-09 Method for manufacturing solid-state imaging device

Country Status (1)

Country Link
JP (1) JP2877656B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101338023B1 (en) 2006-12-04 2013-12-06 삼성디스플레이 주식회사 Display device

Also Published As

Publication number Publication date
JPH06295927A (en) 1994-10-21

Similar Documents

Publication Publication Date Title
US20070184653A1 (en) Integrated circuit with a very small-sized reading diode
US11705475B2 (en) Method of forming shallow trench isolation (STI) structure for suppressing dark current
JPH05206437A (en) Solid state image sensor and fabrication thereof
KR100196302B1 (en) Solid state image pickup device designed to have the optimal layer thickness and manufacturing method thereof
JP2877656B2 (en) Method for manufacturing solid-state imaging device
US6143585A (en) Method of manufacturing solid state image sensing device
JP3796227B2 (en) Method for manufacturing charge coupled device
KR100282424B1 (en) Method for manufacturing horizontal charge coupled device the same
JP3737466B2 (en) Solid-state imaging device and manufacturing method thereof
JP3162440B2 (en) Method for manufacturing solid-state imaging device
JP3081588B2 (en) Method for manufacturing solid-state imaging device
JP3276906B2 (en) Solid-state imaging device and method of manufacturing solid-state imaging device
JP3036747B2 (en) Method for manufacturing solid-state imaging device
JPH0368170A (en) Manufacture of thin film semiconductor element
JP2773739B2 (en) Method for manufacturing solid-state imaging device
JP2867469B2 (en) Charge transfer device and method of manufacturing the same
JPH06296008A (en) Manufacture of solid-state image pickup element
JP2007201319A (en) Solid-state image pickup device and manufacturing method thereof
JP2005191400A (en) Solid imaging device, and manufacturing method thereof
JPH06302800A (en) Solid-state image sensing device
JPH07240512A (en) Solid state image sensing device and optimization of its film thickness
JP2002190587A (en) Method of manufacturing solid-state image pickup device
JP4759220B2 (en) Charge transfer device and manufacturing method thereof
JPH07106543A (en) Manufacture of solid-state image sensing device
JP2003197896A (en) Method for manufacturing solid state imaging element