JP2000028670A - Method for speeding up burn-out-type disconnection detection circuit - Google Patents

Method for speeding up burn-out-type disconnection detection circuit

Info

Publication number
JP2000028670A
JP2000028670A JP10200069A JP20006998A JP2000028670A JP 2000028670 A JP2000028670 A JP 2000028670A JP 10200069 A JP10200069 A JP 10200069A JP 20006998 A JP20006998 A JP 20006998A JP 2000028670 A JP2000028670 A JP 2000028670A
Authority
JP
Japan
Prior art keywords
circuit
sample
burnout
hold
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10200069A
Other languages
Japanese (ja)
Inventor
Hiroki Umeda
弘樹 梅田
Hideo Otani
英雄 大谷
Shuichi Nagayama
修一 長山
Toshiro Minamoto
敏朗 源元
Yofumi Kurisu
栗栖  与文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Information and Control Systems Inc
Original Assignee
Hitachi Ltd
Hitachi Process Computer Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Process Computer Engineering Inc filed Critical Hitachi Ltd
Priority to JP10200069A priority Critical patent/JP2000028670A/en
Publication of JP2000028670A publication Critical patent/JP2000028670A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Debugging And Monitoring (AREA)

Abstract

PROBLEM TO BE SOLVED: To increase the speed of a burn-out response by adding a burn-out response acceleration circuit to a circuit, forming the sample-hold circuit configuration of an analog signal, and separating a sample-hold capacitor from an input circuit during a sample-hold period. SOLUTION: An analog input device 1 successively selects a plurality of analog input signals by a multiplexer 11, amplifies the signal by an operational amplifier 12, and then converts the signal into a digital data 16 by an A/D converter 13. The data 16 is outputted to an upper-level computer via a bus interface circuit 19. A hold circuit 3 sets a sampling state where a sample signal 17 and a switch element 5 are sampled, and periodically turns off the sample signal 17 and the switch element 5 for holding a sample. The capacity of a bypass capacitor CP6 is set to a value smaller than the capacity of a hold capacitor Ch4, and the capacitor Ch4 with a large capacity is separated from an input circuit during a sample-hold period, thus an input voltage 18 is rapidly increased, when disconnection occurs and a response is accelerated.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、計算機を用いたプ
ラント制御装置において、特に高信頼化が要求されるシ
ステムにおいて有効なアナログ入力信号ラインの断線検
出方法。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for detecting disconnection of an analog input signal line which is effective in a plant control apparatus using a computer, particularly in a system requiring high reliability.

【0002】[0002]

【従来の技術】バーンアウト型断線検出回路は、一定電
圧を高抵抗を介して入力回路に印加しておき、断線発生
時には、A/D変換データをスケールアウトさせる方式
が一般に知られている。ここで電圧印加用抵抗として高
抵抗を使用する理由は、入力信号源インピーダンスと電
圧印加用抵抗との分圧で誤差が発生するためである。実
際の回路においては、通常入力回路にノイズ対策として
フィルタ回路を必要とするため、従来技術による断線検
出応答は高い抵抗値の電圧印加用抵抗と入力フィルタ回
路のコンデンサにより、バーンアウト回路の時定数が大
きくなり、断線からA/D変換データがスケールアウト
するまでには数秒〜数分の時間がかかる問題があった。
2. Description of the Related Art It is generally known that a burnout type disconnection detecting circuit applies a constant voltage to an input circuit via a high resistance and scales out A / D conversion data when a disconnection occurs. The reason why a high resistance is used as the voltage application resistor is that an error occurs due to the voltage division between the input signal source impedance and the voltage application resistor. In an actual circuit, a filter circuit is usually required as a countermeasure against noise in the input circuit, so the disconnection detection response according to the conventional technology is determined by the time constant of the burnout circuit by using a high-resistance voltage application resistor and the input filter circuit capacitor. And it takes several seconds to several minutes before the A / D conversion data scales out from the disconnection.

【0003】[0003]

【数1】バーンアウト回路の時定数=入力フィルタのコ
ンデンサ容量(μF)×電圧印加用抵抗(MΩ)特開平5−3
40825 号公報に記載の例は、熱電対による温度計測にお
いて古くから広く一般に実施されてきた技術そのものと
考えるが、応答性については考慮されていない。
## EQU1 ## Time constant of burnout circuit = capacitance of input filter (μF) × resistance for voltage application (MΩ)
Although the example described in Japanese Patent No. 40825 is considered to be a technology that has been widely and widely practiced for a long time in temperature measurement using a thermocouple, responsiveness is not considered.

【0004】また、特開平5−48153号公報に記載の例で
は、交流信号でバーンアウトさせる方式であり、本方式
と異なっている。応答性については明記されていない
が、交流信号を断線情報として取り込む回路構成となっ
ているため、外部ノイズでバーンアウト誤動作する危険
があり、実用的ではない。
In the example described in Japanese Patent Application Laid-Open No. 5-48153, a method of burning out with an AC signal is different from the present method. Although the responsiveness is not specified, it is not practical because there is a danger of a burnout malfunction due to external noise because the circuit is configured to take in an AC signal as disconnection information.

【0005】[0005]

【発明が解決しようとする課題】前記従来技術において
は、バーンアウト回路時定数が大きいため、断線検出時
間(断線してからA/D変換データがスケールアウトす
るまでの時間)が長くなっていた。バーンアウト電圧印
加用抵抗の抵抗値を小さくしてバーンアウト回路時定数
を小さくすると、断線検出応答は速くなるが信号源イン
ピーダンスの影響でアナログ入力信号に誤差が発生する
問題があり、アナログ入力精度を悪化させることなく断
線検出応答を高速化することが課題となる。
In the prior art, since the burnout circuit time constant is large, the disconnection detection time (the time from the disconnection until the A / D conversion data is scaled out) is long. . If the burnout circuit time constant is reduced by reducing the resistance value of the burnout voltage application resistor, the disconnection detection response will be faster, but there will be a problem that an error occurs in the analog input signal due to the influence of the signal source impedance. The problem is to speed up the disconnection detection response without deteriorating the disconnection.

【0006】[0006]

【課題を解決するための手段】従来のバーンアウト型断
線検出回路にバーンアウト応答加速回路を追加する。バ
ーンアウト応答加速回路はアナログ信号のサンプルホー
ルド回路構成とし、サンプルホールド期間中は入力回路
からサンプルホールドコンデンサを切り離すことによ
り、バーンアウト応答を高速化する。
SUMMARY OF THE INVENTION A burnout response acceleration circuit is added to a conventional burnout type disconnection detection circuit. The burnout response acceleration circuit has a sample-and-hold circuit configuration of an analog signal. During the sample-and-hold period, the burnout response is accelerated by disconnecting the sample-and-hold capacitor from the input circuit.

【0007】[0007]

【発明の実施の形態】以下、本発明の一実施の形態を図
により説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings.

【0008】図1はバーンアウト型断線検出回路の高速
化を図ったアナログ入力装置1の回路構成を示す。
FIG. 1 shows a circuit configuration of an analog input device 1 for increasing the speed of a burnout type disconnection detecting circuit.

【0009】アナログ入力装置1は、複数のアナログ入
力信号をマルチプレクサ11で順次選択し、オペアンプ
12で増幅後、A/D変換器13でディジタルデータ1
6に変換する。ディジタルデータ16はバスインタフェ
ース回路19を介して、上位計算機へ出力される。
The analog input device 1 sequentially selects a plurality of analog input signals by a multiplexer 11, amplifies the signals by an operational amplifier 12, and then converts the digital data 1 by an A / D converter 13.
Convert to 6. The digital data 16 is output to the host computer via the bus interface circuit 19.

【0010】入力回路はバーンアウト電圧供給回路8,
入力抵抗(Rin)9,バーンアウト応答加速回路2で構
成し、バーンアウト応答加速回路2はサンプルホールド
回路3とバイパスコンデンサ(Cp)6および制御回路
10で構成する。
The input circuit is a burnout voltage supply circuit 8,
The burnout response acceleration circuit 2 includes an input resistance (Rin) 9 and a burnout response acceleration circuit 2. The burnout response acceleration circuit 2 includes a sample and hold circuit 3, a bypass capacitor (Cp) 6, and a control circuit 10.

【0011】サンプルホールド回路3は通常、サンプル
信号17およびスイッチ素子5がONのサンプリング状
態としておき、定期的にサンプル信号17およびスイッ
チ素子5をOFFとしてサンプルホールド状態とする。
バイパスコンデンサ(Cp)6の容量はサンプルホールド
コンデンサ(Ch)4の容量に比べて十分小さな値と
し、サンプルホールド期間中は入力回路から容量の大き
なサンプルホールドコンデンサ(Ch)4が切り離され
るため、断線が発生している場合は入力電圧(Vin)1
8が急激に上昇して、バーンアウト応答を加速するよう
にする。
The sample-and-hold circuit 3 normally sets the sampling state in which the sample signal 17 and the switch element 5 are ON, and periodically sets the sample signal 17 and the switch element 5 to OFF to set the sample-hold state.
The capacity of the bypass capacitor (Cp) 6 is set to a value sufficiently smaller than the capacity of the sample-hold capacitor (Ch) 4. During the sample-hold period, the large-capacity sample-hold capacitor (Ch) 4 is disconnected from the input circuit. Input voltage (Vin) 1
8 rises sharply to accelerate the burnout response.

【0012】図2(a)と(b)とに、従来回路と本発
明の比較を示す。
FIGS. 2A and 2B show a comparison between a conventional circuit and the present invention.

【0013】従来のバーンアウト回路は、バーンアウト
電圧供給回路から高抵抗を介してバーンアウト電圧Vb
(入力回路にA/D変換データがスケールアウトする電
圧)を印加しておき、アナログ信号ラインが接続されて
いる場合には入力信号源20のインピーダンスが低いた
め、入力電圧(Vin)18にはバーンアウト電圧Vbの
影響が無く、断線発生時には、入力信号源インピーダン
スが無限大となり、バーンアウト電圧Vbが直接入力電
圧(Vin)18に印加されて、A/D変換データをスケ
ールアウトさせる方式が一般に知られている。
In the conventional burnout circuit, a burnout voltage Vb is supplied from a burnout voltage supply circuit via a high resistance.
(A voltage at which the A / D conversion data is scaled out to the input circuit) is applied, and when the analog signal line is connected, the impedance of the input signal source 20 is low. There is no influence of the burnout voltage Vb, and when a disconnection occurs, the input signal source impedance becomes infinite, and the burnout voltage Vb is directly applied to the input voltage (Vin) 18 to scale out the A / D conversion data. Generally known.

【0014】ここで、バーンアウト電圧印加用の抵抗7
に高抵抗を使用する理由は、アナログ信号ラインが接続
されている場合に入力信号源インピーダンスと電圧印加
用抵抗7とでバーンアウト電圧を分圧した結果発生する
電圧が入力電圧(Vin)18に与える誤差影響を極小化
するためであり、通常数MΩの抵抗値を必要としてい
る。このため、バーンアウト回路の時定数が大きくな
り、断線検出時間に数秒〜数分の時間がかかる問題があ
った。
Here, a resistor 7 for applying a burnout voltage is used.
The reason why a high resistance is used is that when an analog signal line is connected, the voltage generated as a result of dividing the burnout voltage by the input signal source impedance and the voltage application resistor 7 becomes the input voltage (Vin) 18. This is for minimizing the influence of the error, and usually requires a resistance value of several MΩ. For this reason, the time constant of the burnout circuit becomes large, and there is a problem that it takes several seconds to several minutes for the disconnection detection time.

【0015】本発明では上記回路に対して、断線検出応
答加速回路2を追加することにより、上記の問題を解決
している。断線検出応答加速回路2のサンプルホールド
回路3において、定期的にサンプルホールド状態とする
ことにより、入力回路から容量の大きなサンプルホール
ドコンデンサ(Ch)4が切り離されるため、断線が発
生している場合には入力電圧(Vin)18が急激に上昇
して、バーンアウト応答が加速される。
In the present invention, the above problem is solved by adding a disconnection detection response acceleration circuit 2 to the above circuit. In the sample hold circuit 3 of the disconnection detection response acceleration circuit 2, the sample hold capacitor (Ch) 4 having a large capacity is disconnected from the input circuit by periodically setting the sample hold state. In this case, the input voltage (Vin) 18 rapidly rises, and the burnout response is accelerated.

【0016】従来技術のバーンアウト回路時定数TboはThe conventional burnout circuit time constant Tbo is

【0017】[0017]

【数2】Tbo=2Rb×2Rin×Ch これに対して、本発明によるバーンアウト回路時定数T
bnは
Tbo = 2Rb × 2Rin × Ch In contrast, the burnout circuit time constant T according to the present invention is
bn

【0018】[0018]

【数3】Tbn=2Rb×2Rin×Cp であり、ここでCh(μFオーダー)≫Cp(pFオー
ダー)であるためTbo≫Tbnとなる。
## EQU3 ## Tbn = 2Rb.times.2Rin.times.Cp. Since Ch (.mu.F order) .fwdarw.Cp (pF order), Tbo.noteq.Tbn.

【0019】図3(a)と(b)とに、従来技術と本発
明のタイミングチャートの比較を示す。
FIGS. 3A and 3B show a comparison between the timing charts of the prior art and the present invention.

【0020】アナログ入力装置は、ポイントアドレス1
4を切り替えながら、複数のアナログ入力信号を順次選
択し、A/D変換信号15によりA/D変換を行ってい
く。A/D変換データ16は毎回バスインタフェース回
路の内部回路にとりこまれるタイミングとなっている。
従来技術においては、バーンアウト回路時定数が大きい
ため、断線が発生した場合は入力電圧(Vin)18はバ
ーンアウト電圧Vbに向かってゆっくりと上昇し、バー
ンアウト電圧Vbに到達してA/D変換データ16がス
ケールアウトするまでには、何度もA/D変換を行うこ
とになる。したがって断線検出時間tdが遅れ、この
間、システムとしては異常を検出できないため、誤った
A/D変換データ16を制御情報として取り込む可能性
があった。本発明では上記従来技術に対して、定期的に
アナログ入力信号のサンプルホールドサイクルをA/D
変換の合間に挿入することにより、バーンアウト応答の
加速を行っている。
The analog input device has a point address 1
4 while switching, a plurality of analog input signals are sequentially selected, and A / D conversion is performed by the A / D conversion signal 15. The A / D conversion data 16 has a timing to be taken into the internal circuit of the bus interface circuit every time.
In the prior art, since the burnout circuit time constant is large, when a disconnection occurs, the input voltage (Vin) 18 slowly rises toward the burnout voltage Vb, reaches the burnout voltage Vb, and A / D A / D conversion is performed many times before the conversion data 16 is scaled out. Therefore, the disconnection detection time td is delayed. During this time, since the system cannot detect an abnormality, there is a possibility that erroneous A / D conversion data 16 is taken in as control information. In the present invention, a sample / hold cycle of an analog input signal is periodically set to A / D with respect to the prior art.
Insertion between conversions accelerates the burnout response.

【0021】サンプル信号17がOFFの期間はサンプ
リング期間とし、アナログ入力信号はサンプルホールド
コンデンサ(Ch)に充電される。サンプル信号17が
ONの期間はサンプルホールド期間とし、入力回路から
切り離されたサンプルホールドコンデンサ(Ch)にア
ナログ入力信号は一時的にホールドされる。この状態に
おいては、入力回路の容量成分は、pFオーダーのバイ
パスコンデンサだけであるため、バーンアウト電圧印加
用抵抗の抵抗値を高くしても、バーンアウト時定数が低
くおさえられ、断線検出時間tdを高速化することが可
能である。
The period in which the sample signal 17 is OFF is a sampling period, and the analog input signal is charged in the sample and hold capacitor (Ch). The period in which the sample signal 17 is ON is a sample hold period, and the analog input signal is temporarily held in the sample hold capacitor (Ch) disconnected from the input circuit. In this state, since the capacitance component of the input circuit is only a bypass capacitor of the order of pF, even if the resistance value of the burnout voltage application resistor is increased, the burnout time constant is suppressed and the disconnection detection time td Can be speeded up.

【0022】A/D変換信号15を出力する前には必ず
サンプルホールドサイクルを挿入しており、断線が発生
していればサンプルホールド期間中に入力電圧(Vin)
18がバーンアウト電圧に到達するよう、サンプルホー
ルド期間の長さを設定しておく(バーンアウト時定数の
数倍)。また、サンプルホールド期間の挿入周期に対す
る比率を調節することにより、アナログ入力信号の応答
への影響を実使用上問題のない範囲に設定することが可
能である(比率1/10で影響値は約10%)。
Before the A / D conversion signal 15 is output, a sample hold cycle is always inserted. If a disconnection occurs, the input voltage (Vin) is applied during the sample hold period.
The length of the sample hold period is set so that 18 reaches the burnout voltage (several times the burnout time constant). Further, by adjusting the ratio of the sample hold period to the insertion period, it is possible to set the influence on the response of the analog input signal within a range where there is no problem in practical use (at a ratio of 1/10, the effect value is about 10%).

【0023】[0023]

【発明の効果】本発明によれば、アナログ入力信号の取
り込み精度を悪化させることなく、バーンアウト型断線
検出回路の断線検出時間を高速化することが可能とな
り、システムの高信頼化が図れる。
According to the present invention, it is possible to speed up the disconnection detection time of the burnout type disconnection detection circuit without deteriorating the accuracy of taking in the analog input signal, and to improve the reliability of the system.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態のアナログ入力装置の回路
図。
FIG. 1 is a circuit diagram of an analog input device according to an embodiment of the present invention.

【図2】(a)及び(b)は従来技術と本発明の比較し
たバーンアウト電圧供給回路図。
FIGS. 2A and 2B are burnout voltage supply circuit diagrams comparing a conventional technique and the present invention.

【図3】(a)及び(b)は従来技術と本発明のタイム
チャートの比較した図。
FIGS. 3A and 3B are diagrams comparing a conventional technology and a time chart of the present invention.

【符号の説明】[Explanation of symbols]

1…アナログ入力装置、2…バーンアウト応答加速回
路、3…サンプルホールド回路、4…サンプルホールド
コンデンサ、5…スイッチ素子、6…バイパスコンデン
サ、7…バーンアウト電圧印加用抵抗、8…バーンアウ
ト電圧供給回路、9…入力抵抗、10…制御回路、11
…マルチプレクサ、12…オペアンプ、13…A/D変
換器、14…ポイントアドレス、15…A/D変換信
号、16…A/D変換データ、17…サンプル信号、1
8…入力電圧Vin、19…バスインタフェース回路、2
0…入力信号源。
DESCRIPTION OF SYMBOLS 1 ... Analog input device, 2 ... Burnout response acceleration circuit, 3 ... Sample hold circuit, 4 ... Sample hold capacitor, 5 ... Switch element, 6 ... Bypass capacitor, 7 ... Burnout voltage application resistance, 8 ... Burnout voltage Supply circuit, 9: input resistance, 10: control circuit, 11
... Mux, 12 ... Op amp, 13 ... A / D converter, 14 ... Point address, 15 ... A / D conversion signal, 16 ... A / D conversion data, 17 ... Sample signal, 1
8: input voltage Vin, 19: bus interface circuit, 2
0: Input signal source.

フロントページの続き (72)発明者 大谷 英雄 茨城県日立市大みか町五丁目2番1号 日 立プロセスコンピュータエンジニアリング 株式会社内 (72)発明者 長山 修一 茨城県日立市大みか町五丁目2番1号 日 立プロセスコンピュータエンジニアリング 株式会社内 (72)発明者 源元 敏朗 茨城県日立市大みか町五丁目2番1号 日 立プロセスコンピュータエンジニアリング 株式会社内 (72)発明者 栗栖 与文 茨城県日立市大みか町五丁目2番1号 株 式会社日立製作所大みか工場内 Fターム(参考) 2G014 AA02 AB34 AC18 5B083 BB01 EE16 Continued on the front page (72) Inventor Hideo Otani 5-2-1 Omikacho, Hitachi City, Ibaraki Prefecture Inside Hitachi Process Computer Engineering Co., Ltd. (72) Inventor Shuichi Nagayama 5-2-1 Omikacho, Hitachi City, Ibaraki Prefecture Hitachi Process Computer Engineering Co., Ltd. (72) Inventor Toshiro Genmoto 5-2-1 Omikacho, Hitachi City, Ibaraki Prefecture Hitachi Process Computer Engineering Co., Ltd. (72) Inventor Yofumi Kurisu Omikacho, Hitachi City, Ibaraki Prefecture 5-2-1 F-term in Hitachi, Ltd. Omika Plant F-term (reference) 2G014 AA02 AB34 AC18 5B083 BB01 EE16

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】アナログ入力装置のA/D変換データをス
ケールアウトさせるバーンアウト型断線検出回路におい
て、断線検出時間の高速化を目的として、バーンアウト
応答加速回路を設けたバーンアウト型断線検出回路の高
速化方法。
A burnout type disconnection detection circuit for scaling out A / D conversion data of an analog input device, the burnout type disconnection detection circuit including a burnout response acceleration circuit for the purpose of shortening the disconnection detection time. How to speed up.
【請求項2】前記請求項1のバーンアウト応答加速回路
において、アナログ信号のサンプルホールド回路を構成
し、サンプルホールド期間中は入力フィルタ回路のコン
デンサを切り離すことにより、断線発生時のバーンアウ
ト応答を高速化することを特徴としたバーンアウト型断
線検出回路の高速化方法。
2. A burnout response accelerating circuit according to claim 1, wherein a sample and hold circuit for an analog signal is formed, and a capacitor of an input filter circuit is disconnected during a sample and hold period, so that a burnout response at the time of disconnection occurs. A method for increasing the speed of a burnout type disconnection detection circuit characterized by increasing the speed.
JP10200069A 1998-07-15 1998-07-15 Method for speeding up burn-out-type disconnection detection circuit Pending JP2000028670A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10200069A JP2000028670A (en) 1998-07-15 1998-07-15 Method for speeding up burn-out-type disconnection detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10200069A JP2000028670A (en) 1998-07-15 1998-07-15 Method for speeding up burn-out-type disconnection detection circuit

Publications (1)

Publication Number Publication Date
JP2000028670A true JP2000028670A (en) 2000-01-28

Family

ID=16418336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10200069A Pending JP2000028670A (en) 1998-07-15 1998-07-15 Method for speeding up burn-out-type disconnection detection circuit

Country Status (1)

Country Link
JP (1) JP2000028670A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008072329A1 (en) * 2006-12-14 2008-06-19 Mitsubishi Electric Corporation Analog input device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008072329A1 (en) * 2006-12-14 2008-06-19 Mitsubishi Electric Corporation Analog input device
US8120367B2 (en) 2006-12-14 2012-02-21 Mitsubishi Electric Corporation Analog input device

Similar Documents

Publication Publication Date Title
US7049993B2 (en) Analog-to-digital converter and microcomputer in which the same is installed
CN112698079B (en) System and method for detecting ignition current of electric tube for ground test of liquid rocket engine
US5923706A (en) Process for measuring phase jitter of a data signal
JP2000028670A (en) Method for speeding up burn-out-type disconnection detection circuit
JP2516700B2 (en) Disconnection detection circuit of temperature measuring device
FR2570232A1 (en) RUNNING SEQUENCE TRANSLATION SEQUENCE DEVICE FOR LOGIC AND / OR DIGITAL CIRCUIT, LOGIC AND / OR DIGITAL CIRCUIT RODING METHOD, AND LOGIC AND / OR DIGITAL CIRCUIT RODING DEVICE
JP2743852B2 (en) Integral signal detection circuit
JPS6356118A (en) Method of monitoring digital protective relay
CN113884852B (en) I2C link signal testing method and circuit
KR840002109A (en) Current immersion signal processing circuit
JPS6020159A (en) Fault detecting system of multiplexer
JP3452661B2 (en) Waveform storage device
JP3238867B2 (en) Battery voltage measuring method and device
JP3235402B2 (en) Digital protection relay
JP2586653B2 (en) Trigger circuit
JP2541472B2 (en) Micro voltage change detection circuit
JP3366821B2 (en) Disconnection detection circuit of temperature measurement device
JPS6051901A (en) High sensitivity comparator
JPH0533342B2 (en)
SU1190271A1 (en) Apparatus for determining signal mean values (its versions)
SU1018020A1 (en) Method of stroboscopic conversion of periodic electrical signals
JPH01123530A (en) Monotone increase characteristic measuring instrument for d/a converter
SU1541588A1 (en) Information input device
SU1725243A1 (en) Device for reading graphic data
SU1244676A1 (en) Device for determining production rate of computer