SU1190271A1 - Apparatus for determining signal mean values (its versions) - Google Patents
Apparatus for determining signal mean values (its versions) Download PDFInfo
- Publication number
- SU1190271A1 SU1190271A1 SU823530473A SU3530473A SU1190271A1 SU 1190271 A1 SU1190271 A1 SU 1190271A1 SU 823530473 A SU823530473 A SU 823530473A SU 3530473 A SU3530473 A SU 3530473A SU 1190271 A1 SU1190271 A1 SU 1190271A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- key
- integrator
- control
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Abstract
1. Устройство дл определени средних значений сигналов, содержащее первый интегратор, гиперболический преобразователь, входную и выходную шины, шины управлени и сброса, первый ключ, блок управлени , соединенный первым выходом с шиной управлени , вторым входом с шиной сброса, а выходом с первым управл ющим входом первого ключа, отличающеес тем, что, с целью повьшени точности измерений , быстродействи и технологичности изготовлени , а также снижени габаритов и массы, в него введены дифференциальный усилитель, аналоговый запоминающий блок, второй интегратор, второй ключ, а первый ключ выполнен трехпозиционным , причем выход первого интегратора соединен с одним из входов дифференциального усилител , другой вход которого подключен к выходной шине и к выходу гиперболического преобразовател , а выход - к первому сигнальному входу первого ключа , второй сигнальный вход первого ключа соединен с вьгходом аналогового запоминающего блока, а выход - с сигнальным входом второго интегратора , сигнальный вход первого интегратора через второй ключ подключен к входной шине, вькод второго интегратора соединен с входом гиперболического преобразовател и с сигнальным входом аналогового запоминающего блока, входы сброса обоих интеграторов подключены к шнне сброса, а управл ющие входы аналогового запоминающего блока, второго ключа и второй управл ющий вход первого ключа соединены с шиной управлени . 2. Устройство дл определени средних значений сигналов, содержа-. щее первый интегратор, сигнальный вход которого подключен к входной шине,гиперболический преобразователь, выходную шину, шины управлени и сброса, ключ, блок управлени , соединенный первым входом с шиной управлени , вторым входом с шиной сброса, а выходом с первьм управл ющим входом ключа, отличающеес Tehi, что, с целью повышени точности измерений, быстродействи и технологичности изготовлени , а также снижени габаритов и массы, в него введены дифференциальный усилитель, аналоговый запоминающий блок, второй интегратор, а электронный ключ выполнен трехпозиционным , причем выход первого интегратора соединен с одним из1. An apparatus for determining average values of signals comprising a first integrator, a hyperbolic converter, input and output buses, control and reset buses, a first key, a control unit connected to a control bus with a first output, a second bus input with a reset bus, and A primary key input, characterized in that, in order to improve measurement accuracy, speed and manufacturability, as well as to reduce size and weight, a differential amplifier, analog memory A second unit, the second integrator, the second key, and the first key are three-position, the output of the first integrator is connected to one of the inputs of the differential amplifier, the other input of which is connected to the output bus and the output of the hyperbolic converter, and the output to the first signal input of the first key, the second signal input of the first key is connected to the input of the analog storage unit, and the output is connected to the signal input of the second integrator; the signal input of the first integrator is connected via a second key to the input ine, vkod second integrator coupled to an input of a hyperbolic transducer and to the signal input of the analog storage unit, the reset inputs of both integrators are connected to shnne reset and control inputs of the analog memory unit, the second switch and a second control input of the first switch connected to the control bus. 2. A device for determining the average values of the signals, containing-. the first integrator, the signal input of which is connected to the input bus, the hyperbolic converter, the output bus, the control and reset buses, the key, the control unit connected by the first input to the control bus, the second input to the reset bus, and the output to the first control input of the key, characterized by Tehi, that, in order to improve the measurement accuracy, speed and manufacturability, as well as reduce the size and weight, a differential amplifier, an analog storage unit, a second integrator, and an electronic the first key is three-position, with the output of the first integrator connected to one of
Description
входов дифференциального усилител , другой вход которого подключен к выходной шине и к выходу гиперболического преобразовател , а выход к первому сигнальному входу ключа, второй сигнальный вход ключа, соединен с выходом аналогового запоминающего блока, а выход - с сигнальным входом второго интегратора.the inputs of the differential amplifier, the other input of which is connected to the output bus and to the output of the hyperbolic converter, and the output to the first signal input of the key, the second signal input of the key, is connected to the output of the analog storage unit and the output to the signal input of the second integrator.
9027190271
выход второго интегратора подключен к входу гиперболического преобразовател и к сигнальному входу аналогового запоминающего блока, а вход сброса - к шине сброса, управл ющие входы первого интегратора, аналогового запоминающего блока и второй управл ющий .вход ключа соединены с шиной управлени .the output of the second integrator is connected to the input of the hyperbolic converter and the signal input of the analog storage unit, and the reset input is connected to the reset bus, the control inputs of the first integrator, the analog storage unit and the second control switch are connected to the control bus.
Изобретение относитс к электроизмерительной технике и предназначено дл использовани , например, в установках технической диагностики по спектральному составу шумов при сокращенном объеме данных. Цель изобретени - повьшение точности измерени , быстродействи и технологичности изготовлени , а также снижение габаритов и массы. На фиг.1 представлена функциональна схема первого варианта пред лагаемого устройстваi на фиг.2 а-ж временные диаграммы сигналов на выходах отдельных составных блоков; на фиг. 3 и 4 - возможные конструктивные реализации гиперболического преобразовател ; на фиг.5 - конструктивна реализаци аналогового запоминающего блока на фиг.6 - фун циональна схема второго варианта предлагаемого устройства. В состав первого варианта .устрой ства (фиг.1) вход т интеграторы 1 и 2, дифференциальный ус1«1итель 3, гиперболический преобразователь 4, блок 5 управлени , представл ющий собой генератор импульсов с внешней синхронизацией и обеспечивающий . задержку генерируемых импульсов относительно импульсов синхронизаци аналоговый запоминак ций блок 6, трехпозиционный ключ 7, ключ 8, входна шина 9, выходна шина 10, шина 11 управлени и шина 12 сброса В состав второго варианта устройства (фиг.2) вход т те же блоки за исключением ключа 8. В первом варианте устройства (фиг.1) первый вход блока 5 управлени соединен с шиной 11 управлеНИН , второй вход с шиной 12 сброса, а выход - с первым управл ющим входом ключа 7. Выход интегратора 1 соединен с одним из входов дифференциального усилител 3, другой вход которого подключен к выходной шине 10 и гиперболического преобразовател 4, а выход - к первому сигнальному входу ключа 7. Второй сигнальный вход ключа 7 соединен с выходом аналогового запоминающего -блока 6, а выход - с сигнальным входом интегратора 2. Сигнальный вход интегратора 1 через ключ 8 подключен к входной шине 9. Выход интегратора 2 соединен с входом гиперболического преобразовател 4 и с сигнальным входом аналогового запоминающего блока 6. Входы сброса , интеграторов 1 и 2 подключены к шине 12 сброса, а управл ющие входы аналогового запоминающего блока 6, ключа 8 и второй управл ющий вход ключа 7 соединены с шиной 11 уп- равлени . Во втором варианте устройства (фиг.6) имеют место те же функциональные св зи составных блоков, за исключением св зей интегратора 1, сигнальный вход которого соединен непосредственно с входной шиной 9, а управл ющий вход подключен к шине 11 управлени . В одной- из возможных модификаций гиперболический преобразователь 4 может быть вьшолнен, например, в виде последовательно включенных преобразовател 13 (фиг.З) напр жени в частоту следовани импульсов и преобразовател 14 периода следовани импульсов в напр жение. В другой модификации гиперболический преобразователь 4 может состо ть из последовательно включенр1ых прео разовател 15 (фиг,4) напр жени в период следовани импульсов и преобразовател 16 частоты следовани импульсов в напр жение. Аналоговый запоминающий блок 6 может быть вьшолнен, например в ви , последовательно включенных конденсатора 17 (фиг.5) и ключа 18, общий вывод которых вл етс выход ным выводом блока 6. При этом сигнальный и управл ющийвходы ключа 18 служат одноименными входами бло ка 6. Устройство по первому варианту (фиг.1)работает.следующим образом. В.исходном состо нии на шине 11 управлени установлено напр жение нулевого уровн , и на шине 12 сбро са - напр жение уровн логической 1. При этом на выходе блока 5 управлени устанавливаемс напр же ние нулевого уровн , в результате чего ключ 7 оказываетс в нейтраль ном положении, при котором его вых не коммутирован ни с одним из сигнальных входов. Напр жение на вы ходах интеграторов 1 и 2 отсутствует из-за наличи управл ющих напр жен на их входах сброса (фиг.2.,м). В момент времени Ьц характеризующий конец стадии подготовки к измерению, уровень напр жени на шине 12 сброса измен етс с логиче кой 1 до логического О (фиг.25 При этом напр жени на выходах интеграторов 1 и 2 сохран ютс нулевыми . В момент времени t на шину 11 управлени подаетс управл ющий импульс напр жени уровн логической 1 (фиг.2Ь), который поступае на первый вход блока 5 управлени , на управл ющий вход-аналогового запоминающего блока 6, на второй управл ющий вход ключа 7 и на управл юпщй вход ключа 8. В течение времени действи управл ющего импульса длительностью Т ключ 7 с момента г, переключаетс из нейтрального в первое рабочее состо ние, при котором его выход замыкаетс с первым сигнальным вхо дом. Под действием сигнала на управл ющем входе аналоговый запоминающий блок 6 обеспечивает равенство потенциалов.на втором сигнальном входе ключа 7 и на выходе интегратора 2. В приведенном примере реализации аналогового запоминающего блока 6 (фиг.5) равенство потенциалов реализуетс , например, замыканием ключа 18. Ключ 8с момента i( замыкаетс , подключа сигнальный вход интегратора 1 к входной шине- 9. С момента i, исследуемый сигнал (jg (фиг.2а), поступа с входной шины 9 на вход интегратора 1, интегрируетс последним, в результате чего напр жение на выходе интегратора 1 с момента i| измен етс согласно формуле и,, 1 1, - посто нна -интегрировани интегратора 1; i, - врем , отсчитанное от момента it. С выхода интегратора 1 напр жение 11( поступает на входы дифференциального усилител 3, ключа 7, . интегратора 2 и гиперболического преобразовател 4, образующих замкнутую цепь автоматического слежени выходного напр жени на шине 10 за напр жением на первом аналоговом входе дифференциального усилител 3, вл ющемс входом перечисленной группы блоков. По окончании действи управл ющего импульса на шине 11 управлени (следовательно, и на первом входе блока 5 управлени , на втором управл ющем входе ключа 7, на управл ющем входе запоминающего блока 6 и на управл ющем входе ключа В) в .момент 2 ключ 7 переключаетс в нейтральное положение, при котором его выход не скоммутирован ни с одним из сигнальных входов. Ключ 8 размыкаетс , а аналоговьп запоминакнций блок 6 переводитс в режим хранени выходного напр жени . В примере реализации (фиг.5). этот режим обеспечиваетс размыканием ключа 18. При этом потенциал конденсатора 17 сохран етс неизменным. В момент iy напр жение на выходе интегратора 1 равно величинеThe invention relates to electrical measuring equipment and is intended for use, for example, in installations of technical diagnostics on the spectral composition of noise with a reduced amount of data. The purpose of the invention is to increase the accuracy of measurement, speed and manufacturability, as well as reduction in size and weight. FIG. 1 shows a functional diagram of the first embodiment of the proposed device i in FIG. 2: a - W timing diagrams of the signals at the outputs of separate constituent units; in fig. 3 and 4 - possible constructive implementations of a hyperbolic transducer; Fig. 5 shows a constructive implementation of the analog storage unit in Fig. 6; a functional diagram of the second embodiment of the device is shown. The first option of the device (Fig. 1) includes integrators 1 and 2, differential service 1, driver 3, hyperbolic converter 4, control unit 5, which is a pulse generator with external synchronization and providing. the delay of the generated pulses relative to the synchronization pulses; the analogue memorization unit 6, the three-position key 7, the key 8, the input bus 9, the output bus 10, the control bus 11 and the reset bus 12 The second version of the device (Figure 2) includes the same blocks except key 8. In the first version of the device (FIG. 1), the first input of the control unit 5 is connected to the control bus 11, the second input to the reset bus 12, and the output to the first control input of the key 7. The output of the integrator 1 is connected to one of the inputs differential amplifier 3, another input is connected to the output bus 10 and the hyperbolic converter 4, and the output is connected to the first signal input of the key 7. The second signal input of the key 7 is connected to the output of the analog storage block 6, and the output is connected to the signal input of the integrator 2. The signal input of the integrator 1 is through the key 8 is connected to the input bus 9. The output of the integrator 2 is connected to the input of the hyperbolic converter 4 and to the signal input of the analog storage unit 6. The reset inputs of integrators 1 and 2 are connected to the reset bus 12, and the control inputs of the analog input ominayuschego unit 6, the key 8 and a second control input key 7 connected to a bus 11 yn systematic way. In the second embodiment of the device (Fig. 6), the same functional connections of the composite blocks take place, with the exception of integrator 1, the signal input of which is connected directly to the input bus 9, and the control input is connected to the control bus 11. In one of the possible modifications, the hyperbolic transducer 4 can be implemented, for example, in the form of a series-connected transducer 13 (FIG. 3) voltage to the pulse frequency and the transducer 14 of the pulse-to-voltage period. In another modification, the hyperbolic transducer 4 may consist of a series-connected transducer 15 (FIG. 4) of the voltage during the pulse period and the transducer 16 of the pulse frequency into the voltage. The analog storage unit 6 may be implemented, for example, in the vi, a series-connected capacitor 17 (Fig. 5) and a key 18, the common output of which is the output terminal of the block 6. In this case, the signal and control inputs of the key 18 serve as inputs of the same name 6 The device according to the first embodiment (FIG. 1) works in the following way. In the initial state, a zero voltage is set on the control bus 11, and a reset voltage on the bus 12 is a logic one. At the output of the control unit 5, a zero voltage is set, resulting in a switch 7 being in neutral position in which its output is not switched with any of the signal inputs. The voltage at the outputs of the integrators 1 and 2 is absent due to the presence of control voltages at their reset inputs (Fig. 2, m). At the time point, Bc, which characterizes the end of the preparation stage for measurement, the voltage level on the reset bus 12 changes from logical 1 to logical O (Fig. 25) The voltages at the outputs of the integrators 1 and 2 remain zero. At time t The control bus 11 is supplied with a voltage level control pulse of logic 1 (FIG. 2b), which is fed to the first input of the control unit 5, to the control input-analog storage unit 6, to the second control input of the key 7 and to the control input of the key 8. During the time of the control its pulse duration T key 7 from time r, switches from neutral to first operating state, in which its output closes with the first signal input. Under the action of a signal at the control input, the analog storage unit 6 ensures equal potential in the second signal input of the key 7 and at the output of the integrator 2. In the example of implementation of the analog storage unit 6 (FIG. 5), the potentials are equal, for example, by closing the key 18. The key 8c of the moment i (closes, connects the signal input Ator 1 to the input 9. Since shine- i, the monitoring signal (jg (2a) received from the input bus 9 to the input of the integrator 1 integrates the latter, whereby the voltage at the output of the integrator 1 after i | varies according to the formula and ,, 1 1, - constant integration of integrator 1; i, is the time counted from the moment it. From the output of integrator 1, voltage 11 (supplied to the inputs of differential amplifier 3, switch 7,. Integrator 2 and hyperbolic converter 4, which form a closed circuit for automatically tracking the output voltage on bus 10 behind the voltage at the first analog input of differential amplifier 3, which is the input of the listed group of blocks. Upon termination of the control pulse on the control bus 11 (therefore, at the first input of the control block 5, at the second control input of the key 7, at the control input About block 6 and at the control input of the key B) at moment 2, key 7 switches to the neutral position, at which its output is not connected to any of the signal inputs. Key 8 is disconnected, and the analog storage unit 6 is switched to the storage mode of the output voltage In the example of implementation (Fig. 5), this mode is provided by opening the switch 18. At the same time, the potential of the capacitor 17 remains unchanged. At time iy, the voltage at the output of the integrator 1 is equal to
интеграла напр жени сигнала Ш за врем усреднени Т:the voltage integral of the signal W during averaging time T:
т t
(2)(2)
UA l lbsJb jUgJt, UA l lbsJb jUgJt,
И сохран етс неизменным (фиг.24) Напр жение на выходе интегратора 2 в момент определ етс величинойAnd it remains unchanged (Fig. 24). The voltage at the output of the integrator 2 at the time is determined by the value
(3)(3)
МУ .MU
JiJi
где и - константа, определ ема коэффициентом передачи блока 4,where and is a constant defined by the transfer coefficient of block 4,
и/ - напр жение на выходе анаand / - output voltage
.логоврго запоминающего.logging
блока 6.block 6.
Спуст временной интервал задержки ,о|. после окончани управл ющего импульса на первом входе блока 5 управлени , последний с момента времениAfter the delay time interval, o |. after the termination of the control pulse at the first input of the control unit 5, the last since time
(4)(four)
4.four.
формирует на своем выходе, импульс напр жени уровн логической едийицы (фиг.2 ) до момента времениgenerates at its output, the voltage pulse of the level of the logical unit (figure 2) until the moment of time
(5)(five)
длительностьюduration
лl
..-kT..- kT
01А01A
где k - масштабный коэффициент, выбираемый из условий быстродействи устройства. Сформированный блоком 5 импульс напр жени поступает на первый управл ющий вход ключа 7. В течение действи данного импульса с момента ij ключ 7 переключаетс из нейтрального во второе рабочее положение , при котором его выход соедин етс с вторым сигнальным входом...where k is the scale factor selected from the conditions of the device speed. The voltage pulse generated by the unit 5 is supplied to the first control input of the switch 7. During the operation of this pulse from the moment ij, the switch 7 switches from the neutral to the second operating position, at which its output is connected to the second signal input ...
При этом выход аналогового запоминающегр блока 6 подключаетс к iaxoSy интегратора 2, обеспечива Ё момента ij линейное изменение напр жени на его выходе:In this case, the output of the analog storage unit 6 is connected to iaxoSy of the integrator 2, providing the voltage ij of the voltage ij at its output:
lla(.),lla (.),
(7)(7)
где 2. посто нна интегрировани интегратора 2,where 2. is the integration integrator constant 2,
Напр жение U д,, на выходе ги-. перболического преобразовател 4 и на выходной шине 10 измен етс с момента т. в соответствии с вьфажениемThe voltage U d ,, at the output gi. perbolic converter 4 and on the output bus 10 varies from the moment t. in accordance with the inflation
fi fi
(8)(eight)
. и,. and,
zUH.. zUH ..
uw U ч t- 3 Juw U h t- 3 J
В момент времени i, отсто щий от момента времени на величинуAt time i, away from the time point by
€.Ц-1,.кт-г,д,€ .R-1, .kt-g, d,
5 значение напр жени Ug, определ етс как5, the value of the voltage Ug, is defined as
(9)(9)
иand
))
Подставив в выражение (9) знаение Ug из выражени (3), получаемSubstituting the expression Ug from expression (3) into expression (9), we obtain
АU, (10)AU, (10)
и.and.
Jlfulllb r . -Г- эо, Jlfulllb r. -Hhhh
-()- ()
иand
I г .I g.
Подставив в выражение (10) значение и ИЗвыражени (2), получаем 30.Т (11)Substituting the expression and the expression (2) into expression (10), we get 30.T (11)
лl
L-iLi
и«Н.and “N.
,кТ-С,о1KT-S, O1
Если выбратьSj С,ад С , то вьфажение (11) дл выходного напр жени Нейк сводитс к виду ..If you choose Sj C, hell C, then the discharge (11) for the Neik output voltage is reduced to the form ..
м ()m ()
Uebi.. I ° .Uebi .. I °.
Из вьфажени (12) следует, что величина напр жени , на выходе гиперболического пр.еобразовател 4 и на выходной шине 10 в момент времени окончани импульса напр жени с выхода блока 5.управлени пропорциональна среднему значению исследуемого сигнала Ug за врем усреднени Т.It follows from fusion (12) that the voltage at the output of the hyperbolic deformation generator 4 and at the output bus 10 at the time of the end of the voltage pulse from the output of the control unit 5. is proportional to the average value of the signal under study Ug during the averaging time T.
С момента времени ключ 7 возвращаетс в нейтральное положение, при котором его выход не скоммутирован ни с одним из сигнальных входов , и напр жение , выходной шине 1Q сохран етс в течениеFrom time, key 7 returns to the neutral position, in which its output is not connected to any of the signal inputs, and the voltage, output bus 1Q, is maintained for
времени индикации , (фиг.2е). Ьindication time, (Fig.2e). B
При необходимости выделени среднего значени сигнала Ug за другое врем усреднени или произведени нового цикла усреднени сигнала в другом интервале времени производитс приведение интегратора 1 и 2 к начальным нулевым услови м, что реализуетс путем подачи на шину 12 сброса в момент времени импульса напр жени уровн логической 1 (фиг.2&)который поступает на второй сбросовы вход блока 5 управлени и на входы сброса интеграторов 1 и 2. При это напр жени на выходах интеграторов 1 и 2 падают до нулевого уровн . Если врем отключени ключа 7 меньше времени реакции дифференциального усилител 3 в цепи сброс интегратора 1, то выходна информаци устройства не, искажаетс , Устройство по второму варианту (фиг.6) повтор ет работу устройств по первому варианту за исключением работы интегратора 1 в интервале времени от t, до Ь-г , В данном случае интегратор 1 находитс в сброшенном состо нии при отсутстви импульса управлени на его управл ющем входе. 718 По отношению к известному техническому решению предлагаемое устройство имеет более высокую точность , поскольку используемый гиперболический преобразователь 4 реализует более точную гиперболическую зависимость выходного напр жени от входного, не завис щую от времени, вследствие того, что в предлагаемом устройстве отсутствует неопределенность в моментах времени формировани выходного напр жени , обратно пропорционального входному. Применение гиперболического преобразовател 4 в цифровом исполнении позвол ет существенно повысить технологичность изготовлени устройства и снизить его габариты и вес. Отсутствие в процессе работы предлагаемого устройства отдельной операции по выборке результирующего напр жени , пропорционального среднему значению исследуемого сигнала, обеспечивает высокое быстродействие .If it is necessary to extract the average value of the signal Ug for another averaging time or to multiply the averaging cycle of the signal in a different time interval, the integrator 1 and 2 are brought to the initial zero conditions, which is achieved by applying a level 1 voltage pulse to bus 12 (Fig. 2 &) which goes to the second reset input of control unit 5 and to the reset inputs of integrators 1 and 2. At this voltage, the outputs of integrators 1 and 2 fall to zero level. If the switch-off time of the switch 7 is shorter than the response time of the differential amplifier 3 in the reset circuit of the integrator 1, then the output information of the device is not corrupted. t, lb, In this case, the integrator 1 is in the reset state with no control pulse at its control input. 718 In relation to the well-known technical solution, the proposed device has higher accuracy, since the used hyperbolic converter 4 realizes a more accurate hyperbolic dependence of the output voltage on the input, independent of time, due to the fact that the proposed device does not have uncertainty in the time points of the output voltage inversely proportional to the input. The use of a hyperbolic transducer 4 in digital design allows to significantly improve the manufacturability of the device and reduce its size and weight. The absence of a separate operation in sampling the resulting voltage proportional to the average value of the signal under investigation in the course of operation of the proposed device ensures high speed.
фаг.Зphage.Z
ФагЛFagL
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823530473A SU1190271A1 (en) | 1982-12-27 | 1982-12-27 | Apparatus for determining signal mean values (its versions) |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823530473A SU1190271A1 (en) | 1982-12-27 | 1982-12-27 | Apparatus for determining signal mean values (its versions) |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1190271A1 true SU1190271A1 (en) | 1985-11-07 |
Family
ID=21042084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823530473A SU1190271A1 (en) | 1982-12-27 | 1982-12-27 | Apparatus for determining signal mean values (its versions) |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1190271A1 (en) |
-
1982
- 1982-12-27 SU SU823530473A patent/SU1190271A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 568150, кл. Н 03 Н 7/10, 1978. Авторское свидетельство СССР № 1О73706, кл. G 01 R 19/00, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4243933A (en) | Capacitance measurement apparatus | |
US5200933A (en) | High resolution data acquisition | |
GB2195457A (en) | Measuring the ratio r/r of a resistance half-bridge | |
US3942174A (en) | Bipolar multiple ramp digitisers | |
SU1190271A1 (en) | Apparatus for determining signal mean values (its versions) | |
US4370619A (en) | Phase comparison circuit arrangement | |
US4068165A (en) | Circuit for determining the slope of a signal | |
US4385321A (en) | Correlated triple sampling circuit | |
US4812848A (en) | Analog to digital conversion | |
US4695751A (en) | Sampling-data integrator with commutated capacitance utilizing a unitary-gain amplifier | |
JP2743852B2 (en) | Integral signal detection circuit | |
US3663955A (en) | Apparatus for detecting error direction to establish the balanced state of a bridge circuit | |
US3643169A (en) | Waveform sensing and tracking system | |
JPS6051901A (en) | High sensitivity comparator | |
JPS61109325A (en) | Analog-digital converter | |
SU1345222A1 (en) | Device for checking operation of vehicle | |
SU1182414A1 (en) | Apparatus for separation of alternating voltage direct component | |
SU1051459A1 (en) | Device for measuring electric capacitance | |
SU924721A1 (en) | Integrating device | |
SU1132241A1 (en) | Device for measuring impact pulse peak value | |
SU1661653A1 (en) | Meter | |
SU1446638A1 (en) | Arrangement for monitoring the operation of vehicles | |
SU1721434A1 (en) | Capacitive-electron displacement transducer | |
SU1486952A1 (en) | Adjusting resistor resistance-to-motion converter | |
SU1728871A1 (en) | Integrator |