JP2000013750A

JP2000013750A - 情報再生装置および方法、並びに提供媒体

Info

Publication number: JP2000013750A
Application number: JP10178369A
Authority: JP
Inventors: Keiji Hirai; 圭二平井
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-06-25
Filing date: 1998-06-25
Publication date: 2000-01-14

Abstract

(57)【要約】【課題】変速再生時におけるビデオデータとオーディ
オデータの同期ずれを防止する。【解決手段】チャンネルDSP５０６−ｉに対して、５
ビデオフレーム周期でリングバッファ５０７−ｉに対す
る読み出し速度の設定を行う。チャンネルDSP５０６−
ｉは、設定された読み出し速度に対応して、リングバッ
ファ５０７−１から記憶されているオーディオデータを
読み出し、出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報再生装置およ
び方法、並びに提供媒体に関し、特に、オーディオデー
タをビデオデータと同期して、変速再生することができ
るようにした情報再生装置および方法、並びに提供媒体
に関する。

【０００２】

【従来の技術】記録媒体に複数チャンネルのオーディオ
データを同時に記録したり、ビデオデータとオーディオ
データを同時に記録した場合、再生時に、それぞれのデ
ータを同期して再生する必要がある。記録媒体がテープ
である場合、図１７に示すように、テープ８０２に対し
て、ドラム８０１に取り付けられているヘッド（図示せ
ず）を利用してデータが記録または再生される。従っ
て、この場合、再生出力データの速度は、基本的に、テ
ープ８０２の速度と同期しており、再生速度を図示せぬ
ジョグダイヤルあるいはシャトルダイヤルを操作して変
速再生する場合、テープ８０２の再生速度を可変とする
ことで、複数チャンネルのオーディオデータを同期して
再生したり、ビデオデータとオーディオデータを同期し
て（時間の関係が所定の関係に保たれたまま）、再生す
ることが可能である。

【０００３】これに対して、光ディスク、ハードディス
クといったような、ディスクメディアを記録媒体として
用いた場合、データを記録再生するためのピックアップ
や磁気ヘッドの動作、ディスクの回転速度、入出力する
データのタイミングなどが、それぞれ全く異なったタイ
ミングとなるため、可変速再生時、各チャンネルの同期
を取ることが必ずしも簡単ではなくなる。

【０００４】例えば、図１８に示す例では、オーディオ
用ディスク８１０Ａにオーディオデータが記録されてお
り、ビデオ用ディスク８１０Ｖにビデオデータが記録さ
れている。このようなディスク用レコーダにおいて、ビ
デオデータを再生するとき、ビデオ用ディスク８１０Ｖ
から再生されたビデオデータは、バッファ８１１を介し
て、シグナルプロセッサ８１２に入力され、信号処理さ
れた後、フレーム単位で出力される。

【０００５】一方、オーディオ用ディスク８１０Ａから
再生された第１のチャンネルのオーディオデータは、バ
ッファ８２１Ａを介して、シグナルプロセッサ８２２Ａ
に入力され、信号処理された後、バッファ８２３Ａを介
して出力される。同様に、第２のチャンネルのオーディ
オデータも、バッファ８２１Ｂを介して、シグナルプロ
セッサ８２２Ｂに入力され、信号処理された後、バッフ
ァ８２３Ｂを介して出力される。

【０００６】ディスクレコーダを構成する各機能ブロッ
ク間には、動作タイミングの違いからデータレートのむ
らが発生する。このため、バッファ８１１，８２１Ａ，
８２１Ｂ，８２３Ａ，８２３Ｂなどが設けられ、タイミ
ングを調整しながらデータの受け渡しが行われる。通常
の再生、あるいはジョグまたはシャトル再生を行う場
合、再生データの速度制御は、バッファ８２３Ａ，８２
３Ｂの読み出し速度をCPU３１が制御することで行われ
る。

【０００７】

【発明が解決しようとする課題】しかしながら、CPU３
１がバッファ８２３Ａ，８２３Ｂの読み出し速度を設定
できる現実的な動作時間サイクルは、数ミリ秒から数十
ミリ秒となる。これに対して、オーディオデータは、例
えば４８ｋＨｚの周波数でサンプリングされている場
合、そのサンプリング周期は約２１μ秒となり、CPUの
動作時間サイクルに較べて、極めて短い値となる。しか
も、バッファの読み出し速度の制御は、対象となってい
るチャンネルの全てについて同じタイミングで行う必要
がある。

【０００８】その結果、CPUがオーディオデータの再生
速度を正確に制御することが困難である課題があった。

【０００９】また、例えばNTSC方式のビデオ信号の場
合、そのフレーム周波数は、約２９．９７Ｈｚとなる
が、その値はオーディオデータのサンプリング周波数４
８ｋＨｚと異なるため、変速再生した場合、オーディオ
データをビデオデータに同期して、正確に再生すること
が困難になる課題があった。

【００１０】本発明はこのような状況に鑑みてなされた
ものであり、オーディオデータをビデオデータに同期し
て変速再生することができるようにするものである。

【００１１】

【課題を解決するための手段】請求項１に記載の情報再
生装置は、記録媒体の変速再生速度を受け付ける受け付
け手段と、記録媒体から再生されたオーディオデータを
記憶する記憶手段と、受け付け手段により受け付けられ
た変速再生速度に基づいて、記憶手段からオーディオデ
ータを読み出す読み出し速度を演算する演算手段と、演
算手段により演算された読み出し速度を記憶手段の読み
出し速度として設定する設定手段と、設定手段による読
み出し速度の設定が、ビデオフレームの周期に対する比
が整数となるオーディオデータの周期毎に行われるよう
に制御する制御手段とを備えることを特徴とする。

【００１２】請求項３に記載の情報再生方法は、記録媒
体の変速再生速度を受け付ける受け付けステップと、記
録媒体から再生されたオーディオデータを記憶する記憶
ステップと、受け付けステップで受け付けられた変速再
生速度に基づいて、記憶ステップで記憶されたオーディ
オデータを読み出す読み出し速度を演算する演算ステッ
プと、演算ステップで演算された読み出し速度を記憶ス
テップでの読み出し速度として設定する設定ステップ
と、設定ステップでの読み出し速度の設定が、ビデオフ
レームの周期に対する比が整数となるオーディオデータ
の周期毎に行われるように制御する制御ステップとを含
むことを特徴とする。

【００１３】請求項４に記載の提供媒体は、少なくとも
オーディオデータが記録されている記録媒体を変速再生
する情報処理装置に、記録媒体の変速再生速度を受け付
ける受け付けステップと、記録媒体から再生されたオー
ディオデータを記憶する記憶ステップと、受け付けステ
ップで受け付けられた変速再生速度に基づいて、記憶ス
テップで記憶されたオーディオデータを読み出す読み出
し速度を演算する演算ステップと、演算ステップで演算
された読み出し速度を記憶ステップでの読み出し速度と
して設定する設定ステップと、設定ステップでの読み出
し速度の設定が、ビデオフレームの周期に対する比が整
数となるオーディオデータの周期毎に行われるように制
御する制御ステップとを含む処理を実行させるプログラ
ムを提供することを特徴とする。

【００１４】請求項１に記載の情報再生装置、請求項３
に記載の情報再生方法、および請求項４に記載の提供媒
体においては、変速再生速度に基づいて、オーディオデ
ータを読み出す読み出し速度が演算され、その演算され
た読み出し速度の設定が、ビデオフレームの周期に対す
る比が整数となるオーディオデータの周期毎に行われ
る。

【００１５】

【発明の実施の形態】以下に本発明の情報再生装置の実
施の形態を説明するが、特許請求の範囲に記載の発明の
各手段と以下の実施の形態との対応関係を明らかにする
ために、各手段の後の括弧内に、対応する実施の形態
（但し一例）を付加して本発明の特徴を記述すると、次
のようになる。

【００１６】請求項１に記載の情報再生装置は、記録媒
体の変速再生速度を受け付ける受け付け手段（例えば、
図１５のステップＳ１）と、記録媒体から再生されたオ
ーディオデータを記憶する記憶手段（例えば、図１２の
リングバッファ５０７−１乃至５０７−２４）と、受け
付け手段により受け付けられた変速再生速度に基づい
て、記憶手段からオーディオデータを読み出す読み出し
速度を演算する演算手段（例えば、図１５のステップＳ
２）と、演算手段により演算された読み出し速度を記憶
手段の読み出し速度として設定する設定手段（例えば、
図１５のステップＳ３）と、設定手段による読み出し速
度の設定が、ビデオフレームの周期に対する比が整数と
なるオーディオデータの周期毎に行われるように制御す
る制御手段（例えば、図１５のステップＳ４）とを備え
ることを特徴とする。

【００１７】図１は、本発明を応用した編集システムの
構成例を表している。このシステムにおいては、編集装
置１にソースビデオテープレコーダ（VTR）９や、デイ
リーサーバ７などから、ビデオデータが入力され、編集
されるようになされている。この編集装置１は、ディス
クレコーダ２を制御し、編集処理を行うようになされて
いる。編集装置１は、２チャンネルのSDI(Serial Data
Interface)を介してディスクレコーダ２に、ビデオデー
タとオーディオデータを伝送し、また、ディスクレコー
ダ２は、それぞれ６チャンネルのビデオデータと、１６
チャンネルのオーディオデータをSDIを介して編集装置
１に供給するようになされている。さらに、編集装置１
は、SDIを介して、メインモニタ４、オンエアバッファ
８、ソースVTR９、並びにホストパーソナルコンピュー
タ３に、ビデオデータとオーディオデータを供給するよ
うになされている。また、編集装置１は、増幅器５にオ
ーディオ信号を出力し、スピーカ６から放音させるよう
になされている。

【００１８】一方、ホストパーソナルコンピュータ３
は、編集装置１に対して、ＲＳ４２２を介してコマンド
を送り、制御するようになされている。また、編集装置
１も、ディスクレコーダ２、デイリーサーバ７、ソース
VTR９などに、ＲＳ４２２を介してコマンドを送り、そ
れぞれを制御するようになされている。さらに編集装置
１は、ホストパーソナルコンピュータ３を介して、イー
サネットにより制御されたり、外部装置を制御すること
ができるようになされている。ディスクレコーダ２は、
SCSI(ANSI Small Computer System Interface)を介して
ホストパーソナルコンピュータ３に制御されるようにな
されている。

【００１９】図２は、編集装置１の内部の構成例を表し
ている。この編集装置１は、コントロールバス２５を介
して相互に接続されたマトリックススイッチャ部２１、
ビデオ処理部２２、オーディオ処理部２３、およびシス
テムコントロール部２４により構成されている。

【００２０】図３に示すように、システムコントロール
部２４は、コントロールバス２５を介して、マトリック
ススイッチャ部２１、ビデオ処理部２２、オーディオ処
理部２３などを制御するためのメインCPU１２１、ソー
スVTR９、ローカルストレージとしてのディスクレコー
ダ２、およびデイリーサーバ７などの各デバイスを制御
する、デバイス制御CPU１２２−１乃至１２２−３を有
している。また、システムコントロール部２４は、さら
に、ホストパーソナルコンピュータ３との間で、ＧＵＩ
のためのインタフェース処理を行ったり、リファレンズ
タイムレコードを授受したりする、コミュニケーション
CPU１２４を有している。

【００２１】図４に示すように、マトリックススイッチ
ャ部２１は、入力ラインと出力ラインを切り替えるため
のブロックである。このマトリックススイッチャ部２１
は、SDIフォーマットに基づいて供給されたビデオ信号
またはオーディオ信号を受け取る１２本の入力ライン３
１−１乃至３１−１２を有している。この１２本の入力
ラインに対して、マトリックス状に１２本の出力ライン
が配置されており、各出力ラインには、アウトプットプ
ロセッサ３２−１乃至３２−１２が配置されている。入
力ライン３１−１乃至３１−１２と、アウトプットプロ
セッサ３２−１乃至３２−１２が対応する１２本の出力
ラインは、図中、×印で示されるクロスポイントで、適
宜、接続されるようになされている。この接続は、マト
リックススイッチャ部２１の制御ブロック３４が、シス
テムコントロール部２４のメインCPU１２１からの指令
を、コントロールバス２５を介して受け取り、この指令
に対応して、制御するようになされている。

【００２２】この入力ラインには、図１に示す、デイリ
ーサーバ７、ソースVTR９、またはディスクレコーダ２
からのビデオ信号やオーディオ信号が供給されるだけで
なく、ビデオ処理部２２で処理されたビデオ信号も供給
される。制御ブロック３４は、クロスポイントを適宜切
り替えることにより、これらの入力の所定のものを、１
２本の出力ラインのアウトプットプロセッサ３２−１乃
至３２−１２のいずれかに供給させる。アウトプットプ
ロセッサ３２−１乃至３２−１２は、入力されたビデオ
信号をSDIフォーマットに変換する処理を行う。アウト
プットプロセッサ３２−１の出力は、キャプチャライン
の出力とされ、ホストパーソナルコンピュータ３に供給
される。アウトプットプロセッサ３２−２の出力は、プ
レビューラインの出力とされ、メインモニタ４に供給さ
れる。

【００２３】一方、アウトプットプロセッサ３２−３乃
至３２−１２の後段には、さらに、コンバイナ３３−１
乃至３３−１０が設けられており、これらのコンバイナ
３３−１乃至３３−１０は、対応するアウトプットプロ
セッサ３２−３乃至３２−１２より入力されたビデオ信
号に、オーディオ処理部２３から供給されたエンベデッ
ドオーディオ信号をSDIのビデオ信号に重畳する処理を
行う。コンバイナ３３−１乃至３３−１０の出力は、プ
ログラムアウトラインの出力として、ローカルストレー
ジとしてのディスクレコーダ２に供給される。なお、エ
ンベデッドオーディオ信号とは、ビデオ信号の水平ブラ
ンキング期間に時間軸圧縮して、重畳されたオーディオ
信号を意味する。

【００２４】図５に示すように、ビデオ処理部２２は、
マトリックススイッチャ部２１から供給されたビデオ信
号に対して、画像変換処理を施すためのブロックであ
る。この画像変換処理とは、例えば、ソースビデオ信号
に特殊効果をかけたり、バックグラウンドビデオ信号に
特殊効果のかかったビデオ信号を挿入するアニメーショ
ンエフェクトや、バックグラウンドビデオ信号から、フ
ォアグラウンドビデオ信号に映像を切り替えるトランジ
ションエフェクトの処理などのことである。

【００２５】このビデオ処理部２２は、マトリックスス
イッチャ部２１から入力されるSDIフォーマットの信号
から、キー信号またはビデオ信号（輝度信号とクロマ信
号）を抽出するデマルチプレクサブロック４１、キー信
号またはビデオ信号に対してワイプなどのトランジショ
ンエフェクトを付与するためのスイッチャブロック４
２、キー信号またはビデオ信号に対して３次元画像変換
などのアニメーションエフェクトを付与する特殊効果ブ
ロック４３、スイッチャブロック４２、特殊効果ブロッ
ク４３、およびマトリックススイッチャ部２１からのビ
デオ信号をミックスするミキサブロック４４、並びに、
これらのデマルチプレクサブロック４１、スイッチャブ
ロック４２、特殊効果ブロック４３、およびミキサブロ
ック４４を制御する制御ブロック４５により構成されて
いる。

【００２６】制御ブロック４５は、システムコントロー
ル部２４から、コントロールバス２５を介して制御信号
を受け取り、図示せぬ制御線を介して、デマルチプレク
サブロック４１、スイッチャブロック４２、特殊効果ブ
ロック４３、またはミキサブロック４４を制御する。

【００２７】デマルチプレクサブロック４１は、デマル
チプレクサ回路４１−１乃至４１−５を有しており、こ
れらのデマルチプレクサ回路４１−１乃至４１−５は、
マトリックススイッチャ部２１から供給されたSDIフォ
ーマットに準ずるようにパケット化されているビデオ信
号を抽出する回路であって、各パケットデータのペイロ
ード部の領域内に記録されているビデオ信号を、シリア
ル状に記録されている各ビデオ信号の先頭に記録された
同期信号およびヘッダ情報に基づいて抽出する。

【００２８】スイッチャブロック４２は、制御ブロック
４５からの制御コマンドに対応して、オペレータによっ
て指定されたトランジションエフェクトに対応するワイ
プ信号を生成するワイプ信号発生回路５２−１，５２−
２を有している。ワイプ信号発生回路５２−１は、生成
したワイプ信号をキー信号処理回路５１−１とビデオ信
号処理回路５１−２に供給し、ワイプ信号発生回路５２
−２は、生成したワイプ信号をキー信号処理回路５１−
３とビデオ信号処理回路５１−４に供給している。

【００２９】キー信号処理回路５１−１は、デマルチプ
レクサ回路４１−１より供給されたキー信号を、ワイプ
信号発生回路５２−１より供給されたワイプ信号に対応
して処理したり、新たなキー信号を生成するようになさ
れている。ビデオ信号処理回路５１−２は、デマルチプ
レクサ回路４１−２より供給されたビデオ信号を、ワイ
プ信号発生回路５２−１より供給されたワイプ信号に対
応して処理するようになされている。

【００３０】同様に、キー信号処理回路５１−３は、デ
マルチプレクサ回路４１−３より供給されたキー信号
を、ワイプ信号発生回路５２−２より供給されたワイプ
信号に対応して処理したり、新たなキー信号を生成す
る。ビデオ信号処理回路５１−４は、デマルチプレクサ
回路４１−４より供給されたビデオ信号を、ワイプ信号
発生回路５２−２より供給されたワイプ信号に対応して
処理するようになされている。

【００３１】特殊効果ブロック４３においては、フレー
ムメモリ６１−１またはフレームメモリ６１−２に、キ
ー信号処理回路５１−３またはビデオ信号処理回路５１
−４より供給されたキー信号またはビデオ信号が、それ
ぞれ記憶されるようになされている。３次元アドレス発
生回路６３は、制御ブロック４５からの特殊画像変換の
制御コマンドを受け取って、キー信号またはビデオ信号
を、それぞれ３次元的な画像に変換するための変換アド
レスを発生し、フレームメモリ６１−１，６１−２と、
インターポレータ６２−１，６２−２に出力するように
なされている。フレームメモリ６１−１，６１−２は、
キー信号またはビデオ信号の読み出しが、３次元アドレ
ス発生回路６３からの変換アドレスに対応して制御され
る。インターポレータ６２−１，６２−２は、それぞれ
フレームメモリ６１−１またはフレームメモリ６１−２
より供給されたキー信号またはビデオ信号の画素を空間
的に補間するための処理を、３次元アドレス発生回路６
３からの変換アドレスに基づいて行うようになされてい
る。

【００３２】ミキサブロック４４においては、ミックス
回路７１−１が、インターポレータ６２−１より供給さ
れる画像変形されたキー信号に基づいて、インターポレ
ータ６２−２より供給される、変形されたビデオ信号
と、デマルチプレクサ回路４１−５より供給されるバッ
クグラウンドビデオ信号とを合成するようになされてい
る。また、ミックス回路７１−２は、ミックス回路７１
−１より出力されるビデオ信号と、ビデオ信号処理回路
５１−２において、ワイプ信号に基づいて処理されたビ
デオ信号を、キー信号処理回路５１−１が出力する、ワ
イプ信号に基づいて処理されたキー信号に対応して合成
するようになされている。ミックス回路７１−１，７１
−２より出力されたビデオ信号は、マトリックススイッ
チャ部２１の１２本の入力ラインのうちの２つの入力ラ
インに供給されている。

【００３３】図６に示すように、オーディオ処理部２３
においては、セパレータブロック８１が、セパレータ８
１−１乃至８１−３を有しており、これらのセパレータ
８１−１乃至８１−３は、マトリックススイッチャ部２
１から供給されたSDIフォーマットの信号から、エンベ
デッドオーディオ(Embeded Audio)信号を分離するよう
になされている。これらの信号は、AES / EBU(Audio En
gineering Society /European Broadcasting Union)フ
ォーマットの信号とされている。

【００３４】ミキサブロック８３は、セパレータ８１−
１乃至８１−３の出力を、可変抵抗９１−１乃至９１−
３で所定のレベルに調整した後加算する加算器９２−１
と、セパレータ８１−１乃至８１−３の出力を、可変抵
抗９１−４乃至９１−６により、所定のレベルに調整し
た後加算する加算器９２−２を有している。

【００３５】エンベデッド回路８５は、加算器９２−
１，９２−２より出力されたオーディオ信号をSDIフォ
ーマット信号に重畳できるようにエンベデッドオーディ
オ信号に変換する処理を行う。エンベデッド回路８５の
出力は、マトリックススイッチャ部２１のコンバイナ３
３−１乃至３３−１０に供給され、アウトプットプロセ
ッサ３２−３乃至３２−１２によりSDIフォーマットに
変換されたビデオ信号に重畳され、ディスクレコーダ２
に供給されるようになされている。

【００３６】制御ブロック８６は、これらのセパレータ
ブロック８１、ミキサブロック８３、およびエンベデッ
ド回路８５の動作を、システムコントロール部２４から
の制御信号をコントロールバス２５を介して受け取っ
て、制御するようになされている。

【００３７】加算器９２−１，９２−２の出力は、図１
の増幅器５を介してスピーカ６から出力されるようにな
されている。

【００３８】図７は、ディスクレコーダ２の内部の構成
例を表している。なお、このディスクレコーダ２は、高
速リアルタイムランダムアクセスのためのハードディス
クマネージメントアルゴリズムFARAD(Fast Random Acce
ss Disk)（商標）を応用したものであり、比較的少ない
ディスクで、マルチチャンネルのデータを高速ランダム
アクセスすることができるようになされている。

【００３９】この構成例においては、ディスクアレイと
して、３２台のハードディスク２０１−１乃至２０１−
３２が設けられており、これらのうちのハードディスク
２０１−１乃至２０１−２８は、RAID−５方式を採用し
たビデオ信号記録用とされており、ハードディスク２０
１−２９乃至２０１−３２は、RAID−１方式を採用した
オーディオ信号記録用とされている。SPC(SCSI Periphe
ral Controller)としてのSCSIコントローラ２０２−１
乃至２０２−１６は、それぞれ２台のハードディスクを
制御するようになさている。例えば、SCSIコントローラ
２０２−１は、ハードディスク２０１−１とハードディ
スク２０１−２を制御し、SCSIコントローラ２０２−２
は、ハードディスク２０１−３とハードディスク２０１
−４を制御するようになされている。

【００４０】さらに、バッファブロック２０３−１乃至
２０３−８が設けられている。１つのバッファブロック
は、２つのSCSIコントローラを制御するようになされて
おり、例えば、バッファブロック２０３−１は、SCSIコ
ントローラ２０２−１とSCSIコントローラ２０２−２を
制御し、バッファブロック２０３−２は、SCSIコントロ
ーラ２０２−３とSCSIコントローラ２０２−４を制御す
るようになされている。各バッファブロック２０３−ｉ
（なお、ｉは任意の値であり、ここでは、ｉ＝１，２，
・・・，８）には、データバッファ２１２−ｉと、これ
を制御するバッファコントローラ２１１−ｉが設けられ
ている。

【００４１】また、データバッファ２１２−１乃至２１
２−８は、CPUブロック２６１のコントローラ２６２に
より一義的に規定されるシリアルなアドレスが割り振ら
れ、そのアドレスによって、データの記憶位置を指定す
ることができる。従って、この複数のデータバッファ２
１２−１乃至２１２−８は、コントローラ２６２からみ
た場合、１つのデータバッファとなる。

【００４２】なお、このディスクレコーダ２において
は、合計３６台のハードディスクを装備することができ
るようになされているが、この構成例においては、３２
台のハードディスクが設けられている。

【００４３】これらのハードディスク２０１−２９乃至
２０１−３２に対して、オーディオデータを記録再生す
るためのブロックとして、オーディオブロック２３１が
設けられており、ハードディスク２０１−１乃至２０１
−２８に対して、ビデオデータを記録再生するために、
ビデオブロック２７１−１乃至２７１−６が設けられて
いる。

【００４４】オーディオブロック２３１は、１６チャン
ネル分のオーディオデータを処理することができるよう
になされている。オーディオブロック２３１は、入出力
（Ｉ／Ｏ）コントローラ２４２と、DMAコントローラ２
４１を有している。入出力コントローラ２４２は、図４
のマトリックススイッチャ部２１のコンバイナ３３−１
乃至３３−１０のいずれかから、１６チャンネル分のオ
ーディオ信号の供給を受け、これを処理して、DMAコン
トローラ２４１に供給するとともに、DMAコントローラ
２４１より供給された、最大１８チャンネル分のオーデ
ィオ信号を処理して、図４の編集装置１のマトリックス
スイッチャ部２１の入力ラインに出力する。

【００４５】DMAコントローラ２４１は、入出力コント
ローラ２４２より供給されたオーディオ信号を、DMAバ
ス２５１を介して、バッファコントローラ２１１−８に
供給し、対応するデータバッファ２１２−８にDMA転送
させる。また、データバッファ２１２−８より読み出さ
れたデータをDMAバス２５１を介して読み取り、入出力
コントローラ２４２にDMA転送する。

【００４６】ビデオブロック２７１−ｉ（ｉ＝１，２，
・・・，６）においては、DMAコントローラ２８１−ｉ
が、DMAバス２５１を介してデータバッファ２１２−１
乃至２１２−７と、RAIDコントローラ２８２−ｉとの間
で、ビデオデータをDMA転送するようになされている。

【００４７】RAIDコントローラ２８２−ｉは、ビデオプ
ロセッサ２８３−ｉより供給される、ハードディスク２
０１−１乃至２０１−２８に記録すべきビデオデータに
対して、誤り訂正のための処理を施して、DMAコントロ
ーラ２８１−ｉに供給するとともに、DMAコントローラ
２８１−ｉより供給された、ハードディスク２０１−１
乃至２０１−２８より再生されたデータに対して誤り訂
正処理を施し、ビデオプロセッサ２８３−ｉに出力する
ようになされている。このRAIDコントローラ２８２−ｉ
の処理については、その詳細を後述する。

【００４８】ビデオプロセッサ２８３−ｉは、入出力コ
ントローラ２８４−ｉより供給されたビデオデータをRA
IDコントローラ２８２−ｉ側で処理するのに必要なクロ
ックレートに変換する処理と、逆に、RAIDコントローラ
２８２−ｉより供給された再生データを、入出力コント
ローラ２８４−ｉの処理すべきクロックレートに変換す
る処理を行う。

【００４９】入出力コントローラ２８４−ｉは、編集装
置１のマトリックススイッチャ部２１のコンバイナ３３
−１乃至３３−１０のいずれかより供給されるビデオデ
ータを受け取り、これをスイッチングしてビデオプロセ
ッサ２８３−１乃至２８３−６のいずれかに供給すると
ともに、逆に、ビデオプロセッサ２８３−ｉより供給さ
れたビデオデータを編集装置１の入力ラインに供給する
ようになされている。

【００５０】この構成例においては、６個のビデオブロ
ック２７１−１乃至２７１−６が設けられているので、
合計６チャンネル分のビデオ信号を処理することが可能
となっている。

【００５１】CPUブロック２６１は、CPUを内蔵するコン
トローラ２６２とRAM２６３を有しており、制御バス２
５２を介してSCSIコントローラ２０２−ｉ、バッファブ
ロック２０３−ｉ、DMAコントローラ２４１−ｉ、入出
力コントローラ２４２−ｉ、DMAコントローラ２８１−
ｉ、RAIDコントローラ２８２−ｉ、ビデオプロセッサ２
８３−ｉ、および入出力コントローラ２８４−ｉと接続
されており、適宜、それらを制御するようになされてい
る。コントローラ２６２は、各ブロックを制御し、RAM
２６３には、コントローラ２６２が各種の処理を実行す
る上において必要なソフトウェアプログラムや、テーブ
ルデータなどが記憶されている。コントローラ２６２
は、決定したフォーマットパラメータと、図８に示すよ
うに、RAM２６３に形成されているゾーンビットレコー
ディング（ZBR）テーブル３０１からのデータに基づい
て、ブロックマップ３０４を作成し、また、更新する。
ここで、フォーマットパラメータは、データの１ブロッ
クの大きさＳ、データを分割する数ｎ、および最適なス
キュー値θskewなどから構成されている。

【００５２】コントローラ２６２は、ブロックマップ３
０４を参照して、DMAコントローラ２８１−ｉやRAIDコ
ントローラ２８２−ｉの動作を制御するためのコマンド
を生成する。また、コントローラ２６２は、データバッ
ファ２１２−ｉにバッファリングされたビデオデータま
たはオーディオデータを、ハードディスク２０１−ｉに
記録する際、または、再生する際に、ヘッド移動量が最
小となるように、ヘッドのアクセス順序をスケジューリ
ングする処理を実行する。

【００５３】コントローラ２６２は、この他、図８に示
すように、RAM２６３に、物理アドレステーブル３０２
やアロケーションマップ３０３を生成し、記録する。

【００５４】ゾーンビットレコーディング（ZBR）テー
ブル３０１は、ハードディスクのシリンダアドレスと、
そのシリンダ位置での１トラック内で使用されるセクタ
数を対応づけた表である。図９と図１０は、このZBRテ
ーブルの例を表しており、図９は、ビデオ信号がNTSC規
格のビデオ信号である場合におけるZBRテーブルの例を
表しており、図１０は、ビデオ信号がPAL規格のビデオ
信号である場合におけるZBRテーブルを表している。

【００５５】次に、オーディオ信号が供給されるディス
クレコーダ２のオーディオブロック２３１の詳細な構成
について、図１１を参照して説明する。DMAコントロー
ラ２４１は、FIFO５０２から供給されたオーディオ信号
を、DMAバス２５１を介して、バッファコントローラ２
１１−８に供給し、対応するデータバッファ２１２−８
にDMA転送させるとともに、データバッファ２１２−８
より読み出されたオーディオ信号をDMAバス２５１を介
して読み取り、FIFO５０１に供給するようになされてい
る。

【００５６】FIFO５０１は、DMAコントローラ２４１か
ら供給されたオーディオ信号を、コントローラ２６２か
らFIFO５０３に制御バス２５２を介して入力されたコマ
ンドに基づいて、FIFO５０４−１乃至５０４−２４のう
ちのいずれかのFIFOに出力する。FIFO５０２は、FIFO５
０５−１乃至５０５−２４から入力されたオーディオ信
号をDMAコントローラ２４１に供給する。

【００５７】FIFO５０４−ｉ、FIFO５０５−ｉ、チャン
ネルDSP５０６−ｉ、リングバッファ５０７−ｉ、およ
びインタフェイス(I/F)５０８−ｉ（ｉ＝１，２，・・
・，２４）は、オーディオ信号の記録再生機能を持つ１
つのスロットモジュールを構成する。従って、オーディ
オブロック２３１には２４チャンネル分のスロットモジ
ュールが存在する。

【００５８】チャンネルDSP５０６−ｉは、FIFO５０４
−ｉから供給されたオーディオ信号をリングバッファ５
０７−ｉに記憶させるとともに、そのデータを再生し、
フェード処理等を施してインタフェイス５０８−ｉに出
力する。また、チャンネルDSP５０６−ｉは、インタフ
ェイス５０８−ｉから供給されたオーディオ信号をリン
グバッファ５０７−ｉに記憶させるとともに、そのデー
タを再生し、FIFO５０５−ｉに出力する。インタフェイ
ス５０８−ｉは、リングバッファ５０７−ｉから再生さ
れたオーディオ信号を、固定速再生系のノーマルバス５
１４と変速再生系のバリアブルバス５１５に出力する。

【００５９】並列ミキサ５０９−１，５０９−２は、そ
れぞれ、クロスフェードDSP５１３の制御により、各ス
ロットモジュールからノーマルバス５１４を介して入力
された２４個の再生信号をクロスフェードし、８チャン
ネル分の合成信号を出力する。なお、並列ミキサ５０９
−１，５０９−２において合成出力される１６チャンネ
ル分の合成信号Ｏ₀乃至Ｏ₁₅は、次式（１）に示すよう
に、係数Ｋ_i（Ｋ_i＝０、または１）が乗算された２４チ
ャンネル分の再生信号Ｉ₀乃至Ｉ₂₃が加算されたもので
ある。Ｏ_n＝Ｋ₀Ｉ₀＋Ｋ₁Ｉ₁＋・・・＋Ｋ₂₃Ｉ₂₃（ｎ＝０乃至１５）・・・（１）

【００６０】可変速再生処理部５１０は、バリアブルバ
ス５１５を介して入力された２４チャンネル分の再生信
号を並列ミキサ５０９と同様に合成して４チャンネル分
の合成信号を生成し、さらに時間軸の伸張または圧縮等
の変速再生（プログラムプレイ）処理を施して出力を行
う。なお、可変速再生処理部５１０より出力される再生
信号の音程は、変速再生の程度に拘わらず一定である。

【００６１】並列ミキサ５０９−１，５０９−２、およ
び可変速再生処理部５１０は、全く独立して動作するの
で、同一のスロットモジュールから供給された再生信号
を並列ミキサ５０９−１，５０９−２、および可変速再
生処理部５１０で処理することが可能である。

【００６２】ルータ(ROUTER)DSP５１１は、RAM５１２に
記録されているプログラムに基づいて、並列ミキサ５０
９と可変速再生処理部５１０の処理時間の違いに起因す
る遅延の補償を実行し、コントローラ２６２からのコマ
ンドに従って、並列ミキサ５０９（固定速再生系）から
の出力である１６チャンネル分の信号と可変速再生処理
部５１０（変速再生系）からの出力である４チャンネル
分の信号を合計した２０チャンネルのうちの１６チャン
ネル分の信号を入出力(I/O)コントローラ２４２に出力
する。また、ルータDSP５１１は、入出力コントローラ
２４２からの１６チャンネルの入力信号を記録させるた
めに、２４チャンネル分のうちの所定の１６チャンネル
分のスロットモジュールに分配する。

【００６３】以上の図１１の構成における再生動作時に
おけるオーディオデータの大まかな流れを示すと図１２
に示すようになる。オーディオ用のハードディスク２０
１−２９，２０１−３０より再生されたデータは、デー
タバッファ２０３−８−１，２０３−８−２を介して、
DMAコントローラ２４１に入力される。DMAコントローラ
２４１は、入力されたオーディオデータを、FIFO５０１
を介して、オーディオRAID５５５に入力する。オーディ
オRAID５５５は、入力されたオーディオデータに対し
て、関連情報を付加し、２４個のチャンネルのスロット
モジュールのFIFO５０４−１乃至５０４−２４のうち所
定のものに、所定のチャンネルのデータを供給する。

【００６４】チャンネルｉのスロットモジュールにおい
て、チャンネルDSP５０６−ｉは、FIFO５０４−ｉより
入力されたオーディオデータをリングバッファ５０７−
ｉに供給し、記憶させ、所定のタイミングで所定の読み
出し速度で読み出し処理を実行する。チャンネルDSP５
０６−ｉに対するリングバッファ５０７−ｉの読み出し
速度の設定は、CPUブロック２６１のコントローラ２６
２により実行される。

【００６５】チャンネルDSP５０６−ｉがリングバッフ
ァ５０７−ｉより読み出したオーディオデータは、ルー
タDSP５１１に入力され、遅延補償処理が実行された
後、クロスフェードDSP５１３において必要に応じてク
ロスフェード処理される。そして、クロスフェードDSP
５１３より出力されたオーディオデータは、入出力コン
トローラ２４２を介して出力される。

【００６６】各チャンネルのスロットモジュールにおい
て、チャンネルDSP５０６−ｉが利用するメモリは、リ
ングバッファメモリとされる。ここで、メモリとしてFI
FOを使用しないのは、FIFOを使用した場合、アドレス管
理が不要となるが、入力されたデータを出力するまでの
遅延量を正確に規定することができないためである。す
なわち、オーディオデータは、４８ｋＨｚの周波数でサ
ンプリングした場合、１ワードが約２１μ秒の周期を有
するものとなるが、FIFOでは、ワード単位で遅延量を正
確に制御することが困難である。リングバッファ５０７
−ｉとして、SRAMを用い、その書き込みと読み出しをア
ドレスで指定して入出力のタイミングを正確に規定でき
るようにしている。

【００６７】ここで、NTSC方式のビデオデータと４８ｋ
Ｈｚの周波数でサンプリングされたオーディオデータの
位相関係について図１３を参照して説明する。ビデオデ
ータは、当然のことながら、ビデオフレームシンクに対
して１：１で同期している。これに対して、オーディオ
データは、ビデオフレームシンクの周波数が２９．９７
Ｈｚであるため、１：１には対応せず、５ビデオフレー
ム間隔で一定の整数比関係となる。すなわち、５ビデオ
フレームの長さがオーディオデータの８００８ワードの
長さに対応する。

【００６８】そこで、図１３に示すように、この編集シ
ステムでは、５ビデオフレームを１サイクルとし、１サ
イクルを５個のフェーズに区分する。第１のフェーズ
（第１のフレーム）においては、１６０２ワードのオー
ディオデータを再生させ、第２のフェーズ（第２のフレ
ーム）においては、１６０１ワードのオーディオデータ
を再生させ、第３のフェーズ（第３のフレーム）におい
ては、１６０２ワードのオーディオデータを再生させ、
第４のフェーズ（第４のフレーム）においては、１６０
１ワードのオーディオデータを再生させ、第５のフェー
ズ（第５のフレーム）においては、１６０２ワードのオ
ーディオデータを再生させるようにする。以下、これに
続くフレームにおいても、同様に、５ビデオフレーム単
位でオーディオデータが周期的に各ビデオフレームに割
り当てられる。

【００６９】その結果、図１４に示すように、例えば時
刻Ｔ₁から４ビデオフレーム後の時刻Ｔ₂まで、正方向に
＋１／２倍速で変速再生を行うと、その間に同一のビデ
オフレームが２回ずつ再生されることになるので、トー
タルで２フレーム分（＝１／２×４）のデータが再生さ
れることになる。すなわち、この例の場合、図１４に示
すように、フレームＡの画像が２回再生された後、次
に、フレームＢのデータが２回再生される。

【００７０】一方、オーディオデータは、１／２倍速再
生の場合、２データ間のデータ補間処理によって再生が
行われる。このため、データの消費量は、通常再生時の
１／２となる。従って、１フレームの区間が１６０２ワ
ードの場合、データ量を示す相対アドレスは、その半分
の８０１だけ進むことになり、１フレームの区間が１６
０１ワードの場合、相対アドレスは、８００．５進むこ
とになる。このため、時刻Ｔ₁から時刻Ｔ₂までの間に再
生されるオーディオデータは、３２０３ワード（＝１／
２（１６０２＋１６０１＋１６０２＋１６０１））とな
る。

【００７１】次に、時刻Ｔ₂において、−１／２倍速再
生を行い、時刻Ｔ₃まで４フレームのビデオデータを再
生すると、図１４に示すように、フレームＢが２回再生
された後、フレームＡが２回再生されるので、合計２フ
レーム分のビデオデータが再生される。

【００７２】これに対して、時刻Ｔ₂から時刻Ｔ₃までの
オーディオデータの再生量は、３２０３．５ワード（＝
１／２（１６０２＋１６０２＋１６０１＋１６０２））
となる。すなわち、この場合、時刻Ｔ₂から１フレーム
の間、５ビデオフレームの周期の最後のフェーズのフレ
ームが再生され、その次のフレームから５ビデオフレー
ムの周期の第１フェーズのフレームが再生されることに
なるので、このような結果となる。その結果、時刻Ｔ₃
において、オーディオデータは時刻Ｔ₁において再生を
開始した最初のポイントに対して０．５ワード分だけ行
き過ぎてしまい、正確に元の位置に戻ることができな
い。すなわち、このような正逆両方向への可変速再生を
繰り返すと、ビデオデータとオーディオデータの同期が
次第にずれてしまうことになる。

【００７３】このように、正方向と逆方向に変速再生を
繰り返し実行したとき、ビデオデータとオーディオデー
タの間にずれが生じるのを防止するため、CPUブロック
２６１のコントローラ２６２は、図１５のフローチャー
トに示すような手順でリングバッファ５０７−ｉに対す
る速度設定処理を実行する。

【００７４】すなわち、最初にステップＳ１において、
ジョグまたはシャトルダイヤル（図示せず）の操作によ
る再生速度を読み取る処理が実行される。すなわち、ユ
ーザが図示せぬジョグダイヤルを操作して、−１倍速乃
至＋１倍速の間の可変速再生を指令するか、あるいはシ
ャトルダイヤルを操作して、例えば±１０倍速の変速再
生、あるいは±２０倍速の変速再生などを指令した場
合、コントローラ２６２は、その指令に対応する再生速
度を読み取る。ステップＳ２において、コントローラ２
６２は、リングバッファ５０７−ｉの読み出し速度を、
ステップＳ１で取り込んだ再生速度の値に基づいて演算
する。再生速度の値が大きければ、読み出し速度も速く
なり、その値が小さければ、読み出し速度も遅くなる。

【００７５】次に、ステップＳ３において、コントロー
ラ２６２は、チャンネルDSP５０６−ｉに対して、その
対応するリングバッファ５０７−ｉの読み出し速度をス
テップＳ２で演算された値に設定させる。この設定処理
は、対象とする全てのチャンネルDSP５０６−ｉに対し
て、同時に行われる。各チャンネルDSP５０６−ｉは、
このように読み出し速度が設定されると、以後、対応す
るリングバッファ５０７−２から、設定された読み出し
速度でそこに記憶されているオーディオデータを読み出
させる。読み出されたデータは、ルータDSP５１１に出
力される。

【００７６】次に、ステップＳ４に進み、コントローラ
２６２は、５ビデオフレームの周期が経過したか否かを
判定し、経過するまで待機する。ステップＳ４におい
て、５ビデオフレームの周期が経過したと判定された場
合、ステップＳ５に進み、コントローラ２６２は、ジョ
グ操作またはシャトル操作が終了されたか否かを判定
し、終了していない場合、ステップＳ１に戻り、再び再
生速度を読み取り、指令された再生速度に対応するリン
グバッファ５０７−ｉの読み出し速度を設定する処理を
実行する。

【００７７】ステップＳ５において、変速再生の終了が
指令されたと判定された場合、変速再生処理は終了され
る。

【００７８】以上のようにして、コントローラ２６２
は、５ビデオフレーム単位でリングバッファ５０７−ｉ
に対する読み出し速度の設定処理を実行する。その結
果、正方向と逆方向の変速再生が繰り返し行われた場合
においても、ビデオデータとオーディオデータの同期が
ずれるようなことが防止される。

【００７９】また、コントローラ（CPU）２６２は、充
分に動作可能な時間サイクルのタイミングでオーディオ
データの変速再生速度を制御することが可能となる。

【００８０】以上においては、ビデオデータがNTSC方式
のビデオデータである場合を例としたが、PAL方式のビ
デオデータである場合には、そのビデオフレーム周期
は、１９２０ワードのオーディオデータの長さに対応す
る。従って、図１６に示すように、本編集システムにお
いては、ビデオデータがPAL方式のビデオデータである
場合、各フレーム毎に１９２０ワード分のオーディオデ
ータが再生される。

【００８１】そこで、PAL方式のビデオデータに対応す
るオーディオデータを変速再生する場合には、コントロ
ーラ２６２は、図１５のステップＳ４における判定処理
において、１ビデオフレーム周期が経過したか否かを判
定する、その他の処理は、NTSC方式の場合と同様であ
る。

【００８２】以上においては、ビデオデータとオーディ
オデータの両方を記録する場合を例として説明したが、
オーディオデータだけを記録再生する場合にも本発明は
適用することが可能である。この場合にも、他の装置に
よって再生されるビデオデータとの同期を維持すること
が可能なオーディオデータ記録再生装置を実現すること
ができる。

【００８３】なお、上記各処理を行うコンピュータプロ
グラムは、磁気ディスク、CD-ROM等の情報記録媒体より
なる提供媒体のほか、インターネット、デジタル衛星な
どのネットワーク提供媒体を介してユーザに提供するこ
とができる。

【００８４】

【発明の効果】以上の如く、請求項１に記載の情報再生
装置、請求項３に記載の情報再生方法、および請求項４
に記載の提供媒体によれば、読み出し速度の設定処理
を、ビデオフレームの周期に対する比が整数となるオー
ディオデータの周期毎に行うようにしたので、変速再生
時におけるビデオデータとオーディオデータとの同期ず
れを防止することが可能となる。

【図面の簡単な説明】

【図１】本発明を適用した編集システムの構成例を示す
ブロック図である。

【図２】図１の編集装置の構成を示すブロック図であ
る。

【図３】図２のシステムコントロール部の構成を示すブ
ロック図である。

【図４】図２のマトリックススイッチャ部の構成を示す
ブロック図である。

【図５】図２のビデオ処理部の構成を示すブロック図で
ある。

【図６】図２のオーディオ処理部の構成を示すブロック
図である。

【図７】図１のディスクレコーダの構成例を示すブロッ
ク図である。

【図８】図７のCPUブロックの構成例を示すブロック図
である。

【図９】NTSC方式の場合の図８のZBRテーブルの例を示
す図である。

【図１０】PAL方式の場合の図８のZBRテーブルの例を示
す図である。

【図１１】図７のオーディオブロックのより詳細な構成
例を示すブロック図である。

【図１２】図１１のオーディオブロックにおける再生時
のデータの流れを説明する図である。

【図１３】NTSC方式のビデオデータとオーディオデータ
の位相関係を説明する図である。

【図１４】可変速再生した場合のビデオデータとオーデ
ィオデータの関係を説明する図である。

【図１５】図１２のチャンネルDSPに対する読み出し速
度の設定処理を説明するフローチャートである。

【図１６】PAL方式のビデオデータとオーディオデータ
の位相関係を説明する図である。

【図１７】テープからの再生時におけるビデオデータと
オーディオデータの同期を説明する図である。

【図１８】ディスクから再生されたビデオデータとオー
ディオデータの同期を説明する図である。

【符号の説明】

１編集装置，２ディスクレコーダ，３ホスト
パーソナルコンピュータ，４メインモニタ，９
ソースVTR，２１マトリックススイッチャ部，２
２ビデオ処理部，２３オーディオ処理部，２４
システムコントロール部，２０１，２０１−１乃至
２０１−３２ハードディスク，２０２，２０２−１
乃至２０２−１６ SCSIコントローラ，２１２，２１
２−１乃至２１２−８データバッファ，２３１オ
ーディオブロック，２４１ DMAコントローラ，２
４２入出力コントローラ，２６１ CPUブロック，
２６２コントローラ，２６３ RAM，２７１，
２７１−１乃至２７１−６ビデオブロック，２８１，
２８１−１ DMAコントローラ，２８２，２８２−１
RAIDコントローラ，２８３，２８３−１ビデオプ
ロセッサ，２８４，２８４−１入出力コントロー
ラ，３０１ ZBRテーブル，３０２物理アドレス
テーブル，３０３アロケーションマップ，３０４
ブロックマップ，５０１乃至５０５ FIFO，５０
６チャンネルDSP，５０７リングバッファ，５
０８インタフェース，５０９並列ミキサ，５１
０可変速再生処理部，５１１ルータDSP，５１
２ RAM，５１３クロスフェードＤＳＰ

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０４Ｎ 5/783 Ｈ０４Ｎ 5/93 Ｇ 5/781 ５１０ＥＦターム(参考） 5C018 AB10 AB11 AB13 JC04 5C053 FA14 FA21 FA23 GB10 GB11 GB15 GB37 GB40 HA21 HA24 HA25 JA01 JA12 JA22 KA03 KA05 KA08 KA19 KA22 KA24 LA06 LA14 5D044 AB05 AB07 BC01 CC04 FG21 FG23 GM21

Claims

【特許請求の範囲】

【請求項１】少なくともオーディオデータが記録され
ている記録媒体を変速再生する情報再生装置において、前記記録媒体の変速再生速度を受け付ける受け付け手段
と、前記記録媒体から再生された前記オーディオデータを記
憶する記憶手段と、前記受け付け手段により受け付けられた前記変速再生速
度に基づいて、前記記憶手段から前記オーディオデータ
を読み出す読み出し速度を演算する演算手段と、前記演算手段により演算された読み出し速度を前記記憶
手段の読み出し速度として設定する設定手段と、前記設定手段による前記読み出し速度の設定が、ビデオ
フレームの周期に対する比が整数となるオーディオデー
タの周期毎に行われるように制御する制御手段とを備え
ることを特徴とする情報再生装置。
【請求項２】前記ビデオフレームは、NTSC方式のビデ
オフレームであり、前記制御手段は、５ビデオフレーム毎に、前記設定手段
による前記読み出し速度の設定が行われるように制御す
ることを特徴とする請求項１に記載の情報再生装置。
【請求項３】少なくともオーディオデータが記録され
ている記録媒体を変速再生する情報再生装置の情報再生
方法において、前記記録媒体の変速再生速度を受け付ける受け付けステ
ップと、前記記録媒体から再生された前記オーディオデータを記
憶する記憶ステップと、前記受け付けステップで受け付けられた前記変速再生速
度に基づいて、前記記憶ステップで記憶された前記オー
ディオデータを読み出す読み出し速度を演算する演算ス
テップと、前記演算ステップで演算された読み出し速度を前記記憶
ステップでの読み出し速度として設定する設定ステップ
と、前記設定ステップでの前記読み出し速度の設定が、ビデ
オフレームの周期に対する比が整数となるオーディオデ
ータの周期毎に行われるように制御する制御ステップと
を含むことを特徴とする情報再生方法。
【請求項４】少なくともオーディオデータが記録され
ている記録媒体を変速再生する情報再生装置に、前記記録媒体の変速再生速度を受け付ける受け付けステ
ップと、前記記録媒体から再生された前記オーディオデータを記
憶する記憶ステップと、前記受け付けステップで受け付けられた前記変速再生速
度に基づいて、前記記憶ステップで記憶された前記オー
ディオデータを読み出す読み出し速度を演算する演算ス
テップと、前記演算ステップで演算された読み出し速度を前記記憶
ステップでの読み出し速度として設定する設定ステップ
と、前記設定ステップでの前記読み出し速度の設定が、ビデ
オフレームの周期に対する比が整数となるオーディオデ
ータの周期毎に行われるように制御する制御ステップと
を含む処理を実行させるプログラムを提供することを特
徴とする提供媒体。