JP2000013033A - Printing wiring board and electronic device - Google Patents
Printing wiring board and electronic deviceInfo
- Publication number
- JP2000013033A JP2000013033A JP10178810A JP17881098A JP2000013033A JP 2000013033 A JP2000013033 A JP 2000013033A JP 10178810 A JP10178810 A JP 10178810A JP 17881098 A JP17881098 A JP 17881098A JP 2000013033 A JP2000013033 A JP 2000013033A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring board
- printed wiring
- resin
- epoxy resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【技術分野】本発明は，プリント配線板及びこれを用い
た電子装置に関し，特に絶縁層の組成に関する。TECHNICAL FIELD The present invention relates to a printed wiring board and an electronic device using the same, and more particularly to a composition of an insulating layer.
【０００２】[0002]
【従来技術】従来，電子部品を実装するプリント配線板
としては，ガラスクロスにエポキシプリプレグを含浸さ
せてなるシートの積層による，所謂ガラスエポキシ基板
が主流であった。ＱＦＰ（Quad Flat Package）等，リ
ード端子付きの部品やチップ抵抗等の端子間距離が比較
的大きな部品を実装する場合には，上記ガラスエポキシ
基板は，充分な信頼性を有するため，一般に使用されて
きた。2. Description of the Related Art Heretofore, as a printed wiring board on which electronic components are mounted, a so-called glass epoxy substrate formed by laminating sheets of glass cloth impregnated with epoxy prepreg has been mainly used. When mounting components with lead terminals such as QFP (Quad Flat Package) and components with relatively large distance between terminals such as chip resistors, the above glass epoxy board is generally used because it has sufficient reliability. Have been.
【０００３】[0003]
【解決しようとする課題】しかしながら，近年の高密度
実装化の進展により，実装部品の端子間距離は著しく短
縮化する傾向にある。これに伴い，部品実装基板の電極
間距離も短縮化する傾向にある。そのため，部品実装後
の基板電極部に発生する熱応力や機械的応力のガラスエ
ポキシ基板への影響が大きな問題になってきた。特に，
落下衝撃や熱衝撃を加えた場合には，ガラスエポキシ基
板の絶縁樹脂層や半田接合部にクラックが発生する場合
もある。However, with the progress of high-density mounting in recent years, the distance between terminals of mounted components tends to be significantly reduced. Along with this, the distance between electrodes of the component mounting board tends to be shortened. For this reason, the influence of thermal stress and mechanical stress generated on the board electrode portion after component mounting on the glass epoxy board has become a serious problem. In particular,
When a drop impact or a thermal shock is applied, cracks may occur in the insulating resin layer or the solder joint of the glass epoxy substrate.
【０００４】そこで，従来，プリント配線板の高密度実
装化に対応するために，アクリル系樹脂，ビスフェノー
ル型またはノボラック型エポキシ樹脂を主成分とする絶
縁材料が開発されている。これらの材料は，ビルドアッ
プ基板などに使用され，汎用・実用化されている。しか
し，これらは，３ＧＰａレベル以下の低弾性率化は困難
であり，熱的，機械的な応力集中によるクラック発生を
防止することはできない。Therefore, in order to cope with high-density mounting of a printed wiring board, an insulating material mainly composed of an acrylic resin, a bisphenol type or a novolak type epoxy resin has been developed. These materials are used for build-up boards and the like, and are widely used. However, it is difficult to reduce the modulus of elasticity to 3 GPa or less, and it is impossible to prevent cracks due to thermal and mechanical stress concentration.
【０００５】また，特公平５−４６９９８号公報には，
補強用のフィラーを含有しないポリイミド樹脂層を形成
することにより低弾性率化を図り，耐クラック性を向上
させる方法が提案されている。しかし，この場合には，
フィラー無しとフィラー有りの２種類の絶縁層を別個に
形成することが必要となり製造工程が煩雑になる。ま
た，ポリイミド樹脂はイミド化反応を進行させるために
大きなエネルギーが必要となり，そのため高温の熱処理
が必要となる。また，ポリイミド樹脂は比較的コストが
高く，これを使用することはコスト面において不利とな
る。Further, Japanese Patent Publication No. 5-46998 discloses that
A method has been proposed in which a polyimide resin layer containing no reinforcing filler is formed to reduce the elastic modulus and improve crack resistance. However, in this case,
It is necessary to separately form two types of insulating layers, one without filler and one with filler, which complicates the manufacturing process. In addition, the polyimide resin requires a large amount of energy to cause the imidization reaction to proceed, and therefore requires a high-temperature heat treatment. Also, the cost of polyimide resin is relatively high, and its use is disadvantageous in terms of cost.
【０００６】また，特開平５−１３６５７５号公報に
は，絶縁層の樹脂材料としてエポキシ樹脂に熱可塑性樹
脂であるポリビニルブチラールを加えたものを用いるこ
とが提案されている。しかし，ポリビニルブチラール自
体は，本来，耐熱性や耐湿性の点で問題がある。そこ
で，充分な低弾性化を実現するまでに配合量を増加した
場合には，厳しい使用環境下や製造条件によってはリー
ク不良や基板変形が生じるなどの問題がある。Further, Japanese Patent Application Laid-Open No. 5-136575 proposes using an epoxy resin to which polyvinyl butyral which is a thermoplastic resin is added as a resin material of an insulating layer. However, polyvinyl butyral itself has a problem in terms of heat resistance and moisture resistance. Therefore, if the compounding amount is increased until a sufficiently low elasticity is realized, there are problems such as a leak failure and substrate deformation occurring under severe use environment or manufacturing conditions.
【０００７】本発明はかかる従来の問題点に鑑み，絶縁
層の低弾性率化を図り，耐落下衝撃性などの機械的特
性，及び耐熱衝撃性に優れたプリント配線板，及びこれ
を用いた電子装置を提供しようとするものである。SUMMARY OF THE INVENTION In view of the conventional problems, the present invention aims to reduce the elastic modulus of an insulating layer, and to provide a printed wiring board having excellent mechanical properties such as drop impact resistance and thermal shock resistance. It is intended to provide an electronic device.
【０００８】[0008]
【課題の解決手段】本発明は，請求項１記載のように，
絶縁層を有するプリント配線板において，該絶縁層は，
重合脂肪酸のポリグリシジルエステルと，ビスフェノー
ル型エポキシ樹脂とからなることを特徴とするプリント
配線板である。According to the present invention, as set forth in claim 1,
In a printed wiring board having an insulating layer, the insulating layer comprises:
A printed wiring board comprising a polyglycidyl ester of a polymerized fatty acid and a bisphenol-type epoxy resin.
【０００９】本発明の作用及び効果について説明する。
絶縁層は，重合脂肪酸のポリグリシジルエステルとビス
フェノール型エポキシ樹脂とを含有する。このうち，重
合脂肪酸のポリグリシジルエステルは，不飽和脂肪酸の
多量体の末端カルボキシル基にグリシジル基を導入し
た，酸変性エポキシ樹脂である。このポリグリシジルエ
ステルは，低弾性率を有し可撓性である。このため，ポ
リグリシジルエステルを含有する絶縁層は，熱応力及び
衝撃応力を吸収し，クラックが発生し難い性質となる。The operation and effect of the present invention will be described.
The insulating layer contains a polyglycidyl ester of a polymerized fatty acid and a bisphenol-type epoxy resin. Among them, the polyglycidyl ester of a polymerized fatty acid is an acid-modified epoxy resin in which a glycidyl group is introduced into a terminal carboxyl group of a polymer of an unsaturated fatty acid. This polyglycidyl ester has a low elastic modulus and is flexible. For this reason, the insulating layer containing polyglycidyl ester absorbs thermal stress and impact stress, and has a property of not easily causing cracks.
【００１０】また，ポリグリシジルエステルは主鎖が炭
化水素結合により構成されているため，エーテル結合を
多く有するポリアルキレングリコールのジグリシジルエ
ーテルと比べて，比較的高い耐熱性や耐湿性を有する。Since the main chain of the polyglycidyl ester is composed of hydrocarbon bonds, the polyglycidyl ester has relatively high heat resistance and moisture resistance as compared with the diglycidyl ether of polyalkylene glycol having many ether bonds.
【００１１】また，ビスフェノール型エポキシ樹脂は，
芳香族系エポキシ樹脂であり，優れた耐熱性及び耐湿性
を有する。Also, bisphenol type epoxy resin is
Aromatic epoxy resin with excellent heat and moisture resistance.
【００１２】このように，本発明における絶縁層は，ポ
リグリシジルエステルからなる低弾性の架橋網目構造
と，ビスフェノール型エポキシ樹脂からなる耐熱性及び
耐湿性に優れた架橋網目構造とが，相互に絡み合った構
造を有する。そのため，絶縁層は，優れた耐熱性及び耐
湿性を有し，かつ低弾性である。従って，熱応力や機械
的応力を緩和でき，応力集中によるクラック発生を防止
できる。具体的には，絶縁層の弾性率を０．５〜２ＧＰ
ａ程度と小さく抑えることができる。As described above, the insulating layer of the present invention comprises a low elasticity crosslinked network structure made of polyglycidyl ester and a crosslinked network structure made of bisphenol-type epoxy resin having excellent heat resistance and moisture resistance. It has a structure. Therefore, the insulating layer has excellent heat resistance and moisture resistance and low elasticity. Therefore, thermal stress and mechanical stress can be reduced, and cracks due to stress concentration can be prevented. Specifically, the elastic modulus of the insulating layer is set to 0.5 to 2 GP.
a can be suppressed to a small value.
【００１３】よって，電極周囲または内層配線周囲など
の応力集中が生じ易い部位に，上記絶縁層を設けること
により，応力が大幅に緩和され，耐落下衝撃性及び温度
サイクル等での製品信頼性を著しく向上させることがで
きる。また，上記ポリグリシジルエステル及びビスフェ
ノール型エポキシ樹脂は比較的安価な材料であるため，
製造コストを抑えることができる。従って，本発明のプ
リント配線板は，耐落下衝撃性などの機械的特性，及び
耐熱衝撃性に優れ，かつ安価である。Therefore, by providing the insulating layer in a portion where stress concentration is likely to occur, such as around an electrode or an inner layer wiring, the stress is remarkably reduced, and the product reliability in drop impact resistance and temperature cycling is improved. It can be significantly improved. In addition, since the above-mentioned polyglycidyl ester and bisphenol-type epoxy resin are relatively inexpensive materials,
Manufacturing costs can be reduced. Therefore, the printed wiring board of the present invention is excellent in mechanical properties such as drop impact resistance and thermal shock resistance, and is inexpensive.
【００１４】次に，本発明の詳細について説明する。重
合脂肪酸のポリグリシジルエステルは，例えば，図１に
示す基本骨格構造を有する。かかるポリグリシジルエス
テルとしては，例えば，９，１２−オクタデカジエン酸
多量体のポリオキシラニルメチルエステル（二量体では
ビスオキシラニルメチルエステル）である。更に具体的
には，図２に示す構造式のもののほか，以下の２種が挙
げられるが，これらに限定されるものではない。Next, the details of the present invention will be described. The polyglycidyl ester of a polymerized fatty acid has, for example, a basic skeleton structure shown in FIG. Such polyglycidyl ester is, for example, polyoxiranylmethyl ester of 9,12-octadecadienoic acid polymer (bisoxiranylmethyl ester in dimer). More specifically, in addition to those having the structural formula shown in FIG. 2, the following two types are exemplified, but the present invention is not limited thereto.
【００１５】１，２，８−トリス（７−オキシラニル
メトキシカルボニルへプチル）−３（２−オクテニル）
−４，５−ジ（ｎ−ヘキシル）−１，２，３，４，５，
８，９，１０−オクタヒドロナフタレン。１，２，
８，９−テトラキス（７−オキシラニルメトキシカルボ
ニルヘプチル）−３（２−オクテニル）−４，５，１０
−ｔｒｉ（ｎ−ヘキシル）−１，２，３，４，４ａ，
５，８，８ａ，９，９ａ，１０，１０ａ−ドデカヒドロ
アントラセン。1,2,8-tris (7-oxiranylmethoxycarbonylheptyl) -3 (2-octenyl)
-4,5-di (n-hexyl) -1,2,3,4,5
8,9,10-octahydronaphthalene. 1,2,
8,9-tetrakis (7-oxiranylmethoxycarbonylheptyl) -3 (2-octenyl) -4,5,10
-Tri (n-hexyl) -1,2,3,4,4a,
5,8,8a, 9,9a, 10,10a-Dodecahydroanthracene.
【００１６】請求項２記載のように，上記ポリグリシジ
ルエステルは，上記絶縁層の樹脂マトリックスの中に，
１０〜８０重量％含有していることが好ましい。１０重
量％未満の場合には，絶縁層の低弾性率化が困難とな
り，クラック発生のおそれがある。８０重量％を超える
場合には，耐熱性及び耐湿性が低下するおそれがある。
なお，樹脂マトリックスとは，絶縁層の樹脂母体となる
樹脂をいい，主にポリグリシジルエステル及びビスフェ
ノール型エポキシ樹脂を主成分とする。この概念の中に
は，後述する樹脂フィラー，溶剤，顔料などは含まれな
い。According to a second aspect of the present invention, the polyglycidyl ester is contained in a resin matrix of the insulating layer.
It is preferable to contain 10 to 80% by weight. If the content is less than 10% by weight, it is difficult to reduce the elastic modulus of the insulating layer, and there is a possibility that cracks may occur. If it exceeds 80% by weight, heat resistance and moisture resistance may be reduced.
Note that the resin matrix refers to a resin serving as a resin matrix of the insulating layer, and mainly contains polyglycidyl ester and a bisphenol-type epoxy resin as main components. This concept does not include resin fillers, solvents, pigments, and the like described below.
【００１７】請求項３記載のように，上記ビスフェノー
ル型エポキシ樹脂は，ビスフェノールＡ系エポキシ樹
脂，ビスフェノールＦ系エポキシ樹脂，及びビスフェノ
ールＳ系エポキシ樹脂のグループから選ばれる１種また
は２種以上からなることが好ましい。特に，これらは比
較的安価に入手しやすいからである。According to a third aspect of the present invention, the bisphenol type epoxy resin comprises one or more selected from the group consisting of a bisphenol A epoxy resin, a bisphenol F epoxy resin, and a bisphenol S epoxy resin. Is preferred. In particular, they are relatively inexpensive and readily available.
【００１８】ビスフェノール型エポキシ樹脂は，樹脂マ
トリックスの中に２０〜５０重量％含有していることが
好ましい。２０重量％未満の場合には，絶縁層の耐熱性
及び耐湿性が低下するおそれがある。また，５０重量％
を超える場合には，相対的にポリグリシジルエステルの
含有量が少なくなるため応力緩和力が低下しクラック発
生の可能性が高くなる。The bisphenol type epoxy resin preferably contains 20 to 50% by weight in the resin matrix. If it is less than 20% by weight, the heat resistance and moisture resistance of the insulating layer may be reduced. 50% by weight
When the ratio exceeds 1, the content of the polyglycidyl ester is relatively small, so that the stress relaxation force is reduced and the possibility of crack generation is increased.
【００１９】請求項４記載のように，上記絶縁層は，弾
性率１００ｋｇｆ／ｍｍ２以下の樹脂フィラーを１０〜
９０重量％含有していることが好ましい。これにより，
絶縁層の弾性率を低く抑制できる。一方，１０重量％未
満の場合には，絶縁層の弾性率を低くすることが困難と
なるおそれがある。また，９０重量％を超える場合に
は，樹脂マトリックスの量が少なくなり，バインダー樹
脂としての役割を充分果たし得なくなるため，樹脂フィ
ラー配合及び硬化物の機械的強度が低下するおそれがあ
る。また，樹脂フィラーの粘度が高くなり，加工性が低
下することも考えられる。According to a fourth aspect of the present invention, the insulating layer includes a resin filler having an elastic modulus of 100 kgf / mm 2 or less.
It is preferred to contain 90% by weight. This gives
The elastic modulus of the insulating layer can be suppressed low. On the other hand, if it is less than 10% by weight, it may be difficult to lower the elastic modulus of the insulating layer. On the other hand, when the content exceeds 90% by weight, the amount of the resin matrix is reduced, and the resin matrix cannot sufficiently serve as a binder resin, so that the resin filler compounding and the mechanical strength of the cured product may be reduced. It is also conceivable that the viscosity of the resin filler increases and the workability decreases.
【００２０】請求項５記載のように，上記樹脂フィラー
は，シリコーン樹脂，アクリル樹脂，ポリブタジエンゴ
ム，及びウレタン樹脂のグループから選ばれる１種また
は２種以上からなることが好ましい。これにより，絶縁
層の機械的強度を高くすることができる。Preferably, the resin filler is made of one or more selected from the group consisting of silicone resin, acrylic resin, polybutadiene rubber, and urethane resin. Thereby, the mechanical strength of the insulating layer can be increased.
【００２１】請求項６記載のように，上記絶縁層は，光
反応性のカチオン系重合開始剤を０．５〜５重量％含ん
でいることが好ましい。これにより，光照射により絶縁
層の硬化反応をおこすことができ，紫外線露光等による
リソブラフィ技術を用いた微細パターン及びビアの形成
が可能となる。According to a sixth aspect of the present invention, the insulating layer preferably contains 0.5 to 5% by weight of a photoreactive cationic polymerization initiator. Thereby, a curing reaction of the insulating layer can be caused by light irradiation, and a fine pattern and a via can be formed by lithography using an ultraviolet exposure or the like.
【００２２】また，上記絶縁層は，顔料，溶剤など，種
々の添加剤を含有することがある。The insulating layer may contain various additives such as a pigment and a solvent.
【００２３】請求項７記載のように，上記絶縁層は，例
えば，半田レジスト層である。半田レジスト層とは，半
田により接合されない様に，最表面の導体層を覆う樹脂
層をいう。具体的に半田レジスト層に覆われていない箇
所は，ワイヤーボンディングパッド部，部品実装用電極
部などである。かかる半田レジスト層は，半田接合時
に，高温に晒されるため，熱衝撃を受けやすい。更に，
落下時などにも実装部品側から或いは基板自身の変形に
伴う機械的衝撃を受けやすい。そのため，半田レジスト
層として，上記のように耐熱応力及び耐衝撃力に優れた
絶縁層を用いることにより，耐熱衝撃性及び耐落下衝撃
性が向上し，クラック発生を抑制することができる。The insulating layer is, for example, a solder resist layer. The solder resist layer is a resin layer that covers the outermost conductor layer so as not to be joined by solder. Specifically, portions not covered by the solder resist layer are a wire bonding pad portion, a component mounting electrode portion, and the like. Such a solder resist layer is exposed to a high temperature at the time of solder bonding, and thus is susceptible to thermal shock. Furthermore,
Even when it falls, it is susceptible to mechanical shock from the mounted component side or the deformation of the substrate itself. Therefore, by using the insulating layer having excellent heat resistance and impact resistance as described above as the solder resist layer, the thermal shock resistance and drop impact resistance are improved, and the occurrence of cracks can be suppressed.
【００２４】請求項８記載のように，上記プリント配線
板に電子部品を搭載してなることを特徴とする電子装置
がある。これは，上記のように優れた耐熱性，耐湿性及
び耐衝撃性を有するプリント配線板を用いているため，
電子部品接合時などの際に熱衝撃による影響は少なく，
また，外部から受ける機械的衝撃の影響も少なく，クラ
ック発生を抑制できる。According to an eighth aspect of the present invention, there is provided an electronic device comprising an electronic component mounted on the printed wiring board. This is because a printed wiring board with excellent heat resistance, moisture resistance and impact resistance is used as described above.
The effect of thermal shock is small when joining electronic components, etc.
In addition, the influence of external mechanical shock is small, and the occurrence of cracks can be suppressed.
【００２５】上記電子部品としては，例えば，ＣＳＰ
（Chip Size Package），ＭＣＭ（Multi Chip Modul
e），ＢＧＡ（Ball Grid Array），フリップチップ，そ
の他，ディスクリート部品，半導体デバイス，抵抗器な
どがあるがこれらに限定されない。As the above electronic components, for example, CSP
(Chip Size Package), MCM (Multi Chip Modul)
e), BGA (Ball Grid Array), flip chip, other, discrete components, semiconductor devices, resistors, and the like, but are not limited thereto.
【００２６】[0026]
【発明の実施の形態】本発明の実施形態例について，実
施例を用いて，比較例と比較しつつ説明する。 実施例１ 図３（ｄ）に示すごとく，本例のプリント配線板７は，
コア基材２と，その上下面に設けた絶縁層１とからな
る。絶縁層１は，ポリグリシジルエステルとビスフェノ
ール型エポキシ樹脂とを含有する。コア基材２及び絶縁
層１には，配線パターン５１，５２，及びビアホール５
３，５４が設けられている。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described with reference to examples and comparative examples. Example 1 As shown in FIG. 3D, the printed wiring board 7 of this example
It comprises a core substrate 2 and an insulating layer 1 provided on the upper and lower surfaces thereof. The insulating layer 1 contains a polyglycidyl ester and a bisphenol-type epoxy resin. The wiring patterns 51 and 52 and the via holes 5 are provided in the core base material 2 and the insulating layer 1.
3, 54 are provided.
【００２７】次に，本例のプリント配線板の製造方法に
ついて説明する。重合脂肪酸のポリグリシジルエステル
（三菱化学製：エピコート８７１，又は東都化成製：Ｙ
Ｄ−１７１）１００重量部にビスフェノールＦジグリシ
ジルエーテル型エポキシ樹脂（三菱化学製：エピコート
８０７）２０重量部を加えてプラネタリミキサ中で３０
分間攪拌混合する。次いで，ウレタン樹脂フィラー（大
日本インキ化学工業製：バーノックＣＦＢ１００）１０
重量部を加えてプラネタリミキサ中で１時間攪拌混合
後，更に３本ロールミルにて混練する。次いで，カチオ
ン系重合開始剤としてアデカオプトマーＳＰ−１７０
（旭電化製，トリアリールスルホニウムヘキサフルオロ
アンチモネート）３重量部を加えてプラネタリミキサ中
で１時間攪拌混合する。更に，１０ｍｍＨｇ以下の減圧
状態で１時間攪拌混合する。最後に，粘度調整用の希釈
溶剤としてブチルセロソルブアセテートを１０〜３０重
量部を加えてプラネタリミキサ中で１時間攪拌混合後，
１０ｍｍＨｇ以下の減圧下で１５分間の攪拌混合を行っ
て絶縁層材料の仕上げとする。Next, a method of manufacturing the printed wiring board of the present embodiment will be described. Polyglycidyl ester of polymerized fatty acid (Mitsubishi Chemical: Epikote 871, or Toto Kasei: Y
D-171) 20 parts by weight of a bisphenol F diglycidyl ether type epoxy resin (manufactured by Mitsubishi Chemical: Epicoat 807) was added to 100 parts by weight, and the mixture was added to a planetary mixer.
Stir and mix for minutes. Next, a urethane resin filler (manufactured by Dainippon Ink and Chemicals: Burnock CFB100) 10
The mixture is stirred for 1 hour in a planetary mixer, and then kneaded with a three-roll mill. Next, Adeka Optomer SP-170 was used as a cationic polymerization initiator.
3 parts by weight (triarylsulfonium hexafluoroantimonate, manufactured by Asahi Denka) are added and mixed with stirring in a planetary mixer for 1 hour. Further, the mixture is stirred and mixed under a reduced pressure of 10 mmHg or less for 1 hour. Finally, 10 to 30 parts by weight of butyl cellosolve acetate as a diluting solvent for adjusting viscosity is added, and the mixture is stirred and mixed in a planetary mixer for 1 hour.
Stir and mix for 15 minutes under reduced pressure of 10 mmHg or less to finish the insulating layer material.
【００２８】得られた絶縁層材料を用いて，図３に示す
ごとく，ビルドアップ法により多層のプリント配線板を
製造する。絶縁層材料は，すべての絶縁層及び半田レジ
スト層として用いる。Using the obtained insulating layer material, a multilayer printed wiring board is manufactured by a build-up method as shown in FIG. The insulating layer material is used for all insulating layers and solder resist layers.
【００２９】即ち，調製した絶縁層材料を，図３（ａ）
に示すＦＲ−４のコア基材２（配線パターン５１及びビ
アホール５３の有無いずれでも可，本例では有りの例に
つき説明）表面にロールコータ又はカーテンコータにて
硬化後膜厚が６０μｍ程度の均一な膜厚となるように，
塗布，乾燥する。ここでコア基材としては一般に市販品
として入手可能な樹脂基材としてあらゆるもののすべて
を使用することができる。即ち，ＦＲ−５，紙−フェノ
ールポリエステルなども使用可能である。That is, the prepared insulating layer material is used as shown in FIG.
FR-4 core substrate 2 (with or without wiring pattern 51 and via hole 53, which is acceptable in this example, will be described in this example). A uniform film thickness of about 60 μm after curing with a roll coater or a curtain coater. So that the film thickness becomes
Apply and dry. Here, as the core substrate, any and all commercially available resin substrates can be used. That is, FR-5, paper-phenolic polyester and the like can be used.
【００３０】ビアホール５３の中には，導電材料５３５
によりコア基材２の両面の電気的接続をとる。その方法
としては，銅めっき形成，導電ペースト充填など，手段
や材料を限定するものではない。ＦＲ−４とは，ガラス
クロスにエポキシ樹脂を含浸させた基材の一種を意味す
る。次いで，基板全体を波長域３００〜４００ｎｍの紫
外線で露光し，加熱によって絶縁層材料を完全硬化させ
る。これにより，図３（ｂ）に示すごとく，コア基材２
の上下面に絶縁層１を形成する。In the via hole 53, a conductive material 535 is provided.
As a result, electrical connection between both surfaces of the core substrate 2 is obtained. The method does not limit means and materials such as copper plating formation and conductive paste filling. FR-4 means a type of substrate obtained by impregnating a glass cloth with an epoxy resin. Next, the entire substrate is exposed to ultraviolet light having a wavelength range of 300 to 400 nm, and the insulating layer material is completely cured by heating. As a result, as shown in FIG.
The insulating layer 1 is formed on the upper and lower surfaces.
【００３１】次に，図３（ｃ）に示すごとく，炭酸ガス
レーザによってビアホール接続用の穴５４０をあける。
なお，本発明における絶縁層材料の光硬化特性を利用
し，フォトマスクによってビアホール部への紫外線照射
を遮り，その部分を露光後の現像処理で除去することに
よって穴５４０を明けるプロセスを選択することも可能
である。Next, as shown in FIG. 3C, a hole 540 for connecting a via hole is formed by a carbon dioxide laser.
It should be noted that the photo-curing property of the insulating layer material in the present invention is used to select a process of blocking the ultraviolet irradiation to the via hole portion by a photomask and removing the portion by a development process after exposure to form the hole 540. Is also possible.
【００３２】次いで，穴５４０に，銅めっき及びエッチ
ングを行って，図３（ｄ）に示すごとく，導通性を有す
るビアホール５４を形成する。また，絶縁層１の表面を
全面銅めっきをした後に，配線パターン形成以外の箇所
にエッチングを行って配線パターン５２を形成する。Next, copper plating and etching are performed on the hole 540 to form a conductive via hole 54 as shown in FIG. 3D. After the entire surface of the insulating layer 1 is plated with copper, a portion other than the wiring pattern is etched to form a wiring pattern 52.
【００３３】配線パターン５２には，電子部品を半田接
合するための半田接合部がある。なお，配線パターン５
１，５２は，サブトラクティブ法，アディティブ法のい
ずれによっても形成できる。以上により，本例のプリン
ト配線板７を得る。The wiring pattern 52 has a solder joint for soldering electronic components. The wiring pattern 5
1, 52 can be formed by either the subtractive method or the additive method. Thus, the printed wiring board 7 of this example is obtained.
【００３４】実施例２ 本例は，配合組成を変えて絶縁層材料を調製し，これを
用いて絶縁層を形成し，プリント配線板を製造する方法
である。絶縁層材料の調製方法は，配合組成が異なる点
を除いて，ほぼ実施例１と同様である。Example 2 This example is a method for producing a printed wiring board by preparing an insulating layer material by changing the compounding composition and forming an insulating layer using the same. The method of preparing the insulating layer material is almost the same as in Example 1 except that the composition is different.
【００３５】即ち，重合脂肪酸のポリグリシジルエステ
ル（三菱化学製：エピコート８７１，又は東都化成製：
ＹＤ−１７１）１００重量部にビスフェノールＡジグリ
シジルエーテル型エポキシ樹脂（三菱化学製：エピコー
ト８２８）４０重量部を加えてプラネタリミキサ中で３
０分間攪拌混合する。次いで，シリコーン樹脂フィラー
（東レ・ダウコーニング・シリコーン製：トレフィルＥ
−５００）１５重量部を加えてプラネタリミキサ中で２
時間攪拌混合後，更に３本ロールミルにて混練する。次
いで，カチオン系重合開始剤としてアデカオプトマーＳ
Ｐ−１５０（旭電化製，トリアリールスルホニウムヘキ
サフルオロフォスフェート）５重量部を加えてプラネタ
リミキサ中で１時間攪拌混合する。更に，１０ｍｍＨｇ
以下の減圧状態で１時間攪拌混合する。最後に，粘度調
整用の希釈溶剤としてブチルセロソルブアセテートを５
０〜８０重量部を加えてプラネタリミキサ中で１時間攪
拌混合後，１０ｍｍＨｇ以下の減圧下で１５分間の攪拌
混合を行って絶縁層材料の仕上げとする。That is, a polyglycidyl ester of a polymerized fatty acid (manufactured by Mitsubishi Chemical Corporation: Epikote 871, manufactured by Toto Kasei:
YD-171) was added to 100 parts by weight of bisphenol A diglycidyl ether type epoxy resin (Mitsubishi Chemical Corp .: Epicoat 828) (40 parts by weight), and the mixture was mixed in a planetary mixer.
Stir and mix for 0 minutes. Next, a silicone resin filler (Toray Dow Corning Silicone: Trefil E)
-500) 15 parts by weight and 2 in a planetary mixer
After stirring and mixing for an hour, the mixture is further kneaded with a three-roll mill. Next, Adeka Optomer S was used as a cationic polymerization initiator.
5 parts by weight of P-150 (manufactured by Asahi Denka, triarylsulfonium hexafluorophosphate) is added and mixed with stirring in a planetary mixer for 1 hour. Furthermore, 10mmHg
Stir and mix under the following reduced pressure for 1 hour. Finally, 5 butyl cellosolve acetate was used as a diluent for viscosity adjustment.
After adding 0 to 80 parts by weight and stirring and mixing in a planetary mixer for 1 hour, stirring and mixing are performed under reduced pressure of 10 mmHg or less for 15 minutes to finish the insulating layer material.
【００３６】得られた絶縁層材料を用いて，実施例１と
同様のビルドアップ法により多層のプリント配線板を製
造する。絶縁層材料は，すべての絶縁層及び半田レジス
ト層として用いる。Using the obtained insulating layer material, a multilayer printed wiring board is manufactured by the same build-up method as in the first embodiment. The insulating layer material is used for all insulating layers and solder resist layers.
【００３７】実施例３ 本例は，配合組成を変えて絶縁層材料を調製し，これを
用いて絶縁層を形成し，プリント配線板を製造する方法
である。絶縁層材料の調製方法は，配合組成が異なる点
を除いて，ほぼ実施例１と同様である。Example 3 This example is a method for producing a printed wiring board by preparing an insulating layer material by changing the composition and using the insulating layer material to form an insulating layer. The method of preparing the insulating layer material is almost the same as in Example 1 except that the composition is different.
【００３８】即ち，重合脂肪酸のポリグリシジルエステ
ル（三菱化学製：エピコート８７１，又は東都化成製：
ＹＤ−１７１）１００重量部にビスフェノールＦジグリ
シジルエーテル型エポキシ樹脂（三菱化学製：エピコー
ト８０７）４０重量部を加えてプラネタリミキサ中で３
０分間攪拌混合する。次いで，樹脂フィラー（日本ゼオ
ン製：Ｆ−３５１）２０重量部を加えてプラネタリミキ
サ中で２時間攪拌混合後，更に３本ロールミルにて混練
する。次いで，カチオン系重合開始剤としてアデカオプ
トマーＳＰ−１７０（旭電化製，トリアリールスルホニ
ウムヘキサフルオロアンチモネート）５重量部を加えて
プラネタリミキサ中で１時間攪拌混合する。更に，１０
ｍｍＨｇ以下の減圧状態で１時間攪拌混合する。最後
に，粘度調整用の希釈溶剤としてカルビトールアセテー
トを２０〜５０重量部を加えてプラネタリミキサ中で１
時間攪拌混合後，１０ｍｍＨｇ以下の減圧下で１５分間
の攪拌混合を行って絶縁層材料の仕上げとする。That is, a polyglycidyl ester of a polymerized fatty acid (manufactured by Mitsubishi Chemical: Epicoat 871, or manufactured by Toto Kasei:
YD-171) was added to 100 parts by weight of bisphenol F diglycidyl ether type epoxy resin (Mitsubishi Chemical's Epicoat 807) at 40 parts by weight, and the mixture was mixed in a planetary mixer.
Stir and mix for 0 minutes. Next, 20 parts by weight of a resin filler (manufactured by Zeon Corporation: F-351) is added, and the mixture is stirred and mixed in a planetary mixer for 2 hours, and then kneaded with a three-roll mill. Next, 5 parts by weight of ADEKA OPTOMER SP-170 (manufactured by Asahi Denka, triarylsulfonium hexafluoroantimonate) is added as a cationic polymerization initiator, and the mixture is stirred and mixed in a planetary mixer for 1 hour. In addition, 10
Stir and mix for 1 hour under reduced pressure of not more than mmHg. Finally, 20 to 50 parts by weight of carbitol acetate was added as a diluting solvent for adjusting viscosity, and the mixture was added to a planetary mixer in a volume of 1 to 50 parts by weight.
After stirring and mixing for a time, the mixture is stirred and mixed for 15 minutes under a reduced pressure of 10 mmHg or less to finish the insulating layer material.
【００３９】得られた絶縁層材料を用いて，実施例１と
同様のビルドアップ法により多層のプリント配線板を製
造する。絶縁層材料は，すべての絶縁層及び半田レジス
ト層として用いる。Using the obtained insulating layer material, a multilayer printed wiring board is manufactured by the same build-up method as in the first embodiment. The insulating layer material is used for all insulating layers and solder resist layers.
【００４０】実施例４ 本例は，実施例１で調製した絶縁層材料を用いて，実施
例１と同様に多層のプリント配線板を製造する。但し，
実施例で得られた絶縁層材料は半田レジスト層にのみ使
用する。これらよりも内側の絶縁層には後述する比較例
１で調製される絶縁層材料を使用する。Example 4 In this example, a multilayer printed wiring board is manufactured in the same manner as in Example 1 using the insulating layer material prepared in Example 1. However,
The insulating layer material obtained in the embodiment is used only for the solder resist layer. An insulating layer material prepared in Comparative Example 1 to be described later is used for an insulating layer inside these layers.
【００４１】比較例１ フェノールノボラック型エポキシ樹脂（三菱化学製：エ
ピコート１５２）１００重量部にビスフェノールＡジグ
リシジルエーテル型エポキシ樹脂（三菱化学製：エピコ
ート８２８）１００重量部及びジシアンジアミド３０重
量部を加えてプラネタリミキサ中で３時間攪拌混合す
る。次いで，シリカフィラー３０重量部を加えてプラネ
タリミキサ中で１時間攪拌混合後，３本ロールミルで混
練する。次に，ブチルセロソルブアセテート５０〜７０
重量部を加えてプラネタリミキサ中で１時間攪拌混合し
て適当な粘度に調整する。更に，プラネタリミキサ中で
１０ｍｍＨｇ以下の減圧下に１時間攪拌混合しながら脱
泡を行う。このようにして得られた絶縁層材料を用い
て，実施例１と同様に多層のプリント配線板を製造す
る。そして，上記で調製した絶縁層材料は，半田接合部
を含む絶縁層として使用する。Comparative Example 1 100 parts by weight of a bisphenol A diglycidyl ether type epoxy resin (Mitsubishi Chemical: Epicoat 828) and 30 parts by weight of dicyandiamide were added to 100 parts by weight of a phenol novolak type epoxy resin (Mitsubishi Chemical: Epicoat 152). Stir and mix in planetary mixer for 3 hours. Next, 30 parts by weight of a silica filler is added, and the mixture is stirred and mixed in a planetary mixer for 1 hour, and then kneaded with a three-roll mill. Next, butyl cellosolve acetate 50-70
The parts by weight are added and stirred for 1 hour in a planetary mixer to adjust the viscosity to an appropriate value. Further, defoaming is performed in a planetary mixer while stirring and mixing under reduced pressure of 10 mmHg or less for 1 hour. Using the insulating layer material thus obtained, a multilayer printed wiring board is manufactured in the same manner as in the first embodiment. Then, the insulating layer material prepared above is used as an insulating layer including a solder joint.
【００４２】比較例２ フェノールノボラック型エポキシ樹脂（三菱化学製：エ
ピコート１５２）１００重量部にビスフェノールＡジグ
リシジルエーテル型エポキシ樹脂（三菱化学製：エピコ
ート８２８）５０重量部及びジアミノジフェニルメタン
５０重量部，更に液状アクリロニトリル−ブタジエンゴ
ム１０重量部を加えてプラネタリミキサ中で３時間攪拌
混合する。次に，ブチルセロソルブアセテート２０〜４
０重量部を加えてプラネタリミキサ中で１時間攪拌混合
して適当な粘度に調整する。更に，プラネタリミキサ中
で１０ｍｍＨｇ以下の減圧下に１時間攪拌混合しながら
脱泡を行う。このようにして得られた絶縁層材料を用い
て，実施例１と同様に多層のプリント配線板を製造す
る。そして，上記で調製した絶縁層材料は，半田接合部
を含む絶縁層として使用する。Comparative Example 2 Bisphenol A diglycidyl ether type epoxy resin (Mitsubishi Chemical: Epicoat 828) 50 parts by weight and diaminodiphenylmethane 50 parts by weight were added to 100 parts by weight of a phenol novolak type epoxy resin (Mitsubishi Chemical: Epicoat 152). 10 parts by weight of liquid acrylonitrile-butadiene rubber is added and mixed with stirring in a planetary mixer for 3 hours. Next, butyl cellosolve acetate 20-4
0 parts by weight are added, and the mixture is stirred and mixed in a planetary mixer for 1 hour to adjust to an appropriate viscosity. Further, defoaming is performed in a planetary mixer while stirring and mixing under reduced pressure of 10 mmHg or less for 1 hour. Using the insulating layer material thus obtained, a multilayer printed wiring board is manufactured in the same manner as in the first embodiment. Then, the insulating layer material prepared above is used as an insulating layer including a solder joint.
【００４３】（実験例１）本例においては，上記実施例
１〜４及び比較例１，２の多層のプリント配線板につい
て，表１に示すごとく，特性評価を行った。評価に供す
る各プリント配線板の詳細条件は，コア基材として厚み
０．８ｍｍのＦＲ−４のものを用い，配線パターン用の
銅めっき厚みは１５μｍ，両面各３層の計６層ビルドア
ップ基板とした。このようにして製造したプリント配線
板をリーク不良有無及び絶縁層クラック有無の観点か
ら，以下の項目について評価した。(Experimental Example 1) In this example, the characteristics of the multilayer printed wiring boards of Examples 1 to 4 and Comparative Examples 1 and 2 were evaluated as shown in Table 1. The detailed conditions of each printed wiring board used for evaluation are as follows: 0.8 mm thick FR-4 is used as the core base material, the copper plating thickness for the wiring pattern is 15 μm, and both sides are 3 layers, a total of 6 layers build-up board And The printed wiring boards thus manufactured were evaluated for the following items from the viewpoint of the presence or absence of leak failure and the presence or absence of cracks in the insulating layer.
【００４４】項目：１２５℃の高温放置１０００時間
後における絶縁層の欠陥発生の有無， 項目：８５℃，８５％ＲＨの高温高湿放置５００時間
後における絶縁層の欠陥発生の有無， 項目：−６５〜１２５℃温度でサイクル試験を１００
０サイクル行った後の欠陥発生の有無， 項目：０．８ｍｍピッチでＣＳＰ（チップサイズパッ
ケージ）を半田実装し，１ｍの高さからコンクリート床
上に基板平面一定方向で落下させ絶縁層がオープンとな
るまでの落下回数。Item: presence / absence of a defect in the insulating layer after 1000 hours of high temperature storage at 125 ° C., item: presence / absence of a defect of the insulating layer after 500 hours of high temperature and high humidity storage at 85 ° C. and 85% RH, item: − 100 cycle tests at 65-125 ° C
Defect occurrence after 0 cycles, Item: CSP (chip size package) soldered at 0.8 mm pitch, dropped from a height of 1 m onto concrete floor in a fixed plane direction of the board, and the insulation layer is opened Number of drops to
【００４５】[0045]
【表１】 [Table 1]
【００４６】上記の評価結果について表１に示した。評
価結果について考察する。実施例１，２，３：絶縁層の
弾性率は，いずれも充分小さな弾性率に抑えられてい
た。温度サイクルや落下試験についても優れた応力緩和
特性を示し，絶縁層としての信頼性が確保されていた。Table 1 shows the above evaluation results. Consider the evaluation results. Examples 1, 2, 3: All the elastic moduli of the insulating layers were suppressed to sufficiently small elastic moduli. It exhibited excellent stress relaxation characteristics even in temperature cycles and drop tests, and its reliability as an insulating layer was ensured.
【００４７】実施例４：半田レジスト層のみに低弾性率
絶縁層材料を適用するだけで，基板落下時にＣＳＰ実装
（半田）部に加わる衝撃応力を充分に緩和することが可
能となり，比較例に比べて耐落下衝撃特性の点で優れた
結果を示している。Example 4 By simply applying a low-modulus insulating layer material only to the solder resist layer, it is possible to sufficiently reduce the impact stress applied to the CSP mounting (solder) portion when the substrate is dropped. In comparison with this, the results are superior in terms of drop impact resistance.
【００４８】比較例１：フェノールノボラック型エポキ
シ樹脂を配合した大部分の従来多層基板はいずれも絶縁
層の弾性率が大きくなり，厳しい温度サイクル試験や，
落下衝撃試験では容易に絶縁層にクラックが発生する。
特に，ビルドアップ基板では，絶縁層中にガラスクロス
を含まないため，一旦クラックが発生すると，その進展
を抑制することが困難である。Comparative Example 1: Most of the conventional multilayer boards containing a phenol novolak type epoxy resin all have a large elastic modulus of the insulating layer, and have a severe temperature cycle test.
In the drop impact test, cracks easily occur in the insulating layer.
In particular, in the case of a build-up substrate, since glass cloth is not included in the insulating layer, once a crack occurs, it is difficult to suppress the progress thereof.
【００４９】比較例２：従来におけるエポキシ樹脂の低
弾性利用手法の代表的なものであるが，この方法の最大
の欠点は耐湿特性及び耐熱特性が損なわれることであ
る。厳しい高温高湿装置試験を行う場合には，リーク不
良が発生するという問題が生ずる。従って，絶縁層の弾
性率を充分に低下させるレベルまでに液状アクリロニト
リル−ブタジエンゴム変性を行うと悪影響が大きく現れ
ることになる。Comparative Example 2: This is a typical conventional method of utilizing an epoxy resin with low elasticity, but the biggest disadvantage of this method is that the moisture resistance and the heat resistance are impaired. When a severe high-temperature and high-humidity device test is performed, there is a problem that a leak failure occurs. Therefore, if the liquid acrylonitrile-butadiene rubber is modified to a level at which the elastic modulus of the insulating layer is sufficiently reduced, the adverse effect will be greatly exhibited.
【００５０】実施例５ 本例は，図４に示すごとく，プリント配線板７に各種電
子部品３，３０を実装した電子装置８である。電子装置
８は，コア基材２の上下面に，それぞれ５層の絶縁層１
１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，及び半田レジ
スト層１１ｆを設けている。絶縁層１１ａ〜１１ｅに
は，それぞれビアホール５４が設けられている。各ビア
ホールの間は，図示しない配線パターンにより電気的に
接続されている。Embodiment 5 As shown in FIG. 4, this embodiment is an electronic apparatus 8 in which various electronic components 3 and 30 are mounted on a printed wiring board 7. The electronic device 8 includes five insulating layers 1 on the upper and lower surfaces of the core substrate 2.
1a, 11b, 11c, 11d, 11e and a solder resist layer 11f are provided. Via holes 54 are provided in the insulating layers 11a to 11e, respectively. The via holes are electrically connected by a wiring pattern (not shown).
【００５１】最表面の絶縁層１１ｅに設けた配線パター
ンには，電子部品３が半田５５により接合されている。
また，電子部品３の表面には，他の電子部品３０が半田
５５により接合されている。絶縁層１１ａ〜１１ｅ及び
半田レジスト層１１ｆは，上記実施例１と同様の組成か
らなる。その他，実施例１と同様である。The electronic component 3 is joined to the wiring pattern provided on the outermost insulating layer 11e by solder 55.
Another electronic component 30 is joined to the surface of the electronic component 3 by solder 55. The insulating layers 11a to 11e and the solder resist layer 11f have the same composition as in the first embodiment. In other respects, the configuration is the same as that of the first embodiment.
【００５２】本例の電子装置は，絶縁層１１ａ〜１１ｆ
として実施例１と同様の絶縁層を用いているため，耐落
下衝撃性及び温度サイクル等での製品信頼性が高く，ま
た耐熱性及び耐湿性に優れている。また，半田レジスト
層１１ｆも実施例１と同様の絶縁層の組成であるため，
耐熱応力に優れている。そのため，部品実装時の熱衝撃
を受け難くクラック発生を抑制できる。The electronic device of this embodiment has insulating layers 11a to 11f.
Since the same insulating layer as in Example 1 is used, the product has high drop impact resistance, high product reliability in temperature cycling and the like, and excellent heat resistance and moisture resistance. Also, since the solder resist layer 11f has the same composition of the insulating layer as in the first embodiment,
Excellent heat stress. Therefore, it is difficult to receive a thermal shock at the time of component mounting, and the occurrence of cracks can be suppressed.
【００５３】実施例６ 本例は，図５に示すごとく，コア基材２の上下面に２層
の絶縁層１１ａ，１１ｂを積層したプリント配線板７
に，種々の電子部品を搭載した電子装置８１である。絶
縁層１１ａ，１１ｂは，いずれも実施例１の絶縁層と同
様の組成からなる。Embodiment 6 In this embodiment, as shown in FIG. 5, a printed wiring board 7 in which two insulating layers 11a and 11b are laminated on the upper and lower surfaces of a core base material 2, respectively.
An electronic device 81 on which various electronic components are mounted. Each of the insulating layers 11a and 11b has the same composition as the insulating layer of the first embodiment.
【００５４】最表面の絶縁層１１ｂには，ボールグリッ
ドアレイ（ＣＰＳ）３１が実装されている。ボールグリ
ッドアレイ３１は，絶縁層１１ｂの配線パターン５４に
対して半田５５により接合されている。また，ボールグ
リッドアレイ３１は，その表面にほぼ同一の大きさのベ
アチップ３２を半田５５により接合したチップサイズパ
ッケージ（ＣＳＰ）でもある。A ball grid array (CPS) 31 is mounted on the outermost insulating layer 11b. The ball grid array 31 is joined to the wiring pattern 54 of the insulating layer 11b by solder 55. The ball grid array 31 is also a chip size package (CSP) in which bare chips 32 of substantially the same size are joined by solder 55 on the surface.
【００５５】また，絶縁層１１ｂには，ベアチップ３
３，３４，ディスクリート部品３５，ＳＯＰ（Small Ou
tline Package）３６，コネクタ３７が装着されてい
る。絶縁層１１ｂのビアホール５４及び配線パターン５
２に対して，一方のベアチップ３３は半田５５により，
他方のベアチップ３４はボンディングワイヤー５６によ
り，ディスクリート部品３５は半田により，ＳＯＰ３６
はリード端子５７を介して半田により，コネクタ３７は
半田により接合されている。また，プリント配線板７は
リードピン接合用のスルーホール５８を設けている。そ
の他は，実施例１と同様である。本例の電子装置８１
も，絶縁層として実施例１と同様の絶縁層を用いている
ため，耐落下衝撃性及び温度サイクル等での製品信頼性
が高く，また耐熱性及び耐湿性に優れている。The bare layer 3 is formed on the insulating layer 11b.
3, 34, discrete parts 35, SOP (Small Ou
Tline Package) 36 and a connector 37 are mounted. Via hole 54 and wiring pattern 5 in insulating layer 11b
2, one bare chip 33 is solder 55
The other bare chip 34 is formed by bonding wires 56, and the discrete component 35 is formed by soldering.
Are joined by solder via lead terminals 57, and the connector 37 is joined by solder. Further, the printed wiring board 7 is provided with through holes 58 for connecting lead pins. Others are the same as the first embodiment. Electronic device 81 of this example
Also, since the same insulating layer as in Example 1 is used as the insulating layer, the product has high drop impact resistance, high product reliability in temperature cycling, etc., and excellent heat resistance and moisture resistance.
【００５６】一方，比較のために，絶縁層について，ア
クリル系樹脂，ビスフェノール系エポキシ樹脂又はノボ
ラック系エポキシ樹脂を主成分とする樹脂材料を用いて
作製し，その他の構成は実施例６と同様とする電子装置
を製造した。この場合，絶縁層のビアホール形成部分及
び半田接合部分にクラックが発生した。On the other hand, for comparison, the insulating layer was made of a resin material mainly composed of an acrylic resin, a bisphenol-based epoxy resin or a novolak-based epoxy resin, and other constitutions were the same as in the sixth embodiment. An electronic device was manufactured. In this case, cracks occurred in the via-hole forming portion and the solder joint portion of the insulating layer.
【図１】本発明における，重合脂肪酸のポリグリシジル
エステルの基本骨格構造を示す説明図。FIG. 1 is an explanatory diagram showing a basic skeleton structure of a polyglycidyl ester of a polymerized fatty acid in the present invention.
【図２】本発明における，重合脂肪酸のポリグリシジル
エステルの一具体例を示す説明図。FIG. 2 is an explanatory view showing one specific example of a polyglycidyl ester of a polymerized fatty acid in the present invention.
【図３】実施例１のプリント配線板の製造工程説明図。FIG. 3 is a view illustrating a manufacturing process of the printed wiring board according to the first embodiment.
【図４】実施例５の電子装置の断面説明図。FIG. 4 is an explanatory cross-sectional view of an electronic device according to a fifth embodiment.
【図５】実施例６の電子装置の断面説明図。FIG. 5 is an explanatory cross-sectional view of an electronic device according to a sixth embodiment.
１，１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ．．．絶
縁層， １１ｆ．．．半田レジスト層， ２．．．コア基材， ３，３０．．．電子部品， ５１，５２．．．配線パターン， ５３，５４．．．ビアホール， ７．．．プリント配線板， ８，８１．．．電子装置，1, 11a, 11b, 11c, 11d, 11e. . . Insulating layer, 11f. . . 1. solder resist layer, . . Core base material, 3,30. . . Electronic components, 51, 52. . . Wiring pattern, 53, 54. . . Via hole, 7. . . Printed wiring board, 8, 81. . . Electronic equipment,
───────────────────────────────────────────────────── フロントページの続き (72)発明者 沼田 晃志 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 4J036 AD08 AD21 AG04 FB03 FB05 FB10 FB16 JA08 5E314 AA26 AA32 AA33 AA34 AA37 AA40 AA41 BB05 BB11 BB12 BB13 CC01 FF05 FF17 FF19 GG01 GG09 GG10 5E346 AA02 AA06 AA12 AA17 AA43 BB01 BB16 CC08 CC09 CC12 CC32 CC52 DD03 DD22 DD32 EE33 FF04 FF07 GG02 GG15 GG17 GG22 GG28 HH11 HH18 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Koji Numata 1-1-1 Showa-cho, Kariya-shi, Aichi F-term in DENSO Corporation (reference) 4J036 AD08 AD21 AG04 FB03 FB05 FB10 FB16 JA08 5E314 AA26 AA32 AA33 AA34 AA37 AA40 AA41 BB05 BB11 BB12 BB13 CC01 FF05 FF17 FF19 GG01 GG09 GG10 5E346 AA02 AA06 AA12 AA17 AA43 BB01 BB16 CC08 CC09 CC12 CC32 CC52 DD03 DD22 DD32 EE33 FF04 FF07 GG02 GG15 H18GG18 GG17 HGG18H
Claims (8)
て，該絶縁層は，重合脂肪酸のポリグリシジルエステル
と，ビスフェノール型エポキシ樹脂とからなることを特
徴とするプリント配線板。1. A printed wiring board having an insulating layer, wherein the insulating layer comprises a polyglycidyl ester of a polymerized fatty acid and a bisphenol type epoxy resin.
エステルは，上記絶縁層の樹脂マトリックスの中に，１
０〜８０重量％含有していることを特徴とするプリント
配線板。2. The method according to claim 1, wherein the polyglycidyl ester is contained in a resin matrix of the insulating layer.
A printed wiring board containing 0 to 80% by weight.
ェノール型エポキシ樹脂は，ビスフェノールＡ系エポキ
シ樹脂，ビスフェノールＦ系エポキシ樹脂，及びビスフ
ェノールＳ系エポキシ樹脂のグループから選ばれる１種
または２種以上からなることを特徴とするプリント配線
板。3. The bisphenol type epoxy resin according to claim 1, wherein the bisphenol type epoxy resin is at least one selected from the group consisting of a bisphenol A epoxy resin, a bisphenol F epoxy resin, and a bisphenol S epoxy resin. A printed wiring board, characterized in that:
上記絶縁層は，弾性率１００ｋｇｆ／ｍｍ２以下の樹脂
フィラーを１０〜９０重量％含有していることを特徴と
するプリント配線板。4. The method according to claim 1, wherein:
The printed wiring board, wherein the insulating layer contains 10 to 90% by weight of a resin filler having an elastic modulus of 100 kgf / mm 2 or less.
は，シリコーン樹脂，アクリル樹脂，ポリブタジエンゴ
ム，及びウレタン樹脂のグループから選ばれる１種また
は２種以上からなることを特徴とするプリント配線板。5. The printed wiring board according to claim 4, wherein the resin filler comprises one or more selected from the group consisting of silicone resin, acrylic resin, polybutadiene rubber, and urethane resin.
上記絶縁層は，光反応性のカチオン系重合開始剤を０．
５〜５重量％含んでいることを特徴とするプリント配線
板。6. The method according to claim 1, wherein:
The insulating layer contains a photoreactive cationic polymerization initiator in an amount of 0.1.
A printed wiring board containing 5 to 5% by weight.
上記絶縁層は，半田レジスト層であることを特徴とする
プリント配線板。7. The method according to claim 1, wherein:
The printed wiring board, wherein the insulating layer is a solder resist layer.
配線板に電子部品を搭載してなることを特徴とする電子
装置。8. An electronic device comprising an electronic component mounted on the printed wiring board according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10178810A JP2000013033A (en) | 1998-06-25 | 1998-06-25 | Printing wiring board and electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10178810A JP2000013033A (en) | 1998-06-25 | 1998-06-25 | Printing wiring board and electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000013033A true JP2000013033A (en) | 2000-01-14 |
Family
ID=16055062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10178810A Pending JP2000013033A (en) | 1998-06-25 | 1998-06-25 | Printing wiring board and electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000013033A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007250966A (en) * | 2006-03-17 | 2007-09-27 | Ngk Spark Plug Co Ltd | Filler and substrate using it |
| WO2012117915A1 (en) * | 2011-03-03 | 2012-09-07 | 株式会社カネカ | Novel insulating film and printed wiring board provided with insulating film |
| WO2014092137A1 (en) * | 2012-12-11 | 2014-06-19 | 三井金属鉱業株式会社 | Multilayer printed circuit board and manufacturing method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06207152A (en) * | 1992-10-02 | 1994-07-26 | W R Grace & Co | Low-viscosity solventless one-pack epoxy resin adhesive composition |
| JPH0782283A (en) * | 1993-09-14 | 1995-03-28 | Hokko Chem Ind Co Ltd | Phosphonium salt and cationic-polymerizable |
-
1998
- 1998-06-25 JP JP10178810A patent/JP2000013033A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06207152A (en) * | 1992-10-02 | 1994-07-26 | W R Grace & Co | Low-viscosity solventless one-pack epoxy resin adhesive composition |
| JPH0782283A (en) * | 1993-09-14 | 1995-03-28 | Hokko Chem Ind Co Ltd | Phosphonium salt and cationic-polymerizable |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007250966A (en) * | 2006-03-17 | 2007-09-27 | Ngk Spark Plug Co Ltd | Filler and substrate using it |
| WO2012117915A1 (en) * | 2011-03-03 | 2012-09-07 | 株式会社カネカ | Novel insulating film and printed wiring board provided with insulating film |
| CN103430638A (en) * | 2011-03-03 | 2013-12-04 | 株式会社钟化 | Novel insulating film and printed wiring board provided with insulating film |
| JPWO2012117915A1 (en) * | 2011-03-03 | 2014-07-07 | 株式会社カネカ | Novel insulating film and printed wiring board with insulating film |
| US8883894B2 (en) | 2011-03-03 | 2014-11-11 | Kaneka Corporation | Insulating film and printed wiring board provided with insulating film |
| JP6006716B2 (en) * | 2011-03-03 | 2016-10-12 | 株式会社カネカ | Novel insulating film and printed wiring board with insulating film |
| WO2014092137A1 (en) * | 2012-12-11 | 2014-06-19 | 三井金属鉱業株式会社 | Multilayer printed circuit board and manufacturing method thereof |
| CN104823530A (en) * | 2012-12-11 | 2015-08-05 | 三井金属矿业株式会社 | Multilayer printed circuit board and manufacturing method thereof |
| KR20150094625A (en) * | 2012-12-11 | 2015-08-19 | 미쓰이금속광업주식회사 | Multilayer printed circuit board and manufacturing method thereof |
| JPWO2014092137A1 (en) * | 2012-12-11 | 2017-01-12 | 三井金属鉱業株式会社 | Multilayer printed wiring board and manufacturing method thereof |
| KR102097847B1 (en) * | 2012-12-11 | 2020-04-06 | 미쓰이금속광업주식회사 | Multilayer printed circuit board and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006245453A (en) | Method of connecting flexible printed circuit board to other circuit board | |
| JP5200405B2 (en) | Multilayer wiring board and semiconductor package | |
| JPH10256687A (en) | Conductor paste composition for filling it into via hole, and printed circuit board using the same | |
| JP2006216758A (en) | Connection method of printed circuit board | |
| JP2008537288A (en) | Cable harness body | |
| JP3978623B2 (en) | Multilayer wiring board | |
| CN101976590A (en) | Conductive paste and method for manufacturing multilayer printed wiring board using same | |
| US7779538B2 (en) | Method for mutually connecting circuit boards | |
| JP4053744B2 (en) | Adhesive composition for semiconductor device and adhesive sheet for semiconductor device using the same | |
| JP3944795B2 (en) | Multilayer wiring board | |
| US6617021B2 (en) | Adhesive composition and adhesive sheet for semiconductor devices | |
| JP2006176764A (en) | Adhesive composition for electronic equipment, adhesive sheet for electronic equipment, and electronic part and electronic equipment using the same | |
| JP2001288249A (en) | Photocurable resin composition, process for preparation thereof, and product using it | |
| JP2000013033A (en) | Printing wiring board and electronic device | |
| JP2005042117A (en) | Laminated board and multilayer printed circuit board | |
| JPH1140950A (en) | Multilayered wiring board | |
| JP2000091753A (en) | Printed wiring board and its manufacture | |
| JP2000332393A (en) | Conductive sheet in thickness direction | |
| JP2004352785A (en) | Anisotropic electroconductive adhesive | |
| JP2006233201A (en) | Anisotropically electroconductive adhesive film | |
| JP6217870B2 (en) | Structure, wiring board, and method of manufacturing wiring board | |
| JP2003234439A (en) | Insulative resin composite | |
| JP2004197009A (en) | Thermosetting resin, method for producing the same, and its product | |
| KR20060089641A (en) | Adhesive composition and adhesive sheet for semiconductor device | |
| JPH1121537A (en) | Adhesive, semiconductor apparatus and its production |