JP2000003161A

JP2000003161A - 液晶表示装置

Info

Publication number: JP2000003161A
Application number: JP10169722A
Authority: JP
Inventors: Hideaki Yabuuchi; 英明薮内
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1998-06-17
Filing date: 1998-06-17
Publication date: 2000-01-07

Abstract

(57)【要約】【課題】ソースドライバを構成するチップの面積を縮
小させることによってコストを低減するために、ソース
ドライバにおける回路要素の数を減少させた液晶表示装
置を提供する。【解決手段】１つの水平ラインにおけるＴＦＴ２…を
走査する期間において、第１および第２ソースドライバ
８Ａ・８Ｂを２度動作させることによって、画素電極１
…にデータ信号を印加する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばパーソナル
コンピュータ用モニタ、ＯＡ(Office Automation) ・Ｆ
Ａ(Factory Automation)機器用モニタ、情報携帯端末の
表示パネルなどに用いられる液晶表示装置に関するもの
である。

【０００２】

【従来の技術】従来、ネマティック液晶を用いた液晶表
示装置は、セグメント型の液晶表示装置として時計や電
卓などに広く用いられている。最近においても、薄型、
軽量、低消費電力などの特徴を活かし、ワードプロセッ
サ、パーソナルコンピュータ、およびナビゲーションシ
ステムなどをはじめ、各種のディスプレイとして、より
広く、その市場を拡大している。特にＴＦＴ(Thin Film
Transistor)などの能動素子をスイッチング素子として
用い、画素をマトリクス状に配した、アクティブマトリ
クス型の液晶表示装置が注目されている。

【０００３】このような液晶表示装置は、例えばＣＲＴ
(Cathode Ray Tube)と比較して、厚み（奥行き）を格段
に薄くできること、フルカラー化が容易なこと、消費電
力が小さいことなどの利点を有するため、ノート型パー
ソナルコンピュータ、携帯テレビ、デジタルカメラやデ
ジタルビデオカメラの表示器などに好適に用いられてい
る。

【０００４】従来の液晶表示装置は、ＴＦＴによるアク
ティブマトリクス回路が形成された、透光性のアクティ
ブマトリクス基板と、該アクティブマトリクス基板に対
向して配される、共通電極が形成された対向基板と、ア
クティブマトリクス基板と対向基板との間に挟持された
液晶とを備えている。

【０００５】図４は、上記アクティブマトリクス基板に
おけるアクティブマトリクス回路および周辺の回路の一
例の概略を示した模式図である。該アクティブマトリク
ス基板上には、複数の画素電極３１…がマトリクス状に
形成されている。この画素電極３１…は、通常、行方向
および列方向にそれぞれ数百以上ずつ並んで形成され
る。

【０００６】また、図示はしないが、対向基板上には、
液晶層を介して画素電極３１…に対向するように、共通
電極が形成されており、画素電極３１…と共通電極とに
よって、液晶層に電圧が印加される。なお、共通電極
は、一般に、対向基板の略全面に形成された構成となっ
ている。

【０００７】また、上記画素電極３１…を選択駆動する
ためのスイッチング手段である能動素子として、ＴＦＴ
３２…が、上記アクティブマトリクス基板上に形成さ
れ、画素電極３１…に接続されている。さらに、カラー
表示を行うために、対向基板あるいはアクティブマトリ
クス基板などに、赤色、緑色、青色などのカラーフィル
タ層（図示せず）が設けられている。

【０００８】上記ＴＦＴ３２…におけるゲート電極には
走査線３３…が、また、ソース電極には信号線３４…が
それぞれ接続されている。走査線３３…と信号線３４…
とは、マトリクス状に配列された画素電極３１…の周囲
を通り、互いに直交するように配置されている。上記走
査線３３…を介してゲート信号が入力されることによ
り、ＴＦＴ３２…が駆動制御される。また、ＴＦＴ３２
…の駆動時に、上記信号線３４…を介して、データ信号
が画素電極３１…に入力される。なお、走査線３３…の
端部には、ゲートドライバ３５が接続され、信号線３４
…の端部には、ソースドライバ３８が接続されている。

【０００９】ゲートドライバ３５およびソースドライバ
３８は、コントロール回路３７に接続されており、ゲー
ト信号またはデータ信号の送出に関する制御信号が、コ
ントロール回路３７からゲートドライバ３５またはソー
スドライバ３８に入力されている。また、ソースドライ
バ３８には、ビデオ信号線３６Ｒ・３６Ｇ・３６Ｂが接
続され、データ信号の生成に使用されるビデオ信号ＶＲ
・ＶＧ・ＶＢが入力されている。なお、ビデオ信号ＶＲ
・ＶＧ・ＶＢは、それぞれ赤色に関するビデオ信号、緑
色に関するビデオ信号、青色に関するビデオ信号に対応
している。

【００１０】ソースドライバ３８は、シフトレジスタ３
９、サンプルホールド回路４０、および出力バッファ回
路４１を備えている。図５は、このソースドライバ３８
の構成をより詳しく示した回路図である。

【００１１】シフトレジスタ３９には、コントロール回
路３７から、クロック信号線４２Ｃおよびスタートパル
ス信号線４２Ｓとが接続され、クロック周波数を決定す
るクロック信号ＣＬＤと、１水平期間毎に生成されるス
タートパルスＳＰＳとがそれぞれ入力されている。ま
た、シフトレジスタ３９からサンプルホールド回路４０
に向けてサンプリング信号線４３Ａ・４３Ｂ・４３Ｃ…
が接続されており、サンプリング信号Ｑ１・Ｑ２・Ｑ３
…が、クロック信号ＣＬＤに同期して、サンプリング信
号Ｑ１から順にサンプルホールド回路４０に出力されて
いる。シフトレジスタ３９に、スタートパルスＳＰＳが
入力されると、サンプリング信号Ｑ１・Ｑ２・Ｑ３…の
出力がリセットされて、再びサンプリング信号Ｑ１から
出力が開始される。

【００１２】サンプルホールド回路４０は、サンプリン
グタイミング制御用のサンプリングスイッチＳＳ１・Ｓ
Ｓ２・ＳＳ３…と、サンプリングコンデンサＳＣ１・Ｓ
Ｃ２・ＳＣ３…と、出力バッファ回路４１への入力タイ
ミング制御用の転送スイッチＴＳ１・ＴＳ２・ＴＳ３…
と、転送コンデンサＴＣ１・ＴＣ２・ＴＣ３…とを備え
ている。

【００１３】サンプリングスイッチＳＳ１・ＳＳ２・Ｓ
Ｓ３…の入力端子には、ビデオ信号線３６Ｒ・３６Ｇ・
３６Ｂがそれぞれ順に接続されており、サンプリングス
イッチＳＳ１・ＳＳ２・ＳＳ３…のスイッチング制御端
子には、シフトレジスタ３９からのサンプリング信号線
４３Ａ・４３Ｂ・４３Ｃ…がそれぞれ接続されている。
また、サンプリングスイッチＳＳ１・ＳＳ２・ＳＳ３…
の出力端子には、サンプリングコンデンサＳＣ１・ＳＣ
２・ＳＣ３…がそれぞれ接続されている。

【００１４】さらに、サンプリングスイッチＳＳ１・Ｓ
Ｓ２・ＳＳ３…の出力端子は、転送スイッチＴＳ１・Ｔ
Ｓ２・ＴＳ３…にも接続されており、転送スイッチＴＳ
１・ＴＳ２・ＴＳ３…のスイッチング制御端子には、転
送信号線４４が接続されている。また、転送スイッチＴ
Ｓ１・ＴＳ２・ＴＳ３…の出力端子には、転送コンデン
サＴＣ１・ＴＣ２・ＴＣ３…がそれぞれ接続されてい
る。

【００１５】出力バッファ回路４１は、オペアンプＯＰ
１・ＯＰ２・ＯＰ３…を備え、該オペアンプＯＰ１・Ｏ
Ｐ２・ＯＰ３…の非反転端子は、転送スイッチＴＳ１・
ＴＳ２・ＴＳ３…の出力端子に接続されている。また、
オペアンプＯＰ１・ＯＰ２・ＯＰ３…の反転端子は出力
端子と接続されている。

【００１６】転送コンデンサＴＣ１・ＴＣ２・ＴＣ３…
の電位は、オペアンプＯＰ１・ＯＰ２・ＯＰ３…の非反
転端子に印加され、オペアンプＯＰ１・ＯＰ２・ＯＰ３
…の出力端子から、データ信号として出力される。

【００１７】次に、上記のような構成の従来の液晶表示
装置において、表示を行う際の信号の流れについて、図
６を参照しながら説明する。

【００１８】まず、コントロール回路３７から、シフト
レジスタ３９にクロック信号ＣＬＤが一定周期で繰り返
し入力される。そして、１水平期間の最初において、ス
タートパルスＳＰＳが、クロック信号ＣＬＤと同期し
て、コントロール回路３７からシフトレジスタ３９に入
力される。

【００１９】スタートパルスＳＰＳがシフトレジスタ３
９に入力されると、シフトレジスタ３９からサンプリン
グ信号Ｑ１・Ｑ２・Ｑ３…が、１水平期間内において、
Ｑ１から順にサンプリングスイッチＳＳ１・ＳＳ２・Ｓ
Ｓ３…に入力される。これにより、サンプリングスイッ
チＳＳ１・ＳＳ２・ＳＳ３…が、ＳＳ１から順にＯＮ状
態になる。そして、サンプリングスイッチＳＳ１・ＳＳ
２・ＳＳ３…が順にＯＮ状態になった時に、入力されて
いるビデオ信号ＶＲ・ＶＧ・ＶＢのいずれかが、接続さ
れているサンプリングコンデンサＳＣ１・ＳＣ２・ＳＣ
３…のいずれかに順に充電される。

【００２０】以上のようにして、１水平期間のビデオ信
号ＶＲ・ＶＧ・ＶＢがサンプリングコンデンサＳＣ１・
ＳＣ２・ＳＣ３…に充電された後、転送信号線４４を通
じて転送信号ＴＲが各転送スイッチＴＳ１・ＴＳ２・Ｔ
Ｓ３…に伝わる。これにより、各転送スイッチＴＳ１・
ＴＳ２・ＴＳ３…がＯＮ状態になり、サンプリングコン
デンサＳＣ１・ＳＣ２・ＳＣ３…の電位が転送コンデン
サＴＣ１・ＴＣ２・ＴＣ３…に伝達される。

【００２１】この際に、転送コンデンサＴＣ１・ＴＣ２
・ＴＣ３…の容量は、サンプリングコンデンサＳＣ１・
ＳＣ２・ＳＣ３…の容量と比べてはるかに小さくなって
いるので、転送スイッチＴＳ１・ＴＳ２・ＴＳ３…がＯ
Ｎ状態になった後の転送コンデンサＴＣ１・ＴＣ２・Ｔ
Ｃ３…の電位は、サンプリングコンデンサＳＣ１・ＳＣ
２・ＳＣ３…の電位とほとんど同じになる。よって、サ
ンプリングされたビデオ信号ＶＲ・ＶＧ・ＶＢの電位
が、転送コンデンサＴＣ１・ＴＣ２・ＴＣ３…にほぼ等
しく伝達されることになる。そして、この転送コンデン
サＴＣ１・ＴＣ２・ＴＣ３…の電位が出力バッファ回路
４１に伝えられる。

【００２２】転送コンデンサＴＣ１・ＴＣ２・ＴＣ３…
の電位は、オペアンプＯＰ１・ＯＰ２・ＯＰ３…の非反
転端子に印加され、オペアンプＯＰ１・ＯＰ２・ＯＰ３
…の出力端子から、データ信号として、信号線３４…に
出力される。

【００２３】一方、ゲートドライバ５は、１水平期間が
終わった直後のブランキング期間において、転送信号Ｔ
Ｒが入力されると共に、１番上の水平ラインにおける走
査線３３に対してゲート信号Ｇ１を出力する。そして、
１水平期間後の次の転送信号ＴＲが入力されるまでゲー
トドライブ信号はＯＮ状態に維持される。これにより、
信号線３４…からデータ信号が、画素電極１…に入力さ
れ、該画素電極１…が充電される。

【００２４】以上のような動作を繰り返すことによっ
て、全ての画素電極１…に信号が印加され、表示が行わ
れる。なお、図６において、Ｇ２は、上から２番目の水
平ラインにおける走査線３３に対するゲート信号の信号
波形を示している。

【００２５】

【発明が解決しようとする課題】上記のような構成の従
来の液晶表示装置は、ソースドライバ３８において、サ
ンプリングスイッチＳＳ１・ＳＳ２・ＳＳ３…、サンプ
リングコンデンサＳＣ１・ＳＣ２・ＳＣ３…、転送スイ
ッチＴＳ１・ＴＳ２・ＴＳ３…、転送コンデンサＴＣ１
・ＴＣ２・ＴＣ３…、オペアンプＯＰ１・ＯＰ２・ＯＰ
３…などの各回路要素を、水平方向の画素数に等しい数
だけ必要としていた。例えば、水平方向に４８０個の画
素が配列された液晶パネルを駆動させる場合、上記の各
回路要素を４８０個必要とすることになる。

【００２６】このように、上記の各回路要素は膨大な数
が必要とされるので、ソースドライバ３８は、その面積
を比較的大きくとる必要がある。また、現在のデバイス
技術では、上記の各回路要素を、例えば４８０個形成し
た回路を１チップ内に収めることは困難である。よっ
て、複数のチップによってソースドライバ３８を構成す
ることになり、コストの上昇を招くことになる。

【００２７】本発明は、上記の問題点を解決するために
なされたもので、その目的は、ソースドライバを構成す
るチップの面積を縮小させることによってコストを低減
するために、ソースドライバにおける回路要素の数を減
少させた液晶表示装置を提供する。

【００２８】

【課題を解決するための手段】上記の課題を解決するた
めに、請求項１記載の液晶表示装置は、アクティブマト
リクス回路が形成された基板と、対向基板との間に液晶
が挟持され、該液晶に電圧を印加することによって表示
動作を行う液晶表示装置において、行方向および列方向
に複数並べられて、マトリクス状に配置される画素電極
と、上記画素電極のそれぞれに接続されたスイッチング
素子と、行方向に並んだ上記スイッチング素子のゲート
電極に接続され、該スイッチング素子に走査信号を送る
複数の走査線と、列方向に並んだ上記スイッチング素子
のソース電極に接続され、該スイッチング素子にデータ
信号を送る複数のソース電極線と、映像信号に基づい
て、上記ソース電極線に対してデータ信号を出力するソ
ースドライバとを備え、上記ソースドライバの出力の数
が、行方向に並んだ上記スイッチング素子の数よりも少
なく設定されており、１行分のスイッチング素子を走査
する期間において、ソースドライバを２度以上動作させ
ることを特徴としている。

【００２９】上記の構成によれば、１行分のスイッチン
グ素子を走査する期間において、ソースドライバを２度
以上動作させて画素電極にデータ信号を印加している。
よって、ソースドライバの出力の数を、行方向に並んだ
上記スイッチング素子の数よりも少なく設定できるの
で、ソースドライバにおける回路要素の数を少なくする
ことができる。従って、ソースドライバを構成するチッ
プの面積をより小さくすることが可能となるので、コス
トの低減を図ることができる。

【００３０】請求項２記載の液晶表示装置は、請求項１
記載の構成において、上記ソースドライバは２つ以上設
けられ、かつ、該ソースドライバの全ての出力数が、行
方向に並んだ上記スイッチング素子の数よりも少なく設
定されていることを特徴としている。

【００３１】上記の構成によれば、上記ソースドライバ
は２つ以上設けられているので、１行分のスイッチング
素子を走査する期間において、各ソースドライバを順に
動作させることができる。すなわち、１行分のスイッチ
ング素子を走査する期間において、１つのソースドライ
バが連続して動作をする必要がなくなるので、より正確
なデータ信号を画素電極に印加することができる。

【００３２】請求項３記載の液晶表示装置は、請求項１
または２記載の構成において、行方向に並んだ上記画素
電極および上記スイッチング素子が複数のグループに分
割され、上記走査線が、各グループ毎に設けられている
ことを特徴としている。

【００３３】上記の構成によれば、上記走査線が、上記
の各グループ毎に設けられているので、１行分のスイッ
チング素子を走査する期間において、画素電極に対する
データ信号の印加を分割して行うことができる。これに
より、上記のように、ソースドライバを２度以上動作さ
せることによってデータ信号をスイッチング素子に入力
しても、所望の画素電極にのみデータ信号の印加を行う
ことができる。

【００３４】

【発明の実施の形態】本発明の実施の一形態について図
１ないし図３に基づいて説明すれば、以下のとおりであ
る。

【００３５】図１は、本実施形態に係る液晶表示装置が
備えるアクティブマトリクス基板における、アクティブ
マトリクス回路および周辺の回路の一例の概略を示した
模式図である。なお、本実施形態に係る液晶表示装置
は、アクティブマトリクス回路が形成された、透光性の
アクティブマトリクス基板と、該アクティブマトリクス
基板に対向して配される、共通電極が形成された対向基
板（図示せず）と、アクティブマトリクス基板と対向基
板との間に挟持された液晶（図示せず）とを備えてい
る。

【００３６】上記アクティブマトリクス基板上には、複
数の画素電極１…がマトリクス状に形成されている。図
１においては、画素電極１…が４行２４列形成されたア
クティブマトリクス回路が示されているが、通常は、こ
の画素電極１…は、行方向および列方向にそれぞれ数百
以上ずつ並んで形成されている。

【００３７】また、図示はしないが、対向基板上には、
液晶層を介して画素電極１…に対向するように、共通電
極が形成されており、画素電極１…と共通電極とによっ
て、液晶層に電圧が印加される。なお、共通電極は、一
般に、対向基板の略全面に形成された構成となってい
る。

【００３８】また、上記画素電極１…を選択駆動するた
めのスイッチング手段である能動素子として、ＴＦＴ
（スイッチング素子）２…が、上記アクティブマトリク
ス基板上に形成され、画素電極１…に接続されている。
さらに、カラー表示を行うために、対向基板あるいはア
クティブマトリクス基板などに、赤色、緑色、青色など
のカラーフィルタ層（図示せず）が設けられている。

【００３９】また、上記のアクティブマトリクス回路の
外部には、ゲート信号を供給するためのゲートドライバ
５と、データ信号を供給するための第１および第２ソー
スドライバ８Ａ・８Ｂと、上記ゲートドライバ５および
第１および第２ソースドライバ８Ａ・８Ｂに各種制御信
号を供給するコントロール回路７とが配置されている。

【００４０】上記画素電極１…およびＴＦＴ２…は、水
平方向の行（以下、水平ラインと称する）のそれぞれに
おいて、４つのグループに分割されている。図１に示す
例では、各水平ラインには２４個の画素電極１…および
ＴＦＴ２…が配置されているので、１つのグループに
は、６個分の画素電極１…およびＴＦＴ２…が含まれる
ことになる。また、各画素電極１…は、それぞれ赤色、
緑色、青色の表示に対応している。ここで、図１におい
て、１番上の水平ラインにおける各画素電極１…を、左
からＲ１１、Ｇ１１、Ｂ１１、Ｒ１２、Ｇ１２、Ｂ１
２、…、Ｒ１８、Ｇ１８、Ｂ１８と呼ぶことにする。ま
た、１つの水平ラインにおいて４つに分割されたグルー
プを、左から第１ないし第４のグループＧＲ１〜ＧＲ４
と呼ぶことにすると、第１のグループＧＲ１は、６つの
画素電極Ｒ１１〜Ｂ１２から構成されることになる。以
下同様に、第２ないし第４のグループＧＲ２〜ＧＲ４が
構成されている。

【００４１】１つの水平ラインには４本の走査線３Ａ・
３Ｂ・３Ｃ・３Ｄが対応しており、各走査線３Ａ・３Ｂ
・３Ｃ・３Ｄは、それぞれ第１ないし第４のグループＧ
Ｒ１〜ＧＲ４における、それぞれ６個のＴＦＴ２…のゲ
ート電極に接続されている。例えば、１番上の水平ライ
ンにおける走査線３Ａは、第１のグループＧＲ１に含ま
れる６個のＴＦＴ２…のゲート電極に接続されている。
以下同様に、１番上の水平ラインにおける走査線３Ｂ〜
３Ｄは、それぞれ第２〜第４のグループＧＲ２〜ＧＲ４
に含まれる６個のＴＦＴ２…のゲート電極に接続されて
いる。

【００４２】ここで、４本の走査線３Ａ・３Ｂ・３Ｃ・
３Ｄの組を走査線束３と呼ぶことにする。図１に示す構
成においては、水平ラインが４本あるので、走査線束３
が４つあることになり、走査線の本数としては全部で１
６本となっている。

【００４３】また、各ＴＦＴ２…のソース電極にはソー
ス電極線４…がそれぞれ接続されている。図１に示す構
成の場合、２４本のソース電極線４…が、それぞれ縦に
並んだ同列の４個のＴＦＴ２…のソース電極に接続され
ている。

【００４４】走査線束３…とソース電極線４…とは、マ
トリクス状に配列された画素電極１…の周囲を通り、互
いに直交するように配置されている。上記走査線束３…
を介してゲート信号が入力されることにより、ＴＦＴ２
…が駆動制御される。また、ＴＦＴ２…の駆動時に、上
記ソース電極線４…を介して、データ信号が画素電極１
…に入力される。

【００４５】上記走査線束３…の端部は、直接ゲートド
ライバ５に接続されている一方、ソース電極線４…の端
部は、１２本の信号線４Ｓ…を介して第１および第２ソ
ースドライバ８Ａ・８Ｂに接続されている。図１に基づ
いて詳しく説明すると、まず、第１および第２ソースド
ライバ８Ａ・８Ｂには、それぞれ６本の信号線４Ｓが接
続されており、第１ソースドライバ８Ａが左側、第２ソ
ースドライバ８Ｂが右側に、並んで配置されている。そ
して、図１において、最も左にある信号線４Ｓには、最
も左にあるソース電極線４および左から１３番目にある
ソース電極線４が接続されており、以下、同様に、左か
ら２番目にある信号線４Ｓには、左から２番目および１
４番目にあるソース電極線４・４、…、左から１２番目
にある信号線４Ｓには、左から１２番目および２４番目
にあるソース電極線４・４が接続されている。

【００４６】また、上記したように、ゲートドライバ
５、および、第１および第２ソースドライバ８Ａ・８Ｂ
は、コントロール回路７に接続されており、ゲート信号
またはデータ信号の送出に関する制御信号が、コントロ
ール回路７からゲートドライバ５または第１および第２
ソースドライバ８Ａ・８Ｂに入力されている。また、第
１および第２ソースドライバ８Ａ・８Ｂには、ビデオ信
号線６Ｒ・６Ｇ・６Ｂが接続され、データ信号の生成に
使用されるビデオ信号ＶＲ・ＶＧ・ＶＢが入力されてい
る。なお、ビデオ信号ＶＲ・ＶＧ・ＶＢは、それぞれ赤
色に関するビデオ信号、緑色に関するビデオ信号、青色
に関するビデオ信号に対応している。

【００４７】第１および第２ソースドライバ８Ａ・８Ｂ
は、第１および第２シフトレジスタ９Ａ・９Ｂ、第１お
よび第２サンプルホールド回路１０Ａ・１０Ｂ、および
第１および第２出力バッファ回路１１Ａ・１１Ｂをそれ
ぞれ備えている。図３は、この第１および第２ソースド
ライバ８Ａ・８Ｂの構成をより詳しく示した回路図であ
る。

【００４８】第１および第２シフトレジスタ９Ａ・９Ｂ
には、コントロール回路７から、クロック信号線１２Ｃ
がそれぞれ接続され、クロック周波数を決定するクロッ
ク信号ＣＬＤがそれぞれ入力されている。さらに、第１
シフトレジスタ９Ａにはスタートパルス信号線１２Ｓ１
が、第２シフトレジスタ９Ｂにはスタートパルス信号線
１２Ｓ２が、コントロール回路７から接続されている。
そして、スタートパルス信号線１２Ｓ１からはスタート
パルスＳＰＳ１が、スタートパルス信号線１２Ｓ２から
はスタートパルスＳＰＳ２がそれぞれ入力されている。

【００４９】また、第１シフトレジスタ９Ａから第１サ
ンプルホールド回路１０Ａに向けてサンプリング信号線
１３Ｓ１〜１３Ｓ６が接続されており、第２シフトレジ
スタ９Ｂから第２サンプルホールド回路１０Ｂに向けて
サンプリング信号線１３Ｓ７〜１３Ｓ１２が接続されて
いる。そして、サンプリング信号線１３Ｓ１〜１３Ｓ６
を通じて、サンプリング信号Ｑ１〜Ｑ６が、クロック信
号ＣＬＤに同期して、サンプリング信号Ｑ１から順に第
１サンプルホールド回路１０Ａに出力されている。同様
に、サンプリング信号線１３Ｓ７〜１３Ｓ１２を通じ
て、サンプリング信号Ｑ７〜Ｑ１２が、クロック信号Ｃ
ＬＤに同期して、サンプリング信号Ｑ７から順に第２サ
ンプルホールド回路１０Ｂに出力されている。

【００５０】第１および第２シフトレジスタ９Ａ・９Ｂ
に、それぞれスタートパルスＳＰＳ１・ＳＰＳ２が入力
されると、サンプリング信号Ｑ１〜Ｑ６およびＱ７〜Ｑ
１２の出力がリセットされて、再びサンプリング信号Ｑ
１およびＱ７から出力が開始される。

【００５１】第１および第２サンプルホールド回路１０
Ａ・１０Ｂは、サンプリングタイミング制御用のサンプ
リングスイッチＳＳ１〜ＳＳ６およびＳＳ７〜ＳＳ１２
と、サンプリングコンデンサＳＣ１〜ＳＣ６およびＳＣ
７〜ＳＣ１２と、第１および第２出力バッファ回路１１
Ａ・１１Ｂへの入力タイミング制御用の転送スイッチＴ
Ｓ１〜ＴＳ６およびＴＳ７〜ＴＳ１２と、転送コンデン
サＴＣ１〜ＴＣ６およびＴＣ７〜ＴＣ１２とをそれぞれ
備えている。

【００５２】サンプリングスイッチＳＳ１〜ＳＳ１２の
各入力端子には、ビデオ信号線６Ｒ・６Ｇ・６Ｂがそれ
ぞれ順に接続されている。詳しく説明すると、サンプリ
ングスイッチＳＳ１の入力端子には、ビデオ信号線６Ｒ
が、サンプリングスイッチＳＳ２の入力端子には、ビデ
オ信号線６Ｇが、サンプリングスイッチＳＳ３の入力端
子には、ビデオ信号線６Ｂが接続されており、以下同様
に、サンプリングスイッチＳＳ４〜ＳＳ１２の各入力端
子に、ビデオ信号線６Ｒ・６Ｇ・６Ｂのいずれか１つが
それぞれ順に接続されている。

【００５３】サンプリングスイッチＳＳ１〜ＳＳ１２の
スイッチング制御端子には、第１および第２シフトレジ
スタ９Ａ・９Ｂからのサンプリング信号線１３Ｓ１〜１
３Ｓ１２がそれぞれ接続されている。また、サンプリン
グスイッチＳＳ１〜ＳＳ１２の各出力端子には、サンプ
リングコンデンサＳＣ１〜ＳＣ１２がそれぞれ接続され
ている。

【００５４】さらに、サンプリングスイッチＳＳ１〜Ｓ
Ｓ１２の各出力端子は、転送スイッチＴＳ１〜ＴＳ１２
にも接続されており、転送スイッチＴＳ１〜ＴＳ６に各
スイッチング制御端子には、転送信号線１４Ａが、転送
スイッチＴＳ７〜ＴＳ１２の各スイッチング制御端子に
は、転送信号線１４Ｂがそれぞれ接続されている。ま
た、転送スイッチＴＳ１〜ＴＳ１２の出力端子には、転
送コンデンサＴＣ１〜ＴＣ１２がそれぞれ接続されてい
る。

【００５５】第１および第２出力バッファ回路１１Ａ・
１１Ｂは、それぞれオペアンプＯＰ１〜ＯＰ６およびＯ
Ｐ７〜ＯＰ１２を備え、該オペアンプＯＰ１〜ＯＰ１２
の非反転端子は、転送スイッチＴＳ１〜ＴＳ１２の出力
端子に接続されている。また、オペアンプＯＰ１〜ＯＰ
１２の反転端子は出力端子と接続されている。そして、
オペアンプＯＰ１〜ＯＰ１２の出力端子は、それぞれ信
号線４Ｓ…に接続されている。

【００５６】次に、上記のような構成の液晶表示装置に
おいて、表示を行う際の信号の流れについて、図２を参
照しながら説明する。なお、以下の説明において、１つ
の水平ラインにおいて表示が行われる期間を１水平表示
期間と呼び、１水平表示期間とブランキング期間とを合
わせた期間を１水平期間と呼ぶことにする。また、１水
平表示期間を均等に４分割し、それぞれ第１ないし第４
の１／４期間と呼ぶことにする。

【００５７】まず、コントロール回路７から、第１およ
び第２シフトレジスタ９Ａ・９Ｂにクロック信号ＣＬＤ
が一定周期で繰り返し入力される。そして、１水平期間
の最初において、スタートパルスＳＰＳ１が、クロック
信号ＣＬＤと同期して、コントロール回路７から第１シ
フトレジスタ９Ａに入力される（図２中のア）。

【００５８】スタートパルスＳＰＳ１が第１シフトレジ
スタ９Ａに入力されると、第１シフトレジスタ９Ａから
サンプリング信号Ｑ１〜Ｑ６が、第１の１／４期間内に
おいて、Ｑ１から順にサンプリングスイッチＳＳ１〜Ｓ
Ｓ６に入力される。これに伴って、サンプリングスイッ
チＳＳ１〜ＳＳ６が、ＳＳ１から順にＯＮ状態になる。

【００５９】そして、サンプリングスイッチＳＳ１〜Ｓ
Ｓ６がＯＮ状態になった時に、入力されているビデオ信
号ＶＲ・ＶＧ・ＶＢのいずれかが、接続されているサン
プリングコンデンサＳＣ１〜ＳＣ６に順に充電される。
具体的に説明すると、まず、サンプリングスイッチＳＳ
１がＯＮ状態になった時に、ビデオ信号ＶＲが、サンプ
リングコンデンサＳＣ１に充電される。次に、サンプリ
ングスイッチＳＳ２がＯＮ状態になった時に、ビデオ信
号ＶＧが、サンプリングコンデンサＳＣ２に充電され
る。次に、サンプリングスイッチＳＳ３がＯＮ状態にな
った時に、ビデオ信号ＶＢが、サンプリングコンデンサ
ＳＣ３に充電される。以下、同様に、サンプリングスイ
ッチＳＳ４〜ＳＳ６がＯＮ状態になった時に、入力され
ているビデオ信号ＶＲ・ＶＧ・ＶＢが、接続されている
サンプリングコンデンサＳＣ４〜ＳＣ６に順に充電され
る。

【００６０】以上のようにして、第１の１／４期間のビ
デオ信号ＶＲ・ＶＧ・ＶＢがサンプリングコンデンサＳ
Ｃ１〜ＳＣ６に充電された後、転送信号線１４Ａを通じ
て転送信号ＴＲ１が各転送スイッチＴＳ１〜ＴＳ６に伝
わる（図２中のキ）。これにより、各転送スイッチＴＳ
１〜ＴＳ６がＯＮ状態になり、サンプリングコンデンサ
ＳＣ１〜ＳＣ６の電位が転送コンデンサＴＣ１〜ＴＣ６
に伝達される。

【００６１】この際に、転送コンデンサＴＣ１〜ＴＣ６
の容量は、サンプリングコンデンサＳＣ１〜ＳＣ６の容
量と比べてはるかに小さくなっているので、転送スイッ
チＴＳ１〜ＴＳ６がＯＮ状態になった後の転送コンデン
サＴＣ１〜ＴＣ６の電位は、サンプリングコンデンサＳ
Ｃ１〜ＳＣ６の電位とほとんど同じになる。よって、サ
ンプリングされたビデオ信号ＶＲ・ＶＧ・ＶＢの電位
が、転送コンデンサＴＣ１〜ＴＣ６にほぼ等しく伝達さ
れることになる。そして、この転送コンデンサＴＣ１〜
ＴＣ６の電位が第１出力バッファ回路１１Ａに伝えられ
る。

【００６２】転送コンデンサＴＣ１〜ＴＣ６の電位は、
オペアンプＯＰ１〜ＯＰ６の非反転端子に印加され、オ
ペアンプＯＰ１〜ＯＰ６の出力端子から、データ信号と
して、図１において左から１〜６番目の信号線４Ｓ…に
出力される。

【００６３】一方、ゲートドライバ５は、第１の１／４
期間が終わった直後に、転送信号ＴＲ１が入力されると
共に、１番上の水平ラインにおける走査線３Ａに対して
ゲート信号Ｇ１Ａを出力する（図２中のシ）。そして、
１／２水平表示期間後の次の転送信号ＴＲ１が入力され
るまでゲートドライブ信号はＯＮ状態に維持される。こ
れにより、左から１〜６番目のソース電極線４…からデ
ータ信号が、第１のグループＧＲ１に含まれる６つの画
素電極１…に入力され、該画素電極１…が充電される。

【００６４】次に、第２の１／４期間の最初において、
スタートパルスＳＰＳ２が、クロック信号ＣＬＤと同期
して、コントロール回路７から第２シフトレジスタ９Ｂ
に入力される（図２中のエ）。

【００６５】スタートパルスＳＰＳ２が第２シフトレジ
スタ９Ｂに入力されると、第２シフトレジスタ９Ｂから
サンプリング信号Ｑ７〜Ｑ１２が、第２の１／４期間内
において、Ｑ７から順にサンプリングスイッチＳＳ７〜
ＳＳ１２に入力される。これに伴って、サンプリングス
イッチＳＳ７〜ＳＳ１２が、ＳＳ１から順にＯＮ状態に
なる。

【００６６】そして、サンプリングスイッチＳＳ７〜Ｓ
Ｓ１２がＯＮ状態になった時に、入力されているビデオ
信号ＶＲ・ＶＧ・ＶＢのいずれかが、接続されているサ
ンプリングコンデンサＳＣ７〜ＳＣ１２に順に充電され
る。具体的に説明すると、まず、サンプリングスイッチ
ＳＳ７がＯＮ状態になった時に、ビデオ信号ＶＲが、サ
ンプリングコンデンサＳＣ７に充電される。次に、サン
プリングスイッチＳＳ８がＯＮ状態になった時に、ビデ
オ信号ＶＧが、サンプリングコンデンサＳＣ８に充電さ
れる。次に、サンプリングスイッチＳＳ９がＯＮ状態に
なった時に、ビデオ信号ＶＢが、サンプリングコンデン
サＳＣ９に充電される。以下、同様に、サンプリングス
イッチＳＳ１０〜ＳＳ１２がＯＮ状態になった時に、入
力されているビデオ信号ＶＲ・ＶＧ・ＶＢが、接続され
ているサンプリングコンデンサＳＣ１０〜ＳＣ１２に順
に充電される。

【００６７】以上のようにして、第２の１／４期間のビ
デオ信号ＶＲ・ＶＧ・ＶＢがサンプリングコンデンサＳ
Ｃ７〜ＳＣ１２に充電された後、転送信号線１４Ｂを通
じて転送信号ＴＲ２が各転送スイッチＴＳ７〜ＴＳ１２
に伝わる（図２中のコ）。これにより、各転送スイッチ
ＴＳ７〜ＴＳ１２がＯＮ状態になり、サンプリングコン
デンサＳＣ７〜ＳＣ１２の電位が転送コンデンサＴＣ７
〜ＴＣ１２に伝達される。

【００６８】この際に、上記と同様に、転送コンデンサ
ＴＣ７〜ＴＣ１２の容量は、サンプリングコンデンサＳ
Ｃ７〜ＳＣ１２の容量と比べてはるかに小さくなってい
るので、転送スイッチＴＳ７〜ＴＳ１２がＯＮ状態にな
った後の転送コンデンサＴＣ７〜ＴＣ１２の電位は、サ
ンプリングコンデンサＳＣ７〜ＳＣ１２の電位とほとん
ど同じになる。よって、サンプリングされたビデオ信号
ＶＲ・ＶＧ・ＶＢの電位が、転送コンデンサＴＣ７〜Ｔ
Ｃ１２にほぼ等しく伝達されることになる。そして、こ
の転送コンデンサＴＣ７〜ＴＣ１２の電位が第２出力バ
ッファ回路１１Ｂに伝えられる。

【００６９】転送コンデンサＴＣ７〜ＴＣ１２の電位
は、オペアンプＯＰ７〜ＯＰ１２の非反転端子に印加さ
れ、オペアンプＯＰ７〜ＯＰ１２の出力端子から、デー
タ信号として、図１において左から７〜１２番目の信号
線４Ｓ…に出力される。

【００７０】一方、ゲートドライバ５は、第２の１／４
期間が終わった直後に、転送信号ＴＲ２が入力されると
共に、１番上の水平ラインにおける走査線３Ｂに対して
ゲート信号Ｇ１Ｂを出力する（図２中のス）。そして、
１／２水平表示期間後の次の転送信号ＴＲ２が入力され
るまでゲートドライブ信号はＯＮ状態に維持される。こ
れにより、左から７〜１２番目のソース電極線４…から
データ信号が、第２のグループＧＲ２に含まれる６つの
画素電極１…に入力され、該画素電極１…が充電され
る。

【００７１】次に、第３の１／４期間の最初において、
再び、スタートパルスＳＰＳ１が、クロック信号ＣＬＤ
と同期して、コントロール回路７から第１シフトレジス
タ９Ａに入力される（図２中のイ）。

【００７２】スタートパルスＳＰＳ１が、再び第１シフ
トレジスタ９Ａに入力されると、第１シフトレジスタ９
Ａからサンプリング信号Ｑ１〜Ｑ６が、第３の１／４期
間内において、Ｑ１から順にサンプリングスイッチＳＳ
１〜ＳＳ６に入力される。

【００７３】以下、第１の１／４期間における動作と同
様にして、サンプリングされたビデオ信号ＶＲ・ＶＧ・
ＶＢの電位が、オペアンプＯＰ１〜ＯＰ６の出力端子か
ら、データ信号として、図１において左から１〜６番目
の信号線４Ｓ…に出力される。

【００７４】一方、ゲートドライバ５は、第３の１／４
期間が終わった直後に、転送信号ＴＲ１が入力されると
共に、１番上の水平ラインにおける走査線３Ｃに対して
ゲート信号を出力する（図２中のＧ１Ｃ）。そして、１
／２水平表示期間後の次の転送信号ＴＲ１が入力される
までゲートドライブ信号はＯＮ状態に維持される。これ
により、左から１３〜１８番目のソース電極線４…から
データ信号が、第３のグループＧＲ３に含まれる６つの
画素電極１…に入力され、該画素電極１…が充電され
る。

【００７５】次に、第４の１／４期間の最初において、
再び、スタートパルスＳＰＳ２が、クロック信号ＣＬＤ
と同期して、コントロール回路７から第２シフトレジス
タ９Ｂに入力される（図２中のオ）。

【００７６】スタートパルスＳＰＳ２が、再び第２シフ
トレジスタ９Ｂに入力されると、第２シフトレジスタ９
Ｂからサンプリング信号Ｑ７〜Ｑ１２が、第４の１／４
期間内において、Ｑ７から順にサンプリングスイッチＳ
Ｓ７〜ＳＳ１２に入力される。

【００７７】以下、第２の１／４期間における動作と同
様にして、サンプリングされたビデオ信号ＶＲ・ＶＧ・
ＶＢの電位が、オペアンプＯＰ７〜ＯＰ１２の出力端子
から、データ信号として、図１において左から７〜１２
番目の信号線４Ｓ…に出力される。

【００７８】一方、ゲートドライバ５は、第４の１／４
期間が終わった直後に、転送信号ＴＲ２が入力されると
共に、１番上の水平ラインにおける走査線３Ｄに対して
ゲート信号（Ｇ１Ｄ）を出力する。そして、１／２水平
表示期間後の次の転送信号ＴＲ２が入力されるまでゲー
トドライブ信号はＯＮ状態に維持される。これにより、
左から１９〜２４番目のソース電極線４…からデータ信
号が、第４のグループＧＲ４に含まれる６つの画素電極
１…に入力され、該画素電極１…が充電される。

【００７９】以上のようにして、１番上の水平ラインに
おける画素電極１…にデータ信号が印加される。以下、
上記の動作と同様に、上から２〜４番目の水平ラインに
おける画素電極１…にデータ信号が印加され、このよう
な動作を繰り返すことによって、本実施形態の液晶表示
装置は表示動作を行う。

【００８０】このように、本実施形態の液晶表示装置
は、１水平期間、換言すれば、１つの水平ラインにおけ
るＴＦＴ２…を走査する期間において、第１および第２
ソースドライバ８Ａ・８Ｂを２度動作させることによっ
て、画素電極１…にデータ信号を印加している。このよ
うな動作を行うことによって、第１および第２ソースド
ライバ８Ａ・８Ｂの１２本の出力で、ソース電極線４…
の２４本に対し、データ信号を印加することができる。

【００８１】したがって、第１および第２ソースドライ
バ８Ａ・８Ｂが備える各種構成要素の数を少なくするこ
とができるので、第１および第２ソースドライバ８Ａ・
８Ｂを構成するチップの面積をより小さくすることが可
能となり、コストの低減を図ることができる。

【００８２】また、第１および第２ソースドライバ８Ａ
・８Ｂの２つのソースドライバが設けられているので、
１つの水平ラインにおけるＴＦＴ２…を走査する期間に
おいて、第１および第２ソースドライバ８Ａ・８Ｂのそ
れぞれを交互に動作させることができる。すなわち、１
水平期間において、１つのソースドライバが連続して動
作をする必要がなくなるので、より正確なデータ信号を
画素電極１…に印加することができる。

【００８３】また、１つの水平ラインにおける画素電極
１…が第１ないし第４のグループＧＲ１〜ＧＲ４に分割
され、走査線３Ａ〜３Ｄが、第１ないし第４のグループ
ＧＲ１〜ＧＲ４のそれぞれに設けられているので、１水
平期間において、画素電極１…に対するデータ信号の印
加を、第１ないし第４のグループＧＲ１〜ＧＲ４の各グ
ループ毎に分割して行うことができる。これにより、上
記のように、第１および第２ソースドライバ８Ａ・８Ｂ
を２度動作させることによってデータ信号をＴＦＴ２…
に入力しても、所望の画素電極１…にのみデータ信号の
印加を行うことができる。

【００８４】なお、上記した構成では、ソースドライバ
として第１および第２ソースドライバ８Ａ・８Ｂの２つ
を設けた構成としていたが、これに限られるものではな
く、ソースドライバを３つ以上設けた構成とすることも
可能である。また、上記では、第１および第２ソースド
ライバ８Ａ・８Ｂの１２本の出力で、ソース電極線４…
の２４本に対し、データ信号を印加していたが、これに
限られるものではなく、例えば、第１および第２ソース
ドライバ８Ａ・８Ｂの出力数を６本とした構成などが考
えられる。さらに、ソースドライバの数、および、ソー
スドライバの出力数に応じて、画素電極１…を分割する
グループの数を変更することも可能である。この場合、
各グループに接続される走査線の数も適宜変更される。

【００８５】

【発明の効果】以上のように、請求項１の発明に係る液
晶表示装置は、行方向および列方向に複数並べられて、
マトリクス状に配置される画素電極と、上記画素電極の
それぞれに接続されたスイッチング素子と、行方向に並
んだ上記スイッチング素子のゲート電極に接続され、該
スイッチング素子に走査信号を送る複数の走査線と、列
方向に並んだ上記スイッチング素子のソース電極に接続
され、該スイッチング素子にデータ信号を送る複数のソ
ース電極線と、映像信号に基づいて、上記ソース電極線
に対してデータ信号を出力するソースドライバとを備
え、上記ソースドライバの出力の数が、行方向に並んだ
上記スイッチング素子の数よりも少なく設定されてお
り、１行分のスイッチング素子を走査する期間におい
て、ソースドライバを２度以上動作させる構成である。

【００８６】これにより、ソースドライバの出力の数
を、行方向に並んだ上記スイッチング素子の数よりも少
なく設定できるので、ソースドライバにおける回路要素
の数を少なくすることができる。従って、ソースドライ
バを構成するチップの面積をより小さくすることが可能
となるので、コストの低減を図ることができるという効
果を奏する。

【００８７】請求項２の発明に係る液晶表示装置は、上
記ソースドライバは２つ以上設けられ、かつ、該ソース
ドライバの全ての出力数が、行方向に並んだ上記スイッ
チング素子の数よりも少なく設定されている構成であ
る。

【００８８】これにより、請求項１の構成による効果に
加えて、１行分のスイッチング素子を走査する期間にお
いて、１つのソースドライバが連続して動作をする必要
がなくなるので、より正確なデータ信号を画素電極に印
加することができるという効果を奏する。

【００８９】請求項３の発明に係る液晶表示装置は、行
方向に並んだ上記画素電極および上記スイッチング素子
がＮ個のグループに分割され、上記走査線が、各グルー
プ毎に設けられている構成である。

【００９０】これにより、請求項１または２の構成によ
る効果に加えて、１行分のスイッチング素子を走査する
期間において、画素電極に対するデータ信号の印加を分
割して行うことができる。よって、上記のように、ソー
スドライバを２度以上動作させることによってデータ信
号をスイッチング素子に入力しても、所望の画素電極に
のみデータ信号の印加を行うことができるという効果を
奏する。

【図面の簡単な説明】

【図１】本発明の実施の一形態に係る液晶表示装置が備
えるアクティブマトリクス基板における、アクティブマ
トリクス回路および周辺の回路の一例の概略を示した模
式図である。

【図２】上記液晶表示装置における、各種信号の時系列
を示す説明図である。

【図３】上記液晶表示装置が備える第１および第２ソー
スドライバの概略構成を示す回路図である。

【図４】従来の液晶表示装置が備えるアクティブマトリ
クス基板における、アクティブマトリクス回路および周
辺の回路の一例の概略を示した模式図である。

【図５】従来の液晶表示装置が備えるソースドライバの
概略構成を示す回路図である。

【図６】従来の液晶表示装置における、各種信号の時系
列を示す説明図である。

【符号の説明】

１画素電極２ＴＦＴ（スイッチング素子）３走査線束３Ａ・３Ｂ・３Ｃ・３Ｄ走査線４ソース電極線４Ｓ信号線５ゲートドライバ７コントロール回路８Ａ・８Ｂ第１および第２ソースドライバ９Ａ・９Ｂ第１および第２シフトレジスタ１０Ａ・１０Ｂ第１および第２サンプルホールド回
路１１Ａ・１１Ｂ第１および第２出力バッファ回路

Claims

【特許請求の範囲】

【請求項１】アクティブマトリクス回路が形成された基
板と、対向基板との間に液晶が挟持され、該液晶に電圧
を印加することによって表示動作を行う液晶表示装置に
おいて、行方向および列方向に複数並べられてマトリクス状に配
置される画素電極と、上記画素電極のそれぞれに接続されたスイッチング素子
と、行方向に並んだ上記スイッチング素子のゲート電極に接
続され、該スイッチング素子に走査信号を送る複数の走
査線と、列方向に並んだ上記スイッチング素子のソース電極に接
続され、該スイッチング素子にデータ信号を送る複数の
ソース電極線と、映像信号に基づいて、上記ソース電極線に対してデータ
信号を出力するソースドライバとを備え、上記ソースドライバの出力の数が、行方向に並んだ上記
スイッチング素子の数よりも少なく設定されており、１
行分のスイッチング素子を走査する期間において、ソー
スドライバを２度以上動作させることを特徴とする液晶
表示装置。
【請求項２】上記ソースドライバは２つ以上設けられ、
かつ、該ソースドライバの全ての出力数が、行方向に並
んだ上記スイッチング素子の数よりも少なく設定されて
いることを特徴とする請求項１記載の液晶表示装置。
【請求項３】行方向に並んだ上記画素電極および上記ス
イッチング素子が複数のグループに分割され、上記走査
線が、各グループ毎に設けられていることを特徴とする
請求項１または２記載の液晶表示装置。