ITRM970213A1

ITRM970213A1 - Circuito rivelatore di errori per ricevitore digitale basato su soglia variabile dipendente dalla qualita' dei segnali

Info

Publication number: ITRM970213A1
Application number: IT97RM000213A
Authority: IT
Inventors: Niels Vinggaard; Arvinds Arora
Original assignee: Motorola Inc
Priority date: 1996-04-15
Filing date: 1997-04-14
Publication date: 1998-10-14
Also published as: GB9706744D0; IT1291877B1; GB2312359A; US5815507A; GB2312359B; CN1163515A; FR2748169A1; FR2748169B1; CN1091980C

Description

DESCRIZIONE

a corredo di una domanda di Brevetto d'invenzione avente per titolo:

"Circuito rivelatore di errori per ricevitore digitale basato su soglia variabile dipendente dalla qualità dei segnali"

Campo dell'Invenzione

La presente invenzione si riferisce in generale alle circuiterie dei rivelatori di errori e più particolarmente ad un indicatore di quadri cattivi per rivelare i quadri cattivi dei segnali di informazione ricevuti per mezzo di un ricevitore.

Precedenti dell'Invenzione

I dispositivi per comunicazioni, quali i radiote lefoni cellulari, i radiotelefoni senza filo, i telefoni basati sulle linee di terra, i modulatori/demodulatori (Modem), i terminali di dati, i segnalatori personali 0 cercapersone (pager), gli apparecchi radio a due vie e simili comunicano attraverso degli allacciamenti di comu nicazione, per esempio cavi, coppie di fili ritorti ed interfacce con l'aria a radio frequenza (RF). Questi allacciamenti di comunicazione sono soggetti a rumore e ad altre difficoltà di trasmissione, per esempio le interfe renze fra simbolo e simbolo e la attenuazione di Raleigh Di conseguenza, un ricevitore in un tale sistema di comunicazione può non ricevere il segnale così come trasmesso da un trasmettitore.

Nei sistemi per comunicazioni digitali, per esem pio i radiotelefoni digitali, è importante mantenere la qualità dei segnali ricevuti ad un livello tale che i successivi segnali audio non siano distorti. In questi sistemi, per assicurare che la qualità audio come percepita da un utente sia soddisfacente, il ricevitore del radiotelefono dovrebbe far passare verso un decodificato re del parlato soltanto coi quadri del parlato ricevuti per i quali vi è un elevato livello di affidabilità che il segnale ricevuto non sia distorto. E' anche importante che i quadri del parlato che il ricevitore può correg gere vengano fatti passare al decodificatore del parlato per evitare un elevato grado di silenziamento e la estra polazione del parlato che si verifica quando troppi quadri vengono scartati.

In vista di queste esigenze, un notevole sforzo è stato dedicato a sviluppare sistemi che effettuino il monitoraggio dei quadri del parlato codificati ricevuti e che distinguano affidabilmente fra i quadri buoni ed i quadri cattivi del parlato, allo scopo di rimuovere soltanto quei quadri del parlato che non sono ricuperabili.

Un ricevitore particolarmente vantaggioso è descritto nel brevetto statunitense 5.497.383, rilasciato

il 5 Marzo 1996. Questo ricevitore genera un segnale dell'errore stimato sui bit da un quadro di parlato decodificato e confronta il segnale dell'erro re di bit stimato con un valore di soglia prestabilito. Esso inoltre genera una intensità di segnale misurato e confronta questa intensità di segnale misurata con un altro prestabilito valore di soglia del segnale. Se l'una o l'altra soglia prestabilita vengono superate, il quadro non viene fatto passare.

Sebbene questo rivelatore di errori fornisca un significativo perfezionamento nei confronti di altri rivelatori di quadri cattivi, rimane desiderabile fornire un sistema ancora più accurato per determinare quando i segnali significativamente distorti ricevuti attraverso un ricevitore dovrebbero essere scartati dal ricevitore.

Breve Descrizione dei Disegni La Figura 1 rappresenta uno schema a blocchi che illustra un sistema per comunicazioni azionabile per trasmettere e per ricevere segnali di comunicazioni discretamente codificati;

la Figura 2-1 è una rappresentazione che illustra un quadro di un segnale di comunicazione digitalmente codificato;

la Figura 2-2 è una rappresentazione del quadro del segnale di comunicazione digitalmente codificato secondo la Figura 2-1 codificato da un codificatore di canale in conformità ad una tecnica di codificazione che introduce in esso delle ridondanze di segnale;

la Figura 2-3 è una rappresentazione del quadro di un segnale di comunicazione digitalmente codificato, ricevuto dal ricevitore e decodificato da un decodificatore di canale in conformità ad una tecnica di decodificazione che corrisponde alla tecnica di codificazione usata per codificare il segnale di comunicazione digitalmente codificato per formare il segnale della Figura 2-2;

la Figura 3 rappresenta uno schema di circuito in forma di schema a blocchi del circuito rivelatore di errori;

la Figura 4-1 è una rappresentazione di un singo Io quadro di un segnale di comunicazione ricevuto per mezzo di un ricevitore, una volta decodificato e quindi ricodificato durante il funzionamento del circuito di rivelazione degli errori della Figura 3;

la Figura 4-2 è una rappresentazione di un singo lo quadro di un segnale, ancora in forma codificata, dopo la ricezione attraverso un ricevitore che comprende il circuito di rivelazione degli errori della Figura 3;

la Figura 4-3 è una rappresentazione di un singo Io quadro di un segnale formato come risultato di un con fronte fra i segnali rappresentati nelle Figure 4-1 e 4-2;

la Figura 5 rappresenta un grafico di una curva formata da una combinazione di un segnale rappresentative del numero dei bit erronei in un quadro di un segnale di comunicazione trasmesso ad un ricevitore e determinato durante il funzionamento del circuito di rivelazione degli errori della Figura 3 ed un inverso di un segnale rappresentativo della qualità dei segnali, formato anche durante il funzionamento del circuito di rivelazione degli errori della Figura 3;

la Figura 6 rappresenta uno schema parzialmente sotto forma di schema a blocchi e parzialmente sotto fo_r ma di schema circuitale di un radiotelefono secondo una preferita forma di realizzazione della presente invenzio ne, comprendente il rivelatore di errori della Figura 3 come una sua porzione; e

la Figura 7 rappresenta un diagramma di flusso che riporta le operazioni del procedimento di rivelazione di un quadro cattivo.

Descrizione dettagliata delle preferite forme di realizzazione Con riferimento in primo luogo allo schema a blocchi della Figura 1, è rappresentato un sistema di co municazione 100. Il sistema di comunicazione 100 è azionabile per trasmettere e per ricevere segnali di comunicazione discretamente codificati.

Una sorgente di informazioni, in questo caso rap presentata dal blocco 116, è rappresentativa della sorgente di un segnale di comunicazione, per esempio un segnale di voce o vocale. Nei casi in cui la sorgente 116 delle informazioni è costituita da un segnale vocale, la sorgente 116 di informazioni comprende un trasduttore per convertire il segnale di voce in forma elettrica.

Il segnale di comunicazione generato dalla sorgente di informazioni 116 viene alimentato, per mezzo della linea 118, al codificatore di sorgente 122. Il codificatore di sorgente 122 converte il segnale di comuni cazione alimentato ad esso sulla linea 118 in un segnale discreto. Il codificatore di sorgente 122 può essere costituito, per esempio, da un qualsiasi conveniente convertitore analogico-digitale reperibile in commercio, il quale genera un segnale digitale su una sua uscita.

Il segnale discreto generato dal codificatore di sorgente 122 viene generato sulla linea 124 la quale è collegata al codificatore di canali 128 per alimentare ad essa il segnale discreto. Il codificatore di canale 128 codifica il segnale discreto applicato ad esso In conformità ad una tecnica di codificazione. Il codificatore 128 può comprendere, per esempio, un codificatore a blocchi o convoluzionale oppure una loro combinazione. Il codificatore di canale 128 è azionabile per aumentare la ridondanza del segnale discreto applicato ad esso sulla linea 124. Aumentando la ridondanza del segnale discreto, gli errori di trasmissione e le distorsioni introdotti sul segnale durante la trasmissione hanno minore probabilità di impedire ad una porzione di ricezione del sistema 100 di comunicazioni di rivelare un segnale effettivo trasmesso.

Il segnale codificato generato dal codificatore di canale 128 viene applicato sulla linea 130 al modulatore 134. Il modulatore 134 modula il segnale di comunicazione codificato applicato ad esso in conformità ad una tecnica di modulazione. Il modulatore 134 genera un segnale di portante modulato formato dal segnale codificato applicato ad esso ed un segnale di portante.

La sorgente 116 delle informazioni, il codificatore di sorgente 122, il codificatore di canale 128 ed il modulatore 134 formano insieme un trasmettitore, a cui viene genericamente fatto riferimento con il numero 146 ed indicato dal blocco rappresentato in tratteggio che racchiude tali elementi.

Il segnale di portante modulato generato dal modulatore 134 del trasmettitore 146 viene trasmesso su un canale di trasmissione, in questo caso indicato dal bloc co 152. Poiché un canale effettivo di trasmissione non é un canale privo di interferenza, l'interferenza dovuta per esempio al rumore, all'interferenza tra simbolo e simbolo, alla attenuazione di Raleigh ed ai segnali nei canali adiacenti viene introdotta sul segnale di portante modulato quando il segnale di portante modulato viene trasmesso attraverso di esso. Una tale interferenza è indicata nella figura dalla linea 158 applicata al canale di trasmissione 152.

Il segnale di portante modulato trasmesso dal trasmettitore 146 sul canale di trasmissione 152 viene ricevuto da un ricevitore 194. Il ricevitore 194 compren de il demodulatore 164 che opera per demodulare il segn.a le di portante modulato, una volta che sia stato ricevuto dal ricevitore. Il demodulatore 164 genera un segnale demodulato sulla linea 166, il quale viene applicato al decodificatore di canale 176. Il decodificatore di canale 176 corrisponde al codificatore di canale 128 della porzione di trasmissione 146 ed opera in maniera inversa a,quella del codificatore di canale 128, per decodificare cosi il segnale codificato applicato ad esso dal demo dulatore 164. Il decodificatore di canale 176 genera un segnale decodificato, in forma discreta, sulla linea 178, il quale viene applicato al decodificatore di sorgente 182.

Il decodificatore di sorgente 182 converte il se gnale discreto applicato ad esso sulla linea 178 in una forma conveniente per la applicazione alla destinazione 188 per mezzo della linea 190. La destinazione 188 può comprendere, per esempio, la porzione di altoparlante di un ricevitore oppure un altro analogo trasduttore per convertire il segnale elettrico applicato ad esso in una forma percettibile per l'uomo.

Il demodulatore 164, il decodificatore di canale 176, il decodificatore di sorgente 182 e la destinazione 188 formano insieme il ricevitore, a cui viene fatto riferimento genericamente con il numero 194, indicato nella figura dal blocco rappresentato in tratteggio.

Tornando ora alla Figura 2-1, un singolo quadro, a cui viene genericamente fatto riferimento con il numero 210, di un segnale di comunicazione digitalmente codificato è rappresentato. Un quadro è definito come un pre determinato numero di bit, in questo caso bit digitali. I bit digitali, quando posizionati in maniera sequenziale, formano insieme una parola codificata, a cui alterna tivamente viene fatto riferimento come parola di codice oppure segnale codificato.

Il quadro 210 illustrato nella figura è rappresentativo di un quadro definito nello standard Groupe Special Mobile (GSM) per le comunicazioni radiotelefoniche cellulari. Coloro che sono esperti nel ramo riconosceranno che questi bit sono trasmessi in pacchetti e, nel sistema GSM, a titolo di esempio, un quadro comprende otto pacchetti o treni (non rappresentati) che insieme formano un quadro. Sarà anche riconosciuto da coloro che sono esperti nel ramo che la presente Invenzione è similmente applicabile in altri sistemi di accesso multiplo a divisione di tempo (TDMA) ed In uno qualsiasi di molti altri schemi di comunicazione, in cui i segnali di comunicazione vengono discretamente codificati prima della loro trasmissione.

Il quadro 210 della Figura 2-1 è rappresentativo di un segnale codificato generato da un codificatore di sorgente, per esempio il codificatore di sorgente 122 del trasmettitore 146 del sistema dì comunicazione 100 della Figura 1. Il quadro 210 della Figura 2-1 forma una parola di codice avente due porzioni di bit di dati, in questo caso una porzione 216 di classe uno ed una por zione 228 di classe due. Le porzioni 216 e 228 hanno insieme una lunghezza di 260 bit, con la porzione 216 aven te una lunghezza espressa in bit di 182 bit ed una porzione 228 con una lunghezza di 78 bit. I bit di parità, a cui viene fatto riferimento tramite la verifica di ridondanza ciclica di frase, ovvero CRC, i quali formano la porzione di bit di parità 230 di una lunghezza di tre bit, vengono intercalati fra le porzioni 216 e 228. Anco ra, si dovrebbe notare che sono similmente possibili altre lunghezze dei quadri ed altre configurazioni e che le lunghezze delle porzioni summenzionate corrispondono allo standard GSM.

La Figura 2-2 è la rappresentazione di un singolo quadro, in questo caso riferito genericamente con il numero di riferimento 234, rappresentativo del quadro 210 della Figura 2-1 dopo che un codificatore di canale ha codificato una porzione del quadro 210. La porzione 216 di classe uno e la porzione 230 dei bit di parità vengono codificate insieme per formare la porzione codifica ta 240 del quadro 234. La porzione 252 di classe due del quadro 234 corrisponde alla porzione 228 del quadro 210 e non è codificata per canale.

La porzione 240 presenta una lunghezza di 378 bit. Sebbene non abbia significato in questa occasione, orima della codificazione delle porzioni 216 e 230 del quadro 210, un numero desiderato di bit, inq uesto caso quattro bit, possono essere allegati ad esse, per svolge re la funzione di facilitare la successiva decodificazio ne della porzione codificata 240 da essi formata. Quando la porzione 252 non è codificata per canale, la porzione 252 presenta una analoga lunghezza espressa in bit, precisamente 78 bit, come la porzione 228.

La porzione codificata 240 presenta una lunghezza di bit maggiore, relativamente alla porzione 216 dei bit, insieme con la porzione 230 del quadro 210, per aumentare così la ridondanza di tale porzione, in modo da ridurre la possibilità che la distorsione del quadro 234 durante la sua trasmissione su un canale di trasmissione possa impedire una accurata rigenerazione del segnale di comunicazione effettivo comprendente la porzione 216 del quadro 210. Porzioni maggiori o minori di un quadro possono essere codificate con una convenzionale tecnica di codificazione, come desiderato.

La Figura 2-3 è una rappresentazione di un quadro, in questo caso riferito genericamente con il numero di riferimento 256, indicativo di un quadro ricevuto e decodificato da una porzione di decodificazione di un ri cevitore, per esempio la porzione 194 del ricevitore del sistema di comunicazione 100 della Figura 1. Il quadro 256 è costituito dalla porzione 262 di classe uno, un bit di parità ovvero una porzione di CRC 268 ed una porzione di bit 274 di classe due. Idealmente, il quadro 256 della Figura 2-3 è identico al quadro 210 della Figu ra 2-1. Tuttavia, come precedentemente descritto, poiché il canale di trasmissione, indicato nel sistema di comunicazione 100 della Figura 1 dal blocco 152, non è privo di rumore ed una interferenza viene introdotta su un segnale di portante modulato trasmesso su di esso, il segnale può essere distorto durante la sua trasmissione. La distorsione del segnale durante la sua trasmissione, pertanto, può provocare che uno oppure molti bit delle porzioni 262, 268b e 274 differiscano con le corrispondenti porzioni 216, 230 e 228 del quadro 210.

L'impiego di una tecnica di codificazione, per esempio una tecnica di codificazione convoluzionale, come la tecnica di codificazione convoluzionale di Viterbi, riduce la possibilità che la distorsione della porzione di bit 240 della classe uno che si verifica durante la sua trasmissione possa impedire una accurata rigenerazio ne della porzione di bit effettiva 216 di classe uno del quadro 210.

La Figura 3 illustra un circuito di rivelazione di errori, indicato genericernente con il numero dì riferimento 300. Il circuito 300 di rivelazione di errori opera per ricevere almeno campioni rappresentativi di un segnale ricevuto da un ricevitore. Inoltre, nella preferita forma di realizzazione, il circuito 300 riceve segnali rappresentativi dei valori delle porzioni dei segnali di ciascun quadro comprendenti un segnale modulato trasmesso ad un ricevitore incorporante il circuito 300.

Un segnale rappresentativo del segnale ricevuto da un ricevitore viene alimentato sulla linea 306 al decodificatore di Viterbi 312. Il segnale alimentato al de codificatore di Viterbi 312 è come un segnale di decisio ne morbida o soft. Il decodificatore di Viterbi 312 gene ra un segnale decodificato sulla linea 318, per la applicazione al codificatore convoluzionale 324. Il codificatore convoluzionale 324 genera un segnale codificato sulla linea 330.

Quando una piccola distorsione viene Introdotta su un segnale durante la sua trasmissione ad un ricevito re incorporante il circuito 300 di rivelazione degli errori oppure su tale segnale non viene introdotta alcuna distorsione, il segnale generato dal codificatore convoluzionale 324 è del tutto simile o identico al segnale applicato al decodificatore di Viterbi 312 sulla linea 306. Tuttavia, quando porzioni significative del segnale trasmesso al ricevitore incorporante il circuito 300 di rivelazione degli errori sono distorte, il decodificatore 312 è incapace di rigenerare accuratamente il segnale effettivamente generato da un trasmettitore per essere trasmesso da esso ad un ricevitore incorporante il circuito 300. Quindi, porzioni significative del segnale ge nerato dal codificatore convoluzionale 324 sulla linea 330 differiscono dalle corrispondenti porzioni del segna le applicate al decodificatore 312 sulla linea 306.

La linea 306 è anche collegata al convertitore di decisione dura 336, in cui il segnale applicato sulla

linea 306, utilizzato come un segnale di decisione morbi

da o soft, viene convertito in una serie di impulsi digi

tali che sono memorizzati in una memoria polmone o buffer 342. La memoria polmone 342 presenta una capacità almeno grande quanto la lunghezza di un quadro trasmesso,

per esempio il quadro 234 della Figura 2-2. La linea di uscita 348 intercollega una uscita della memoria polmone

o tampone 342 ad un ingresso del circuito porta logico

356, in questo caso un circuito porta logico di tipo

exclusive-OR . Il segnale ricodificato generato sulla linea 330 dal codificatore convoIuzionale 324 viene alimentato ad un secondo ingresso del circuito porta 356.

Il circuito porta 356 opera per determinare quan -do il segnale ricodificato generato dal codificatore 324

sulla linea 330 differisce dal segnale alimentato al cir

cuito 300 sulla linea 306. Il circuito porta 356 genera

un segnale di confronto sulla linea 362 ed II segnale di confronto viene alimentato, in maniera seriale, al registro a scorrimento 368. Ciascun bit del segnale di confronto generato sulla linea 362 ed alimentato al registro a scorrimento 360 viene applicato all'accumulatore

374.

L'accumulatore 374 opera per determinare il nume ro delle porzioni di segnale, in questo caso i bit, che

si trovano In uno stato logico uno. Quando il circuito porta 356 genera il segnale di confronto di valore logico uno, i segnali applicati ad esso sulle linee 330 e 340 sono di valori diversi. L'accumulatore 374 pertanto opera per contare il numero delle diversità di bit fra i segnali generato sulle linee 330 e 348. L'accumulatore 374 genera sulla linea 300 un segnale Indicativo di un tale conteggio delle diversità di bit. Il registro a scorrimento 368 memorizza i segnali usciti attraverso Il circuito porta 356 per un quadro e cosi l'uscita dell'accumulatore rappresenta il numero di errori in un quadro. Tuttavia, il registro a scorrimento 368 può memoriz zare un pacchetto, quattro pacchetti (una metà di quadro) oppure un sottogruppo di qualsiasi altra dimensione del quadro e l accumulatore può sommare i contenuti del registro a scorrimento per una molteplicità di sottogruppi, cosi che l'uscita dell ' accumulatore rappresenti un quadro. Per esempio, se il registro a scorrimento contiene quattro pacchetti ed un quadro comprende otto pacchet ti, l'accumulatore può sommare l'uscita del registro a scorrimento per due pacchetti o treni consecutivi per produrre un risultato rappresentat i vo di un singolo quadro.

Un generatore di soglia variabile 440 genera una soglia applicata in ingresso al comparatore 384. Il generatore di soglia variabile genera un segnale di soglia VTH da un segnale di stima σ2 della qualità del se gnale ricevuto emesso in uscita da un generatore 441 di segnali di stima della qualità dei segnali. Il segnale σ 2 di stima della qualità dei segnali è indicativo della qualità dei segnali riflessa dal segnale rigenerato dal ricevitore. Questo segnale indicativo della stima della qualità dei segnali prende in considerazione tutto il rumore, dato che esso generalmente rappresenta la dif ferenza fra il segnale ricevuto ed i dati di informazione estratti dal segnale ricevuto. La stima di qualità dei segnali cosi riflette il pavimento di rumore, il rumore RF, il rumore di interferenza, il rumore di modulazione ed il rumore introdotto dai componenti del ricevitore.

Nella preferita forma di realizzazione, il segna-Ie σ2 di stima della qualità dei segnali viene generato dal generatore 441 di stima della qualità dei segnali partendo dal segnale ei emesso in uscita dal sommatore 562 nel brevetto statunitense 5.142.551 rilasciato

il 25 Agosto 1992, concernente un sistema di ponderazione dei segnali per ricevitori digitali. Il segnale ei è:

in cui la somma ∑. si estende fra 0<1 ≤L;

s ed a sono come definiti nel brevetto statunitense 5.142.551; e

n n

in cui la somma

Il segnale ei viene ulteriormente elaborato nel generatore 441 di stima della qualità dei segnali per ge nerare il segnale σ2 rappresentativo della stima di qua lità dei segnali, in cui ^ 0

rappresenta

l'uscita principale del filtro di risposta impulsiva finita nel brevetto statunitense 5.142.551. Con

viene indicata la somma di e per 1 = da 1 a N, la quale somma è disponibile demoltiplicata per 1/Sr0 nell'uscita del blocco 592 nel brevetto statunitense 5.142.551. 50 nel brevetto statunitense 5.142.551 è identico a S nella presente Invenzione.

La quantità scalare addizionale K viene cosi moJ_ tiplicata con l'uscita del blocco 592 del brevetto statu nitense 5.142.551 per generare il segnale CT indicativo della stima di qualità dei segnali. Il generatore 441 dì stima della qualità dei segnali può essere implementato in un elaboratore di segnali digitali, una unità logica programmabile , un microprocessore o simili.

Il generatore di soglia variabile 440 genera un valore di soglia VTH come funzione del segnale σ2 di stima della qualità dei segnali per ciascun pacchetto. La soglia VTU ù inversamente proporzionale al numero dei sottogruppi del quadro che sono al disotto di una soglia. Quanto migliore è la qualità dei segnali, tanto più elevata è la soglia VTH. Il seguente procedimento può essere usato per generare la soglia VTH:

In questo procedimento, li conteggio bad_burst_ count viene impostato a 0 all'inizio di ciascun quadro. La stimai di qualità dei segnali, che è noise_estimate buffer, per ciascun pacchetto o burst, viene confrontata con una soglia per pacchetto cattivo, bad_burst_thr, che è un valore prestabilito e può per esempio essere di 200 hex. Un pacchetto è un esempio di un sottosegmento del quadro per il quale vengono effettuate le misurazioni. Il numero dei pacchetti in un quadro per il sistema GSM è 8. Ogni volta che una stima di.qualità dei segnali per un pacchetto è inferiore a bad_burst_thr, il conteggio dei pacchetti cattivi viene incrementato per il quadro.

La soglia di default viene impostata all'inizio di ciascun quadro. Questa soglia speech_bfi_thr è anche riferita nella presente come VTU. Questa soglia imposta il numero di 1 nel registro a scorrimento 360 per un qu_a dro che provocherà il fatto che l'accumulatore 374 emetta una uscita per pilotare l'uscita del comparatore 384 in modo da generare un segnale di errore. Il valore di VTH viene impostato a 55 all'inizio di ciascun quadro nel procedimento di cui sopra, il che significa che un quadro cattivo viene rivelato quando l'uscita dell'accumulatore 374 è superiore oppure uguale a 55. Questa è la soglia se 0, 1 oppure 2 pacchetti presentano un valore inferiore al valore di bad_burst_thr ed è la massima soglia per Se 3 o 4 pacchetti in un quadro sono identificati come pacchetti cattivi, per cui essi hanno una stima di qualità dei segnali inferiore a bad_burst_thr, allora la soglia VIH viene regolata ad un livello intermedio, TH2. Se 5 o più pacchetti In un quadro hanno un valore inferiore a bad burst thr, allora la soglia VT11 viene regolata a 40, che è TH3.

Si riconoscerà che alternativamente una diversa soglia VTH può essere scelta per ciascun ulteriore pacchetto cattivo rivelato. Perciò, una soglia TH1 viene scelta per 0 pacchetti cattivi, una soglia TH2 viene scelta per un pacchetto cattivo in un quadro, una soglia TH3 viene scelta per due pacchetti cattivi in un quadro, una soglia TH4 viene scelta per tre pacchetti cattivi In un quadro ed una soglia THN viene scelta per N-1 pacchet ti cattivi in un quadro, in cui N-1 è il numero dei pacchetti o sottogruppi di un quadro. Queste soglie da TH1 a THN sono rappresentate nella Figura 5, che verrà discussa nel seguito.

La linea 380 viene collegata ad un ingresso di un comparatore 384 e la tensione di soglia variabile vie: ne applicata ad un secondo ingresso del comparatore 384. Quando il valore del segnale generato dall'accumulatore 374 sulla linea 380 è maggiore della tensione di soglia variabile VTH, il comparatore 384 genera un segnale di alto valore sulla linea 390. Altrimenti, il comparatore 384 genera un segnale di basso valore oppure non genera alcun segnale sulla linea 390. Cosi, per esempio, se la soglia TH1 viene scelta in modo da essere 55 dal generatore di soglia, quando il conteggio nell'uscita dell'accumulatore supera 55, il comparatore di uscita 384 presenta un valore uno e, per valori inferiori oppure uguali a 55, l'uscita del comparatore 384 è uno zero.

Si riconoscerà che la soglia VTH viene calcolata mentre il registro a scorrimento 368 accumula i bit per un quadro. Al termine del quadro, l'uscita del' accumulatore 374 viene confrontata con la soglia variabile VTH che è anche calcolata mentre il registro a scorrimento 368 sta caricando i bit del quadro. Perciò, la soglia VTH è disponibile alla fine del quadro quando il confron to del numero di errori e della soglia relativamente a. quel quadro viene effettuato nel comparatore 384. In que sta maniera, una soglia viene scelta dal generatore di soglia variabile 440 ed un confronto viene effettuato dal comparatore 384, su base di quadro-per-quadro.

Gli inventori hanno scoperto che impiegando una soglia fissa per il comparatore 384 in certe situazioni in cui la distribuzione degli errori di bit appare casuale può comportare il fatto che dei quadri correggibili vengano identificati come quadri cattivi. Un esempio di una tale situazione è quello in cui vi è un salto di fre quenza attraverso una piccola serie di frequenze da parte di uno o due forti segnali di interferenza, in cui aI-cuni pacchetti per quadro possono essere alterati ma il quadro è correggibile dal decodificatore. L'impiego del generatore di soglia variabile 440 riduce significativamente il rischio di scartare un quadro correggibile in queste situazioni, aumentando la soglia VTH. In tali situazioni, quando il salto di frequenza e l'interferenza si verificano entro il periodo di tempo di un singolo pacchetto, l’impiego di una soglia variabile per il comparatore 384 migliorerà la affidabilità che soltanto i quadri cattivi vengano marcati come cattivi modificando il numero dei bit erronei consentiti per ogni quadro.

Poiché la misurazione della qualità dei segnali comprende una stima del rumore anche nel caso in cui vi siano elevati livelli di potenza ricevuti, una decisione di quadro cattivo è basata in parte sulla stima del rumo re e non semplicemente dalle misurazioni di intensità dei segnali e dal numero dei bit erronei. Negli scenari con ricezione discontinua negli allacciamenti in discesa (DTX ) e con salto di frequenza attraverso il canale di controllo (per esemplo la portante del canale di control lo nel sistema GSM), quattro pacchetti in un quadro possono avere una bassa stima di qualità dei segnali ed un elevato livello di potenza a causa del rumore. Mediante l'impiego della misura della qualità dei segnali invece della potenza dei segnali ricevuti come una misura della intensità dei segnali, si realizza una maggiore affidabi lità che, nonostante il rumore, i quadri cattivi vengano marcati come cattivi.

la linea 306 è inoltre collegata al circuito 394 di indicazione della qualità dei segnali che, nella preferita forma di realizzazione, comprende un circuito 398 di misura della intensità dei segnali, un circuito 402 di mediatura ponderata ed un circuito invertitore reciproco 406, ciascuno collegato in.serie. I circuiti 398, 402 e 406 operano rispettivamente per misurare l‘intensità dei segnali generati sulla linea 306, per formare una media ponderata di tali intensità dei segnali misurati in maniera convenzionale e per formare un reciproco di tale media ponderata. Il circuito 394 di indicazione della qualità dei segnali genera un segnale rappresentativo della qualità del segnale applicato ad esso, come riflessa dall'intensità del segnale. Inoltre, più particolarmente, nella preferita forma di realizzazione, il segnale rappresentativo della qualità dei segnali presenta un valore corrispondente ad un reciproco della media ponderata di una intensità misurata dei segnali applicati ad esso, che è indicativa del pavimento di rumore, che è il livello di rumore RF.

Il segnale rappresentativo della qualità dei segnali viene generato sulla linea 410, la quale viene col legata ad un ingresso di un moltiplicatore 414. La linea 330 viene collegata ad un altro ingresso del moltiplicatore 414 per alimentare ad esso il segnale generato dall'accumulatore 374. Il moltiplicatore 414 opera per moltiplicare i segnali applicati ad esso sulle linee 380 e 410. Dato che il segnale generato dall'accumulatore 374 sulla linea 380 è rappresentativo delle diversità dei bit fra i segnali generati sulle linee 330 e 348 e quindi è rappresentativa degli "errori" di bit, il prodotto formato dal moltiplicatore 414 forma un segnale di errore ponderato. Il segnale di errore ponderato formato dal moltiplicatore 414 viene generato sulla linea 418 che è collegata ad un ingresso di un comparatore 422. Una seconda tensione di soglia V,. viene applicata ad un secondo ingresso del comparatore 422.

Il comparatore 422 opera per generare sulla linea 426 un segnale di uscita di un livello logico alto quando il segnale di errore ponderato generato sulla linea 418 presenta un valore superiore al livello di tensione prestabilito VS. Altrimenti, il comparatore 422 ge nera sulla linea 426 un segnale di basso livello logico.

Le linee 390 e 426 collegate alle uscite dei com paratore 384 e 422, rispettivamente, sono applicate agli ingressi del circuito porta 430, in questo caso un circuito porta logico OR. Il circuito porta 430 opera per generare un segnale di uscita, in questo caso riferito come segnale di errore di sequenza, ogni volta che un se gnale di valore logico alto viene generato sulle linee 390 o 426. Tale segnale generato dal circuito rivelatore di errore 300 viene utilizzato per fornire una indicazio ne ad un ricevitore che un quadro ricevuto di un segnale di comunicazione è troppo gravemente distorto (vale a dire.comprende troppi bit erronei) per permettere una sua adeguata rigenerazione.

Si dovrebbe notare che, mentre il circuito 300 è almeno parzialmente rappresentato dai componenti circuitali elettrici della Figura 3, nella preferita forma di realizzazione, il circuito 300 viene implementato per mezzo di algoritmi eseguibili per mezzo di una circuiteria di elaborazione. La implementazione in hardware del circuito 300 è naturalmente possibile.

La Figura 4-1 è una rappresentazione di un singo lo quadro, in questo caso riferito genericamente con il numero di riferimento 420, di un tipico segnale di comunicazione ricevuto e ricodificato dal codificatore convo luzionale 324 del rivelatore di errori 300. Per scopi di illustrazione, i valori di alcuni dei bit di cui il quadro è costituito sono indicati nella figura. Il quadro 420 corrisponde al segnale ricodificato alimentato sulla linea 330 al circuito porta 356.

La Figura 4-2 è una rappresentazione, simile alia rappresentazione della Figura 4-1, ma rappresentativa di un singolo quadro, in questo caso riferito genericamente con il numero di riferimento 424, di un segnale codificato ricevuto da un ricevitore ed alimentato al circuito porta 356 del circuito 300 sulla linea 348. Similmente al quadro 420 della Figura 4-1, per scopi di il lustrazione, I valori di alcuni scelti dei bit di cui è costituito il quadro 424 sono indicati nella figura. SI dovrebbe notare che 1 valori assegnati alle locazioni dei bit sono dati semplicemente per scopi di illustrazio ne.

La Figura 4-3 è una rappresentazione di un singo lo quadro, in questo caso riferito genericernente con il numero 428, del segnale di confronto generato sulla linea 362 dal circuito porta 356 del circuito 300 di rivelazione degli errori della Figura 3. Il segnale di confronto presenta un valore logico alto quando il confronto dei corrispondenti bit dei segnali generati sulle linee 330 e 348 e rappresentati dai quadri 420 e 424 delle Figure 4-1 e 4-2, rispettivamente, sono divalori diversi. A seguito di esame del quadro 428 della Figura 4-3, si può comprendere che, quando un bit del quadro 420 ha 10 stesso valore di un corrispondente bit del quadro 424, 11 corrispondente bit del quadro 428 presenta un valore logico zero. Quando il valore di un bit del quadro 420 è diverso da quello di un corrispondente bit del quadro 424, il corrispondente bit del quadro 428 presenta un va lore logico 1.

Il segnale di confronto generato sulla linea 362 del circuito 300 e rappresentato dal quadro 428 della Fi gura 4-3 viene fatto scorrere nel registro a scorrimento 368 e l'accumulatore 374 opera per contare il numero dei bit del segnale che hanno un valore logico uno. Il registro a scorrimento 368 presenta una lunghezza che permet te ai bit di un intero quadro di un segnale di confronto di essere memorizzati in esso, per permettere all'accumulatore 374 di contare il numero delle diversità dei bit rivelati attraverso un intero quadro di dati. Il segnale generato dall'accumulatore 374 sulla linea 380 è rappresentativo del numero delle diversità dei bit sull'intero quadro di dati.

Il comparatore 384 del circuito 300 opera per ge nerare sulla linea 390 un segnale quando il valore del segnale generato sulla linea 380 (vale a dire il numero delle diversità dei bit rivelati attraverso un quadro di dati) è superiore ad un valore di soglia variabile VTH determinato dal generatore di soglia variabile 440.

Il comparatore 422 che riceve il segnale di errore ponderato sulla linea 418 (che è il segnale generato dall'accumulatore 374 sulla linea 380 combinato con il segnale indicativo della qualità dei segnali generato sulla linea 410) opera per generare un segnale sulla linea 426 quando il segnale di errore ponderato è superiore ad un prestabilito valore VS. Quando la qualità del segnale è almeno in parte determinante del fatto se un segnale comprendente la distorsione possa o meno essere accuratamente decodificato,'iI segnale di errore pondera to generato sulla linea 418 fornisce una indicazione del livello qualitativo dei segnali insieme con il numero dei bit erronei rivelati. (Un segnale di elevata qualità avente un certo numero di bit erronei può ancora essere decodificato accuratamente, mentre un segnale avente lo stesso numero di bit erronei, ma con minore qualità di segnali, può non essere decodificato accuratamente).

Tornando ora alla rappresentazione grafica della Figura 5, il segnale di'errore ponderato generato sulla linea 418 del rivelatore.di errori 300 della Figura 3 è rappresentato graficamente. Il segnale di errore ponderato è formato dal prodotto dei valori del segnale rappresentativo della qualità dei segnali, il cui reciproco viene riportato nel grafico lungo l'asse 478 delle ascisse ed un numero rivelato di bit fallenti, in questo caso riportato nel grafico lungo l'asse 480 delle ordinate. La curva 486 è formata dal prodotto del valore del segnale indicativo della qualità dei segnali generato dal circuito 394 e del numero dei bit erronei rivelati rappresentati dal segnale di errore generato sulla linea 380 del rivelatore di errori 300. I valori lungo l'asse 473 delle ascisse corrispondono ai valori del segnale in dicativo della qualità dei segnali generato sulla linea 410, i valori lungo l'asse 480 delle ordinate corrispondono ai valori del segnale di errore generato sulla linea 380 e la curva 486 corrisponde al segnale di errore ponderato generato sulla linea 418 del rivelatore di errori 300.

L'area formata dalla parte destra della curva 486, in questo caso contrassegnata con il numero di rife rimento 496, rappresenta i tempi nei quali il segnale di errore ponderato presenta un valore superiore alla tensione di soglia applicata al comparatore 422, per fare in modo che sulla linea 426 del rivelatore di errori 300 venga generato un segnale indicativo di un quadro di dati cattivo. L'area alla sinistra della curva 486, in que sto caso indicata con il numero di riferimento 498, è in dicativa dei tempi nei quali il segnale di errore ponderato presenta un valore inferiore al valore di soglia ap plicato al comparatore 422 ed è indicativa di un buon quadro di dati. Nella maggior parte dei casi, tale singo lo confronto è adeguato per determinare se unq uadro di dati contenga o meno troppi bit erronei, data la qualità del segnale ricevuto, per permettere una adeguata rigene razione di un segnale trasmesso.

Comunque, quando il numero dei .bit erronei è mol to significativo (vale a dire quando il segnale di errore generato sulla linea 380 presenta unvalore molto gran de), un ricevitore non può rigenerare accuratamente un segnale trasmesso, a prescindere dalla bontà e dalla qua lità del segnale ricevuto (come rappresentato dal segnale rappresentativo della qualità dei segnali generato sulla linea 410). In tali casi, il segnale generato dal comparatore 384 sulla linea 390 viene utilizzato per for nire una indicazione che il quadro di dati ricevuto comprende troppi bit fallenti per permettere una accurata rigenerazione del segnale trasmesso.

Le linee 502 sono rappresentative dei vari valori di soglia TH1 fino a THN dell'uscita di dal generatore di soglia variabile 440 e ciascuna di esse rappre senta il numero dei bit erronei o fallenti (per il confronto con valore del segnale di errore generato dallo accumulatore 374 sulla linea 380) su cui il comparatore 384 rivelerà un errore. II comparatore 384 genera un segnale avente un livello logico alto sulla linea 390, quando il numero dei bit fallenti in un quadro è superio re alla soglia variabile (vale a dire l'area al disopra della linea 502) selezionata per quel quadro particolare; altrimenti, il comparatore 304 non genera un segnale, vale a dire emette in uscita un livello logico basso, sulla linea 390 (vale a dire l'area al disotto della linea 502).

Mentre sostanziali porzioni dell'area al disopra della linea 502 e dell'area 496 al disopra della curva 486 si sovrappongono, una porzione tratteggiata, l'area 506, si trova al disopra della linea 502, ma si trova al disotto della curva 486. Quindi, la utilizzazione del se gnale generato dal comparatore 384 e 390 fornisce una in dicazione di un cattivo quadro di dati in certe circostanze, in cui il segnale generato dal comparatore 422 sulla linea 426 indicherebbe un buon quadro di dati. In accordo con ciò, mediante applicazione dei segnali generati sulle linee 390 e 426 al circuito porta logico 430 di tipo OR, sulla linea 434 viene generata una indicazio ne per fornire una rappresentazione di un quadro di dati che contiene eccessivi numeri di bit erronei, anche quan do il livello qualitativo dei segnali è relativamente elevato. Alterando i valori delle tensioni di soglia applicate ai comparatori 422 e 384, la posizione della curva 486 e della linea 502 può essere alterata, come desiderato .

Si riconoscerà che, sebbene il circuito 394 indicativo della qualità dei segnali generi un segnale che rappresenta la qualità dei segnali come riflessa dalla intensità dei segnali stessi, vi sono certe situazioni in cui questo rivelatore non distinguerà adeguatamente fra quadri buoni e quadri cattivi. Queste altre situazio ni sono più affidabilmente considerate dal comparatore 384 che utilizza diversi livelli di soglia per VTH, i quali valori di soglia vengono generati su base di qua dro-per-quadro dalla qualità dei segnali, coim riflessa dal segnale rappresentativo dei dati generati nel ricevi tore.

Un ricetrasmettitore radio, per esempio un radio telefono cellulare, in questo caso riferito genericamente con il numero di riferimento 540, è illustrato nella Figura 6. Il ricetrasmettitore 540 incorpora il circuito rivelatore di errori 300 della Figura 3 come una sua por zione. Un segnale trasmesso da un trasmettitore attraver so un canale di trasmissione viene ricevuto per mezzo dell'antenna 548 ed un segnale elettrico indicativo del segnale ricevuto viene generato sulla linea 552 ed applicato al filtro 556. Il filtro 556 genera sulla linea 560 un segnale filtrato che viene applicato ad un primo ingresso del miscelatore 564. Un segnale oscillante genera to sulla linea 566 dal sintetizzatore di frequenza 568 viene applicato ad un secondo ingresso del miscelatore 564. Il miscelatore 564 opera per generare un primo segnale miscelato sulla linea 572, il quale viene applicato al filtro 574 per applicare ad esso il segnale ricava to dalla conversione a scendere.

Il filtro 574 genera sulla linea 576 un segnale filtrato che viene applicato ad un ingresso di un secondo miscelatore 580. Un segnale oscillante generato sulla linea 582 dall'oscillatore 586 viene applicato ad un secondo ingresso del miscelatore 580. Il secondo miscelato re 500 opera per generare un secondo segnale di conversione a scendere sulla linea 588.

Il sintetizzatore di frequenza 568 e l'oscillato re 586 vengono mantenuti in relativa relazione di frequenza con l'oscillatore di riferimento 590 per mezzo delle linee 592 e 594, rispettivamente.

Il secondo segnale di conversione a scendere generato sulla linea 508 dal secondo miscelatore 500 viene applicato al demodulatore 596. Il demodulatore 596 demodula il segnale applicato ad esso e genera sulla linea 606 un segnale demodulato che viene applicato al decodificatore di Viterbi 312. Il decodificatore di Viterbi 312 opera per decodificare il segnale applicato ad esso e per generare sulla linea 310 un segnale decodificato. La linea 310 viene collegata al codificatore convoluzionale 324 il quale onera per codificare il segnale applicato ad esso e per generare un segnale codificato indica tivo di esso sulla linea 330.

Il segnale demodulato generato dal demodulatore 596 sulla linea 606 viene anche applicato al convertitore di decisione dura 336 che opera per convertire il segnale applicato ad esso in un segnale di decisione dura che viene generato sulla linea 340 e memorizzato nella memoria tampone 342. Il segnale di decisione dura memorizzato nella memoria tampone o buffer 342 viene generato sulla linea 348 che è collegata ad un ingresso di un circuito porta logico exclusive-OR 356. Il segnale codificato generato sulla linea 330 viene anche applicato ad un ingresso del circuito porta 356. Il circuito porta 356 opera per generare un segnale di confronto di valori corrispondent i ai confronti fra i segnali generati sulle linee 330 e 348. Il segnale di confronto generato sulla linea 362 viene applicato al registro a scorrimento 368. L'accumulatore 374 opera per contare il numero dei bit di valore logico uno memorizzati nel registro a scorrimento 368 e per generare sulla linea 380 un segnale di erro re indicativo di tale numero di bit contati. La linea 380 viene collegata ad un primo ingresso del comparatore 384 ed una tensione di soglia viene applicata ad un secondo ingresso del comparatore. Il comparatore 384 genera sulla linea 390 un segnale quando il segnale di errore applicato ad essa sulla linea 380 supera il livello della tensione di soglia.

Il segnale generato dal demodulatore 596 sulla linea 606 viene uIteriormente applicato al circuito 394 indicatore della qualità dei segnali, il quale opera per determinare la qualità del segnale e per generare un segnale rappresentativo della qualità sulla linea 410. La linea 410 viene collegata ad un ingresso del moltiplicatore 414 ed il segnale di errore generato sulla linea 380 viene applicato ad un altro ingresso del moltiplicatore 414. Il moltiplicatore 414 forma il prodotto dei se gnali applicati ad esso e genera sulla linea 418 un segnale di errore ponderato che viene applicato ad un ingresso del comparatore 422. Una tensione di soglia viene applicata ad un secondo ingresso del comparatore 422. Il comparatore 422 genera sulla linea 426 un segnale quando il segnale di errore ponderato generato sulla linea 418 supera il livello della tensione di soglia.

Le linee 390 e 426 vengono applicate agli ingressi del circuito porta OR logico 430. Il circuito porta 430 genera un segnale di errore della sequenza dei segna li ricevuti, sulla linea 434, quando un segnale viene ge nerato sulla linea 390 o sulla linea 426 oppure su ambedue le linee 390 e 426. Il circuito rivelatore di errori 300 opera per fornire sulla linea 434 una indicazione du rante i tempi nei quali un quadro del segnale ricevuto attraverso il ricetrasmettitore 540 presenta un livello significativo di distorsione in misura tale che la porzione di ricezione del ricetrasmettitore 540 risulta incapace di rigenerare il segnale effettivo trasmesso ad essa.

Il segnale decodificato generato dal decodificatore di Viterbi 312 sulla linea 318 viene ulteriormente applicato al decodificatore a blocchi 438. Il decodifica tore 438 dei blocchi opera in maniera analoga al decodificatore di sorgente 82 del sistema di comunicazione 100 della Figura 1 per decodificare il segnale applicato ad esso e per generare sulla linea 442 un segnale decodificato applicato ad un ingresso del circuito porta AND logico 446. Il segnale ricevuto, segnale di errore di sequenza, generato sulla linea 734 viene invertito dallo invertitore 450 ed applicato ad un secondo ingresso del circuito porta 446. A causa dell'invertitore 450, il cir culto porta 446 genera sulla linea 442 un segnale applicato ad essa sulla linea di uscita 456 soltanto durante i tempi nei quali nessun segnale di errore della sequenza dei segnali ricevuti viene generato dal circuito porta 430. La linea 455 viene collegata ad un trasduttore, per esempio l'altoparlante 460.

Il ricetrasmettitore 540 inoltre comprende una porzione di trasmissione, in questo caso rappresentata come costituita da un trasduttore 766, quale un microfono, che genera un segnale elettrico che viene applicato al modulatore 776. Il modulatore 776 genera un segnale che viene applicato ad un ingresso del miscelatore 702. Il miscelatore 782 riceve anche un segnale oscillante generato dal sintetizzatore di frequenza 568 e genera un segnale di miscelamento in salita che viene applicato al filtro 786.. Il filtro 786 genera un segnale filtrato che viene amplificato dall'amplificatore 792 e che, a sua volta, viene applicato all'antenna 552 per mezzo della linea 796 per permetterne la trasmissione.

Tornando infine al diagramma logico di flusso della Figura 7, sono riportate le operazioni del procedi mento a cui viene genericamente fatto riferimento con il numero 800. In primo luogo e come indicato nel blocco 806, viene effettuata una determinazione quando le porzioni dei segnali della sequenza dei segnali discretamen te codificati ricevuti dal ricevitore presentano valori erronei. Un segnale di errore indicativo di ciò viene quindi generato. Successivamente e come indicato dal blocco 812, vengono determinati i livelli di qualità dei segnali della sequenza di segnali discretamente codifica ti. Viene anche generato un segnale di qualità rappresen tativo dei livelli qualitativi di tali segnali. Successivamente e come indicato dal blocco 818; il segnale di errore ed il segnale indicativo della qualità dei segnali vengono combinati insieme per formare cosi un segnale di errore ponderato. Nel blocco 820, il valore di soglia variabile viene generato dalla stima dei segnali rap presentativi della qualità dei segnali. Infine e come in dicalo dal blocco 824, un segnale di errore di sequenza dei segnali di ricezione viene generato quando il segnale di errore ponderato presenta un valore superiore ad un primo valore prestabilito oppure il segnale di errore presenta un valore superiore ad un valore di soglia variabile VTH.

Sebbene la presente invenzione sia stata descritta con riferimento alle preferite forme di realizzazione rappresentate nelle varie figure, deve essere sottinteso che altre simili forme di realizzazione possono essere usate e modificazioni ed aggiunte possono essere apporta te alle descritte forme di realizzazione per svolgere la stessa funzione della presente invenzione, senza deviare da essa. Pertanto, la presente invenzione non dovrebbe essere limitata ad una qualsiasi singola forma di realiz^ zazione, ma il suo ambito ed il suo respiro dovrebbero piuttosto essere valutati in conformità alle espressioni recitate nelle allegate rivendicazioni.

Claims

RIVENDICAZIONI 1. Indicatore di quadro cattivo per un ricevitore digitale, comprendente: un primo circuito (312, 324, 336, 342, 356, 368, 374) per generare un primo segnale di errore avente un valore rappresentativo di un numero di valori di segnali erronei in un ingresso di quadro al ricevitore digitale; e caratterizzato dal fatto che: un secondo circuito (447) genera rispettivi segnali rappresentativi della qualità stimata dei segnali di ciascuno di una pluralità di segmenti dell'ingresso di quadro al ricevitore digitale; un generatore di soglia (440) è collegato al secondo circuito per derivare una soglia variabile come funzione di un numero dei segmenti del quadro che sono determinati come segmenti cattivi basati sul rispettivo segnale rappresentativo della qualità stimata dei segnali per ciascun segmento; e un generatore di segnali (384) è collegato al ge neratore di soglia ed al primo circuito per generare un segnale di errore della sequenza dei segnali ricevuti quando il primo segnale di errore presenta un valore superiore al valore di soglia variabile, in cui la generazione del segnale di errore della sequenza dei segnali ricevuti ò indicativa di quando l'ingresso di quadro al ricevitore digitale è costituito da un eccessivo numero di porzioni di segnali con valori erronei.
2. Circuito rivelatore di errori (300) per un ricevitore (194) operante per ricevere un segnale in codificazione discreta su un suo ingresso, il circuito rivelatore di errori operando per determinare quando una sequenza del segnale a codificazione discreta è costituita da un numero eccessivo di porzioni di segnali aventi valori erronei, il circuito rivelatore di errori comprendendo: un primo rivelatore (312, 324, 336, 342, 356, 350, 374) collegato all'ingresso per determinare quando Dorzioni dei segnali della sequenza dei segnali in codificazione discreta ricevuti dal ricevitore hanno valori erronei e per generare un primo segnale di errore avente un valore rappresentativo dei numeri delle porzioni dei segnali che sono determinate come valori di segnali erro nei; un secondo rivelatore (394) collegato all'ingres so per determinare i livelli di qualità della sequenza dei segnali a codificazione discreta e per generare un segnale rappresentativo dei livelli di qualità dei segnali determinati su di essi; un combinatore (414 collegato al primo ed al secondo rivelatore per combinare il primo segnale di errore ed il segnale di qualità dei segnali per formare cosi un segnale di errore ponderato; e caratterizzato dal fatto che : un generatore di soglia (440) riceve un segnale rappresentat ivo della qualità stimata dei segnali e gene ra un livello di soglia variabile come funzione del segnale rappresentativo della qualità stimata dei segnali;e un generatore di segnali (384, 422, 430) è colle gato al generatore di soglia, al primo rivelatore ed, al combinatore, per generare un segnale di errore della sequenza dei segnali ricevuti quando il segnale di errore Donderato presenta un valore superiore ad un valore di soglia prestabilito oppure il primo segnale di errore presenta un valore superiore al livello di soglia variabile, in cui la generazione del segnale di errore della sequenza dei segnali ricevuti è indicativa del quando la sequenza dei segnali in codificazione discreta è costituita da un eccessivo numero di porzioni di segnali con valori erronei.
3. Circuito rivelatore di errori secondo la rivendicazione 2,.in cui detto primo rivelatore comprende; un generatore (164) di segnali di decisione morbida per generare un segnale di decisione morbida rappre sentativo del segnale in codificazione discreta ricevuto dal ricevitore; un decodificatore (312) collegato al generatore dei segnali di decisione morbida per decodificare detto segnale di decisione morbida rappresentativo del segnale in codificazione discreta e per generare un segnale decodificato che risponde ai valori del segnale di decisione morbida ; un codificatore (324) collegato al decodificatore per ricodificare il segnale decodificato generato da detto decodificatore; un convertitore di decisione dura (336) collegato al generatore di segnali di decisione morbida per convertire il segnale di decisione morbida rappresentativo del segnale in codificazione discreta ricevuto dal ricevitore in un segnale di decisione dura; e un comparatore (330) collegato al convertitore di decisione dura ed al codificatore per confrontare un segnale decodificato ricodificato generato dal codificatore con il segnale di decisione dura.
4. Circuito rivelatore di errori secondo la rivendicazione 3. ulteriormente caratterizzato dal fatto che detto secondo rivelatore comprende un circuito (398) per misurare i livelli di grandezza di almeno una porzio ne di un segnale in rappresentazione della sequenza del segnale in codificazione discreta, ricevuto dal ricevito re.
5. Circuito rivelatore di errore secondo la rivendicazione 2, ulteriormente caratterizzato dal fatto che il generatore di soglia (440) confronta un valore mi surato di un segmento di un quadro con una soglia di segmento per determinare se il segmento del quadro è cat tivo .
6. Circuito rivelatore di errore secondo la rivendicazione 5, uIteriormente caratterizzato dal fatto che una pluralità di segmenti del quadro sono confrontati ciascuno con una soglia dei segmenti ed il generatore di soglia seleziona una soglia sulla base del numero dei segmenti del quadro che determinano di essere cattivi.
7. Circuito rivelatore di errore secondo la rivendicazione 6, ulteriormente caratterizzato dal fatto che ciascuno dei segmenti è un pacchetto o burst ed il valore misurato di ciascuno dei segmenti è una stima del rumore in ciascun pacchetto.
8. Circuito rivelatore di errore secondo la rivendicazione 2, ulteriormente caratterizzato dal fatto che il segnale di errore ponderato formato da detto combinatore è formato moltiplicando i valori del primo segnale di errore e del segnale rappresentativo della qualità dei segnali gli uni con gli altri.
9. Circuito rivelatore di errore secondo la rivendicazione 2, in cui detto generatore di segnali comprende: un primo comparatore (422) avente un primo ingresso ed un secondo ingresso, in cui il segnale di erro re ponderato viene applicato al primo ingresso del primo comparatore ed un primo segnale di soglia avente un val£ re corrispondente al valore di soglia prestabilito viene applicato al secondo ingresso del primo comparatore, detto primo comparatore essendo operativo per generare un primo segnale di confronto in risposta ai tempi in cui il segnale di errore ponderato presenta un valore superiore al primo segnale di soglia; e un secondo comparatore (384) avente un primo ingresso ed un secondo ingresso, in cui il primo segnale di errore viene applicato al primo ingresso del secondo comparatore ed il livello di soglia variabile viene ap-Dlicato al secondo ingresso del secondo comparatore, detto secondo comparatore operando per generare un secondo segnale di confronto in risposta ai tempi nei quali il primo segnale di errore presenta un valore superiore al livello di soglia variabile.
10. Circuito rivelatore di errore secondo la rivendicazione 2, ulteriormente caratterizzato dal fatto che esso comprende un generatore (441) di stima della qualità dei segnali, il quale genera una stima di un segnale di qualità contenuto in un segnale ricevuto da un segnale di rumore, la stima della qualità del· segnale ap plicata all'ingresso del generatore di soglia è costitui ta dal segnale rappresentatίvo della qualità stimata dei segnali.