ITMI992576A1

ITMI992576A1 - Dispositivo buffer a doppia tensione di alimentazione per applicazioni a bassa tensione di alimentazione

Info

Publication number: ITMI992576A1
Application number: IT1999MI002576A
Authority: IT
Inventors: Lorenzo Bedarida; Simone Bartoli; Vincenzo Dima; Antonino Geraci
Original assignee: St Microelectronics Srl
Priority date: 1999-12-13
Filing date: 1999-12-13
Publication date: 2001-06-13
Also published as: US20010019260A1; IT1314122B1; ITMI992576A0; US6320361B2

Description

Titolo: "Dispositivo buffer a doppia tensione di alimentazione per applicazioni a bassa tensione di alimentazione"

DESCRIZIONE

Campo di applicazione

La presente invenzione fa riferimento ad un dispositivo buffer a doppia tensione di alimentazione per applicazioni a bassa tensione di alimentazione.

Più specificatamente l'invenzione si riferisce ad un dispositivo buffer di uscita avente un primo ed un secondo riferimento di tensione di alimentazione, il valore di detto primo riferimento di tensione di alimentazione essendo inferiore al valore di detto secondo riferimento di tensione, del tipo comprendente almeno un primo ed un secondo transistore MOS, complementari tra loro, inseriti in serie tra loro tra uno di detti riferimento di tensione di alimentazione ed un ulteriore riferimento di tensione ed aventi i terminali di gate collegati tra loro e ad un terminale di ingresso di tale dispositivo buffer, nonché i terminali di drain collegati tra loro e ad un terminale di uscita del dispositivo buffer stesso.

L'invenzione riguarda in particolare, ma non esclusivamente, un dispositivo buffer di uscita a doppia tensione di alimentazione e la descrizione che segue è fatta con riferimento a questo campo di applicazione con il solo scopo di semplificarne l'esposizione.

Arte nota

Come e ben noto, le richieste di mercato spingono verso la progettazione di dispositivi funzionanti a tensioni di alimentazione sempre più basse e larghezze di banda sempre più ampie.

Le principali limitazioni nel progetto di tali dispositivi risultano legate alla realizzazione dei dispositivi buffer di uscita. Infatti, tali dispositivi devono fornire in maniera estremamente rapida i dati in uscita pur utilizzando una tensione di alimentazione ridotta.

I problemi da affrontare nel progetto dei dispositivi buffer di uscita risultano estremizzati nel caso particolare di dispositivi con una tensione di alimentazione interna di basso valore ed una tensione di alimentazione per i buffer di uscita con l'esterno ancora più bassa.

In Figura 1 è mostrata in forma molto semplificata la struttura tipica di un dispositivo buffer di uscita 1. In particolare, il dispositivo buffer di uscita 1 comprende una coppia complementare di transistori CMOS, MI ed M2, inseriti in serie tra loro tra un riferimento di tensione di alimentazione Vcc ed un secondo riferimento di tensione, in particolare una massa GND ed aventi i terminali di controllo collegati tra loro e ad un terminale di ingresso IN del dispositivo buffer di uscita 1, a sua volta ricevente un segnale di tensione di ingresso Vin.

La transizione da un livello logico basso ad un livello logico alto, denominata transizione low/high, di un segnale di tensione di uscita Vpad su di un terminale di uscita PAD si compie in due fasi:

1 . quando Vpad< | Vtp | , il transistore PMOS M 1 si trova in condizioni di saturazione e la corrente di carica le che innalza il valore della tensione Vpad sul terminale di uscita PAD è costante ed in prima approssimazione pari a:

Essendo:

l/Zp = W/L (parametri geometrici del transistore PMOS MI); e Vtp: la tensione di soglia di tale transistore PMOS MI.

2. quando il transistore PMOS MI si trova in zona triodo e la corrente di carica le dipende dalla tensione Vpad presente sul terminale di uscita PAD ed è in particolare pari a :

Dalle formule (1) e (2) sopra riportate, si evidenzia il fatto che la corrente di carica le risulta proporzionale in maniera "quadratica" alla tensione di alimentazione Vcc. Nel caso di basse tensioni di alimentazione, occorre quindi utilizzare grosse geometrie (piccoli valori di Zp) per ottenere il rapido trasferimento richiesto per i dati in uscita.

Una soluzione tecnica nota di un dispositivo buffer per tensioni di alimentazione di 1,5V è descritta nel brevetto statunitense No. 5,903,500 a nome di Tsang et al.. Tale documento si riferisce in particolare alle memorie di tipo Flash e descrive un dispositivo buffer di uscita ad alta velocità comprendente un transistore NMOS ad alta transconduttanza e drogato in maniera particolare per presentare una tensione di soglia inferiore al valore della tensione di soglia dei transistori NMOS normalmente utilizzati.

Il problema tecnico che sta alla base della presente invenzione è quello di escogitare un dispositivo buffer di uscita per dispositivi a

bassa tensione di alimentazione , avente caratteristiche strutturali e funzionali tali da consentire di superare i vincoli di realizzazione che tuttora limitano i dispositivi realizzati secondo l’arte nota.

Sommario del'invenzione

L'idea di soluzione che sta alla base della presente invenzione è quella di utilizzare un riferimento interno di tensione di alimentazione del dispositivo buffer per realizzare un percorso alternativo verso il terminale di uscita, selezionato mediante un segnale di controllo generato tramite una circuiteria di rilevamento.

Sulla base di tale idea di soluzione il problema tecnico è risolto da un dispositivo buffer di uscita del tipo precedentemente indicato e definito dalla parte caratterizzante della rivendicazione 1 .

Le caratteristiche ed i vantaggi del dispositivo buffer secondo l'invenzione risulteranno dalla descrizione, fatta qui di seguito, di un suo esempio di realizzazione dato a titolo indicativo e non limitativo con riferimento ai disegni allegati.

Breve descrizione dei disegni

In tali disegni:

la Figura 1 mostra in maniera schematica la struttura elementare di un dispositivo buffer di uscita realizzato secondo l'arte nota;

la Figura 2 mostra in maniera schematica un dispositivo buffer di uscita realizzato secondo l'invenzione.

Descrizione dettagliata

Con riferimento particolare alla Figura 2, con 2 è complessivamente indicato un dispositivo buffer di uscita secondo l'invenzione.

Il dispositivo buffer di uscita 2 comprende un coppia di transistori CMOS M3 ed M4 aventi i terminali di gate collegati tra loro e ad un terminale di ingresso TI del dispositivo buffer di uscita 2. Tali transistori M3 ed M4 presentano i terminali di drain collegati tra loro e ad un terminale, o pad, di uscita T2 del dispositivo buffer di uscita 2.

Vantaggiosamente secondo l'invenzione, i transistori M3 ed M4 sono inseriti tra un riferimento di tensione di alimentazione per i buffer di uscita Vcco ed un secondo riferimento di tensione, in particolare una massa GND.

Infatti, in diversi dispositivi è prevista una tensione di alimentazione interna Vcc ed anche una tensione di alimentazione per i buffer di uscita Vcco avente un valore inferiore a quello della tensione di alimentazione interna Vcc.

In particolare, essendo normalmente il valore del riferimento di tensione di alimentazione per i buffer di uscita Vcco molto basso, si utilizzano dispositivi buffer molto grandi (1/Zp piccolo) in grado di soddisfare le specifiche di velocità richieste per i dispositivi ad alte prestazioni.

Il dispositivo buffer di uscita 2 comprende inoltre un ulteriore transistore PMOS di pilotaggio M5, inserito tra il riferimento di tensione di alimentazione interna Vcc ed il terminale di uscita T2 ed avente il terminale di gate collegato ad un terminale di controllo T3, ricevente un segnale di controllo RETRO, generato attraverso una opportuna circuiteria di rilevamento 3.

In particolare, la circuiteria di rilevamento 3 viene collegata ai terminali di ingresso TI e di uscita T2 del dispositivo buffer di uscita 2 e fornisce sul terminale di controllo T3 il segnale di controllo RETRO.

In sostanza, il dispositivo buffer di uscita 2 presenta una coppia di transistori PMOS M3 ed M5 che effettuano il pilotaggio del terminale di uscita T2 su cui è presente un valore di tensione di uscita Vpad. In particolare, il transistore M3, collegato al riferimento di tensione di alimentazione per i buffer di uscita Vcco, inferiore a Vcc, controlla il terminale di uscita T2 in condizioni stazionarie, di mantenimento, mentre il transistore M5, collegato al riferimento di tensione di alimentazione Vcc, controlla il terminale di uscita T2 in condizioni dinamiche, vale a dire che risulta attivo solo durante le transizioni di stato di tale terminale T2.

Infatti, il transistore M5 viene controllato dal segnale RETRO, che Io disabilita (RETRO va alto) nel momento in cui il valore di tensione Vpad presente sul terminale di uscita T2 raggiunge il valore del riferimento di tensione di alimentazione per i buffer di uscita Vcco, evitando in tal modo che la giunzione del transistore M3 collegato a Vcco vada in diretta.

In questo modo, il transistore M5, in condizioni dinamiche, lavora in saturazione fino a quando il valore della tensione di uscita Vpad è inferiore al valore assoluto della tensione di soglia Vtp di un transistore PMOS, mentre lavora in zona triodo quando Vpad supera in valore assoluto tale tensione di soglia Vtp, per poi spegnersi, quando Vpad raggiunge il valore del riferimento di tensione di alimentazione per i buffer di uscita Vcco.

E' opportuno notare che la corrente di carica fornita dal transistore M5, che va a sommarsi alla corrente di carica fornita dal transistore M3, presenta una dipendenza quadratica dal valore della tensione di alimentazione Vcc, come si è detto maggiore della tensione Vcco. In tal modo, vantaggiosamente secondo l'invenzione, viene migliorata la risposta dinamica del dispositivo buffer di uscita 2, risultando molto più rapido dei dispositivi realizzati secondo la tecnica nota.

Claims

RIVENDICAZIONI 1. Dispositivo buffer di uscita avente un primo (Vcco) ed un secondo riferimento di tensione di alimentazione (Vcc), il valore di detto primo riferimento di tensione di alimentazione (Vcco) essendo inferiore al valore di detto secondo riferimento di tensione (Vcc), del tipo comprendente almeno un primo (M3) ed un secondo transistore MOS (M4), complementari tra loro, inseriti in serie tra loro tra uno di detti riferimento di tensione di alimentazione (Vcco, Vcc) ed un ulteriore riferimento di tensione (GND) ed aventi i terminali di gate collegati tra loro e ad un terminale di ingresso (Tl) di tale dispositivo buffer (2), nonché i terminali di drain collegati tra loro e ad un terminale di uscita (T2) del dispositivo buffer stesso, caratterizzato dal fatto che tale primo transistore (M3) è collegato a detto primo riferimento di tensione di alimentazione (Vcco) e dal fatto di comprendere almeno un ulteriore transistore MOS di pilotaggio (M5), dello stesso tipo di detto primo transistore MOS (M3), ed inserito tra detto secondo riferimento di tensione di alimentazione (Vcc) ed il terminale di uscita (T2) del dispositivo buffer di uscita (2).
2. Dispositivo buffer di uscita (2) secondo la rivendicazione 1, caratterizzato dal fatto che detto ulteriore transistore di pilotaggio (M5) presenta un terminale di gate collegato ad un terminale di controllo (T3), ricevente un segnale di controllo (RETRO), generato attraverso una opportuna circuiteria di rilevamento (3).
3. Dispositivo buffer di uscita (2) secondo la rivendicazione 2, caratterizzato dal fatto che detta circuiteria di rilevamento (3) è collegata al terminale di ingresso (Tl) e di uscita (T2) del dispositivo buffer di uscita (2) e fornisce sul terminale di controllo (T3) il segnale di controllo (RETRO).
4. Dispositivo buffer di uscita (2) secondo la rivendicazione 2, caratterizzato dal fatto che detto ulteriore transistore MOS di pilotaggio (M5) viene controllato dal segnale (RETRO), che lo disabilita nel momento in cui il valore di tensione di uscita (Vpad) presente sul terminale di uscita (T2) raggiunge il valore del primo riferimento di tensione di alimentazione (Vcco), evitando in tal modo che la giunzione di detto primo transistore (M3) vada in diretta.
5. Dispositivo buffer di uscita (2) secondo la rivendicazione 4, caratterizzato dal fatto che detto ulteriore transistore MOS di pilotaggio (M5) lavora in saturazione fino a quando il valore della tensione di uscita (Vpad) è inferiore al valore assoluto della tensione di soglia (Vtp) di un transistore MOS del tipo di detto transistore MOS di pilotaggio (M5), mentre lavora in zona triodo quando il valore della tensione di uscita (Vpad) supera in valore assoluto tale tensione di soglia (Vtp), per poi spegnersi, quando il valore della tensione di uscita (Vpad) raggiunge il valore del primo riferimento di tensione di alimentazione (Vcco).
6. Dispositivo buffer di uscita (2) secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto che detto primo transistore (M3) e detto ulteriore transistore di pilotaggio (M5) sono di tipo PMOS, mentre detto secondo transistore (M4) è di tipo NMOS.