ITMI970992A1

ITMI970992A1 - Dispositivi di ingresso/uscita per circuiti integrati complessi e relativo procedimento di assemblaggio

Info

Publication number: ITMI970992A1
Application number: IT97MI000992A
Authority: IT
Inventors: Roberto Ganzelmi; Raffaele Costa; Cesare Pozzi
Original assignee: Sgs Thomson Microelectronics
Priority date: 1997-04-29
Filing date: 1997-04-29
Publication date: 1998-10-29
Also published as: IT1291683B1; US6166593A; ITMI970992A0

Description

Titolo: "Dispositivi di ingresso/uscita per circuiti integrati complessi e relativo procedimento di assemblaggio. "

DESCRIZIONE

La presente invenzione fa riferimento a dispositivi di ingresso/uscita per circuiti integrati complessi e ad un relativo procedimento di assemblaggio.

II campo di applicazione della seguente invenzione riguarda in particolare, ma non esclusivamente, i microprocessori realizzati su un singolo chip e la descrizione che segue è fatta con riferimento a questo campo di applicazione con il solo scopo di semplificarne l'esposizione.

Come è noto, circuiti integrati di elevata complessità, come ad esempio i microprocessori integrati su un singolo chip, comprendono una pluralità di dispositivi di ingresso/uscita che consentono l'interfacciamento del circuito con le applicazioni di utente esterne.

I dispositivi di ingresso/uscita possono essere indipendentemente programmati per ricevere dati di ingresso al circuito o per fornire dati di uscita dal circuito.

Con riferimento alla figura 1, un circuito integrato 1 del tipo sopra indicato comprende almeno una unità centrale di controllo CPU ed almeno una pluralità di unità periferiche e di memorie interne PF, che in figura 1 sono inglobate per semplicità in un unico blocco denominato CPU/PF .

Generalmente, l'unità centrale di controllo CPU e la pluralità di unità periferiche e di memorie interne PF sono strutturate in una pluralità di moduli, ciascuno destinato ad implementare una specifica funzione.

Questi moduli si interfacciano fra loro tramite un canale o bus di sistema, indicato in figura 1 con la sigla BUSI .

Nel canale BUSI viaggiano segnali di sistema che possono essere dati, indirizzi o segnali di controllo trasmessi e ricevuti dai singoli moduli sotto la gestione della CPU.

Ogni singolo modulo comprende un circuito di interfaccia, non mostrato in figura 1 perché convenzionale, che ne abilita il colloquio con il canale BUSI e, di conseguenza, con gli altri moduli del sistema.

II circuito integrato 1 comprende anche una pluralità di dispositivi di ingresso/uscita I/O.

Ciascun dispositivo di ingresso/uscita I/O include una piazzola o "pad" P, che permette l'interfacciamento del circuito 1 con il mondo esterno, ed un circuito di protezione del pad stesso.

Questo circuito di protezione è indicato in figura 1 con la sigla ESD e non è mostrato in dettaglio perché convenzionale .

Il dispositivo di ingresso/uscita I/O comprende anche un buffer di ingresso ed un buffer di uscita, indicati con BF, anch'essi non mostrati in dettaglio perché convenzionali .

Ogni pad P è pilotato dal buffer di uscita e, a sua volta pilota il buffer di ingresso.

II dispositivo di ingresso/uscita I/O comprende infine una cìrcuiteria logica di controllo LC collegata al canale di sistema BUSI, anch'essa non mostrata in figura 1 perché nota.

La cìrcuiteria di controllo LC comprende registri dati in cui sono memorizzati i dati da scrivere sui pads provenienti dal canale BUSI e i dati da leggere dai pads da inviare al canale BUSI.

La cìrcuiteria di controllo include anche registri di controllo in cui sono memorizzati i segnali di controllo che consentono di pilotare il buffer di ingresso ed il buffer di uscita in modo da programmare il dispositivo I/O in diverse configurazioni (modo bidirezionale, modo di ingresso o modo di uscita).

È bene precisare che, proprio per la loro specifica funzione, i dispositivi di ingresso/uscita I/O vengono solitamente progettati in bits; in genere ogni dispositivo di ingresso/uscita è composto da 8 bits.

Nel circuito 1 ogni bit è piazzato vicino ad un pad.

Questa classica architettura dei dispositivi di ingresso/uscita I/O, implica notevoli svantaggi sia in termini di area occupata dal circuito integrato sia in termini di prestazioni del circuito stesso.

Infatti, il canale BUSI che serve sia la CPU che le unità periferiche e memorie interne PF sia i dispositivi di ingresso/uscita I/O deve avere un cammino cosiddetto ad "anello" al fine di potere alimentare ogni bit dei singoli dispositivi di ingresso/uscita.

Questo ovviamente comporta un extra di area dedicata espressamente al canale BUSI, in aggiunta all'area necessaria per alimentare CPU, periferiche e memorie interne.

Per di più, il cammino ad "anello" del canale BUSI influisce sulla*cosiddetta "capacita elettrica" del canale stesso, la quale risulta maggiore.

Una elevata capacità elettrica provoca un aumento dei tempi di propagazione dei segnali lungo il canale limitando le prestazioni in "frequenza" del circuito integrato .

Il problema tecnico che sta alla base della presente invenzione è quello di realizzare dei dispositivi di ingresso/uscita per un circuito integrato complesso ed un relativo procedimento di assemblaggio aventi caratteristiche strutturali e funzionali tali da consentire il superamento delle limitazioni e/o degli inconvenienti precedentemente indicati con riferimento alla tecnica nota.

Il problema tecnico è risolto da dei dispositivi di ingresso/uscita del tipo precedentemente indicato e definito dalla parte caratterizzante delle qui allegate rivendicazioni.

Le caratteristiche ed i vantaggi dei dispositivi di ingresso/uscita secondo l'invenzione risulteranno dalla descrizione, fatta qui di seguito, di un esempio di realizzazione dato a titolo indicativo e non limitativo con riferimento ai disegni allegati.

In tali disegni:

la figura 1 mostra un circuito integrato complesso realizzato secondo l'arte nota;

la figura 2 mostra un circuito integrato complesso realizzato secondo l'invenzione;

- la figura 3 mostra un particolare compreso nel circuito integrato complesso secondo l'invenzione.

Con riferimento a tali figure, con 1 è globalmente e schematicamente indicato un circuito integrato complesso.

Più in particolare, in figura 2 è mostrato un circuito integrato 1; ad esempio un microprocessore realizzato su un singolo chip, comprendente almeno una unità centrale di controllo CPU ed almeno una pluralità di unità periferiche e di memorie interne PF.

Generalmente, l’unità centrale di controllo CPU e la pluralità di unità periferiche e di memorie interne PF sono strutturate in una pluralità di moduli, ciascuno destinato ad implementare una specifica funzione.

Questi moduli si interiacciano fra loro tramite un canale di sistema, indicato in figura 2 con la sigla BUSI.

Ogni singolo modulo comprende un circuito di interfaccia, non mostrato in figura 2 perché convenzionale, che ne abilita il colloquio con il canale BUSI e, di conseguenza, con gli altri moduli del sistema.

Il ,circuito integrato 1 comprende anche una pluralità di dispositivi di ingresso/uscita I/O comprendenti una prima porzione circuitale 2 strutturata secondo un modulo M accoppiato ai restanti moduli del circuito 1 tramite il primo canale di sistema BUSI.

Il modulo M presenta una dimensione Y che può essere uguale a quelle dei restanti moduli del circuito 1.

Facendo ora riferimento alla figura 3, ogni dispositivo di ingresso/uscita I/O comprende anche una seconda porzione circuitale 3 situata esternamente al modulo M ed includente un buffer di uscita OUT accoppiato ad una piazzola o "pad" P.

Il pad P permette l'interfacciamento del circuito 1 con il mondo esterno.

La seconda porzione circuitale 3 include anche un circuito di protezione del pad P, indicato in figura 3 con la sigla ESD e non mostrato in dettaglio perché convenzionale.

Come mostrato in figura 3, la prima porzione circuitale 2 di ogni dispositivo di ingresso/uscita I/O comprende almeno un buffer di ingresso IN ed almeno una circuiteria logica di controllo LC non mostrata in dettaglio perché convenzionale.

Questa circuiteria comprende registri dati in cui sono memorizzati i dati da scrivere sui pads provenienti dal canale BUS1 e i dati da leggere dai pads da inviare al canale BUSI.

La circuiteria di controllo LC include anche registri di controllo in cui sono memorizzati segnali di controllo che consentono di pilotare il buffer di ingresso IN ed il buffer di uscita OUT in modo da programmare il dispositivo I/O in diverse configurazioni (modo bidirezionale, modo di ingresso o modo di uscita).

Ogni pad P è pilotato dal buffer di uscita OUT e, a sua volta pilota il buffer di ingresso IN.

Nell'architettura sopra descritta si ha che solamente .il buffer di uscita OUT rimane "agganciato" al pad P mentre il buffer di ingresso IN e la circuiteria di controllo LC vengono inglobati all'interno del modulo M.

Facendo nuovamente riferimento alla figura 3, si nota che il modulo M è accoppiato alla pluralità di seconde porzioni circuitali 3 dei dispositivi I/O mediante almeno un secondo canale BUS2 di trasmissione e/o ricezione posizionato lungo la dimensione Y e/o lungo una dimensione X del modulo M.

Il primo canale BUSI rimane invece confinato alla base del modulo M.

Il secondo canale BUS2 presenta una capacità elettrica ridotta rispetto al primo canale BUSI in quanto ridotto in lunghezza.

Inoltre, il canale BUS2 risulta meno ingombrante rispetto al canale BUSI in quanto contiene meno segnali.

Infatti, trasportando all'interno del modulo M sia il buffer di ingresso IN sia la circuiteria di controllo LC di ciascun dispositivo I/O si riduce notevolmente il numero di segnali che attraversano il secondo canale BUS2.

Quest'ultimo contiene essenzialmente, per ogni bit, i dati di input provenienti dal pad e i dati di output da inviare al pad ed eventuali segnali di controllo del buffer di output (segnali che configurano il buffer di output in "open drain" , segnali che forzano in alta impedenza il pad, etc .).

Invece i segnali di controllo generati per configurare il buffer di input (segnali che disabilitano il buffer di input, segnali che ne configurano la soglia di scatto) rimangono confinati all'interno del modulo M.

Naturalmente, il circuito di protezione ESD rimane posizionato vicino al pad P.

Facendo ancora riferimento alla figura 3, il modulo M comprende anche un circuito 7 di interfaccia di ingresso/uscita, simile a quello presente nei classici moduli del circuito 1.

Questo circuito di interfaccia 7 è collegato al primo canale BUSI in modo da consentire il colloquio delle porzioni circuitali del dispositivo I/O comprese nel modulo M con i restanti-moduli del circuito 1.

In conclusione, il circuito integrato 1 secondo l 'invenzione presenta i seguenti vantaggi:

- guadagno di area sul circuito integrato in quanto il primo / canale BUSI non deve più tracciare l'intero perimetro del circuito;

- guadagno in prestazioni del circuito integrato in quanto il primo canale BUSI essendo meno capacitivo consente tempi inferiori di propagazione dei segnali che lo compongono.

Claims

RIVENDICAZIONI 1 . Circuito integrato complesso del tipo comprendente almeno una pluralità di moduli accoppiati fra loro tramite almeno un primo canale di sistema (BUSI), il circuito (1) comprendendo ulteriormente una pluralità di dispositivi di ingresso/uscita (I/O) per l'interfacciamento del circuito (1) con strutture esterne al circuito stesso, caratterizzato dal fatto che la pluralità di dispositivi di ingresso/uscita (I/O) comprende almeno una prima porzione circuitale (2) strutturata secondo un modulo (M) accoppiato ai restanti moduli del circuito (1) tramite il primo canale di sistema (BUSI).
2. Circuito integrato, secondo la rivendicazione 1, caratterizzato dal fatto che detto primo canale di sistema (BUSI) è situato alla base del modulo (M).
3. Circuito integrato, secondo la rivendicazione 1, caratterizzato dal fatto che ciascun dispositivo di ingresso/uscita (I/O) comprende almeno una seconda porzione circuitale -(3)ussituata esternamente al modulo (M).
4. Circuito integrato, secondo la rivendicazione 3, caratterizzato dal fatto che, la pluralità di dette seconde porzioni circuitali (3) è accoppiata al modulo (M) tramite almeno un secondo canale di trasmissione/ricezione (BUS2) .
5. Circuito integrato, secondo la rivendicazione 4, caratterizzato dal fatto che il secondo canale di trasmissione/ricezione (BUS2) è posizionato lungo una prima dimensione (Y) e/o lungo una seconda dimensione (X) del modulo (M).
6. Circuito integrato, secondo la rivendicazione 5, caratterizzato dal fatto che detto secondo canale di trasmissione/ricezione (BUS2) ha una capacità elettrica inferiore alla capacità elettrica del primo canale di sistema (BUSI).
7. Circuito integrato, secondo la rivendicazione 1, caratterizzato dal fatto che il modulo (M) è accoppiato al primo canale di sistema (BUSI) tramite almeno un circuito di interfaccia (7).
8. Procedimento di assemblaggio di un circuito integrato complesso, detto circuito integrato comprendendo almeno una pluralità di moduli accoppiati fra loro tramite almeno un primo canale di sistema (BUSI), il circuito (1) comprendendo ulteriormente una pluralità di dispositivi di ingresso/uscita (I/O ) per l'interfacciamento del circuito (1) con strutture esterne al circuito stesso, caratterizzato dal fatto di prevedere un modulo (M) secondo cui è strutturata una prima porzione circuitale (2) della pluralità di dispositivi dì ingresso/uscita (I/O), detto modulo (M) essendo accoppiato ai restanti moduli del circuito (1) tramite il primo canale di sistema (BUSI).