JP2005539408A - 分散された多重化バスを用いる通信のための方法及び装置 - Google Patents
分散された多重化バスを用いる通信のための方法及び装置 Download PDFInfo
- Publication number
- JP2005539408A JP2005539408A JP2003565048A JP2003565048A JP2005539408A JP 2005539408 A JP2005539408 A JP 2005539408A JP 2003565048 A JP2003565048 A JP 2003565048A JP 2003565048 A JP2003565048 A JP 2003565048A JP 2005539408 A JP2005539408 A JP 2005539408A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- unit
- input
- side unit
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
- Logic Circuits (AREA)
Abstract
Description
3状態バスは、幾つかの3状態ドライバの1つによって駆動されるバス・ワイヤを有し、イネーブルにされた時に、データ信号の値を用いて該バス・ワイヤをアクティブに駆動する。3状態ドライバを有する全ての装置は、バス・ワイヤから電流を受け取ることができる。
多数のドライバがイネーブルされるのを防止しながら、1つのドライバをイネーブルにされた状態に保持することの困難さは、3状態手法の重要な欠点である。さらに、3状態バス・ワイヤが長い場合には、ワイヤ遅延が、RC遅延によって悪影響を受ける。3状態バス・ワイヤが双方向式であるため、該3状態バス・ワイヤ内に中継器を挿入することは困難である。このことは、バスの性能に悪影響も及ぼす。
この多重化手法は、幾つかの欠点を有する。多重化手法は、多数のバス・ワイヤを用いるために非常に費用がかかるものである。また、多重化バスを用いた場合に経路指定輻輳が発生する可能性が非常に高い。さらに、多くのバス・ワイヤが用いられるため、多重化バス内に中継器を挿入することが、非常に複雑で、予測不能で、費用がかかるものとなる。例えば、バスに取り付けられた装置の数が増加するにつれて、ワイヤの数が指数関数的に増加し、ワイヤの数及び長さが増加するにつれて中継器の数が増加する。
本発明のこれら及び他の実施形態は、以下の教示に従って実現することができ、以下の教示において、本発明のより広い精神及び範囲から逸脱することなく、種々の修正及び変形をなし得ることが明らかになるであろう。したがって、本明細書及び図面は、限定的な意味ではなく例示的なものと考えるべきであり、本発明は、特許請求の範囲によってのみ評価される。
中間ユニット120は、該中間ユニット120の第1バス入力117及び第2バス出力118に連結されたコンバイナ160を有する。側部ユニット110は、第1側部ユニット110の第1バス出力115に連結されたコンバイナ160を有する。このコンバイナは、積極的な論理信号が用いられる場合には、図2に示されるようなORゲート210とすることができる。側部ユニット110は、第1側部ユニット110の第2バス入力119に連結された中継器150を有する。図3に示されるように、中継器150は、増幅器又はバッファ310としてもよい。或いは、中継器150は、単数又は複数のインバータとしてもよく、或いは中継器を使用しなくてもよい。
1つ又はそれ以上の側部ユニット142を、図1に示される側部ユニット110の一方又は両方に取り付けることができる。例えば、コンバイナの入力132又は131を用いて、第1側部ユニットの第1バス入力に連結された第1バス出力と、該第1側部ユニットの第2バス出力に連結された第2バス入力とを有する第3の側部ユニットを、該第1側部ユニット110に取り付けることができる。あらゆる接続されていないコンバイナの入力132又は131を0に関連付ける。
全てのユニット110、120内に用いることができる一体化された回路構造体410が、図4に示される。図4に示されるように、2つのバス・ワイヤは、各々のユニットをその近隣に接続させ、一方のバス・ワイヤは中間ユニットに進み、他方のバス・ワイヤは該中間ユニットから遠ざかるように進む。各々のユニットは、3入力ORゲートのような実施することができるコンバイナ回路と、単一の非反転バッファとして実施することができる中継器回路とを含む。中継器回路を中間ユニット内に含ませ、接続されないままにすることができる。
図4の一体化された互接続回路は、外部の線を接続する方法によって、中間ユニット、併合側部ユニット、又は単純な側部ユニットの機能を実行することができる。
併合側部ユニット520を実施するために、第2バス入力420が、別の側部ユニット又は中間ユニットの第2バス出力に接続される。装置の入力Diに接続する入力460は、第2バス入力420に接続される。ユニット430及び470からの第1バス入力は、それらの第1バス出力115を介して2つの異なる側部ユニット110に接続されるか、或いは1つ又はそれ以上が用いられない場合には、該第1バス出力は論理0に接続される。第2バス出力440は、それらの第2バス入力119を介して両方の側部ユニットに接続される。
別の実施形態において、図4に示される回路のシリコン技術における実際の実施は、AND・ORゲートではなく、NAND・NORゲートを利用することができる。コンバイナ内のORは、反転バッファに続くNORゲートとして実施することができる。論理意味が、各々のコンバイナ又は中継器上を横切って交番するのを可能にすることは、多くの場合、より効率的な性能をもたらす。この能力を適合させるために、各々のユニットは、その出力信号Diが、ユニット内で用いられる前に反転されるべきかどうかを判断する必要がある。
この方法は、第1装置から第1側部ユニットにデータを送信し(段階602)、次に該第1側部ユニットから第1バスにデータを送信する段階(段階605)を含むことができる。この方法はまた、中間ユニットから第2バスにデータを送信し(段階630)、該第2バスから第2側部ユニットにデータを送信し(段階635)、次に該第2側部ユニットから第2装置にデータを送信する段階(段階637)を含むこともできる。
本発明の方法及び装置は、内蔵式中継器を有する。各ユニットにおいては、バス・ワイヤがバッファに入れられ、長い距離を横断しなければならない際に固有の解決法を提供する。
多数のイネーブル信号が高い場合には、漏れ電流もワイヤを損傷する物理的な危険もない。実際に、多数のイネーブル信号が高い場合には、各ブロックの入力データが、アクティブなイネーブル信号を有するブロックの出力データ値のOR関数となる。幾つかの場合において、この動作は機能的に望ましいものではないが、回路を恒久的に損傷する危険はない。
Claims (18)
- 第1バス、
第2バス、及び
中間ユニットと第1側部ユニットと第2側部ユニットとを含み、前記第1及び第2バスに連結された複数のユニット、
を備え、
各々の側部ユニットが前記中間ユニットの第1バス入力に連結された第1バス出力を有し、前記中間ユニットは異なる論理値を前記第2バス上にもたらすことができる唯一のユニットである
前記中間ユニットが、各々の側部ユニットの第2バス入力に連結された第2バス出力を有し、各々の側部ユニットの前記第2バス入力は論理的に同等であり、コンバイナが該中間ユニットの前記第1バス入力及び前記第2バス出力に連結されたことを特徴とする装置。 - 前記コンバイナがORゲートを備えることを特徴とする請求項1に記載の装置。
- 前記第1側部ユニットが、該第1側部ユニットの前記第1バス出力に連結されたコンバイナをさらに含む併合側部ユニットであることを特徴とする請求項1に記載の装置。
- 前記第1側部ユニットが、該側部ユニットを通じてデータを直接的に通す単純な側部ユニットであることを特徴とする請求項1に記載の装置。
- 前記コンバイナが、ORゲートであることを特徴とする請求項3に記載の装置。
- 前記第1側部ユニットが、該第1側部ユニットの前記第2バス入力と該第1側部ユニットの前記第2バス出力との間に連結された一方向性の中継器をさらに含むことを特徴とする請求項1に記載の装置。
- 第1バス、
第2バス、及び
中間ユニットと増幅器を有する第1側部ユニットと第2側部ユニットとを含み、前記第1及び第2バスに連結された複数のユニット、
を備え、
各々の側部ユニットが、前記中間ユニットの第1バス入力に連結された第1バス出力を有し、
前記中間ユニットが、各々の側部ユニットの第2バス入力に連結された第2バス出力と、該中間ユニットの前記第1バス入力及び前記第2バス出力に連結されたコンバイナとを有し、
前記増幅器が、前記第1側部ユニットの前記第2バス入力と該第1側部ユニットの前記第2バス出力との間に連結されたことを特徴とする装置。 - 前記中継器及びコンバイナが、前記中間及び側部ユニットに対して同じ回路を用いることができるように、1つの回路内に一体化されたことを特徴とする請求項6に記載の装置。
- 各々のユニットが、装置のデータ出力に連結されたユニット入力をさらに備えることを特徴とする請求項1に記載の装置。
- 第1バス、
第2バス、及び
中間ユニットと第1側部ユニットと第2側部ユニットとを含み、各々が装置のデータ出力に連結されたユニット入力を有し、前記第1及び第2バスに連結された複数のユニット、
を備え、
各々の側部ユニットが、前記中間ユニットの第1バス入力に連結された第1バス出力を有し、
前記中間ユニットが、各々の側部ユニットの第2バス入力に連結された第2バス出力と、該中間ユニットの前記第1バス入力及び前記第2バス出力に連結されたコンバイナとを有し、
各々のユニットが、前記ユニット入力及び前記第1バスに連結されたコンバイナを有し、該ユニット入力が前記コンバイナによって該第1バスに連結されるようになったことを特徴とする装置。 - 各々のユニットが、前記第2バスに連結されたユニット出力と、装置のデータ入力とをさらに備えることを特徴とする請求項1に記載の装置。
- 前記装置が、プロセッサ、メモリ、入力/出力装置、及びコントローラからなる群から選択されることを特徴とする請求項11に記載の装置。
- 第1バス、
第2バス、及び
中間ユニットと第1側部ユニットと第2側部ユニットとを含み、前記第1又は第2バスに連結された少なくとも1つの側部ユニット、
を備え、
各々の側部ユニットが前記中間ユニットの第1バス入力に連結された第1バス出力を有し、前記中間ユニットは、異なる論理値を前記第2バス上にもたらすことができる唯一のユニットであり、
前記中間ユニットが、各々の側部ユニットの第2バス入力に連結された第2バス出力を有し、各々の側部ユニットの前記第2バス入力は論理的に同等であり、コンバイナが該中間ユニットの前記第1バス入力及び前記第2バス出力に連結され、
前記側部ユニットを併合側部ユニットであり得ることを特徴とする装置。 - 前記少なくとも1つの側部ユニットが、併合側部ユニット及び単純な側部ユニットからなる群から選択されることを特徴とする請求項13に記載の装置。
- 複数の第1側部ユニットから第1バスにデータを送信し、
前記第1バスから中間ユニットにデータを送信し、
前記第1バスからの、前記中間ユニット内で受け取ったデータを組み合わせて、一方向性のデータを生成し、
前記第2バス上の論理値を変えることができる唯一のユニットである前記中間ユニットから該第2バスに前記一方向性のデータを送信し、
付加的な論理作業を経由することなく、前記第2バスから複数の第2側部ユニットに前記一方向性のデータを送信する段階を含むことを特徴とする方法。 - 第1装置からのデータを送信する段階をさらに含むことを特徴とする請求項15に記載の方法。
- データの組合わせが、特定の第1側部ユニット及び特定の第2側部ユニットから受け取ったデータを組み合わせることを特徴とする請求項15に記載の方法。
- 前記特定の第2側部ユニットが、前記特定の第1側部ユニットと同じユニットであることを特徴とする請求項17に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/060,735 US6683474B2 (en) | 2002-01-29 | 2002-01-29 | Method and apparatus for communication using a distributed multiplexed bus |
PCT/US2003/001804 WO2003065581A1 (en) | 2002-01-29 | 2003-01-21 | Method and apparatus for communication using a distributed multiplexed bus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005539408A true JP2005539408A (ja) | 2005-12-22 |
JP2005539408A5 JP2005539408A5 (ja) | 2006-03-02 |
Family
ID=27610079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003565048A Pending JP2005539408A (ja) | 2002-01-29 | 2003-01-21 | 分散された多重化バスを用いる通信のための方法及び装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6683474B2 (ja) |
EP (1) | EP1470643A4 (ja) |
JP (1) | JP2005539408A (ja) |
WO (1) | WO2003065581A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7254603B2 (en) * | 2002-05-03 | 2007-08-07 | Sonics, Inc. | On-chip inter-network performance optimization using configurable performance parameters |
US7356633B2 (en) * | 2002-05-03 | 2008-04-08 | Sonics, Inc. | Composing on-chip interconnects with configurable interfaces |
US7194566B2 (en) * | 2002-05-03 | 2007-03-20 | Sonics, Inc. | Communication system and method with configurable posting points |
US6880133B2 (en) * | 2002-05-15 | 2005-04-12 | Sonics, Inc. | Method and apparatus for optimizing distributed multiplexed bus interconnects |
US7736299B2 (en) * | 2002-11-15 | 2010-06-15 | Paracor Medical, Inc. | Introducer for a cardiac harness delivery |
US7603441B2 (en) | 2002-12-27 | 2009-10-13 | Sonics, Inc. | Method and apparatus for automatic configuration of multiple on-chip interconnects |
US8504992B2 (en) * | 2003-10-31 | 2013-08-06 | Sonics, Inc. | Method and apparatus for establishing a quality of service model |
US9087036B1 (en) | 2004-08-12 | 2015-07-21 | Sonics, Inc. | Methods and apparatuses for time annotated transaction level modeling |
US7694249B2 (en) * | 2005-10-07 | 2010-04-06 | Sonics, Inc. | Various methods and apparatuses for estimating characteristics of an electronic system's design |
US8020124B2 (en) * | 2006-11-20 | 2011-09-13 | Sonics, Inc. | Various methods and apparatuses for cycle accurate C-models of components |
US20080120082A1 (en) * | 2006-11-20 | 2008-05-22 | Herve Jacques Alexanian | Transaction Co-Validation Across Abstraction Layers |
US8868397B2 (en) * | 2006-11-20 | 2014-10-21 | Sonics, Inc. | Transaction co-validation across abstraction layers |
US7814243B2 (en) * | 2007-06-01 | 2010-10-12 | Sonics, Inc. | Shared storage for multi-threaded ordered queues in an interconnect |
US8972995B2 (en) | 2010-08-06 | 2015-03-03 | Sonics, Inc. | Apparatus and methods to concurrently perform per-thread as well as per-tag memory access scheduling within a thread and across two or more threads |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5936424A (en) * | 1996-02-02 | 1999-08-10 | Xilinx, Inc. | High speed bus with tree structure for selecting bus driver |
US5847580A (en) | 1996-10-10 | 1998-12-08 | Xilinx, Inc. | High speed bidirectional bus with multiplexers |
US5627480A (en) * | 1996-02-08 | 1997-05-06 | Xilinx, Inc. | Tristatable bidirectional buffer for tristate bus lines |
-
2002
- 2002-01-29 US US10/060,735 patent/US6683474B2/en not_active Expired - Lifetime
-
2003
- 2003-01-21 EP EP03703933A patent/EP1470643A4/en not_active Ceased
- 2003-01-21 JP JP2003565048A patent/JP2005539408A/ja active Pending
- 2003-01-21 WO PCT/US2003/001804 patent/WO2003065581A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2003065581A1 (en) | 2003-08-07 |
EP1470643A4 (en) | 2006-05-31 |
US20030141904A1 (en) | 2003-07-31 |
EP1470643A1 (en) | 2004-10-27 |
US6683474B2 (en) | 2004-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6834318B2 (en) | Bidirectional bus repeater for communications on a chip | |
JP4425585B2 (ja) | 分割されたシステムデータバスに連結されるメモリモジュールを具備する半導体メモリシステム | |
JP2005539408A (ja) | 分散された多重化バスを用いる通信のための方法及び装置 | |
JP5232019B2 (ja) | 複数のプロセッサコア用の装置、システム、及び方法 | |
US6657457B1 (en) | Data transfer on reconfigurable chip | |
CN103210589B (zh) | 在芯片上系统中结合独立逻辑块 | |
US6847617B2 (en) | Systems for interchip communication | |
JPH06224394A (ja) | 論理関数回路と入出力モジュールとの直接相互接続を含むfpgaアーキテクチャ | |
US5345556A (en) | Router chip with quad-crossbar and hyperbar personalities | |
US20230244630A1 (en) | Computing device and computing system | |
US7206889B2 (en) | Systems and methods for enabling communications among devices in a multi-cache line size environment and disabling communications among devices of incompatible cache line sizes | |
KR970051297A (ko) | 메모리 회로의 평행 출력 버퍼 | |
US8930594B1 (en) | Integrated circuit with a pinmux crossbar and virtual pins for peripheral connectivity | |
US6809547B2 (en) | Multi-function interface and applications thereof | |
US6580288B1 (en) | Multi-property microprocessor with no additional logic overhead to shared pins | |
KR19980032595A (ko) | 폐쇄 루프 버스 구조를 갖는 통신 시스템 | |
US6633179B1 (en) | Bidirectional signal control circuit | |
US7446562B2 (en) | Programmable semiconductor device | |
US7038487B2 (en) | Multi-function interface | |
US10459868B1 (en) | Modular chip expansion bridge and corresponding methods | |
JP2007529114A (ja) | 構成可能な入出力端子 | |
EP0929042B1 (en) | Bus controller in a data processor | |
US20040042496A1 (en) | System including a segmentable, shared bus | |
US5663913A (en) | Semiconductor memory device having high speed parallel transmission line operation and a method for forming parallel transmission lines | |
US6185646B1 (en) | Method and apparatus for transferring data on a synchronous multi-drop |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090309 |