ITMI20130662A1 - Traslatore multilivello ad alta tensione per applicazioni ad ultrasuoni e canale di trasmissione/ricezione per applicazioni ad ultrasuoni utilizzante detto traslatore di livello - Google Patents

Description

“Traslatore multilivello ad alta tensione per applicazioni ad ultrasuoni e canale di trasmissione/ricezione per applicazioni ad ultrasuoni utilizzante detto traslatore di livello†.

DESCRIZIONE

Campo di applicazione

La presente descrizione ha per oggetto un traslatore multilivello ad alta tensione per applicazioni ad ultrasuoni ed un canale di trasmissione/ricezione per applicazioni ad ultrasuoni utilizzante detto traslatore di livello, in accordo con il preambolo della rivendicazione 1 e 12, rispettivamente.

In particolare, la presente descrizione si riferisce ad un traslatore multilivello ad alta tensione per applicazioni ad ultrasuoni inserito tra un terminale di connessione ed un terminale di uscita di un canale di trasmissione e del tipo comprendente almeno un primo ed un secondo transistore di commutazione inseriti, in serie tra loro, tra il terminale di connessione ed il terminale di uscita.

L’invenzione fa altresì riferimento ad un canale di trasmissione del tipo comprendente almeno un siffatto traslatore multilivello ad alta tensione da utilizzarsi, ad esempio, in una macchina per ecografia o ecotomografia.

Descrizione della tecnica anteriore

Come à ̈ ben noto, una macchina per ecografia o ecotomografia si concretizza in un sistema di indagine diagnostica medica che utilizza onde ultrasoniche o ultrasuoni e si basa sul principio della trasmissione degli ultrasuoni e dell’analisi dell’emissione di eco ed à ̈ ampiamente utilizzata in ambito internistico, chirurgico e radiologico.

Gli ultrasuoni normalmente utilizzati sono compresi tra 2 e 20 MHz.

La frequenza à ̈ scelta tenendo in considerazione che frequenze maggiori hanno maggior potere risolutivo dell’immagine, ma penetrano meno in profondità nel soggetto esaminato.

Questi ultrasuoni sono normalmente generati da un cristallo piezoceramico inserito in una sonda mantenuta a diretto contatto con la pelle del soggetto con l'interposizione di un apposito gel (atto a eliminare l’aria tra sonda e cute del soggetto, permettendo agli ultrasuoni di penetrare nel segmento anatomico esaminato).

La stessa sonda à ̈ in grado di raccogliere un segnale di ritorno, o eco, che viene opportunamente elaborato da un computer e presentato su un monitor. In particolare, gli ultrasuoni che raggiungono un punto di variazione dell’impedenza acustica, e quindi ad esempio un organo interno, vengono in parte riflessi e la percentuale riflessa porta informazioni sulla differenza di impedenza tra i tessuti attraversati.

Il tempo impiegato da un’onda ultrasonica per effettuare il percorso di andata, riflessione e ritorno viene fornito al computer, che calcola la profondità da cui à ̈ giunta l’eco, individuando così la superficie di suddivisione tra i tessuti attraversati (corrispondente al punto di variazione dell’impedenza acustica e quindi alla profondità da cui proviene l'eco).

Un tipico canale di trasmissione/ricezione o canale TX utilizzato in tali applicazioni à ̈ illustrato schematicamente in Figura 1 ed à ̈ complessivamente indicato con 1.

In particolare, il canale 1 di trasmissione/ricezione comprende un traslatore multilivello ad alta tensione 2, del tipo comprendente un ramo 4 inserito tra un primo terminale HVP, connesso ad una tensione positiva, ed un secondo terminale HVM, connesso ad una tensione negativa.

Nella fattispecie rappresentata, il traslatore 2 consente la commutazione tra due livelli ossia tra il livello alto pari alla tensione del primo terminale HVP ed il livello basso HVM.

Tipici valori del terminale HVP, connesso ad una tensione positiva sono compresi tra 5V e 100V mentre, tipici valori del terminale HVM, connesso ad una tensione negativa sono compresi tra -5V e -100V.

La tensione del terminale di uscita HVout del traslatore 2 di livello viene portata da un blocco 5 di clamp ad una tensione di riferimento, che nel presente esempio à ̈ la tensione di massa GND.

II blocco 5 di clamp à ̈ sostanzialmente un interruttore ad alta tensione inserito tra detto terminale di uscita HVout del traslatore 2 di livello e detta tensione di massa GND, comandato da un primo segnale di pilotaggio INC.

II terminale di uscita HVout che corrisponde ad un primo terminale di uscita del canale 1 di trasmissione, Ã ̈ connesso ad un terminale Xdcr di connessione per il trasduttore piezoelettrico, da pilotare tramite il canale 1 di trasmissione.

Opportunamente, un blocco antirumore 3, comprendente due diodi posti in anti-parallelo, Ã ̈ inserito tra il terminale di uscita HVout del traslatore 2 di livello ed il terminale di connessione Xdcr.

Il blocco antirumore 3, noto come anti-noise diodes, consente durante la fase di ricezione del canale 1 di trasmissione di sganciare le capacità parassite del semiponte del traslatore 2 di livello dal terminale di connessione Xdcr, evitando così di influenzare il segnale di ricezione.

Un T/R switch 6 o interruttore di ricezione à ̈ inserito tra il terminale di connessione Xdcr ed un terminale di uscita LVout a bassa tensione del canale 1 di trasmissione. Durante la fase di ricezione del canale 1 di trasmissione, l'interruttore di ricezione 6 à ̈ attivato e trasmette il segnale di ricezione al terminale di uscita LVout a bassa tensione.

Il terminale di uscita LVout a bassa tensione à ̈ connesso ad un amplificatore LNA che consente di amplificare i segnali o echi ricevuti dal trasduttore piezoelettrico a seguito degli impulsi inviati.

Il segnale di ricezione, opportunamente elaborato, consentirà di visualizzare un'immagine in uno schermo, non evidenziato in figura.

E' opportuno notare che l’interruttore di ricezione 6 à ̈ del tipo ad alta tensione anche se il segnale di ricezione à ̈ un segnale generalmente ad un valore di tensione basso, poiché il trasduttore piezoelettrico connesso al canale 1 di trasmissione rileva piccoli echi di ritorno di segnali impulsivi ad ultrasuoni.

L’interruttore di ricezione 6 deve comunque soddisfare due esigenze apparentemente in contrasto tra loro: deve essere del tipo ad alta tensione durante la fase di trasmissione del canale 1 di trasmissione, in cui il traslatore 2 di livello ha una fase della durata variabile tra decine e centinaia di nanosecondi, mentre durante la fase di ricezione deve essere acceso sempre con basse tensioni, la fase di ricezione può avere una durata di qualche centinaia di microsecondi.

Inoltre, l'interruttore di ricezione 6 ed il blocco 5 di clamp sono generalmente realizzati in due chip separati, ed in particolare collocati rispettivamente in un chip di ricezione e in un chip di trasmissione, oppure, se presenti nello stesso chip sono realizzati separatamente in modo tale da rispondere correttamente alle singole specifiche.

Più in dettaglio, il traslatore ad alta tensione 2 comprende un primo ramo avente un primo transistore di commutazione M1 ed un secondo transistore di commutazione M2 inseriti in serie tra loro tra il primo riferimento di tensione superiore HVP ed il primo riferimento di tensione inferiore HVM. Il primo e il secondo transistore, M1 ed M2, hanno rispettivi terminali di comando connessi a, e pilotati da, un primo DRM1 ed un secondo driver DRM2 di ingresso, ed i rispettivi terminali di drain connessi tra di loro.

Giova rilevare che il primo transistore di commutazione M1 Ã ̈ un transistore MOS ad alta tensione e a canale P (HV Pmos) mentre il secondo e transistore di commutazione M2 Ã ̈ un transistore MOS ad alta tensione e a canale N (HV Nmos),

Nelle soluzioni classiche ultrasoniche, il traslatore di livello à ̈ pertanto ottenuto con stadi d’uscita asimmetrici (NMOS e PMOS) che generano inevitabilmente una distorsione di seconda armonica.

Infatti, si ha che nel momento in cui il circuito 1 deve passare da un livello di tensione alto (ad esempio HVP) al livello di tensione basso (ad esempio HVM) o viceversa, il traslatore 2, essendo realizzato con transistori di tipo MOS di differente tipologia (Nmos vs. Pmos), presenta una transizione al terminale di uscita HVout differente nel caso il traslatore commuti verso un valore di tensione alto o commuti verso un valore di tensione basso.

Tale asimmetria nel fronte di salita o discesa del segnale di tensione al terminale HVout comporta l’introduzione nel segnale emesso di una componente di seconda armonica, la quale andrebbe a disturbare le successive analisi di seconda armonica sull’eco riflesso.

Generalmente à ̈ possibile minimizzare tale asimmetria a seconda delle caratteristiche corrente/tensione dei due transistori Nmon e Pmos, facendoli operare in un opportuno intorno delle condizioni di lavoro (quale carico in uscita e tensione di lavoro).

Tuttavia tale ottimizzazione non risulta essere stabile e precisa e soprattutto, al variare delle condizioni di lavoro, può portare un notevole degrado delle prestazioni, fino anche a 10dB in meno di attenuazione sulla componente di seconda armonica trasmessa.

La asimmetria introdotta in particolare influenza la percentuale riflessa del segnale acustico che porta le informazioni sulla differenza di impedenza tra i tessuti attraversati.

Tale distorsione di seconda armonica à ̈ tollerata (in applicazioni non di altissima qualità) quando à ̈ attenuta di circa 30-40db rispetto al valore della portante del segnale acustico generato.

Tuttavia la presenza della distorsione fa si che vengano generate delle immagini, della zona che si vuole osservare, con una minore risoluzione rispetto a quella che si potrebbe ottenere se non vi fosse la succitata asimmetria.

SOMMARIO DELL’INVENZIONE

Uno scopo à ̈ quello di realizzare un traslatore ad alta tensione multilivello per applicazioni ultrasoniche in grado di avere una transizione del valore della tensione presente al suo terminale di uscita pressoché simmetrica in modo da limitare l’introduzione di una asimmetria di seconda armonica.

Un ulteriore scopo à ̈ quello di realizzare un canale di trasmissione/ricezione per applicazioni ultrasoniche che utilizzi il traslatore ad alta tensione multilivello così da generare immagini meglio definite (o con migliore risoluzione) e/o individuare con maggiore precisione la conformazione dell’organo interno.

Grazie ad una forma di realizzazione, ad esempio utilizzando un traslatore a due, tre o cinque livelli (o un numero di livelli superiore a cinque) à ̈ dunque possibile realizzare un canale di trasmissione/ricezione in cui entrambe le commutazioni sono effettuate per metà da un transistore Nmos e metà da un transistore Pmos, questo rendendo intrinsecamente simmetrica la struttura.

Inoltre, un ulteriore vantaggio della presente descrizione, à ̈ che l’area occupata, in prima approssimazione, dal traslatore à ̈ uguale a quella di un traslatore classico e la simmetria dei segnali à ̈ garantita indipendentemente dalla tensione di alimentazione e in prima approssimazione dal carico.

Infine, un altro vantaggio della presente invenzione consiste nel fatto che il canale di trasmissione/ricezione utilizzante il traslatore a due, tre o cinque livelli si auto-protegge dai ricircoli di corrente provenienti dal terminale di uscita.

BREVE DESCRIZIONE DEI DISEGNI

Le caratteristiche ed i vantaggi della presente divulgazione risulteranno evidenti dalla seguente descrizione dettagliata di una possibile forma di realizzazione pratica, illustrata a titolo di esempio non limitativo nell’insieme dei disegni, in cui:

- la figura 1 mostra un circuito di trasmissione/ricezione per applicazioni ultrasoniche in accordo con l’arte nota;

- la figura 2 mostra una prima forma di realizzazione del circuito di trasmissione/ricezione per applicazioni ultrasoniche comprendente il traslatore ad alta tensione multilivello in accordo con la presente invenzione;

- la figura 2A mostra una forma di realizzazione di un componente del traslatore ad alta tensione multilivello di figura 2;

- la figura 3 mostra una rappresentazione grafica di una simulazione delle prestazioni ottenibili con il circuito di trasmissione/ricezione di figura 1 e di figura 2;

- la figura 4 mostra una seconda forma di realizzazione del circuito di trasmissione/ricezione per applicazioni ultrasoniche comprendente il traslatore ad alta tensione per applicazioni industriali in accordo con la presente invenzione;

- la figura 5 mostra una terza forma di realizzazione del circuito di trasmissione/ricezione per applicazioni ultrasoniche comprendente il traslatore ad alta tensione per applicazioni industriali in accordo con la presente invenzione.

DESCRIZIONE DETTAGLIATA

Anche qualora non esplicitamente evidenziato, le singole caratteristiche descritte in riferimento alle specifiche realizzazioni dovranno intendersi come accessorie e/o intercambiabili con altre caratteristiche, descritte in riferimento ad altri esempi di realizzazione.

La presente descrizione si riferisce ad un canale di trasmissione/ricezione per applicazioni ad ultrasuoni utilizzante un traslatore multilivello ad alta tensione.

Nel prosieguo, per semplicità di descrizione, ad elementi già descritti con riferimento all’arte nota saranno indicati con il medesimo numero di riferimento.

Con riferimento alla figura 2, si nota che il traslatore multilivello 2’ comprende, oltre al primo ramo anche un secondo ramo in parallelo al primo ramo avente:

- un terzo transistore di commutazione M3, inserito in serie tra il primo riferimento di tensione superiore HVPO ed il nodo di uscita HVout,

- un secondo transistore di commutazione M4 inserito, in serie detto nodo di uscita HVout e detto primo riferimento di tensione inferiore HVMO.

In particolare il terzo ed il quanto transistore di commutazione, M3 ed M4, hanno i rispettivi terminali di comando (o terminale di gate) connessi a, e pilotati da, dai terminali di drain del primo transistore di commutazione M1 e del secondo transistore di commutazione M2, rispettivamente.

Giova rilevare che il terzo transistore di commutazione M3 Ã ̈ un transistore MOS ad alta tensione e a canale N (High Voltage o HV Nmos) mentre il quarto transistore di commutazione M4 Ã ̈ un transistore MOS ad alta tensione e a canale P (HV Pmos).

In particolare, secondo un aspetto della presente descrizione, il primo ed il quarto transistore M1, e M4 sono transistori MOS configurati per trasportare la medesima capacità di corrente laddove il secondo ed il terzo transistore M2 e M3 sono transistori MOS configurati per trasportare la medesima capacità di corrente.

Preferibilmente, secondo un aspetto caratteristico della presente descrizione e al fine di ottimizzare le prestazioni del traslatore multilivello 2’, à ̈ possibile anche dimensionare i suddetti quattro transistori M1,…, M4 in modo tale che tutti e quattro trasportino la medesima capacità di corrente.

Tale scelta migliora sensibilmente la bontà della simmetria nell’ultima parte della commutazione e, soprattutto, à ̈ vantaggiosa in termini di area occupata dai quattro transistori M1,…, M4.

In altre parole i suddetti transistori M1, M2, M3 e M4 sono progettati e implementati per trasportare la medesima capacità di corrente, ad esempio sono transistori Mos con tensione di drain source pari a 100V o 200V.

Il traslatore multilivello 2’ comprende una batteria bidirezionale BiB inserita in serie tra i terminali di drain del primo transistore di commutazione M1 e del secondo transistore di commutazione M2.

In particolare, la batteria bidirezionale BiB ha un primo terminale T1-BiB che à ̈ connesso con il terminale di drain del primo transistore di commutazione M1 ed un secondo terminale T2-BiB che à ̈ connesso con il terminale di drain del secondo transistore di commutazione M2.

La batteria bidirezionale BiB Ã ̈ configurata per erogare due valori di tensione VBiB_1 e VBiB_2, uguali in modulo ma diversi in segno, ossia |VBiB_1| = -|VBiB_2|.

Secondo una forma di realizzazione preferita, anche con riferimento alla figura 2A, la batteria bidirezionale BiB comprende una serie di diodi a bassa tensione posti in antiparallelo, ad esempio tre.

In particolare si ha che il primo valore di tensione VBiB_1 Ã ̈ erogato dalla batteria bidirezionale BiB quando la transizione del terminale di uscita HVout passa da un valore di tensione basso, ad esempio HVM0, ad un valore di tensione alto, ad esempio HVP0, mentre il secondo valore di tensione VBiB_2 Ã ̈ erogato dalla batteria BiB quando la transizione del terminale di uscita HVout passa da un valore di tensione alto, ad esempio HVP0, ad un valore di tensione basso, ad esempio HVM0.

Il traslatore multilivello 2’ comprende un primo diodo D1 a bassa tensione avente un terminale di catodo CD1 connesso al terminale di drain del primo transistore M1 (e quindi anche con il primo terminale T1-BiB della batteria BiB) ed un terminale di anodo AD1 connesso al nodo di uscita HVout ed un secondo D2 a bassa tensione avente un terminale di catodo CD2 connesso al nodo di uscita HVout ed un terminale di anodo AD2 connesso al terminale di drain del secondo transistore M2 (e quindi anche con il secondo terminale T2-BiB della batteria BiB).

Preferibilmente il primo diodo D1 ed il secondo diodo D2 si concretizzano in diodi a bassa tensione e sono realizzati in modo da avere specifiche elettriche identiche.

E’ utile sottolineare che, nel caso preferito di realizzazione del traslatore multilivello 2’, essendo i diodi D1 e D2 identici, la tensione ai loro capi sarà uguale in valore, ossia V_D1 uguale a V_D2.

Ciò comporta che i due valori di tensione VBiB_1 e VBiB_2 possono essere uguali in modulo ma diversi in segno dato che à ̈ in funzione della transizione che sta espletando il traslatore 2’, ossia |VBiB_1| = - |VBiB_2|.

Descrivendo ora il funzionamento del traslatore di multilivello 2’, che nel caso rappresentato in tale figura 2 consente di traslare o commutare tra due livelli, di cui un livello alto e sostanzialmente pari al valore della tensione del primo riferimento positivo HVP0 e l’altro sostanzialmente pari al valore della tensione del primo riferimento negativo HVM0, si nota che nella condizione in cui la tensione tra gate e source Vgs_M1 à ̈ uguale alla tensione tra gate e source Vgs_M2 ed entrambe sono pari a zero allora il terminale di uscita XDCR del canale di trasmissione/ricezione 1 à ̈ ad un valore di tensione pari a zero.

Accendendo il transistore M1, attraverso il driver DRM1 e, forzando la sua tensione gate source Vgs_M1 ad una tensione VDD, dove VDD e’ la tensione di comando di tale transistore M1 (ad esempio pari a 3V o 5V), inizia a scorrere una corrente I1 tra i nodi A (o terminale HVout) e B sviluppando una tensione che à ̈ funzione della tensione VBiB_1 erogata dalla batteria bidirezionale BiB.

Dato che il nodo A rappresenta il terminale di comando o di gate del transistore M3 e il nodo B rappresenta il terminale di source di tale transistore M3 allora quest’ultimo sarà in stato di conduzione (Vgs_M3 uguale a VDD) facendo scorrere una corrente I2 verso l’uscita XDCR.

In particolare, data la presenza del diodo D1, la tensione di comando per il transistore M3 Ã ̈ uguale a VBiB_1 V_D1 = VDD.

E’ bene notare che per costruzione la tensione al nodo C à ̈ maggiore della tensione al nodo B quindi il Mos M4 e’ sicuramente spento.

Il traslatore 2’ finisce la propria commutazione quando il terminale di uscita XDCR raggiunge il primo valore di tensione positiva HVP0.

Giova rilevare che l’ultima parte di commutazione (da HVP0-VDD a HVP0) viene fatta dal solo transistore M1 perché il transistore M3 si sta spegnendo.

Quando à ̈ necessario commutare il valore del terminale di uscita HVOUT dal valore alto al valore basso allora viene spento il transistore di commutazione M1 (ossia à ̈ imposta tensione tra gate e source uguale a zero, Vgs_M1=0) ed à ̈ acceso il transistore di commutazione M2 (ossia à ̈ imposta una tensione tra gate e source uguale alla tensione di comando -VDD imposta attraverso il dirver DRM2, Vgs_M2=VDD) ed inizia a scorrere una corrente I3, che sviluppa tra i nodi B e C una tensione che à ̈ funzione della tensione VBiB_2 erogata dalla batteria bidirezionale BiB.

In particolare, data la presenza del diodo D2, la tensione di comando per il transistore M4 Ã ̈ uguale a imponendo una tensione pari a VBiB_2 - V_D2 = -VDD, ossia VDD = -VBiB_2 V_D2 essendo |VBiB_1| = - |VBiB_2|.

Tale tensione -VDD fa accendere il transistore di commutazione M4 con una tensione tra gate e source pari a VDD ed inizia a scorrere una corrente I4.

Giova rilevare che per costruzione la tensione presente al nodo A à ̈ inferiore a quella presente al nodo B e quindi il transistore di commutazione M3 e’ sicuramente spento.

L’’ultima parte di commutazione (da HVM0+VDD a HVM0) viene fatta solo dal transistore di commutazione M3.

Il fatto che i transistori M1 e M2 portino la stessa corrente, consente di rendere simmetriche anche quest’ultime porzioni della commutazione, garantendo una prestazione ottimale in tutto il campo di commutazione.

Appare evidente il vantaggio del traslatore 2’ rispetto alla configurazione classica dato che nel traslatore in accordo alla presente descrizione, entrambe le commutazioni verso il valore di tensione alto e verso il valore di tensione basso sono effettuate per metà da transistori di tipo Nmos e per metà da transistori di tipo Pmos.

In particolare la transizione verso il primo livello di tensione positivo HVP0 o livello alto à ̈ espletata con i transistori M1 e M3 (uno tipo Nmos e uno tipo Pmos) mentre la transizione verso il primo livello di tensione negativo HVP0 o livello basso con i transistori M2 e M4 (uno tipo Nmos e uno tipo Pmos).

Questo rende intrinsecamente simmetrica la struttura del traslatore 2 e, quindi, rende simmetriche le transizioni riducendo l’introduzione di disturbi di seconda armonica.

Vantaggiosamente il traslatore 2’ in accordo alla presente descrizione presenta un’area occupata dai transistori con i transistori di commutazione M1, M2, M3 e M4 in prima approssimazione uguale a quella della struttura classica, dato che tali quattro transistori di commutazione M1, M2, M3 e M4 hanno sì tra di loro la medesima capacità di condurre corrente ma inferiore e pari alla metà della capacità di condurre la corrente dei transistori Mos implementati nella struttura classica .

Giova inoltre rilevare che la simmetria della transizione à ̈ garantita indipendentemente dalla tensione di alimentazione e in prima approssimazione anche dal carico.

Infine il traslatore 2’, in accordo alla presente descrizione, si auto-protegge dai ricircoli di corrente provenienti dall’uscita grazie ai diodi drain source dei mos M3 e M4, così come il traslatore in accordo con la struttura classica.

Con riferimento ora alla figura 3, in cui à ̈ mostrata una rappresentazione grafica di una simulazione delle prestazioni di tensione ottenibili al nodo XDCR in una finestra di misura Tw, con il circuito di trasmissione/ricezione di figura 1 e di figura 2, si nota che nel caso della struttura proposta, in accordo con quanto descritto in figura 2, i tempi di salita Trise e discesa Tfall sono decisamente più simili tra loro pari a circa 15.2nsec rispetto ad un’equivalente struttura classica, in accordo con quanto descritto in figura 1, in cui il tempo si discesa Tfall’ à ̈ pari a 14.9nsec ed il tempo di salita Trise’ à ̈ pari a 15.4nsec.

Con riferimento ora alla figura 4, in cui à ̈ mostrata una seconda forma di realizzazione del circuito di trasmissione/ricezione per applicazioni ultrasoniche comprendente il traslatore ad alta tensione per applicazioni industriali in accordo con la presente descrizione, si nota che il traslatore multilivello 2’’ comprende:

- un quinto transistore di commutazione M5 ed un terzo diodo D3, inseriti, in serie tra loro, tra un riferimento di tensione a potenziale fisso GND, ad esempio pari a massa, e il terminale di drain del primo transistore M1,

- un sesto transistore di commutazione M6 ed un quanto diodo D4, inseriti in serie tra loro, tra il riferimento di tensione potenziale fisso GND e il terminale di drain del secondo transistore M2.

In particolare il quinto ed il sesto transistore di commutazione M5, M6, hanno rispettivi terminali di comando connessi a, e pilotati da, un terzo DRM5 ed un quarto driver DRM6 di ingresso.

Giova rilevare che il quinto transistore di commutazione M5 Ã ̈ un transistore MOS ad alta tensione a canale P (HV Pmos) mentre il sesto transistore di commutazione M6 Ã ̈ un transistore MOS ad alta tensione e a canale N (HV Nmos);

Secondo un aspetto della presente descrizione il quinto ed il sesto transistore di commutazione M5, M6 sono transistori MOS configurati per trasportare una capacità di corrente uguale alla capacità di corrente trasportata dal primo, secondo, terzo e quarto transistore di commutazione M1, M2, M3 e M4.

Il quinto ed il sesto transistore di commutazione M5, M6 sono in grado di tenere una tensione tra drain e source pari alla metà rispetto ai transistori M1, M2, M3 e M4, ad esempio 100V.

In particolare un terminale di catodo CD3 del terzo diodo D3 Ã ̈ connesso con il terminale di drain del primo transistore di commutazione M1, mentre un terminale di anodo AD4 del quarto diodo D4 Ã ̈ connesso con il terminale di drain del secondo transistore di commutazione M2.

Tali diodi consentono ai nodi A e C di non essere vincolati a massa durante in funzionamento dei Mos M1 e M2.

Per quanto concerne il funzionamento del traslatore 2’’, come illustrato in figura 4, valgono le medesime considerazioni svolte con riferimento alle figure 2 e 2A.

In questa forma di realizzazione (cfr. figura 4) à ̈ bene però sottolineare come la presenza dei transistori di commutazione M5 e M6 consenta di realizzare un traslatore a tre livelli, dato che tali transistori M5, M6 introducono un livello intermedio o clamp tra il valore di tensione alto (o HVP0) ed il valore di tensione basso (o HVM0).

Ad esempio il valore di clamp corrisponde al valore del riferimento di tensione a potenziale fisso, ossia pari a massa (GND).

E’ bene altresì sottolineare che nella transizione che va dal valore di tensione basso (HVM0) verso un valore di tensione di clamp, à ̈ in conduzione il transistore di commutazione M5 e non il transistore di commutazione M6, insieme al transistore M3 che si divideranno come nel caso precedente la corrente.

D’altra parte nella transizione che va dal valore di tensione alto (HVP0) verso un valore di tensione di clamp, à ̈ in conduzione il transistore di commutazione M6 e non il transistore di commutazione M5, insieme al transistore M4 che si divideranno come nel caso precedente la corrente.

E’ bene altresì sottolineare che il circuito di clamp 5, consente di finire la commutazione di clamp ad valore di tensione pari a massa (o 0V) altrimenti il nodo HVOut rimarrebbe o ad una tensione pari VDD o a –VDD.

A tale fine lo switch implementato nel dispositivo di clamp 5 può essere molto piccolo non dovendo portare tanta corrente.

Si evince pertanto che il traslatore 2’’ in accordo alla presente descrizione presenta delle transizioni verso lo stato di clamp molto più simmetriche tra di loro (indifferentemente che si parta da un valore di tensione positivo o negativo) dato che sono sempre in conduzione un transistore di tipo Pmos ed uno di tipo Nmos.

Inoltre tali transizioni verso lo stato di clamp per metà saranno fatte proprio dagli stessi transistori mos usati nelle altre commutazioni.

Vantaggiosamente, la presenza dei transistori di commutazione M5 e M6 e dei relativi diodi à ̈ integrata nella struttura del traslatore 2’’ stesso e ciò riduce sensibilmente i problemi dovuti alla distorsione di seconda armonica.

Giova inoltre rilevare che il traslatore 2’’ occupa meno spazio rispetto ad un traslatore classico dato che nelle commutazioni di clamp metà della corrente à ̈ portata sempre dai transistori di commutazione M3 e M4; ciò implica che i transistori di commutazione M5 e M6 possono essere dimensionati circa pari alla metà rispetto d un circuito di clamp tradizionale.

Con riferimento ora alla figura 5, in cui à ̈ mostrata una terza forma di realizzazione del circuito di trasmissione/ricezione per applicazioni ultrasoniche comprendente il traslatore ad alta tensione 2’’’, si nota che il secondo ramo del traslatore multilivello ad alta tensione comprende:

- un quinto diodo D5 inserito in serie al primo transistore di commutazione M1, in cui un terminale di catodo CD5 del diodo D5 Ã ̈ connesso con il terminale di comando del terzo transistore di commutazione M3;

- un sesto diodo D6 inserito in serie al secondo transistore di commutazione M2, in cui un terminale di anodo AD6 del sesto diodo D6 Ã ̈ connesso con detto terminale di comando di detto quarto transistore di commutazione M4.

Il traslatore multilivello 2’’’ comprende un terzo ramo in parallelo al primo ed al secondo ramo ed avente:

- un settimo transistore di commutazione M7 ed un settimo diodo D7, inseriti, in serie tra loro, tra un secondo riferimento di tensione superiore HVPl e il terminale di comando del terzo transistore M3, in cui un terminale di catodo CD7 del settimo diodo D7 Ã ̈ connesso con il terminale di comando del terzo transistore di commutazione M3;

- un ottavo transistore di commutazione M8 ed un ottavo diodo D8, inseriti, in serie tra loro, tra un secondo riferimento di tensione inferiore HVM1 e il terminale di comando del quarto transistore di commutazione M4, in cui un terminale di anodo AD8 dell’ottavo diodo D8 à ̈ connesso con il terminale di comando del quarto transistore di commutazione M4.

Secondo un aspetto della presente descrizione il settimo e l’ottavo transistore M7, M8 hanno rispettivi terminali di comando, o gate, connessi a, e pilotati da, un quinto DRM7 ed un quarto driver DRM8 di ingresso.

In particolare il settimo transistore di commutazione M7 à ̈ un transistore MOS ad alta tensione e a canale P (HV Pmos) mentre l’ottavo transistore di commutazione M8 à ̈ un transistore MOS ad alta tensione e a canale N (HV Nmos).

Il traslatore 2’’’ comprende:

- un nono transistore di commutazione M9 inserito in serie tra il primo riferimento di tensione superiore HVP0 e il terminale di drain del terzo transistore di commutazione M3, tale nono transistore M9 avendo un terminale di gate connesso con il terminale di gate di detto primo transistore M1;

- un decimo transistore di commutazione M10 inserito in serie tra il primo riferimento di tensione inferiore HVM0 e il terminale di drain del quarto transistore M4, tale decimo transistore M10 avendo un terminale di gate connesso con il terminale di gate del secondo transistore M2.

Giova rilevare che il nono transistore di commutazione M9 à ̈ un transistore MOS ad alta tensione e a canale P (HV Pmos) la cui capacità di corrente à ̈ superiore rispetto a quella del primo e/o del terzo transistore M1, M3, mentre il decimo transistore di commutazione M10 à ̈ un transistore MOS ad alta tensione e a canale N (HV Nmos) la cui capacità di corrente à ̈ superiore rispetto a quella del secondo e/o quarto transistore M2, M4.

Ad esempio il nono ed il decimo transistore di commutazione M9, M10 presentano una tensione tra drain e source pari a 100V.

Secondo un aspetto della presente descrizione il traslatore 2’’’ comprende:

- un nono diodo D9 in cui un terminale di catodo CD9 del nono diodo D9 Ã ̈ connesso con il terminale di drain del transistore M9 e un terminale di anodo AD9 di tale nono diodo D9 Ã ̈ connesso con il terminale di source del settimo transistore M7,

- un decimo diodo D10 in cui un terminale di catodo CD10 del decimo diodo D10 à ̈ connesso con il terminale di drain dell’ottavo transistore M8 e un terminale di anodo AD10 del decimo diodo D10 à ̈ connesso con il terminale di drain del quarto transistore M4.

E’ bene sottolineare che, vantaggiosamente, i transistori M1, M4 e M7 sono transistori del tipo Pmos ed hanno la medesima capacità di trasportare corrente, così come i transistori M2, M3 e M8 sono transistori del tipo Nmos ed hanno la medesima capacità di trasportare corrente.

Giova inoltre rilevare che:

- il secondo riferimento di tensione superiore HVPl presenta un livello di tensione che à ̈ inferiore rispetto al valore di tensione del primo riferimento di tensione superiore HVP0. Ad esempio il livello di tensione HVP1 à ̈ pari a 60V;

- il secondo riferimento di tensione inferiore HVMl presenta un livello di tensione che à ̈ superiore rispetto al valore di tensione del secondo riferimento di tensione inferiore HVPM. Ad esempio il livello di tensione HVM1 à ̈ pari a -60V.

Per quanto concerne il funzionamento il traslatore 2’’’ illustrato in figura 5 valgono le medesime considerazioni svolte con riferimento alle figure 2 e 4.

In questa forma di realizzazione illustrata in figura 5 à ̈ bene però sottolineare come la presenza dei transistori M7 e M8 consentano di realizzare un traslatore a cinque livelli ma che la presenza dei transistori M9 e M10 consentano di evitare una consumo di corrente dato che quando sono accesi M7 o M8 risultano spenti e quindi la corrente che scorre in M3 o M4, attraverso i diodi D9 e D10, e’ fornita direttamente dalle alimentazioni più basse HVP1 o HVM1.

Ciò comporta che tutte le commutazioni del traslatore 2’’’ sono effettuate per metà da un transistore di tipo Nmos e metà da un transistore di tipo Pmos, rendendo intrinsecamente simmetrica la struttura per tutti i cinque livelli e anche per la commutazione di clamp.

Ovviamente, un tecnico del ramo, allo scopo di soddisfare esigenze contingenti e specifiche, potrà apportare numerose modifiche e varianti prima descritti, tutte peraltro contenute nell'ambito di protezione quale definito dalle seguenti rivendicazioni.

Claims (12)

1. RIVENDICAZIONI 1. Traslatore multilivello ad alta tensione (2’,2’’,2’’’) per applicazioni ad ultrasuoni comprendente: - un primo ramo avente: - un primo transistore di commutazione (M1) ed un secondo transistore di commutazione (M2), inseriti in serie tra loro tra un primo riferimento di tensione superiore (HVP0) ed un primo riferimento di tensione inferiore (HVM0), - detto primo e secondo transistore, (M1, M2), hanno rispettivi terminali di comando connessi a, e pilotati da, un primo (DRM1) ed un secondo driver (DRM2) di ingresso, ed i rispettivi terminali di drain connessi tra di loro, - detto primo transistore di commutazione (M1) essendo un transistore MOS ad alta tensione e a canale P (HV Pmos) mentre detto secondo e transistore di commutazione (M2) essendo un transistore MOS ad alta tensione e a canale N (HV Nmos), caratterizzato dal fatto di comprendere: - un secondo ramo in parallelo al primo ramo avente: - un terzo transistore di commutazione (M3), inserito in serie tra detto primo riferimento di tensione superiore (HVP0) ed un nodo di uscita HVout, - un secondo transistore di commutazione (M4) inserito, in serie detto nodo di uscita (HVout) e detto primo riferimento di tensione inferiore (HVM0), - detto terzo e quanto transistore, (M3, M4), hanno rispettivi terminali di comando connessi a, e pilotati da, detti terminali di drain di detto primo transistore di commutazione (M1) e di detto secondo transistore di commutazione (M2), rispettivamente, - detto terzo transistore di commutazione (M3) essendo un transistore MOS ad alta tensione e a canale N (HV Nmos) mentre detto quarto transistore di commutazione (M4) essendo un transistore MOS ad alta tensione e a canale P (HV Pmos), - detti primo e quarto transistore (M1, e M4) essendo transistori MOS configurati per trasportare la medesima capacità di corrente e detti secondo e terzo transistore (M2, M3) essendo transistori MOS configurati per trasportare la medesima capacità di corrente; - una batteria bidirezionale (BiB) inserita in serie tra detti terminali di drain di detto primo transistore di commutazione (M1) e di detto secondo transistore di commutazione (M2) per erogare due valori di tensione (VBiB_1,VBiB_2) uguali in modulo ma diversi in segno; - detto quarto transistore (M4) essendo pilotato in funzione di un valore di tensione (VBiB_1) di detti due valori di tensione (VBiB_1,VBiB_2) uguali in modulo ma diversi in segno erogato da detta batteria bidirezionale (BiB) quando detto primo transistore (M1) à ̈ pilotato da una tensione di comando (VDD) erogata da detto primo driver (DRM1) e - detto terzo transistore (M3) essendo pilotato in funzione dell’altro valore di tensione (VBiB_2) di detti due valori di tensione (VBiB_1,VBiB_2) uguali in modulo ma diversi in segno erogato da detta batteria bidirezionale (BiB) quando detto secondo transistore (M2) à ̈ pilotato da detta tensione di comando (VDD) erogata da secondo primo driver (DRM2).
2. 2. Traslatore multilivello ad alta tensione (2’,2’’,2’’’) per applicazioni ad ultrasuoni in accordo con la rivendicazione 1, comprendente un primo diodo (D1) a bassa tensione avente un terminale di catodo (CD1) connesso a detto terminale di drain di detto primo transistore di commutazione (M1) ed un terminale di anodo (AD1) connesso a detto nodo di uscita (HVout); - un secondo diodo (D2) a bassa tensione avente un terminale di catodo (CD2) connesso a detto nodo di uscita (HVout) ed un terminale di anodo (AD2) connesso a detto terminale di drain di detto secondo transistore di commutazione (M2), - detto valore di tensione (VBiB_1) di detti due valori di tensione (VBiB_1,VBiB_2) à ̈ pari a detta tensione di comando (VDD) generata da detto primo driver (DRM1) di ingresso a meno di una tensione che cade ai capi di detto primo diodo (D1) e l’altro valore di tensione (VBiB_2) di detti due valori di tensione (VBiB_1,VBiB_2) à ̈ pari alla tensione di comando (VDD) generata da detto secondo driver (DRM2) di ingresso a meno di una tensione che cade ai capi di detto secondo diodo (D2).
3. 3. Traslatore multilivello ad alta tensione (2’,2’’,2’’’) per applicazioni ad ultrasuoni in accordo con la rivendicazione 1 o 2, in cui detta batteria bidirezionale (BiB) comprende una pluralità di diodi a bassa tensione posti in antiparallelo.
4. 4. Traslatore multilivello ad alta tensione (2’,2’’,2’’’) per applicazioni ad ultrasuoni in accordo con la rivendicazione 1, in cui detti primo, secondo, terzo e quarto transistore (M1, M2, M3 e M4) sono transistori MOS configurati per trasportare la medesima capacità di corrente.
5. 5. Traslatore multilivello ad alta tensione (2’,2’’,2’’’) per applicazioni ad ultrasuoni in accordo con la rivendicazione 1, comprendente: - un quinto transistore di commutazione (M5) ed un terzo diodo (D3), inseriti, in serie tra loro, tra un riferimento di tensione (GND) e detto terminale di drain di detto primo transistore di commutazione (M1), - un sesto transistore di commutazione (M6) ed un quarto diodo (D4), inseriti in serie tra loro, tra detto riferimento di tensione (GND) e detto terminale di drain di detto secondo transistore di commutazione (M2); - detto quinto e sesto transistore, (M5, M6), hanno rispettivi terminali di comando connessi a, e pilotati da, un terzo (DRM5) ed un quarto driver (DRM6) di ingresso; - detto quinto transistore di commutazione (M5) essendo un transistore MOS ad alta tensione a canale P (HV Pmos) mentre detto sesto transistore di commutazione (M6) essendo un transistore MOS ad alta tensione e a canale N (HV Nmos); - detto quinto e sesto transistore (M5, M6) essendo transistori MOS configurati per trasportare una capacità di corrente inferiore capacità di corrente trasportata detti primo, secondo, terzo e quarto transistore (M1, M2, M3 e M4).
6. 6. Traslatore multilivello ad alta tensione (2’, 2’’, 2’’’) per applicazioni ad ultrasuoni in accordo con la rivendicazione 5, in detto quinto e sesto transistore (M5, M6) essendo transistori MOS configurati per trasportare una capacità di corrente pari alla metà rispetto alla capacità di corrente trasportata detti primo, secondo, terzo e quarto transistore (M1, M2, M3 e M4)
7. 7. Traslatore multilivello ad alta tensione (2’, 2’’, 2’’’) per applicazioni ad ultrasuoni in accordo con la rivendicazione 5, in cui: - un terminale di catodo (CD3) di detto terzo diodo (D3) à ̈ connesso con detto terminale di drain di detto primo transistore di commutazione (M1); - un terminale di anodo (AD4) di detto quarto diodo (D4) à ̈ connesso con detto terminale di drain di detto secondo transistore di commutazione (M2).
8. 8. Traslatore multilivello ad alta tensione (2’,2’’,2’’’) per applicazioni ad ultrasuoni in accordo con la rivendicazione 5, comprendente: - un quinto diodo (D5) inserito in serie a detto primo transistore di commutazione (M1), in cui un terminale di catodo (CD5) di detto quinto diodo (D5) à ̈ connesso con detto terminale di comando di detto terzo transistore di commutazione (M3); - un sesto diodo (D6) inserito in serie a detto secondo transistore di commutazione (M2), in cui un terminale di anodo (AD6) di detto sesto diodo (D6) à ̈ connesso con detto terminale di comando di detto quarto transistore di commutazione (M4); - un terzo ramo in parallelo al primo ed al secondo ramo ed avente: - un settimo transistore di commutazione (M7) ed un settimo diodo (D7), inseriti, in serie tra loro, tra un secondo riferimento di tensione superiore (HVPl) e detto terminale di comando di detto terzo transistore di commutazione (M3), in cui un terminale di catodo (CD7) di settimo diodo (D7) à ̈ connesso con detto terminale di comando di detto terzo transistore di commutazione (M3); - un ottavo transistore di commutazione (M8) ed un ottavo diodo (D8), inseriti, in serie tra loro, tra un secondo riferimento di tensione inferiore (HVM1) e detto terminale di comando di detto quarto transistore di commutazione (M4), in cui un terminale di anodo (AD8) di detto ottavo diodo (D8) à ̈ connesso con detto terminale di comando di detto quarto transistore di commutazione (M4); - detto settimo ed ottavo transistore (M7, M8) hanno rispettivi terminali di comando, o gate, connessi a, e pilotati da, un quinto (DRM7) ed un quarto driver (DRM8) di ingresso; - detto settimo transistore di commutazione (M7) essendo un transistore MOS ad alta tensione e a canale P (HV Pmos) mentre detto ottavo transistore di commutazione (M8) essendo un transistore MOS ad alta tensione e a canale N (HV Nmos).
9. 9. Traslatore multilivello ad alta tensione (2’,2’’,2’’’) per applicazioni ad ultrasuoni in accordo con la rivendicazione 8, in cui detto secondo ramo comprende: - un nono transistore (M9) inserito in serie tra detto primo riferimento di tensione superiore (HVP0) e detto terminale di drain di detto terzo transistore di commutazione (M3), detto nono transistore (M9) avendo un terminale di gate connesso con detto terminale di gate di detto primo transistore di commutazione (M1); - un decimo transistore (M10) inserito in serie tra detto primo riferimento di tensione inferiore (HVM0) e detto terminale di drain di detto quarto transistore di commutazione (M4), detto decimo transistore (M10) avendo un terminale di gate connesso con detto terminale di gate di detto secondo transistore di commutazione (M2).
10. 10. Traslatore multilivello ad alta tensione (2’,2’’,2’’’) per applicazioni ad ultrasuoni in accordo con la rivendicazione 9, in cui: - detto nono transistore (M9) essendo un transistore MOS ad alta tensione e a canale P (HV Pmos) la cui capacità di corrente à ̈ inferiore rispetto a detto primo e/o terzo transistore di commutazione (M1, M3); - detto decimo transistore (M10) essendo un transistore MOS ad alta tensione e a canale N (HV Nmos) la cui capacità di corrente à ̈ inferiore rispetto a detto secondo e/o quarto transistore di commutazione (M2, M4).
11. 11. Traslatore multilivello ad alta tensione (2’,2’’,2’’’) per applicazioni ad ultrasuoni in accordo con la rivendicazione 8 e 9, comprendete: - un nono diodo (D9) in cui un terminale di catodo (CD9) di detto nono diodo (D9) à ̈ connesso con detto terminale di drain dei detto transistore (M9) e un terminale di anodo (AD9) di detto nono diodo (D9) à ̈ connesso con detto terminale di source dei detto settimo transistore di commutazione (M7), - un decimo diodo (D10) in cui un terminale di catodo (CD10) di detto decimo diodo (D10) à ̈ connesso con detto terminale di drain dei detto ottavo transistore di commutazione (M8) e un terminale di anodo (AD10) di detto decimo diodo (D10) à ̈ connesso con detto terminale di drain di detto quarto transistore di commutazione (M4).
12. 12. Canale di trasmissione/ricezione (1) per applicazioni ad ultrasuoni comprendente un traslatore multilivello ad alta tensione (2’,2’’,2’’’) avente un terminale di uscita (HVOut) la cui tensione di uscita à ̈ portata da un blocco di clamp (5) ad una tensione di riferimento, detto terminale di uscita (HVOut) essendo connesso ad un terminale (Xdcr) di connessione per un trasduttore piezoelettrico, da pilotare tramite il canale di trasmissione/ricezione (1) ed un blocco antirumore (3), inserito tra il terminale di uscita (VHout) del traslatore multilivello ad alta tensione (2’,2’’,2’’’) ed il terminale di connessione (Xdcr), ed un interruttore di ricezione (6) inserito tra detto terminale di connessione (Xdcr) ed un terminale di uscita (LVout) a bassa tensione del canale di trasmissione/ricezione (1), durante la fase di ricezione del canale di trasmissione, l'interruttore di ricezione (6) essendo attivato e trasmette il segnale di ricezione al terminale di uscita (LVout) a bassa tensione, caratterizzato dal fatto che detto traslatore multilivello (2’,2’’, 2’’’) comprende - un primo ramo avente: - un primo transistore di commutazione (M1) ed un secondo transistore di commutazione (M2), inseriti in serie tra loro tra un primo riferimento di tensione superiore (HVP0) ed un primo riferimento di tensione inferiore (HVM0), - detto primo e secondo transistore, (M1, M2), hanno rispettivi terminali di comando connessi a, e pilotati da, un primo (DRM1) ed un secondo driver (DRM2) di ingresso, ed i rispettivi terminali di drain connessi tra di loro, - detto primo transistore di commutazione (M1) essendo un transistore MOS ad alta tensione e a canale P (HV Pmos) mentre detto secondo e transistore di commutazione (M2) essendo un transistore MOS ad alta tensione e a canale N (HV Nmos), - un secondo ramo in parallelo al primo ramo avente: - un terzo transistore di commutazione (M3), inserito in serie tra detto primo riferimento di tensione superiore (HVP0) ed un nodo di uscita HVout, - un secondo transistore di commutazione (M4) inserito, in serie detto nodo di uscita (HVout) e detto primo riferimento di tensione inferiore (HVM0), - detto terzo e quanto transistore, (M3, M4), hanno rispettivi terminali di comando connessi a, e pilotati da, detti terminali di drain di detto primo transistore di commutazione (M1) e di detto secondo transistore di commutazione (M2), rispettivamente, - detto terzo transistore di commutazione (M3) essendo un transistore MOS ad alta tensione e a canale N (HV Nmos) mentre detto quarto transistore di commutazione (M4) essendo un transistore MOS ad alta tensione e a canale P (HV Pmos), - detti primo e quarto transistore (M1, e M4) essendo transistori MOS configurati per trasportare la medesima capacità di corrente e detti secondo e terzo transistore (M2, M3) essendo transistori MOS configurati per trasportare la medesima capacità di corrente; - una batteria bidirezionale (BiB) inserita in serie tra detti terminali di drain di detto primo transistore di commutazione (M1) e di detto secondo transistore di commutazione (M2) per erogare due valori di tensione (VBiB_1,VBiB_2) uguali in modulo ma diversi in segno; - detto quarto transistore (M4) essendo pilotato in funzione di un valore di tensione (VBiB_1) di detti due valori di tensione (VBiB_1,VBiB_2) uguali in modulo ma diversi in segno erogato da detta batteria bidirezionale (BiB) quando detto primo transistore (M1) à ̈ pilotato da una tensione di comando (VDD) erogata da detto primo driver (DRM1) e - detto terzo transistore (M3) essendo pilotato in funzione dell’altro valore di tensione (VBiB_2) di detti due valori di tensione (VBiB_1,VBiB_2) uguali in modulo ma diversi in segno erogato da detta batteria bidirezionale (BiB) quando detto secondo transistore (M2) à ̈ pilotato da detta tensione di comando (VDD) erogata da secondo primo driver (DRM2).