IT9012524A1 - Circuito di potenza per inverter a tensione impressa, a (2*n+1) livelli di tensione - Google Patents

Circuito di potenza per inverter a tensione impressa, a (2*n+1) livelli di tensione Download PDF

Info

Publication number
IT9012524A1
IT9012524A1 IT012524A IT1252490A IT9012524A1 IT 9012524 A1 IT9012524 A1 IT 9012524A1 IT 012524 A IT012524 A IT 012524A IT 1252490 A IT1252490 A IT 1252490A IT 9012524 A1 IT9012524 A1 IT 9012524A1
Authority
IT
Italy
Prior art keywords
series
voltage
connection points
power circuit
voltage levels
Prior art date
Application number
IT012524A
Other languages
English (en)
Other versions
IT1242227B (it
IT9012524A0 (it
Inventor
Sandro Maria Tenconi
Original Assignee
Ansaldo Spa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ansaldo Spa filed Critical Ansaldo Spa
Priority to IT12524A priority Critical patent/IT1242227B/it
Publication of IT9012524A0 publication Critical patent/IT9012524A0/it
Priority to EP19910116944 priority patent/EP0481304A3/en
Priority to HU913241A priority patent/HU913241D0/hu
Priority to FI914839A priority patent/FI914839A/fi
Publication of IT9012524A1 publication Critical patent/IT9012524A1/it
Application granted granted Critical
Publication of IT1242227B publication Critical patent/IT1242227B/it

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483Converters with outputs that each can have more than two voltages levels
    • H02M7/487Neutral point clamped inverters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/515Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M7/525Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

n-esimo della tensione Y, lavorando quindi in campo affidabile, qualunque sia il valore di Y (Fig.3).
TESTO DELLA DESCRIZIONE
L' oggetto della presente invenzione è costituito da un circuito di potenza per inverter a tensione impressa, a (2*n+1) livelli di tensione.
Negli inverters di potenza a tenzione impressa, le tecniche PWM di modulazione di durata degli impulsi (PUM = Pulse Width Modulation) sono impiegate da tempo per controllare il valore dell' armonica fondamentale ed ottenere una riduzione delle armoniche di ordine superiore alla prima.
Poiché la sorgente di tensione in corrente continua b generalmente unica, la tecnica PWM tradizionale impone che, ad ogni commutazione, la tensione ai capi del carico varii di un valore pari alla tensione di alimentazione in corrente continua (cfr. fig. 1) o al doppio di tale valore.
Questa caratteristica, tollerabile in invertitori di piccola potenza o per basse tensioni di alimentazione, diventa un problema per tensioni di alimentazione elevate, specie se ciò richiede di mettere in serie i componenti a semiconduttore.
Infatti:
- le commutazioni impongono al carico gradini di tensione elevati, spesso non tollerabili nel caso si tratti di avvolgimenti di un motore;
la commutazione contemporanea di più semiconduttori in serie, in particolare del tipo a spegnimento comandato (transistor, GTO, IGBT), comporta gravi problemi, talvolta non risolvibili praticamente.
A queste limitazioni si è tentato di porre rimedio con più alimentatori in corrente continua, oppure con l' impiego di partitori capacitivi.
Questa soluzione nota è descritta in dettaglio nell' articolo GENERALIZED STRUCTURE OF A MULTILEVEL PUIM INVERTER, di Pradeep M. Bhagwat, pubblicato su IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS, Vol. IA-19, No. 6, Novembre/Dicembre 1983.
Queste configurazioni, pur risolvendo il primo problema, lasciano aperto il secondo, cioè la commutazione di più componenti in serie.
Soltanto la configurazione NPC (neutral point clamped), proposta da NABAE ed altri nel 1981, risolve entrambi i problemi, però soltanto per tensioni di alimentazione in corrente continua che comportino l' impiego di non più di due componenti in serie.
A questo proposito si veda l' articolo A NEW NEUTRAL POINT CLAMPED PWM INVERTER, pubblicato su IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS, Vol. IA-17, No. 5, SEttembre/Ottobre 1981.
Ciò impone, in pratica, una limitazione verso ]' alto del livello di tensione, lato corrente continua, che è dell' ordine della massima tensione di blocco dei componenti impiegati <nel caso della coniigurazine NPC), tenuto conto che, per varie ragioni, occorre sempre un rapporto circa pari a due tra la massima tensione bloccabile dai componenti in serie e la tensione nominale lato corrente continua; cioè:
1400-1500 V c.c. con transistor da 1400 V,
4000-5000 V c.c. con GTO da 4500 V,
1200-1400 V c.c. coniGTB da 1200 V.
La soluzione proposta secondo la presente invenzione rimuove le limitazioni sopra esposte. Essa si applica ad un" unica sorgente di tensione in c.c., di qualunque valore, e permette di impiegare qualunque tipo di componente a semiconduttori riuscendo a soddisfare un qualunque numero dì livelli di tensione al carico.
Per ragioni di complessità circuitale, si prevede però che il valore di (n) che definisce il numero di livelli di tensione non sia superiore a quattro.
L' invenzione si riferisce ad un circuito di potenza per inverter, a tensione impressa a 2n+1 livelli di tensione, che è costituito da un filtro di ingresso con partitore resistivo capacitivo, formato da una serie di (n) filtri elementari RC realizzati dal parallelo delle capacità C(i) con le resistenze R(i) (Vedi figura 3; in figura 2 è riportato il caso di n=3).
Ogni -filtro elementare i-esimo è connesso al successivo (i+1)-esimo nel punto di connessione N(i).
Il circuito di potenza può essere sia monofase che trifase:
nel caso monofase è costituito da due serie identiche, ciascuna di 2n componenti a semiconduttore, ognuno di essi accoppiato con un proprio diodo in antiparallelo; dette serie sono indicate con S(j) ed S' ), con j uaraibile da 1 a 2n; il componente j-esimo di ogni serie è connesso al successivo punto di connessione intermedio P(J) o P'(j).
- nel caso trifase, è costituito dalle serie S(j), S'(j) ed S"(j) rispettivamente; i punti intermedi di connessione sono P(j), P'(j) e P"(j).
Il carico da alimentare è disposto tra i punti di connessione centrali di ogni serie P(n) e P'(n),'per il mono-fase, e tra P(n) e P"(n), per il caso trifase,
Nel caso monofase, i punti intermedi N(i) del filtro partitore sono collegati sia ai punti P(j) e P(i+n) della serie S(j), tramite i diodi di aggancio DC(i) e DC(i+n+l) rispettivamente, sia ai punti P'(i) e P'(i+n) della serie S'(j) tramite i diodi DC'(i) e DC'(i+n+l) rispettivamente.
Nel caso trifase i punti Nii) sono connessi ovviamente anche con P"(i) e P"(i+n) tramite DC"(i) e DC"(i+n+l). I punti centrali Pin), P'(n) e P"(n), quest' ultimo per il caso trifase, sono connessi solo al carico.
Gli oggetti, vantaggi e caratteristiche dell' invenzione risulteranno inoltre dalla descrizione che segue con riferimento alle allegate tavole di disegni in cui:
la figura 1 mostra un circuito di potenza per inverter monofase a tensione impressa, di tipo tradizionale, cui si è già fatto riferimento nella parte introduttiva della descrizione e che non richiede ulteriori spiegazioni;
- la figura 2 mostra lo schema circuitale di un circuito monofase di potenza con partitore a tre filtri e quindi a sette livelli di tensione;
- la figura 2BIS mostra uno dei possibili schemi di alimentazione del partitore;
- la figura 3 è uno schema circuitale generalizzato relativo a (2*n+1) livelli di tensione.
le figure 4 a 7 mostrano schematicamente le quattro fasi di alimentazione del carico nel caso di uno schema circuitale del tipo illustrato nella figura 2.
Nella figura 2 con Vcc è indicato un generatore di corrente continua a bassa impedenza. Con Lf è indicata una impedenza e con C1, C3, C3, sono indicati tre condensatori disposti in serie e connessi da punti di connessione NI ed N2.
Ai due poii A e B del generatore di c.c. sono inseriti, in parallelo, due serie di sei componenti a semiconduttori, operanti come interruttori ed indicati con SI,...., Sé e rispettivamente S'1, S'6.
Con P1, . P5 e rispettivamente con P"1
P'5 sono indicati i punti di connessione tra 1e coppie contigue dei citati dispositivi a semiconduttori.
Il carico da alimentare è inserito tra i punti di connessione centralidelle due serie SD, P3 e P'3.
A parte questa coppia di punti di connessione intermedi, i rimanenti punti di connessione omologhi sono connessi ai punti di connessione dei condensatori C(i) nel modo seguente;
I punti PI e rispettivamente P'1, attraverso i diodi DC1 e rispettivamente DC'l, sono connessi al primo punto di connessione NI tra i condensatori C.
Allo stesso punto NI sono ugualmente connessi, attraverso diodi DC3 e rispettivamente DC'3, i punti di connessione P4 e rispettivamente PM . Lo stesso vale per i punti P2, P'2 e P3, P'3.
Qui di seguito è descritto il circuito di potenza nel caso trifase; questa descrizione non fa riferimento ad una figura specifica ma può essere interpretata attraverso la lettura della figura 3, per quanto questa si riferisca specificamente al caso monofase.
Nel caso trifase il circuito di potenza comprende invece tre serie simmetriche di (2*n) componenti a semiconduttori SCI) . S(2n); S'(1). S'(n); S"(1). SM(n), rispettivamente, operanti come interruttori.
Detti componenti di ciascuna serie sono connessi tra loro in (2*n-l) punti di connessione P(i), .
P(2n-1), P'(1). . P'(2n-1), P"(1). .
P"(2n-1), rispettivamente.
Le tre serie simmetriche sono disposte in parallelo ed il carico tri-fase da alimentare è collegato ai tre punti di connesione centrali di ciascuna serie di 2*n componenti a sem iconduttori, e cioè ai punti P(n), Py(n) e P"(n), rispettivamente.
Come nel caso monofase, poi, i punti di connessione omologhi P(i), P'(i) e P"(i), con (i) compreso tra 1 ed n-1, sono connessi, a coppie, a mezzo di corrispondenti diodi DC(i), DC'(i), e DC (i), ai nodi di connessione N(i) degli (n) condensatori C. La modalità di connessione è la seguente: il catodo di DC(i) è collegato a P(i), mentre il suo anodo è collegato al catodo di DC(i+n-1) ed al nodo N(i), ed infine ]' anodo di DC(i+n-l) è connesso al punto P(i+n).
Analogamente il catodo di DC'(i) è connesso a P'(i), il suo anodo è connesso a N(i) ed al catodo di DC'(i+n-l), il cui anodo è a sua volta connesso a P'(i+n).
DC"(i) e DC"(i+n-l) sono connessi secondo lo stesso criterio.
Si fa espressamente notare che al nodo N(i) convergono dunque gli anodi di DC(i), DC'(i) e DC"(i), ed i catodi di DC(i+n-l), DC'(i+n-l) e DC"(i+n-1) e che ai punti centrali P(n), P'(n) e P"(n) non è connesso alcunché all infuori del carico.
Infine, le quattro sequenze illustrate nelle figure da 4 a 7 illustrano come sia possibile connettere, attraverso un interruttore allo stato solido, uno dei terminali del carico P(3), rispettivamente ai livelli di tensione Vcc, (2/3)*Vcc, (l/3)*Vcc e zero.
Come si vede dalle figure appena descritte, i livelli di tensione in cui si vuole suddividere la tensione di alimentazione sono ottenuti, come nelle soluzioni note, attraverso un partitore resistivo capacitivo; i valori delle capacità sono scelti con criteri analoghi a quelli del dimensionamento del filtro in continua di un normale inverter a tensione impressa.
I condensatori suddetti svolgono così una doppia funzione: assicurano una bassa impedenza di uscita all' inverter e, contemporaneamente, assicurano la ripartizione statica e dinamica della tensione ai capi dei vari componenti in serie.
Come già detto il componente a semiconduttore è indicato con un interruttore.
Il numero degli interruttori tra il polo positivo (A) ed il polo negativo (E) del generatore di corrente continua è pari al doppio del numero di condensatori C.
Nella -figura 2 per semplicità ci si è limitati a porre n—3 ma, come si vede nella successiva figura 3, la struttura rivendicata si estende facilmente a (n) uguale a 4, 5, etc., sia per il caso monofase che per il caso trifase.
Per garantire che ciascun interruttore non debba mai sostenere una tensione superiore a quella esistente ai capi di ciascun condensatore del filtro partitore capacitivo e quindi (a parte scostamenti di minore entità sui quali si tornerà nel seguito) pari a Ucc/n, con (n+l) pari al numero di livelli possibili di tensione, occorre introdurre l' impiego dei diodi di aggangio (clamp) indicati con DCCi), DC'(i), rispettivamente DC(i+n-l), DC'(i+n-l).
La funzione di tali diodi è quella di agganciare gli elettrodi degli interruttori aperti al filtro partitore capacitivo.
La figura 3, come detto sopra, si riferisce ad un dispositivo secondo l' invenzione che comprende (n) elementi e che consente quindi di realizzare (n+l) livelli di tensione.
In questo caso per ottenere i livelli di tensione 0, Vec/n, 2*Vcc/n. . (n-l)*Vcc/n, Vcc, gli Interrutori vanno comandati in posizione accesa CON) o spenta (OFF) secondo quanto indicato nella tabella 1.
In pratica il comando dell' interruttore S(i) e quello dell' interruttore S(n+i) debbono essere in posizione opposta e cioè, quando l' uno è acceso, l' altro deve essere spento e viceversa. in questo modo la tensione ai capi di ciascun interruttore non supera il valore Vec/n, ovviamente tener conto delle sovratension i commutazione
Qualora l' inverter eroghi corrente al carico da livelli di tensione diversi da quelli estremi, cioè con i poli di commutazione connessi ad uno qualunque dei punti intermedi del partitore, se non si adottano speciali accorgimenti, il partitore stesso tenderà a sbilanciarsi.
Il primo accorgimento possibile è quello di alimentare ciascun livello di tensione tramite più generatori di tensione, posti tra loro in serie e connessi ai rispettivi nodi N(i), secondola -figura 2BIS. Qualora ciò non fosse possibile, si può
ricorrere ad un secondo accorgimento consistente nel far sì che le correnti che -fluiscono attraverso i rami (i) in uscita dal partitore siano mediamente nulle.
Ciò può essere realizzato se si tien conto che le tensioni concatenate in uscita dall' inverter possono essere sintetizzate in più di un modo; precisamente, per un inverter monofase con partitore ad (n) livelli, i modi possibili per re izzare le varie tensioni sono:
Pertanto, poiché le tensioni intermedie sono realizzabili mediante più configurazioni si scelgono di volta in volta le configurazioni che permettono di riequilibrare il partitore. Con questo accorgimento è possibile mantenere un valore medio nullo della corrente in ogni ramo (i) del partitore entro pochi periodi della portante triangolare che genera il PWM o comunque limitare drasticamente lo sbilanciamento del partitore stesso.
Sebbene per ragioni descrittive la presente invenzione sia stata basata su quanto precedentemente descritto ed illustrato, molte modi-fiche e varianti possono essere apportate nella realizzazione del trovato; tali modifiche e varianti debbono tuttavia essere considerate come basate sulle rivendicazioni che seguono.

Claims (3)

  1. RIVENDICAZIONI 1) Circuito di potenza per inverter a tensione impressa, a (2*n+l) livelli di tensione, del tipo che comprende un partitore resistivo capacitivo formato da una serie di (n) filtri elementari RC realizzati dal parallelo delle resistenze R(1), ...., R(n) con i condensatori C(1), ...., C(n), connessi tra loro in (n-l) punti di connessione NC1). . N(n-I), caratterizzato dal fatto che esso comprende almeno due serie simmetriche di (2*n) componenti a semiconduttori S(1). S(2*n), rispettivamente S'(1). S'(2*n), ognuno accoppiato con un proprio diodo in antiparallelo DC1), ...., D(n) e rispettivamente . D'(n), operanti come interruttori, detti componenti a semiconduttori di ciascuna serie essendo connessi tra loro in (2*n-1) punti di connessione PCI). P(2*n-I) e rispettivamente P'(1). , P'(.2*n-i), dette due serie simmetriche essendo disposte in parallelo; in cui il carico da alimentare è disposto tra i punti di connessione intermedi PCn) e P'(n) delle due serie di (2*n) componenti a sem iconduttori; in cui inoltre i punti di connessione omologhi Pii) e P'(i), con (i) compreso tra 1 e (n-1), sono connessi, a mezzo di corrispondenti diodi DC(i), rispettivamente DC'(i), ai punti di connessione NCk) degli (n) condensatori C(i), con (K) compreso tra 1 ed n-1; ed in cui inoltre, agli stessi punti di connessione Nik), sono connessi, a mezzo di diodi DC(r), rispettivamente DC'(r), con (r) compreso tra (n) e (n-2), i punti di connessione omologhi P(j) e rispettivamente P'(J), con (j) compreso tra (n+l) e (2*n-l).
  2. 2) Circuito di potenza per inverter a tensione impressa, a (2*n+l) livelli di tensione, secondo la rivendicazione 1, caratterizzato dal -fatto che, nel caso di un circuito mono-fase, esso comprende due serie simmetriche di (2*n) componenti a semiconduttori S(1), . S(2*n), rispettivamente s'( ),. ...., S'(2*n).
  3. 3) Circuito di potenza per inverter a tensione impressa, a (2*n+l) livelli di tensione, secondo la rivendicazione 1, caratterizzato dal fatto che, nel caso di un circuito trifase, esso comprende tre serie simmetriche di (2*n) componenti a semiconduttori S(l). . S(2*n), S'(i). . 5'(2*n), S"(1). S"(2*n). 4? Circuito di potenza per inverter a tensione impressa, a (2*n+1) livelli di tensione, secondo le rivendicazioni precedenti, sostanzialmente realizzato e posto in opera secondo quanto descritto.
IT12524A 1990-10-15 1990-10-15 Circuito di potenza per inverter a tensione impressa,a (2*n+1) livelli di tensione IT1242227B (it)

Priority Applications (4)

Application Number Priority Date Filing Date Title
IT12524A IT1242227B (it) 1990-10-15 1990-10-15 Circuito di potenza per inverter a tensione impressa,a (2*n+1) livelli di tensione
EP19910116944 EP0481304A3 (en) 1990-10-15 1991-10-04 A power circuit for impressed voltage inverters, with (2*n+1) voltage levels
HU913241A HU913241D0 (en) 1990-10-15 1991-10-14 Power supply unit
FI914839A FI914839A (fi) 1990-10-15 1991-10-14 Effektkrets foer anslutna spaenningsinverterare, vilken har (2*n+l) spaenningsnivaoer.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT12524A IT1242227B (it) 1990-10-15 1990-10-15 Circuito di potenza per inverter a tensione impressa,a (2*n+1) livelli di tensione

Publications (3)

Publication Number Publication Date
IT9012524A0 IT9012524A0 (it) 1990-10-15
IT9012524A1 true IT9012524A1 (it) 1992-04-15
IT1242227B IT1242227B (it) 1994-03-03

Family

ID=11141187

Family Applications (1)

Application Number Title Priority Date Filing Date
IT12524A IT1242227B (it) 1990-10-15 1990-10-15 Circuito di potenza per inverter a tensione impressa,a (2*n+1) livelli di tensione

Country Status (4)

Country Link
EP (1) EP0481304A3 (it)
FI (1) FI914839A (it)
HU (1) HU913241D0 (it)
IT (1) IT1242227B (it)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077957A (ja) * 1993-06-14 1995-01-10 Toshiba Corp 電力変換装置
US6469919B1 (en) 1999-07-22 2002-10-22 Eni Technology, Inc. Power supplies having protection circuits
US7180758B2 (en) 1999-07-22 2007-02-20 Mks Instruments, Inc. Class E amplifier with inductive clamp
JP4884624B2 (ja) * 1999-07-22 2012-02-29 エムケイエス インスツルメンツ,インコーポレイテッド 保護回路を有する電源
US8344801B2 (en) 2010-04-02 2013-01-01 Mks Instruments, Inc. Variable class characteristic amplifier
EP3381117B1 (en) 2015-11-24 2022-03-23 ABB Schweiz AG Four-level power converter

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58112476A (ja) * 1981-12-25 1983-07-04 Toyota Central Res & Dev Lab Inc マルチレベルインバ−タ
DE3430308A1 (de) * 1984-08-15 1986-02-20 Siemens Ag Stromrichter

Also Published As

Publication number Publication date
EP0481304A2 (en) 1992-04-22
IT1242227B (it) 1994-03-03
EP0481304A3 (en) 1992-07-15
IT9012524A0 (it) 1990-10-15
FI914839A (fi) 1992-04-16
HU913241D0 (en) 1992-01-28
FI914839A0 (fi) 1991-10-14

Similar Documents

Publication Publication Date Title
US7835166B2 (en) Method for controlling a polyphase converter with distributed energy stores
KR101629397B1 (ko) 비대칭 모듈러 멀티레벨 컨버터 제어 장치 및 방법
US6995992B2 (en) Dual bridge matrix converter
US10355617B2 (en) Medium voltage transformerless multilevel converter and method for controlling a medium voltage transformerless multilevel converter
JP5745051B2 (ja) マルチレベル電圧コンバータ
KR100221810B1 (ko) 전력변환장치
DE102019112826B3 (de) Analog-Digital-Modul für einen modularen Multilevelkonverter
US20210359595A1 (en) Electrical power converter
US10218285B2 (en) Medium voltage hybrid multilevel converter and method for controlling a medium voltage hybrid multilevel converter
Rajakaruna et al. Designing impedance network of Z-source inverters
DE112012003668T5 (de) Mehrstufige Stromwandlerschaltung
Aalami et al. Design of a new combined cascaded multilevel inverter based on developed H-bridge with reduced number of IGBTs and DC voltage sources
Jakka et al. Voltage balancing of series connected clamping diodes in medium voltage npc converter enabled by gen-3 10 kv sic mosfets for asynchronous micro-grid power conditioning system (ampcs)
JP6662551B2 (ja) 電力変換装置
IT9012524A1 (it) Circuito di potenza per inverter a tensione impressa, a (2*n+1) livelli di tensione
US7313008B2 (en) Converter circuit for producing low harmonics
Massoud et al. Multilevel converters and series connection of IGBT evaluation for high-power, high-voltage applications
US9397584B2 (en) Multi-level converter apparatus and methods using clamped node bias
KR102261327B1 (ko) 인버터 시스템
JP7421566B2 (ja) マルチレベルインバータの交流出力に過渡電圧変動が発生した場合の電流制限のための方法及びマルチレベルインバータ
JP6341051B2 (ja) 5レベル電力変換装置
US9564833B2 (en) Solid-state inverters with voltage-balanced switches
GB2050083A (en) Electrical converter
US20040022073A1 (en) Resonant converter having a self inductance
Visser et al. Direct-coupled cascaded multilevel sag compensator

Legal Events

Date Code Title Description
0001 Granted
TA Fee payment date (situation as of event date), data collected since 19931001

Effective date: 19971031