IT8320378A1

IT8320378A1 - ENUCLEATION CIRCUIT, ADJUSTABLE TYPE

Info

Publication number: IT8320378A1
Application number: IT1983A20378A
Authority: IT
Original assignee: Rca Corp
Priority date: 1982-03-31
Filing date: 1983-03-30
Publication date: 1984-09-30
Also published as: GB2118007B; IT1175305B; AT387878B; ATA112783A; DE3311641A1; IT8320378A0; GB2118007A; DE3311641C2; KR840004643A; KR920000983B1; GB8308450D0; FR2524747A1; FR2524747B1

Description

Descrizione dell'invenzione avente per titolo: "CIRCUITO DI ENUCLEAZIONE, DI TIPO REGOLABILE" Description of the invention entitled: "ENUCLEATION CIRCUIT, ADJUSTABLE TYPE"

RIASSUNTO SUMMARY

I segnali che devono venire sottoposti a enuclea, zione vengano applicati agli ingressi di un amplifica tore di segnali (13), di tipo lineare e di un amplificatore di limitazione (15), del tipo a pi? stadi, presentante uno stadio di amplificazione di ingresso (50) e uno stadio di amplificazione di uscita (60). Una versione enucleata dei segnali, corrispondente alla differenza tra una versione traslata linearmente dei segnali ed una versione doppiamente limitata degli stessi, viene sviluppata da un circuito.combinatore di segnali (17), sensibile alle uscite di entrainbi gli amplificatori. Una tensione di controllo del livello di enucleazione, di tipo variabile,(21), controlla la distribuzione del guadagno tra gli stadi di amplificazione di ingresso e di uscita, sostanzialmente senza disturbare il guadagno globale dell'amplificatore di limitazione il quale viene regola to in modo tale da adattare il guadagno globale dell 'amplificatore lineare. In una versione illustrativa, i segnali che sono stati enucleati, in modo regolabile, sono rappresentati dai segnali di accentuazione orizzontale, derivati dal segnale di luminari za ricevuto, in un ricevitore televisivo a colori. Un sistema di controllo automatico dell'accentuazione (peaking), associato all'uscita del circuito di enucleazione, di tipo regolabile, si oppone alle variazioni nel livello di accentuazione che potrebbero altrimenti accompagnare la regolazione del livello di enucleazione. The signals to be enucleated are applied to the inputs of a signal amplifier (13), of the linear type and of a limiting amplifier (15), of the pi type. stages, having an input amplification stage (50) and an output amplification stage (60). An enucleated version of the signals, corresponding to the difference between a linearly translated version of the signals and a doubly limited version of the same, is developed by a signal combiner circuit (17), sensitive to the outputs of both amplifiers. A variable type enucleation level control voltage (21) controls the distribution of the gain between the input and output amplification stages, substantially without disturbing the overall gain of the limiting amplifier which is adjusted in in such a way as to adapt the overall gain of the linear amplifier. In an illustrative version, the signals which have been adjustably enucleated are represented by the horizontal emphasis signals, derived from the received luminance signal, in a color television receiver. An automatic peaking control system, associated with the output of the enucleation circuit, of an adjustable type, opposes the variations in the level of accentuation that could otherwise accompany the regulation of the enucleation level.

DESCRIZIONE DELL'INVENZIONE DESCRIPTION OF THE INVENTION

La presente invenzione si riferisce, in generale, a circuiti di enucleazione di segnali, di tipo regolabile e concerne, in particolare, nuovi circuiti di enucleazione, di tipo regolabile, i quali permettono il controllo del livello dell'enucleazione con la rimozione del nucleo del segnale che viene accuratamente ottenuta in corrispondenza di una pluralit? di differenti livelli di enucleazione. L'enuclea zione o "caring" di un segnale (vale a dire la rimozione di un NnucleoM del segnale, prossimo all'asse medio del segnale considerato, mediante elaborazione del segnale con un traslatore presentante una caratteristica di trasferimento con una zana morta per escursioni dei segnali prossimi all'asse), rappresenta una nota funzione di elaborazione dei segnali alla quale si ricorre, occasionalmente, per scopi di riduzione del rumore secondo quanto descritto, ad esempio, in un articolo di J.P. Rossi, intitolato "Digital Techniques far Reducing Television Noise", apparso alle pagine 134 - 140 del numero di marzo del 1978 della pubblicazione SMPTE Journal. In certi impieghi di un circuito di enucleazione o di "^coring", ? desiderabile l'impiego di un complesso che consenta di regolare il livello dell'enucleazione che deve venire effettuata. Questo complesso pu? permettere una regolazione manuale del livello di enucleazione, in conformit? a quanto descritto, .ad esempio, in un articolo di R.H. McMann, et al., intitolato "Improved Signal Processing Techniques for Color Television Broadcasting" apparso alle pagine 221 - 228 della pubblicazione del Marzo 1968 della rivista SMPTE Journal oppure pu? provvedere ad una regolazione dinamica del livello di enucleazione, secando quanto illustrato, ad esempio, nel brevetto statunitense No. 4.167.749 a nome Burrus, in cui il livello di enucleazione, o di "caring" viene variato in funzione del livello del rumare rivelato come accompagnante un segnale video. The present invention relates, in general, to signal enucleation circuits, of the adjustable type and concerns, in particular, new enucleation circuits, of the adjustable type, which allow the control of the enucleation level with the removal of the nucleus of the signal that is accurately obtained in correspondence of a plurality? of different levels of enucleation. The enucleation or "caring" of a signal (i.e. the removal of a NnucleoM of the signal, close to the mean axis of the signal under consideration, by processing the signal with a translator presenting a transfer characteristic with a dead zone for excursions signals close to the axis), represents a known signal processing function which is used, occasionally, for noise reduction purposes as described, for example, in an article by J.P. Rossi, entitled "Digital Techniques far Reducing Television Noise", appeared on pages 134 - 140 of the March 1978 issue of SMPTE Journal. In certain uses of an enucleation or "coring" circuit,? It is desirable to use a complex which allows to regulate the level of the enucleation to be carried out. This complex can? allow a manual adjustment of the level of enucleation, in compliance? as described, for example, in an article by R.H. McMann, et al., Entitled "Improved Signal Processing Techniques for Color Television Broadcasting" appeared on pages 221 - 228 of the March 1968 publication of the SMPTE Journal. provide for a dynamic regulation of the level of enucleation, according to what is illustrated, for example, in the United States Patent No. 4,167,749 in the name of Burrus, in which the level of enucleation, or of "caring" is varied as a function of the level of the rumar detected as accompanying a video signal.

La presente invenzione riguarda la previsione di un circuito di enucleazione di un tipo in grado di permettere una regolazione del livello dell'enucleazione ma in grado di evitare la necessit? di impiego di elementi capacitivi nella propria struttura, tale circuito potendeo venire realizzato, in modo conveniente ed efficiente, sotto forma di un circuito integrato. Nell* impiego di un tale circuito di enucleazione, il valore minimo estremo del livello d? enucleazione della regolazione del livello di enucleazione, pu? consentire un livello finito e residuo d? enucleazione. The present invention relates to the provision of an enucleation circuit of a type capable of allowing regulation of the level of enucleation but capable of avoiding the need? by using capacitive elements in its structure, such a circuit can be made, in a convenient and efficient manner, in the form of an integrated circuit. In the use of such an enucleation circuit, the extreme minimum value of the level d? enucleation of the regulation of the level of enucleation, pu? allow a finite and residual level d? enucleation.

In accordo con i principi della presente invenzione, un segnale che deve venire sottoposto a enucleazione, viene alimentato all'ingresso di un traslatore di segnali, di tipo lineare e all'ingresso di un traslatore di segnali, di tipo non lineare, questo ultimo traslatore comprendendo un amplificatore di limitazione, a pi? stadi, per lo sviluppo di una versione doppiamente limitata dei segnali e presentante un guadagno globale sostanzialmente uguale al guadagno esibito dalttraslatore di segnali, di tipo lineare. L'amplificatore di limitazione include un primo stadio di amplificazione dei segnali e un secondo stadio di amplificazione dei segnali accoppiati in cascata, per scopi di amplificazione dei segnali. Un combinatore di segnali, sensibile alle uscite dei due traslatori di segnali, sviluppa una versione enucleata dei segnali, corrispondente alla differenza tra una versione traslata linearmente, dei segnali, ed una versione limitata dei segnali. Per ottenere una regolazione del livello di enucleazione, opportuni mezzi sono accoppiati agli stadi di amplificazione, collegati in cascata, dell'amplificatare di limitazione, allo scopo di alterare la distribuzione del guadagno tra gli stessi, senza alterare sostanzialmente il guadagno globale dell'amplificatore di limitazione. In accordance with the principles of the present invention, a signal which must be subjected to enucleation is fed to the input of a linear-type signal translator and to the input of a non-linear type of signal translator, this latter translator including a limiting amplifier, a pi? stages, for the development of a doubly limited version of the signals and having an overall gain substantially equal to the gain exhibited by the linear type signal translator. The limiting amplifier includes a first signal amplification stage and a second cascade coupled signal amplification stage for signal amplification purposes. A signal combiner, sensitive to the outputs of the two signal translators, develops an enucleated version of the signals, corresponding to the difference between a linearly translated version of the signals and a limited version of the signals. To obtain a regulation of the enucleation level, suitable means are coupled to the amplification stages, connected in cascade, of the limiting amplifier, in order to alter the distribution of the gain between them, without substantially altering the overall gain of the amplifier. limitation.

In accordo con una versione illustrativa della presente invenzione, gli stadi di amplificazione, in cascata, dell'amplificatore di limitazione, comprendono.i rispettivi amplificatori differenziali, ognuno derivante la propria corrente operativa dall'elettrodo di collettore di un rispettivo transistore a sorgente di corrente. 1 percorsi base-emettitore dei rispettivi transistori a sorgente di corrente f sano collegati, in serie, ai capi di una sorgente comune di polarizzazione. La variazione di una impedenza in corrente continua, di tipo variabile, collegata in parallelo al percorso base-em?ttitore di uno dei transistori a s?rgente di corrente, consente il controllo desiderato del livello di enu^ cleazione. A titolo illustrativo, l'impedenza in corrente continua, di tipo variabile, comprende il tratto collettore-emettitore di un primo transistore di controllo presentante una giunzione base.emettitore polarizzata in modo regolabile. According to an illustrative version of the present invention, the amplification stages, in cascade, of the limiting amplifier, comprise the respective differential amplifiers, each deriving its own operating current from the collector electrode of a respective current source transistor. . The base-emitter paths of the respective current source transistors f are connected, in series, across a common bias source. The variation of a direct current impedance, of the variable type, connected in parallel to the base-emitter path of one of the current-acting transistors, allows the desired control of the enuting level. By way of illustration, the direct current impedance, of the variable type, comprises the collector-emitter portion of a first control transistor having an adjustable biased base-emitter junction.

In un impiego illustrativo della presente invenzione, il segnale soggetto ad una enucleazione regolabile,? costituito da un segnale di accentuazione derivato dalla componente di luminanza di un segnale televisivo, per l'impiego nell'intensificazione del dettaglio orizzontale, nella riproduzione delle immagini. In questo impiego specifico della presente invenzione, il segnale di accentuazione, enucleato in modo regolabile, viene desiderabilmente soggetto , successivamente , all'azione di un sistema di controllo dell'accentuazione, di tipo automatico, ad anello chiuso, in modo tale da impedire sostanzialmente che le regolazioni del livello di enucleazione possano comportare effetti indesiderabili sul livello dell'accentuazione ottenuta. In an illustrative use of the present invention, the signal subject to adjustable enucleation is? consisting of an enhancement signal derived from the luminance component of a television signal, for use in the enhancement of horizontal detail, in the reproduction of images. In this specific use of the present invention, the accentuation signal, enucleated in an adjustable way, is desirably subject, subsequently, to the action of an automatic, closed-loop accentuation control system, in such a way as to substantially prevent that adjustments to the level of enucleation may have undesirable effects on the level of accentuation obtained.

In accordo con una ulteriore modifica della presente invenzione, il sistema di enucleazione precedentemente descritto, pu? consentire ?die l'estinzione dell'azione di enucleazione venga ottenuta,in modo automatico, in corrispondenza del livello minimo estremo di enucleazione della gamma di controllo del livello di enucleazione. In accordance with a further modification of the present invention, the previously described enucleation system, can? allow the extinction of the enucleation action to be obtained, automatically, at the extreme minimum level of enucleation of the control range of the enucleation level.

In questa modifica, il sistema di controllo del livello dell'enucleazione, utilizza un secondo transistore di controllo in aggiunta al primo transistore di controllo precedentemente citato, mentre i rispettivi transistori di controllo presentano tipi di conduttivit? opposti. L'elettrodo di .emettitore del secondo transistore di controllo ? collegato all'elettrodo di base di uno dei transistori a sorgente di corrente dell'amplificatare di limitazione, mentre il percorso emettitore-collettore del secondo transistore di controllo risulta derivato ai capi della combinazione serie dei percorsi base-emettitore dei due transistori a sorgente di corrente. In this modification, the enucleation level control system uses a second control transistor in addition to the previously mentioned first control transistor, while the respective control transistors exhibit conductivity types. opposites. The emitter electrode of the second control transistor? connected to the base electrode of one of the current source transistors of the limiting amplifier, while the emitter-collector path of the second control transistor is derived across the series combination of the base-emitter paths of the two current source transistors .

L'elettrodo di base del secondo transistore di controllo viene reso sensibile alla stessa tensione di controllo del livello di enucleazione che viene utilizzata per polarizzare, in modo regolabile, il primo transistore di controllo. Entro un'ampia porzione della gamma di controllo del livello di enucleazione ,la giunzione base-emettitore del secondo transistore di controllo risulta polarizzata in senso inverso. In queste circostanze, il secondo transistore di controllo risulta commutato allo stato di non conduzione e il funzionamento dell'enucleazione regolabile non viene conseguentemente alterato. Nelle vicinanze del livello minimo estremo di enucleazione della gamma di controllo del livello di enucleazione, il percorso base-emettitore del secondo transistore di controllo diventa polarizzato in senso diretto. L'intensa conduzione da parte del secondo transistore di controllo, quando viene raggiunto l'estremo minimo del livello di enucleazione della gamma di controllo del livello di enucleazione, produce una disattivazione dell'amplificatore di limitazione, in modo tale da permettere l'estinzione dell'azione di enucleazione o di "caring". The base electrode of the second control transistor is made sensitive to the same control voltage of the enucleation level which is used to bias, in an adjustable way, the first control transistor. Over a large portion of the enucleation level control range, the base-emitter junction of the second control transistor is reverse biased. In these circumstances, the second control transistor is switched to the non-conducting state and the operation of the adjustable enucleation is consequently not altered. In the vicinity of the extreme minimum level of enucleation of the control range of the enucleation level, the base-emitter path of the second control transistor becomes forward biased. The intense conduction by the second control transistor, when the extreme minimum of the enucleation level of the control range of the enucleation level is reached, produces a deactivation of the limiting amplifier, so as to allow the extinction of the action of enucleation or "caring".

La presente invenzione risulter? pi? evidente dall'analisi della seguente descrizione dettagliata, la quale deve essere considerata in unione ai disegni allegati, nei quali: The present invention will result? pi? evident from the analysis of the following detailed description, which must be considered in conjunction with the attached drawings, in which:

la figura 1 illustra, secondo un diagramma schematico a blocchi, un circuito di enucleazione, o di "coring" incorporante i principi caratteristici del la presente presente; Figure 1 illustrates, according to a schematic block diagram, an enucleation or "coring" circuit incorporating the characteristic principles of the present;

la figura 2 illustra, parzialmente in forma schematica e parzialmente in forma schematica a blocchi, una concretizzazione pratica, illustrativa, del circuito di enucleazione schematizzato nella figura 7, per l'ottenimento di una enucleazione regolabile di un segnale di accentuazione o di "peaking* in un ricevitore televisivo; e Figure 2 illustrates, partially in schematic form and partially in schematic block form, a practical, illustrative embodiment of the enucleation circuit schematized in Figure 7, for obtaining an adjustable enucleation of an accentuation or "peaking * signal. into a television receiver; e

la figura 3 illustra, secando una rappresentazione diagrammatica a blocchi, un sistema di controllo automatico dell'accentilazione con il quale pu? essere desiderabilmente associato l'apparato schematizzato nel}a figura 2. Figure 3 illustrates, according to a diagrammatic representation in blocks, an automatic control system of the accentuation with which it can? desirably be associated with the apparatus schematized in Figure 2.

Nel sistema illustrato nella figura 1, i segnali provenienti da una sorgente di segnali 11,vengono alimentati agli ingressi di un amplificatore lineare 13 e di un amplificatore di limitazione 15, del tipo a pi? stadi. L'ampiezza del guadagno globale (+G1) fornito dall'amplificaiore di limitazione 15 a pi? stadi, risulta uguale all'ampiezza del guadagno (-G1) dell'amplificatore lineare 13. Le uscite dei rispettivi amplificatori risultano in accordo con una relazione antifase, mentre l'amplificatore lineare 13 fornisce, a titolo illustrativo, un'inversione netta di fase, mentre l'amplificatore di limitazione 15 ? del tipo a non inversione. In the system illustrated in Figure 1, the signals coming from a signal source 11 are fed to the inputs of a linear amplifier 13 and of a limiting amplifier 15, of the pi type. stages. The amplitude of the global gain (+ G1) provided by the limiting amplifier 15 a pi? stages, is equal to the amplitude of the gain (-G1) of the linear amplifier 13. The outputs of the respective amplifiers are in agreement with an anti-phase relationship, while the linear amplifier 13 provides, for illustrative purposes, a net phase inversion , while the limiting amplifier 15? of the non-inversion type.

L'uscita dell'amplificatore lineare 13 rappresenta una versione traslata linearmente dei segnali di ingresso, mentre l'amplificatore di limitazione 15 viene utilizzato come traslatore di segnali, a carattere non lineare, in grado di fornire una versione doppiamente limitata, o "tosata" dei segnali di ingresso. La somma dell'uscite dei rispettivi amplificatori 13, 15 viene condotta per mezzo di un circuito combinatore di segnali .17, in modo tale da formare una versione enucleata dei segnali di ingresso, per l'alimentazione a un circuito utilizzatore dei segnali. La forma d'onda dei segnali sottoposti a enucleazi?ne, alimentata al circuito^utilizzatore 19, corrisponde alla forma d'onda dei segnali di ingresso meno il corrispondente, "nucleo", centrale, prossimo all'asse, che ? stato rimosso per effetto della cancellazione nel combinatore 17. The output of the linear amplifier 13 represents a linearly translated version of the input signals, while the limiting amplifier 15 is used as a non-linear signal translator capable of providing a doubly limited, or "clipped" version. of the input signals. The sum of the outputs of the respective amplifiers 13, 15 is carried out by means of a signal combiner circuit 17, in such a way as to form an enucleated version of the input signals, for supplying a circuit that uses the signals. The waveform of the enucleated signals fed to the user circuit 19 corresponds to the waveform of the input signals minus the corresponding central "core" close to the axis. been removed due to the cancellation in the dialer 17.

La distribuzione del guadagno fra gli stadi collegati in cascata, dell'amplificatore di limitazione 15, del tipo a pi? stadi, ? soggetta ad una regolaz ione da parte di un circuito di controllo della distribuzione del guadagno 23, in risposta ad una tensione di controllo sviluppata da una sorgentedi tensione di controllo variabile dell'enucleazione 21( sostanzialmente senza alterare il guadagno globale dell amplificatore di limitazione 15. Una tecnica conveniente per variare, in questo modo.,la distribuzione del guadagno fra stadi, collegati in cascata, di un amplificatore multistadio, ? stata descritta, ad esempio, nella domanda di brevetto statunitense No. 363.869, depositata il 31 Marzo 1982 ed intitolata "Amplifier Incotrporating Gain Distribution Control For Cascaded Amplifying Stages". The distribution of the gain among the stages connected in cascade, of the limiting amplifier 15, of the pi type? stadiums,? subject to adjustment by a gain distribution control circuit 23, in response to a control voltage developed by a variable enucleation control voltage source 21 (substantially without altering the overall gain of the limiting amplifier 15. A convenient technique for varying the gain distribution between cascaded stages of a multistage amplifier in this way has been described, for example, in U.S. Patent Application No. 363,869, filed on March 31, 1982 and entitled "Amplifier Incotrporating Gain Distribution Control For Cascaded Amplifying Stages".

Poich? la distribuzione del guadagno tra gli stadi di ingresso e di uscita, collegati in cascata, dell'amplificatore 15, viene alterata in risposta ad una variazione della tensione di controllo alimentata dalla sorgente 21, l'ampiezza relativa del "nucleo" soggetto a rimozione nel combinatore 17, viene variata. Vale a dire, la profondit?, o livello dell'enucleazione dei segnali di ingresso viene regolato in risposta ad una variazione della tensione di controllo dell'enucleazione. Una variazione della distribuzione del guadagno che aumenta il guadagno dello stadio di ingresso, si traduce in una limitasiane, o tosatura da parte dello stadio di uscita, che risulta pi? prossima all'asse e, pertanto, riduce il livello dell'enucleazione. Al contrario, una variazione della distribuzione del guadagno che diminuisce il guadagno dello stadio di ingresso determinami aumento del livello di enucleazione. Il mantenimento del guadagno globale dell'amplificatore 15 ad un vaiare sostanzialmente costante, malgrado le variazioni della distribuzione del guadagno, garantisce l'ottenimento della relazione di adattamento fra porzioni delle forme d'onda degli ingressi al combinatore 17, richiesto per una accurata cancellazione nello stesso, in modo tale da produrre l'enucleazione in corrispondenza del livello selezionato. Since? the distribution of the gain between the input and output stages, connected in cascade, of the amplifier 15, is altered in response to a change in the control voltage supplied by the source 21, the relative amplitude of the "core" subject to removal in the combiner 17, is varied. That is, the depth or level of enucleation of the input signals is adjusted in response to a change in the enucleation control voltage. A variation in the distribution of the gain that increases the gain of the input stage, results in a limitation, or clipping by the output stage, which results more? close to the axis and, therefore, reduces the level of enucleation. Conversely, a change in the gain distribution that decreases the gain of the input stage results in an increase in the level of enucleation. Maintaining the overall gain of the amplifier 15 at a substantially constant range, despite the variations in the gain distribution, guarantees the achievement of the matching relationship between portions of the waveforms of the inputs to the combiner 17, required for accurate cancellation in the itself, in such a way as to produce the enucleation at the selected level.

Nella figura 2, ? stata rappresentata, in forma schematica e dettagliata, una forma pratica realizzativa, di tipo illustrativo, del sistema di enucleazione rappresentato nella figura 1, in grado di svolgere la funzione di enucleazi?ne regolabile di un segnale di accentuazione orizzontale in un ricevitore televisivo* Nella versione schematizzata nella figura 2, mi amplificatore differenziale 40 viene utilizzato come amplificatore lineare del sistema illustrato nella figura 1, mentre gli amplificatori differenziali 50 e 60 vengono utilizzati come stadi di ingresso e di uscita, collegati in cascata, dell'amplificatore di limitazione, a pi? stadi, del sistema schema? tizzato nella figura 1. In Figure 2,? An illustrative practical embodiment of the enucleation system represented in Figure 1, capable of performing the function of adjustable enucleation of a horizontal accentuation signal in a television receiver, has been shown in schematic and detailed form. schematic version in Figure 2, the differential amplifier 40 is used as the linear amplifier of the system illustrated in Figure 1, while the differential amplifiers 50 and 60 are used as the input and output stages, connected in cascade, of the limiting amplifier, a pi? stages, of the scheme system? ized in Figure 1.

Per lo sviluppo del segnale di accentuazione che deve venire elaborato da parte del complesso circuita? le incorporante i principi caratteristici della presente invenzione, l'uscita di una sorgente di segnali di luminanza 25 (ad esempio, nell'uso in un.ricevitore televisivo a colori, costituita dall'uscita per il segnale di luminanza del filtro a pettine del ricevitore) viene collegata, attraverso un resistore 27, al terminale di ingresso (L) di una linea di ritardo 29. A titolo illustrativo, la linea di ritardo 29 ? rappresentata da un dispositivo a larga banda presentante una caratteristica di fase, di tipo lineare, entro la banda di frequenze occupata dai segnali provenienti dalla sorgente 25 ed estendente-, si, ad esempio, sino ad un valore di 4,0 MHz, mentre la stessa introduce un ritardo, nei segnali, pari a 140 nanosecondi. L'estremit? di ingresso della linea di ritardo 29 viene "terminata", ad esempio con l'ausilio del resistere 27, in una impedenza che concorda sostanzialmente con l'impedenza caratteristica della linea di ritardo, mentre l'estremit? di uscita della linea di ritardo (in corrispondenza del terminale L?), non risulta terminata, allo scopo di ottenere un effetto riflettente. Z segnali presenti in corrispondenza delle rispettive estremit? della linea di ritardo 29 sono quindi rappresentati: (a) da un segnale di luminanza, ritardato di una volta, in corrispondenza del terminale L' e (b) dalla somma del segnale di luminanza non ritardato e di un segnale di luminanza ritardato per due volte, in corrispondenza del terminale L. La differenza fra i rispettivi segnali in corrispondenza dei terminali L e L' corrisponde ad un appropriato segnale di ace centuazione orizzontale per Raggiunta al segnale di luminanza, in modo tale da intensificarne il dettaglio orizzontale (per mezzo di una effettiva intensificazione delle componenti di luminanza in vana,gamma di frequenze compresa fra 1,75 MHz e 5,25 MHz, nei punti a -6 db, con una intensificazione massima in corrispondenza di una frequenza di 3,5 MHz.) For the development of the accentuation signal to be processed by the circuit complex? embodying the characteristic principles of the present invention, the output of a source of luminance signals 25 (for example, in use in a color television receiver, constituted by the output for the luminance signal of the comb filter of the receiver ) is connected, through a resistor 27, to the input terminal (L) of a delay line 29. By way of illustration, the delay line 29? represented by a wide band device having a phase characteristic, linear type, within the frequency band occupied by the signals coming from the source 25 and extending, for example, up to a value of 4.0 MHz, while the itself introduces a delay, in the signals, of 140 nanoseconds. The end? input of the delay line 29 is "terminated", for example with the aid of the resistor 27, in an impedance which substantially agrees with the characteristic impedance of the delay line, while the end? output of the delay line (at the terminal L?), is not terminated, in order to obtain a reflective effect. Z signals present at the respective ends? of the delay line 29 are therefore represented: (a) by a luminance signal, delayed once, at the terminal L 'and (b) by the sum of the non-delayed luminance signal and a luminance signal delayed by two times, at the L terminal.The difference between the respective signals at the L and L 'terminals corresponds to an appropriate horizontal ace centuation signal for Reached to the luminance signal, in such a way as to intensify its horizontal detail (by means of an effective intensification of the luminance components in vain, frequency range between 1.75 MHz and 5.25 MHz, in the points at -6 db, with a maximum intensification at a frequency of 3.5 MHz.)

L?amplificatore differenziale 40 c?e accetta i segnali dai terminali L e L1, in corrispondenza dei rispettivi ingressi differenziali, fornisce un canale di amplificazione, di tipo lineare, per questo segnale di accentuazione. L'amplificatore 40 include una coppia di transistori 41, 43, a conduttivit? di tipo NPH, con gli elettrodi interconnessi di emettitare ritornati ad un punto a potenziale di rifer?, mento rappresentato, dalla massa circuitale, attraverso il percorso collettore-emettitore di un transistore a sorgente di corrente 45, a conduttivit? di tipo NPN, in serie ad un resistere di emettitore 46. L*elettrodo di base del transistore 45 ? collegato al terminale positivo (+1,2 V) di un alimentatore che fornisce un potenziale positivo., allo scopo di stabilire una corrente operativa desiderata per l'amplificatore 40. The differential amplifier 40 c? E accepts the signals from terminals L and L1, at the respective differential inputs, and provides a linear type amplification channel for this accentuation signal. Amplifier 40 includes a pair of conductivity transistors 41, 43. of the NPH type, with the interconnected emitting electrodes returned to a point at reference potential represented, by the circuit ground, through the collector-emitter path of a current source transistor 45, with conductivity. of the NPN type, in series with an emitter resistor 46. The base electrode of the transistor 45? connected to the positive terminal (+1.2 V) of a power supply providing a positive potential, in order to establish a desired operating current for the amplifier 40.

I segnali provenienti dal terminale L', vengano alimentati all'elettrodo di base del transistore 41 attraverso il percorso base-emettitore di un transistore a ripetitore di emettitore 34, accanduttivit? di tipo NPN e attraverso un resistere di accoppiamento in serie 36. L'elettrodo di collettore del transistore 34 ? direttamente collegato al terminale positivc>(+Vcc) di un alimentatore che fornisce un potenziale operativo, odiilavoro, mentre l'elettrodo di emettitore del transistore 34 viene ritornato alla massa circuitale attraverso il percorso collet,-tore- emettitore di un transistore a sorgente di corrente 35 il quale presenta il proprio elettrodo di base collegato al terminale che fornisce la tensione di polarizzazione di 1,2 V, in serie al,resistore di emettitore 26. I segnali provenienti dal terminale L vengano alimentati all'elettrodo di base del transistore 43 attraverso il percorso base?emettitore di un transistore a ripetitore di emettitore 30, di tipo NPN e di un resistore serie di accoppiamento 32. L'elettrodo di collettore del transistore 30 risulta direttamente collegato al terminale del-1? alimentatore che fornisce la tensione Vcc, mentre l'elettrodo di emettitore del transistore 30 ? collegato alla massa circuitale attraverso il percorso collettore-emettitore di un transistore a sorgente di corrente 31, il quale presenta il proprio elettrodo di base collegato al terminale che fornisce la tensione di polarizzazione di 1,2 V, attraverso un resistore serie di emettitore 28. Quantunque siano state rappresentate le connessioni dirette rispettive fra i terminali L, L' e le basi dei transistori a ripetitore di emettitore 30, 34, deve essere rilevato che ulteriori transistori a ripetitore di emettitore, non rappresentati, possono venire desiderabilmente interposti nelle rispettive connessioni, allo scopo di aumentare le impedenze presentate ai rispettivi terminali. The signals from terminal L 'are fed to the base electrode of transistor 41 through the base-emitter path of an emitter-repeater transistor 34. of the NPN type and through a series coupling resistor 36. The collector electrode of transistor 34? directly connected to the positivc> (+ Vcc) terminal of a power supply providing an operating or work potential, while the emitter electrode of transistor 34 is returned to circuit ground through the collector-emitter path of a source transistor current 35 which has its own base electrode connected to the terminal which supplies the bias voltage of 1.2 V, in series with the emitter resistor 26. The signals coming from terminal L are fed to the base electrode of transistor 43 through the emitter base path of an emitter repeater transistor 30, of the NPN type and a series coupling resistor 32. The collector electrode of the transistor 30 is directly connected to the terminal of the 1? power supply which supplies the voltage Vcc, while the emitter electrode of the transistor 30? connected to the circuit ground through the collector-emitter path of a current source transistor 31, which has its base electrode connected to the terminal which supplies the bias voltage of 1.2 V, through an emitter series resistor 28. Although the respective direct connections between the terminals L, L 'and the bases of the emitter repeater transistors 30, 34 have been shown, it should be noted that further emitter repeater transistors, not shown, may desirably be interposed in the respective connections. in order to increase the impedances presented to the respective terminals.

Un resistore 38 interconnette gli elettrodi di base dei transistori 41, 43 e lo stesso coopera con ? resistor! di accoppiamento 36f 32, per introdurre un certo grado di attenuazione dei segnali di ingresso, tale da garantire che la differenza massima dei segnali tra i potenziali di base possa venire accettata nella gamma di manipolazione del segnale, a carattere lineare, dell'amplificatore 40. I rispettivi elettrodi di collettore dei transistori 41 e 43 sono collegati al terminale positivo di un alimentatore che fornisce un potenziale operativo, o di lavoro, attraverso i rispettivi carichi, non rappresentati, i quali vengono condivisi dalle uscite dell'amplifi_ catare di limitazione. Le rispettive correnti di collettore dei transistori 41 e 43 variano in accordo con le versioni di fase opposta dei segnali di accentuazione. A resistor 38 interconnects the base electrodes of transistors 41, 43 and the same cooperates with? resistor! coupling 36f 32, to introduce a certain degree of attenuation of the input signals, such as to ensure that the maximum difference of the signals between the base potentials can be accepted in the signal manipulation range, of linear character, of the amplifier 40. The respective collector electrodes of transistors 41 and 43 are connected to the positive terminal of a power supply which provides an operating or working potential across the respective loads, not shown, which are shared by the outputs of the limiting amplifier. The respective collector currents of transistors 41 and 43 vary in accordance with the opposite phase versions of the boost signals.

L'amplificatore differenziale 50 che accetta i segnali dal terminale L e dal terminale L*, in carri-, spondenza dei rispettivi ingressi differenziali, viene utilizzato come stadio di ingresso di un amplificatore di limitazione che introduce un cernale di amplificatore, a carattere non lineare, per il segnale di .accentuazione?. L'amplificatore 50 include una coppia d? transistori 51, 53? a conduttivit? di tipo NPN, con gli elettrodi interconnessi di emettitore, ritornati alla massa circuitale, attraverso il percarso collettore-emettitore di un transistore a sorgente di corrente 55, a conduttivit? di tipo NPN. The differential amplifier 50 which accepts the signals from the L terminal and the L * terminal, in the presence of the respective differential inputs, is used as the input stage of a limiting amplifier which introduces an amplifier unit, having a non-linear character. , for the .accentuation signal ?. Amplifier 50 includes a pair of d? transistors 51, 53? to conductivity? of the NPN type, with the interconnected emitter electrodes, returned to the circuit ground, through the collector-emitter path of a current source transistor 55, at conductivity? NPN type.

I segnali provenienti dal terminale L?, presenti all'uscita del transistore a ripetitore di emettitore 34 vengono alimentati all'elettrodo di base del transistore 51 attraverso un resistere serie di accoppiamento 37? I segnali provenienti dal terminale Lt presenti all'uscita del transistore a ripetitore d? emettitore 30t vengono alimentati all'elettrodo di base del transistore 53 attraverso un resistere serie di accoppiamento 33. Un resistere 39 interconnette gli elettrodi di base dei transistori 51 e 53. L'attenuazione dei segnali di ingresso, introdotta dalla rete di resistor! 37, 39, 33 risulta inferiore all?attenuazione' introdotta dalla rete di amplificazione lineare (3'6, 38, 32) e la stessa permette un'escursione massima del segnale tra le basi, di valore superiore alla gamma lineare di manipolazione dei segnali dell'amplificatore 50. The signals from the L? Terminal present at the output of the emitter repeater transistor 34 are fed to the base electrode of the transistor 51 through a series coupling resistor 37? The signals coming from the terminal Lt present at the output of the repeater transistor d? emitter 30t are fed to the base electrode of transistor 53 through a series coupling resistor 33. A resistor 39 interconnects the base electrodes of transistors 51 and 53. The attenuation of the input signals, introduced by the resistor network! 37, 39, 33 is lower than the attenuation introduced by the linear amplification network (3'6, 38, 32) and it allows a maximum excursion of the signal between the bases, of a value higher than the linear range of signal manipulation amplifier 50.

Gli elettrodi di collettoredei transistori 51 e 53 sano individualmente collegati, per mezzo dei rispettivi resistor! di carico(57, 59) al terminale positivo (+4,0 V)di un alimentatore che fornisce il potenziale d? lavoro. I segnali di accentuazione, di base opposta (con le escursioni massime opportunamente limitate), si evidenziano ai capi dei rispettivi resistor! di carico 57 e 59. The collector electrodes of transistors 51 and 53 are individually connected by their respective resistors. load (57, 59) to the positive terminal (+4.0 V) of a power supply that supplies the potential d? work. The accentuation signals, of opposite base (with the maximum excursions suitably limited), are highlighted at the ends of the respective resistors! load 57 and 59.

L 'amplificatore differenziale 60( utilizzato come stadio di uscita dell'amplificaiore di limitazione ? che introduce una ulteriore limitazione dei segnali di accentuazione, include una coppia di transistori 61 e 63 i quali presentano i rispettivi elettrodi di emettitore collegati all'elettrodo di collettore di un transistore a sorgente di corrente 65. L'elettrodo di emettitore del transistore 65 risulta collegato alla massa circuitale attraverso il percorso base-emettitore del transistore a sorgente di corrente 55. L'elettrodo di base del transistore 61 ? direttamente collegato all'elettrodo di collettore del transistore 51 dello stadio di ingresso, mentre l'elettrodo di base del transistore 63 risulta direttamente collegato all'elettrodo di collettore del transistore 53 dello stadio d? ingresso. The differential amplifier 60 (used as the output stage of the limiting amplifier? Which introduces a further limitation of the boost signals, includes a pair of transistors 61 and 63 which have their respective emitter electrodes connected to the collector electrode. a current source transistor 65. The emitter electrode of transistor 65 is connected to circuit ground through the base-emitter path of current source transistor 55. The base electrode of transistor 61 is directly connected to the collector of the transistor 51 of the input stage, while the base electrode of the transistor 63 is directly connected to the collector electrode of the transistor 53 of the input stage.

L'elettrodo di collettore del transistore 61 ? direttamente collegato all'elettrodo di collettore del transistore 61 dell'amplificaiore lineare, in modo tale che.le correnti sommate di collettore dei transistori 41 e 42 possano formare una corrente (ip*) del segnale di accentuazione enucleato.- L'elettrodo di collettore del transistore 63 risulta diret taunente collegato all*elettrodo di collettore del tran, sistore 43 dell*amplificatare lineare, in modo tale che le correnti sommate di collettore dei transistori 43 e 63 possano formare una corrente Ip del segnale di accentuazione enucleato, costituente una versione opposta della corrente Ip' precedentemente definita. The collector electrode of transistor 61? directly connected to the collector electrode of transistor 61 of the linear amplifier, so that the summed collector currents of transistors 41 and 42 can form a current (ip *) of the enucleated enhancement signal. of the transistor 63 is directly connected to the collector electrode of the transistor 43 of the linear amplifier, so that the summed collector currents of the transistors 43 and 63 can form a current Ip of the enucleated accentuation signal, constituting a version opposite of the current Ip 'previously defined.

Un resistore.66 ? collegato tra il terminale positivo (+3,2 V) di un alimentatore che fornisce un potenziale di polarizzazione, e l'anodo di un diodo 67, il cui catodo ? direttamente collegato all'anodo di un secando diodo 68. 11 catodo del diodo 68 risulta direttamente collegato alla massa circuitale, in modo tale che i due diodi 67 e 68 possano risultare polarizzati in senso diretto per mezzo dell'alimentatore che fornisce il potenziale di polarizzazione. L'anodo del diodo 67.risulta direttamente collegato all'elettrodo di base del transistore a sorgente di corrente 65 e, pertanto, la tensione presente ai capi della coppia di diodi 67, 68, viene applicata ai capi dei percorsi base-emettitore, collegati in serie, dei transistori a sorgente di corrente 65, 55, in modo tale da polarizzare, in senso diretto, le rispettive giunzioni base-emettitore . A resistor. 66? connected between the positive terminal (+3.2 V) of a power supply providing a bias potential, and the anode of a diode 67, whose cathode? directly connected to the anode of a second diode 68. The cathode of diode 68 is directly connected to the circuit ground, so that the two diodes 67 and 68 can be biased in the forward direction by means of the power supply which supplies the bias potential . The anode of diode 67 is directly connected to the base electrode of the current source transistor 65 and, therefore, the voltage present across the pair of diodes 67, 68 is applied across the base-emitter paths, connected in series, current source transistors 65, 55, in such a way as to bias, in a direct direction, the respective base-emitter junctions.

L'elettrodo di collettore di un transistore supplementare 71, a conduttivit? di tipo NPN, risulta direttamente collegato all'elettrodo di base del transistore 55. L'elettrodo di emettitore del transistore 71 ? direttamente collegato alla massa circuitale, ponendo in tal modo il percorso collettore-emettitore del transistore 71 direttamente in parallelo al percorso base-emettitore del transistore a sorgente di corrente 55 dello stadio di ingresso. The collector electrode of an additional transistor 71, at conductivity? of the NPN type, is directly connected to the base electrode of transistor 55. The emitter electrode of transistor 71? directly connected to the circuit ground, thus placing the collector-emitter path of transistor 71 directly in parallel with the base-emitter path of current source transistor 55 of the input stage.

Un terminale di ingresso CC per la tensione di controllo dell'enucleazione, e collegato all'elettrodo di base di un transistore a ripetitore di emettitore 75, a conduttivit? di tipo NPN, tale transistore presentando il proprio elettrodo di collettore direttamente collegato al terminale che fornisce la tensione di alimentazione Vcc, L'elettrodo di emettitore del transistore 75 ? collegato, per mezzo d? un resistere 73, all'elettrodo di base del transistore 71 e all'anodo di un diodo 72. Il catodo del diodo 72 risulta direttamente collegato alla massa circuitale, ponendo in tal modo il diodo 72 direttamente in parallelo al percorso base-emettitore del transistore 71. Una tensione positiva di controllo dell'enucleazione, applicata al terminale CC, consente di controllare la polarizzazione del transistore 71, in modo tale da variare la conduttanza del proprio percorso collettore-emettitore e consentire quindi una regolazione del livello dell'enucleazione ottenuta nelle correnti dei segnali di uscita Ip e Ip*. A DC input terminal for the enucleation control voltage, is connected to the base electrode of an emitter repeater transistor 75, at conductivity. of the NPN type, this transistor having its own collector electrode directly connected to the terminal which supplies the supply voltage Vcc. The emitter electrode of the transistor 75? connected, by means of d? a resistor 73, to the base electrode of the transistor 71 and to the anode of a diode 72. The cathode of the diode 72 is directly connected to the circuit ground, thus placing the diode 72 directly in parallel to the base-emitter path of the transistor 71. A positive enucleation control voltage, applied to the DC terminal, allows to control the polarization of transistor 71, in such a way as to vary the conductance of its collector-emitter path and thus allow regulation of the level of the enucleation obtained in the currents of the output signals Ip and Ip *.

Un transistore d? controllo 69, a conduttivit? d? tipo PNP, ? disposto con il proprio elettrodo di emettitore direttamente collegato all'elettrodo di base del transistore a sorgente di corrente 65. L'elet^ trodo di collettore del transistore 69 ? direttamente collegato alla massa circuitale, in modo tale da porre il percorso collettore-emettitore del transistore 69 direttamente in parallelo alla combinazione serie dei percorsi base-emettitore dei due transistori a sorgente di corrente 65, 55. L'elettrodo di base del transistore di controllo 69 ? direttamente collegato al terminale di ingresso CC per la tensione d? controllo dell'enucleazione. A transistor d? control 69, conductivity? d? PNP type,? disposed with its emitter electrode directly connected to the base electrode of current source transistor 65. The collector electrode of transistor 69? directly connected to the circuit ground, so as to place the collector-emitter path of transistor 69 directly in parallel with the series combination of the base-emitter paths of the two current source transistors 65, 55. The base electrode of the control transistor 69? directly connected to the DC input terminal for the voltage d? control of enucleation.

La sorgente che fornisce la tensione di controllo dell'enucleazione ? stata rappresentata, a titolo illustrativo, nel disegno, come costituita da un potenziometro 21 controllato manualmente, presentante il proprio cursore direttamente collegato al terminale CC e con ? propri terminali fissi collegati, rispettivamente, al terminale positivo (+V) di una sorgente di tensione in corrente continua eal terminale negativo di questa sorgente, direttamente collegato alla massa circuitale. A titolo illustrativo, il potenz?ale in corrispondenza del terminale V risulta approssimativamente maggiore del potenziale (2?^ ) sviluppato ai capi della combinazione serie dei diodi 67, 68. Pertanto, la giunzione base-emettitore del transistore 69, a conduttivit? di tipo PNP, rimarne polarizzata in senso inverso entro una porzione notevole della gamma di regolazione del cursore, quando il potenziale d? controllo scelto per effetto della rotazione del cursore supera il potenziale 2V.oe. La tensione variabile di controllo dell'enucleazione pu? essere pure fornita da una sorgente di controllo, di tipo dinamico (in conformit? a quanto descritto, ad esempio, nel brevetto di Burnus precedentemente citato). Entro la porzione notevole della gamma di regolazione, il transistore di controllo 69, a conduttivit? di tipo PNP, risulta commutato allo stato di conduzione^mentre il funzionamento del sistema di enucleazione, di tipo regolabile, ? del tipo che verr? in seguito descritto con maggiori dettagli. The source providing the enucleation control voltage? has been shown, for illustrative purposes, in the drawing, as constituted by a manually controlled potentiometer 21, having its cursor directly connected to the terminal CC and with? its fixed terminals connected, respectively, to the positive terminal (+ V) of a direct current voltage source and to the negative terminal of this source, directly connected to the circuit ground. By way of illustration, the potential at terminal V is approximately greater than the potential (2? ^) Developed across the series combination of diodes 67, 68. Therefore, the base-emitter junction of transistor 69, at conductivity? PNP type, remain reverse biased within a substantial portion of the slider adjustment range, when the potential d? control chosen due to the rotation of the cursor exceeds the potential 2V.oe. The variable voltage of control of the enucleation can? also be provided by a control source, of the dynamic type (in accordance with what is described, for example, in the previously cited Burnus patent). Within the substantial portion of the adjustment range, the control transistor 69, at conductivity. of the PNP type, is switched to the conduction state, while the operation of the enucleation system, of the adjustable type,? the type that will come? hereinafter described in more detail.

Il percorso base-emettitore del transistore 65 forma un partitore di tensione con la combinazione parallela (a) del percorso base-emettitore del transistore 55 e (b) del percorso collettore-emettitore del transistore 71, in modo tale da effettuare una divisione della tensione di polarizzazione presente ai cap? dei diodi 67? 68? collegati in serie, mentre il rapporto di divisione dipende dalla conduttanza del transistore di controllo 71, di tipo NPN. Quando l'impedenza di derivazione presentata dal transistore 71 subisce una diminuzione (a causa di un aumento nella tensione di controllo dell'enucleazione), la tensione base-emettitore (V. ) del transistore a sor. gente di corrente 55 subisce una diminuzione, tale diminuzione essendo accompagnata da un incremento complementareddella tensione base-emettitore del transistore a sorgente di corrente 65. Quando s? verifica un aumento dell'impedenza di derivazione presentata dal transistore 71? a causa di una diminuzione della tensione di controllo dell'enucleazione, si riscontrer? un aumento della tensione V_ del? transistore 55, accompagnato da una diminuzione complementare della tensione del transistore 65. The base-emitter path of transistor 65 forms a voltage divider with the parallel combination (a) of the base-emitter path of transistor 55 and (b) of the collector-emitter path of transistor 71, so as to effect a division of the voltage of polarization present in the chapters? of diodes 67? 68? connected in series, while the division ratio depends on the conductance of the control transistor 71, of the NPN type. When the shunt impedance presented by transistor 71 undergoes a decrease (due to an increase in the enucleation control voltage), the base-emitter voltage (V.) of the transistor a sor. current 55 undergoes a decrease, this decrease being accompanied by a complementary increase in the base-emitter voltage of the current source transistor 65. When s? verifies an increase in the shunt impedance presented by transistor 71? due to a decrease in the control voltage of the enucleation, it will be found? an increase in the voltage V_ of? transistor 55, accompanied by a complementary decrease in the voltage of transistor 65.

La conseguenza di una variazione della tensione di controllo dell'enucleazione ? quindi rappresentata dall'introduzione d? variazioni complementari nelle correnti operative degli amplificatori differenziali 50 e 60 e, di conseguenza, di variazioni complementari dei rispettivi guadagni dei due stati collegati in cascata, dell'amplificatore di limitazione. The consequence of a variation in the control voltage of the enucleation? therefore represented by the introduction d? complementary variations in the operating currents of the differential amplifiers 50 and 60 and, consequently, of complementary variations of the respective gains of the two cascaded states of the limiting amplifier.

Con una variazione dell'impedenza in corrente continua presentata dal transistore 71, comportante un effetto trascurabile sulla tensione di polarizzazione presentante ai capi dei diodi 67? 68, il guadagno globale dell'amplificatore di limitazione, proporzionale al prodotto dell'ampiezze della corrente operativa dello stadio rispettivo, rimane sostanzialmente inalterato al variare della distribuzione del guadagno fra gli stadi rispettivi? Per una accuratezza dell'operazione di enucleazione, questo valore indi? .sturbato del guadagno globale viene impostato in modo tale che il guadagno dei rispettivi canali di amplificazione non lineare, e lineare, rispettivamente, risultino sostanzialmente identici. . With a variation of the DC impedance presented by the transistor 71, involving a negligible effect on the bias voltage present across the diodes 67? 68, the overall gain of the limiting amplifier, proportional to the product of the amplitudes of the operating current of the respective stage, remains substantially unchanged as the gain distribution between the respective stages varies? For an accuracy of the enucleation operation, this value then? disturbance of the global gain is set in such a way that the gain of the respective non-linear and linear amplification channels, respectively, are substantially identical. .

Una variazione nella distribuzione del guadagno, provocata da una diminuzione della tensione di controllo dell'enucleazione, in grado di aumentare il guadagno dello stadio di ingresso (50), si traduce in una limitazione, o tosatura da parte dello stadio di uscita (60) Che risulta pi? prossima all'asse, con conseguente riduzione del livello di enucleazione. A change in gain distribution, caused by a decrease in the enucleation control voltage, capable of increasing the gain of the input stage (50), results in a limiting, or clipping, by the output stage (60) What is more? close to the axis, with a consequent reduction in the level of enucleation.

Al contrario, ima variazione della distribuzione del guadagno, provocata da un aumento della tensione di controllo dell'enucleazione che comporta una diminuzione del guadagno dello stadio di ingresso, si traduce in un aumento del livello di enucleazione. Quando la posizione della presa variabile si approssima al terminale collegato alla massa circuitale, del potenziometro 21, la polarizzazione della giunzione base-emettitore del transistore di controllo 69, a conduttivit? di tipo PNP, si sposta verso la direzione di polarizzazione in senso diretto e si verifica quindi la conduzione del percorso emettitore-collettore del transistore 69. In corrispondenza dell*estremo della gamma di controllo che pone il cursore al potenziale di massa, questa conduzione risulta sufficientemente elevata da comportare la ?cmmutazione allo stato di non conduzione dei transistori a sorgente di corrente 65, 55, con conseguente annullo delibazione di enucleazione dei segnali di accentuazione orizzontale. Conversely, a change in the gain distribution, caused by an increase in the control voltage of the enucleation resulting in a decrease in the gain of the input stage, results in an increase in the level of enucleation. When the position of the variable tap approaches the terminal connected to the circuit ground of the potentiometer 21, the bias of the base-emitter junction of the control transistor 69, at conductivity? of the PNP type, it shifts towards the direction of bias in the forward direction and therefore the conduction of the emitter-collector path of the transistor 69 occurs. sufficiently high to cause the change to the non-conduction state of the current source transistors 65, 55, with consequent cancellation of the enucleation resolution of the horizontal accentuation signals.

La figura 3 illustra un ulteriore apparato di elaborazione dei segnali al quale pu? essere desiderabilmente associato il dispositivo di enucleazione dei segnali di accentuazione schematizzato nella figura 2. In conformit? a quanto rappresentato nella figura 3, i segnali di accentuazione enucleati, in contro-fase (Ip e Ip') del sistema schematizzato nella figura 2, vengono alimentati come ingressi-ad un amplificatore dei segnali di accentuazione 101 con? trollato cane guadagno. L'amplificatore 101 converte ? segnali d? accentuazione privati del nucleo, con un guadagno (o attenuazionedeterminato dalla tensione di controllo applicata al terminale di controllo dell'accentuazione PC (peaking control). Figure 3 illustrates a further signal processing apparatus to which it can be used. desirably be associated with the device for enucleation of the accentuation signals schematized in Figure 2. Accordingly to what is represented in Figure 3, the enucleated accentuation signals, in counter-phase (Ip and Ip ') of the system schematized in Figure 2, are fed as inputs to an amplifier of the accentuation signals 101 with? trolled dog gain. Amplifier 101 convert? signals d? core private boost, with a gain (or attenuation determined by the control voltage applied to the PC (peaking control) boost control terminal.

Le uscite in controfase dell'amplificatore 101 vengono sommate alle uscite, in controfase, dell'amplificatore 105 del segnale di luminanza, sensibile ai segnali ritardati di luminanza presenti in corrispondenza del terminale L* (figura 2), in un combinatore di segnali 103, in modo tale da formare versioni in controfase. <ji un segnale accentuato di luminanza-, per l 'applicazione ad un amplificatore 107 che amplifica i segnali accentuati di luminanza. L'amplificatore 107 converte i segnali accentuati di luminanza, in controfase, in segnali asimmetrici in corrispondenza del terminale di uscita 0 dal quale pu? venire derivato il segnale accentuato di luminanza ed alimentato, ad esempio, ai circuiti matriciali di un ricevitore televisivo a colori, per la combinazione con i rispettivi segnali di differenza del colore. The push-pull outputs of the amplifier 101 are added to the push-pull outputs of the luminance signal amplifier 105, sensitive to the delayed luminance signals present at the L * terminal (Figure 2), in a signal combiner 103, in such a way as to form push-pull versions. A luminance-enhanced signal, for application to an amplifier 107 which amplifies the luminance-enhanced signals. The amplifier 107 converts the accentuated luminance signals, in counterphase, into asymmetrical signals at the output terminal 0 from which it can? the accentuated luminance signal is derived and fed, for example, to the matrix circuits of a color television receiver, for combination with the respective color difference signals.

L'uscita derivata dall'amplificatore 107 viene pure? alimentata all'ingresso di un amplificatore passa-banda 109, per scopi di controllo automatico dell.'accentuaziane. L'amplificatore 109 presentante, a titolo illustrativo, una banda passante di circa 1 MHz, centrata attorno ad ima frequenza di circa 2 MHz, alimenta le componenti del segnale accentuato di luminanza che cadano entro la propria banda passante, a un rivelatore di picco 110 il quale sviluppa una tensione di controllo proporzionale all'ampiezza delle componenti alimentate. Questa tensione di controllo viene applicata al terminale PC, allo scopo di controllare l*ampiezza dei segnali di accentuazione alimentati al combinatore 103, in un senso tale da opporsi alle variazioni di ampiezza di dette componenti alimentate. Pu? essere fatto riferimento alla demanda di brevetto statunitense No. 310.139, depositata il 9 Ottobre 1981 per una descrizione pi? dettagliata del principio di funzionamento di questo sistema di controllo automatico dell'accentuazione e per una descrizione particolareggiata di alcuni esempi di complessi circuitali vantaggiosi per la concretizzazione pratica delle funzioni degli elementi 101, 103, 105, 107, 109 e 110 (come pure dell'associato sistema di controllo manuale dell'accentuazione). Does the output derived from amplifier 107 come as well? fed to the input of a band-pass amplifier 109, for automatic accentuation control purposes. The amplifier 109 presenting, by way of illustration, a pass band of about 1 MHz, centered around a frequency of about 2 MHz, feeds the components of the luminance-enhanced signal that fall within its own pass band, to a peak detector 110 which develops a control voltage proportional to the amplitude of the powered components. This control voltage is applied to the PC terminal, in order to control the amplitude of the enhancement signals fed to the combiner 103, in such a way as to oppose the amplitude variations of said fed components. Pu? Reference be made to U.S. Patent Application No. 310,139, filed October 9, 1981 for a more detailed description. detailed description of the operating principle of this automatic accentuation control system and for a detailed description of some examples of advantageous circuit assemblies for the practical implementation of the functions of the elements 101, 103, 105, 107, 109 and 110 (as well as of the associated manual accentuation control system).

Un vantaggio dell'associazione dell'apparato schematizzato nella figura 3 con il sistema di enucleazione regolabile e rappresentato nella figura-2, risiede nel fatto che vengono sostanzialmente evitati gli effetti negativi sul livello di accentuazicaie quando viene regolato il livello dell'enucleazione. Per illustrare questo punto si consideri, ad esempio, che venga effettuata una variazione della tensione di controllo dell'enucleazione allo scopo di aumentare il livello di enucleazione, per consentire una maggior rimozione delle componenti di rumore dal segnale di accentuazione in uscita dal sistema schematizzato nella figura 2. Una conseguenza che accompagna questa maggior rimozione del "nucleo" dei segnali ? costituita da una riduzione dell'ampiezza delle componenti risultanti del segnale di accentuazione, nelle uscite lp e lp'? Tuttavia, il sistema di controllo automatico dell'accentuazione rappresentato nella figura 3, tender? ad opporsi a qualsiasi indebolimen to degli effetti dell'accentuazione che tale riduzione di ampiezza potrebbe altrimenti provocare, per effetto dell'introduzione di una variazione di compensazione nel guadagno dell'amplificatore 101. An advantage of the association of the apparatus schematized in Figure 3 with the adjustable enucleation system and represented in Figure-2, lies in the fact that negative effects on the level of accentuation and when the level of enucleation is adjusted are substantially avoided. To illustrate this point, consider, for example, that a variation of the control voltage of the enucleation is carried out in order to increase the level of enucleation, to allow a greater removal of the noise components from the accentuation signal output from the system schematized in the figure 2. A consequence that accompanies this greater removal of the "core" of signals? consisting of a reduction in the amplitude of the resulting components of the accentuation signal, in the outputs lp and lp '? However, the automatic accentuation control system depicted in Figure 3, tender? to oppose any weakening of the effects of the accentuation that this reduction of amplitude could otherwise cause, due to the effect of introducing a compensation variation in the gain of the amplifier 101.

Verr? ora riportata una serie illustrativa di valori per i parametri circuitali del sistema schematizzato .nella figura 2. Will come now reported an illustrative series of values for the circuit parameters of the system schematized in Figure 2.

Claims

1. System for supplying a quantity? adjustable enucleation in signals derived from a source (11), said system being characterized by first signal translating means (13), having an input coupled to said source, for the linear translation. re d? said signals;

second signal translating means (15), having an input coupled to said source for translating said signals non-linearly, said second signal translating means comprising a limiting amplifier, plus stages, for developing a limited version of said signals, said limiting amplifier including a first signal amplification stage (50) and a second stage (50). god d? amplification of the signals (60) f connected in cascade and having an overall gain substantially equal to the gain presented by said first signal translating means;

means (17) for developing an enucleated version, i.e. deprived of the central core, sensitive to the outputs of said first and said second translating means d? signals, to develop an enucleated version of said signals, corresponding to the difference between a linearly translated version of said signals and a limited version of said signals; and variable gain distribution means (CC, 71, 65, 67, 68) connected to the first and second amplification stages; of the signals to selectively alter the distribution of the gain between said first stages? signal amplification and said second signal amplification stage, substantially without disturbing said global gain of said limiting amplifier.

2. Apparatus according to claim 1, characterized in that one (13) of said signal translating means, to the exclusion of the other, subjects said signals to a net phase inversion, and in which said means for developing the signals deprived of the n? cleo, include means (17) for adding the outputs'd? said first and second signal translating means (13, 15)?

3. Apparatus according to claim 1f characterized in that said source? constituted by a source (25) of luminance signals and by the fact that the signals translated by said first (13) and second (15) signal translating means comprise accentuation signals derived from said source of the luminance signals.

4. Apparatus according to claim 2, characterized in that it comprises:

an amplifier of accentuation signals, with matured as gain (101-figure 3), sensitive to the output of said means for developing the enucleated version (17);

means (103) for combining the output of said gain-controlled boost signal amplifier with luminance signals derived from said source to form an output luminance enhanced signal; And

means (107, 109, 110) responsive to said output accentuated luminance signal, for controlling the gain of said accentuation signal amplifier.

5. Apparatus according to claim 4, characterized in that said gain control means includes a frequency comparison selective amplifier (109), having an input coupled to receive said enhanced output luminance signal. , said selective amplifier, with regard to frequencies, presenting a pass band delimiting a high frequency portion of the frequency spectrum occupied by said luminance signals; and a peak detector (110); sensitive to the output of said selective amplifier, with respect to the frequencies, to develop a gain control voltage.

6. Apparatus according to claim 1, characterized by the fact that said source? represented by a luminance signal source (105) in a television receiver;

a delay line (29), having its own input coupled to said source of luminance signals; said first signal translating means (13) include a linear type signal translator, comprising a first differential amplifier (40), which has a pair of inputs coupled in such a way as to be sensitive to the signals present at the input (L ) of said delay line (29) and to the signals present at the output (L *) of said delay line (29), respectively said second signal translating links (15) which include a signal translator, of the non-linear type , comprising a limiting amplifier including a second differential amplifier (50) and a third differential amplifier (60), connected in cascade, said second differential amplifier having a pair of inputs connected in such a way as to be sensitive to the signals present at the input ( L) of said delay line (29) and to the signals present at the output (L ') of said delay line, respectively;

said means for varying the distribution of the gain are coupled to said secand (50) and to said third (60) differential amplifier, to simultaneously vary the gains of said second differential amplifier and of said third differential amplifier in mutually opposite directions; the overall gain of said signal translator, of the non-linear type, being independent of the operation of said means for varying the distribution of the gain and substantially equal to the gain of said signal translator, of the linear type;

means (17) of developing an enucleated version, that is, deprived of the nucleus, combining the outputs of Dett? linear type signal translator and of said non-linear type signal translator so as to form an accentuation signal without the central core, while the level of enucleation depends on the operation of said gain variation means.

7. Apparatus according to claim 6, characterized in that it comprises:

a gain-controlled boost signal translator (101) sensitive to said enucleated enhancement signal;

means (103) for combining the output of said gain-controlled accentuation signal translator with the luminance signals derived from said source (105); to form an accentuated luminance signal;

a frequency-selective amplifier (109), having an input sensitive to said accentuated luminance signal and having a pass band delimiting a high-frequency region of the frequency band occupied by said luminance signal; And

amplitude-sensitive means (110) * of an output of said frequency-selective amplifier for controlling the? gain of said shifter sees the emphasis signals

8. Apparatus according to claim 1, characterized in that:

said means for developing the private version of the core) of said signals, include a source of bias voltage (3 (2V);

a first current source transistor (55), having base, emitter and collector electrodes, for supplying an operating or working current to said input amplification stage (50);

a second current source transistor (65), having base, emitter and collector electrodes, for supplying an operating current to said output amplification stage, (60);

the respective base-emitter paths of the first source transistor d? current and of the second current source transistor being connected in series across d? said source of bias voltage;

a first control transistor (71) and a second control transistor (69), each having base, emitter and collector electrodes, said first control transistor and said second control transistor being characterized by conductivity types. mutially opposite; the collector-emitter path of said first control transistor (71) being connected in parallel with the base-emitter path of said first current source transistor (55);

the collector-emitter section of said second transistor d? control (69) being connected in parallel to the series combination of the base-emitter paths of said first current source transistor and said second current source transistor;

a source (21) of variable direct voltage; and means (CCV 75) for making the base electrodes of the first control transistor and of the second control transistor sensitive to said variable direct voltage.

9. Apparatus according to claim 8 characterized in that the polarity? of said variable direct voltage (21)? such as to allow a direct variable bias of the base-emitter junction of the first control transistor (71).

10. Apparatus according to claim 9, characterized in that the range of variation of said direct voltage varies? such that said second control transistor (69) is held in the non-conducting state in response to the values of said variable DC voltage within a main portion of said range of variation.

11. Apparatus according to any one of claims 8 to 10, characterized in that said current source transistors (55 * 65) have the same type of conductivity. (NPN) of said first control transistor (71).

12. Apparatus according to claim 11, characterized in that each of said amplification stages comprises a differential amplifier (30; 60) including a pair of transistors (51, 53; 61, 63) of the same conductivity type. of the first control transistor, with the interconnected emitter electrodes connected to the collector electrode of a respective transistor between said current source transistor.