KR920000980B1 - Video signal peaking apparatus - Google Patents

Video signal peaking apparatus Download PDF

Info

Publication number
KR920000980B1
KR920000980B1 KR1019830001276A KR830001276A KR920000980B1 KR 920000980 B1 KR920000980 B1 KR 920000980B1 KR 1019830001276 A KR1019830001276 A KR 1019830001276A KR 830001276 A KR830001276 A KR 830001276A KR 920000980 B1 KR920000980 B1 KR 920000980B1
Authority
KR
South Korea
Prior art keywords
signal
video signal
peaking
output
terminal
Prior art date
Application number
KR1019830001276A
Other languages
Korean (ko)
Other versions
KR840004644A (en
Inventor
알버트 하워드 레오폴드
로렌 샨리 2세 로버트
아담슨 라고니 윌리암
엘리스 할란 웨인
Original Assignee
알 씨 에이 라이센싱 코포레이션
글렌 에이취. 브르스틀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/394,885 external-priority patent/US4509080A/en
Application filed by 알 씨 에이 라이센싱 코포레이션, 글렌 에이취. 브르스틀 filed Critical 알 씨 에이 라이센싱 코포레이션
Publication of KR840004644A publication Critical patent/KR840004644A/en
Application granted granted Critical
Publication of KR920000980B1 publication Critical patent/KR920000980B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/142Edging; Contouring
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/21Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/646Circuits for processing colour signals for image enhancement, e.g. vertical detail restoration, cross-colour elimination, contour correction, chrominance trapping filters

Abstract

내용 없음.No content.

Description

비데오 신호 피킹장치Video signal picking device

제1도는 본 발명의 구체적인 실시예에 의한 피킹 시스템이 내장된 칼라텔레비젼 수상기의 휘도 채널부의 부분개략 블럭도.1 is a partial schematic block diagram of a luminance channel portion of a color television receiver incorporating a picking system according to a specific embodiment of the present invention.

제2도는 제1도의 피킹 시스템에서 코오링 레벨 제어전압 발생용으로 사용될 수 있는 개략 회로도.FIG. 2 is a schematic circuit diagram that can be used for generating a cooring level control voltage in the picking system of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

17 : 휘도신호 증폭기 18 : 신호형성기17 luminance signal amplifier 18 signal generator

19 : 트랜스레이터 20 : 신호결합기19: translator 20: signal combiner

본 발명은 영상재생의 수평 디테일 묘사를 향상시키기 위한 비데오 피킹 시스템에 관한 것으로, 특히 소망의 디테일 증대를 도입하는 비데오 신호에 부가되어 형성된 피킹 신호가 소망의 피킹효과를 방해하지 않고 변화하는 코어링 레벨로 코어되는 텔레비젼 수상기에 사용하기 적합한 피킹 시스템에 관한 것이다.The present invention relates to a video picking system for improving the horizontal detail depiction of image reproduction, and more particularly to a coring level in which the picking signal formed in addition to the video signal introducing the desired detail enhancement does not interfere with the desired picking effect. A peaking system suitable for use in a television receiver that is cored to a furnace.

신호의 코어링(축신호 우회에 대해 불감대 전달 특성을 가지는 트랜스레이터로 신호처리를 하여, 신호축의 “코어”를 제거시키는)은 공지의 신호처리 기능이며, 보통 잡음 저감 목적의 수단이다. 예를 들어 SMPTE저널 1978년 3월호중의 134 내지 140페이지에 J.P.Rossi의 “텔레비젼 잡음 저감을 위한 디지탈 기술”이라 명명된 논문에 설명되어 있다. 코어링 회로를 사용하는데 있어서는, 초래된 코어링 레벨을 조정하기 위한 설비가 요망된다. 이러한 설비로는 코어링 레벨을 손으로 조정할 수도 있거나(예를들어, SMPTE저널 1968년 3월호 221 내지 228)(페이지 R.H.Mcmann 등의 “칼라텔레비젼 방송을 향상된 신호처리 기술”이라고 명명된 논문에서 볼 수 있는 바와 같이), 또는 코어링 레벨의 동적 조절을 행할 수 있도록(예를들면, Burrus의 미합중국 특허 제4,167,749호에 기재된 바와 같이 코어링 레벨은 수반하는 비데오 신호를 검파된 잡음 레벨의 함수에 따라 변화된다)제공된다.Coring of a signal (signal processing by a translator having a deadband propagation characteristic for the axial signal bypass to remove the "core" of the signal axis) is a known signal processing function and is usually a means for noise reduction purposes. For example, see pages 134-140 of the March 1978 issue of the SMPTE journal, entitled "Digital Techniques for Television Noise Reduction," by J.P.Rossi. In using a coring circuit, facilities are needed to adjust the resulting coring level. Such facilities can be adjusted by hand (e.g., SMPTE Journal March 1968, 221-228) (see page RHMcmann et al. In a paper entitled "Advanced Signal Processing Techniques for Color Television Broadcasting"). As can be) or to enable dynamic adjustment of the coring level (e.g., as described in Burrus, U.S. Patent No. 4,167,749), the coring level depends on the detected noise level as a function of the detected noise level. Is provided).

텔레비젼 수상기에서, 수평 피킹 신호성분은 디테일 증대를 목적으로 수신된 휘도신호에 부가되어 형성될 수 있으며, 그러한 신호피킹 성분은 소망의 화상 디테일 증대에 따라 원치 않는 배경 잡음이 증감되는 가능성을 줄이도록 코어링 되는 것이 바람직하다. L.Cochran의 동시 계속중인 미합중국 특허출원 제373,750호 제목 “다이내믹 코어링회로”에는, 수평 피킹 성분의 코어링을 제어하는 방법으로 코어링의 깊이 변화를 흑백한계 사이에서 피크될 휘도신호의 저주파성분 레벨의 변화에 따라 조절하는 방법이 제시되어 있다. Cochran에 의해 제시된 다이내믹 제어의 의미는 극도의 흑레벨에서는 최대 코오링이 실행되며 극도의 백레벨에서는 최소 코어링이 실행된다는 것으로서 시청화면에 밝은 부분이 나타날때보다 어두운 부분이 나타날때 배경잡음이 현저하게 낮아지는 현상에 의거한 것이다. 그래서 피킹 신호 성분의 코어링 깊이를 제어하는 Cochran의 시스템을 사용하면 시청화면의 잡음 증가를 최대로 막아, 잡음증가를 억제하고 더 높은 잡음레벨을 감축시킨다.In television receivers, the horizontal peaking signal component can be formed in addition to the received luminance signal for the purpose of increasing detail, which signal peaking component can be used to reduce the possibility of unwanted background noise increase or decrease as the desired image detail is increased. It is preferable to ring. In L. Cochran's concurrent US patent application No. 373,750 entitled “Dynamic Coring Circuit”, a low-frequency component of a luminance signal whose peak variation is to be peaked between black and white limits by controlling the coring of horizontal peaking components. How to adjust the level is shown. The dynamic control proposed by Cochran means that the maximum co-ring is performed at the extreme black level and the minimum coring is performed at the extreme back level. It is based on the phenomenon of being lowered. Thus, using Cochran's system to control the coring depth of the peaking signal components, the maximum increase in noise in the viewing picture is suppressed, suppressing the noise increase and reducing the higher noise level.

수평 피킹 신호의 코어링 레벨이 바람직하지 않게 변화되면 코어된 신호의 크기 즉, 코어 제거후 남아 있는 잔여신호의 크기 또한 변하게 된다. 그래서, 예를 들면, 코어링 레벨이 증가되면 휘도신호에 감소된 크기의 피킹 성분이 첨가되므로 피킹 효과를 바람직하지 않게 감소시킬 수 있다.If the coring level of the horizontal peaking signal is undesirably changed, the magnitude of the cored signal, that is, the magnitude of the residual signal remaining after core removal is also changed. Thus, for example, if the coring level is increased, the peaking component of the reduced magnitude is added to the luminance signal, thereby undesirably reducing the peaking effect.

수평 피킹 신호의 가변 코어링에 대해 예시한 시스템에서, 코어링 레벨의 범위는 피킹 신호의 최대 피크 대 피크 스윙의 0% 내지 6% 사이가 될 수 있다. 최소와 최대 레벨 사이의 코어링을 조정하는 것은 최대 크기의 피킹 신호 성분의 잔여 진폭을 약간만 변동시키는데 불과하지만 그러한 조정은 낮거나 중간 크기와 다른 피킹 신호 성분의 잔여진폭을 훨씬 더 큰 비율로 변동시킨다. 이러한 다른 피킹 신호성분은 피킹 시스템에 의해 주어진 전체 화상의 선예도에 크게 적용하므로, 코어링 레벨 조정에 의해 표시된 크기는 잔여신호에 대한 피킹 효과를 현저히 방해할 수 있다.In the system illustrated for variable coring of the horizontal peaking signal, the range of the coring level can be between 0% and 6% of the maximum peak to peak swing of the peaking signal. Adjusting the coring between the minimum and maximum levels only slightly changes the residual amplitude of the peaking peaking signal component, but such adjustment causes the residual amplitude of the low or medium peaking and other peaking signal components to vary much larger. . Since these other peaking signal components apply largely to the sharpness of the entire image given by the peaking system, the size indicated by the coring level adjustment can significantly interfere with the peaking effect on the residual signal.

본 발명은 수평 피킹 신호성분의 코어링을 채용한 수평 피킹 시스템에 관한 것으로서, 코어링 레벨은 소망의 피킹 효과에 도달하는데 방해받지 않고 가변될 수 있다. 본 발명의 원리에 의하여 조정 가능하게 코어된 피킹 신호형성기는 입력을 자동피킹 제어시스템에 공급하도록 배열되어 있으며, 자동피킹 제어시스템은 소망의 피킹효과 도달에 방해받지 않는 방법으로 코어링되는 레벨변동에 따른 잔여 신호 크기의 변화에 자동적으로 응답한다.The present invention relates to a horizontal peaking system employing coring of horizontal peaking signal components, wherein the level of coring can be varied without being impeded to achieve the desired peaking effect. The peaking signal generator coreably adjustable according to the principles of the present invention is arranged to supply an input to the automatic picking control system, wherein the automatic peaking control system is subjected to level fluctuations that are corrugated in such a way that it does not interfere with the desired picking effect. It automatically responds to changes in the residual signal magnitude.

본 발명의 실시예에 의하면, 영상의 휘도를 표시하는 비데오 신호에 응답하여 형성된 수평 피킹 신호는 이득제어 피킹 신호 트랜스 레이터에 인가되기전에 조정가능한 레벨로 코어링된다. 트랜스 레이터의 출력은 휘도신호와 결합되어 피크휘도신호를 형성한다. 선택 주파수 범위내의 피크 휘도 성분에 응답하여, 피크 검출기는 제어전압을 발생시켜 피킹 신호 트랜지스터의 이득을 제어한다. 이득제어의 의미는 피크검출기에 전달된 성분의 크기의 변화와 대비케하는 것이다. 코어링 레벨 변화시, 피킹 신호 트랜스레이터의 입력에 전달된 잔여신호의 크기 변화는 트랜스레이터 이득의 변화를 보상시키므로서 실제적으로 제거된다. 이하, 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.According to an embodiment of the invention, the horizontal peaking signal formed in response to the video signal indicative of the brightness of the image is correlated to an adjustable level before being applied to the gain control peaking signal translator. The output of the translator is combined with the luminance signal to form a peak luminance signal. In response to the peak luminance component within the selected frequency range, the peak detector generates a control voltage to control the gain of the peaking signal transistor. The gain control means to contrast the change in the magnitude of the component delivered to the peak detector. When the coring level changes, the change in magnitude of the residual signal delivered to the input of the peaking signal translator is practically eliminated by compensating for the change in the transducer gain. Hereinafter, the present invention will be described in more detail with reference to the drawings.

제1도에는, 칼라 텔레비젼 수상기의 휘도 채널부가 도시되어 있다. 재생될 영상의 휘도를 표시하는 비데오 신호는 적합한 빗형필터 장치(예를들면, Pritchard의 미합중국 특허 제4,096,516호에서 도시되어 있는 바와 같은)에 의해 수신된 합성 칼라 비데오신호로부터 유도되며, 입력단자 I에 나타난다.1 shows a luminance channel portion of a color television receiver. The video signal indicative of the luminance of the image to be reproduced is derived from the composite color video signal received by a suitable comb filter device (e.g., as shown in Pritchard, US Pat. No. 4,096,516), appear.

단자 I에서 휘도신호는 차단 캐패시터(14)와 저항(15)의 직렬연결을 거쳐서 지연선(16)의 입력단자에 결합된다. 구체적으로, 저항(15)의 저항값은 지연선(18)의 특형 임피던스를 실제적으로 정합하는 임피이던스로 지연선의 입력단을 종단시키도록 선택된다. 휘도신호 증폭기(17)는 지연선(16)이 출력단자 L′에 나타나는 지연된 휘도신호에 응답한다.The luminance signal at terminal I is coupled to the input terminal of the delay line 16 via a series connection of the blocking capacitor 14 and the resistor 15. Specifically, the resistance value of the resistor 15 is selected to terminate the input terminal of the delay line with an impedance that actually matches the characteristic impedance of the delay line 18. The luminance signal amplifier 17 responds to the delayed luminance signal at which the delay line 16 appears at the output terminal L '.

수평 피킹 신호형성 목적을 위해, 지연선(16)의 출력단은 바람직하게 오종단되어 반사 효과를 얻는다. 따라서, 지연선(16)의 각 단부에 나타나는 신호는 다음과 같다. 즉, (a) 단자 L′에서는 한번 지연된 휘도신호와, (b) 단자 L에서는 지연되지 않는 휘도신호와 두번 지연된 휘도신호의 합신호가 나타나게 된다. 예증으로, 지연선(16)은 휘도신호(예로, 4.0MHz까지 확장하는)에 의해 점유된 주파수 대역에 걸쳐 선형위상 특성을 나타내는 광대역 장치이며 140 나노초의 신호지연을 제공한다.For the purpose of horizontal picking signal formation, the output end of delay line 16 is preferably mis-terminated to obtain a reflection effect. Therefore, the signal appearing at each end of the delay line 16 is as follows. That is, the sum signal of the luminance signal delayed once at (a) terminal L ', and the luminance signal which is not delayed at the terminal L and the luminance signal delayed twice is shown. As an illustration, delay line 16 is a broadband device that exhibits linear phase characteristics over a frequency band occupied by a luminance signal (e.g., extending to 4.0 MHz) and provides a signal delay of 140 nanoseconds.

단자 L과 L′에서의 각 신호간의 차는 약 3.5MHz에서 발생하는 최대 부스트로 고주파수 휘도성분을 효율적으로 부스팅 함으로써 수평 디테일을 개선하기 위해 휘도신호에 더하기 위한 적절한 수평 피킹 신호에 대응한다. 이러한 피킹 신호의 조정가능하게 코어된 변형은 단자 L과 L′로부터의 입력에 응답하여 조정가능하게 코어된 피킹 신호형성기(18)에 의해 형성된다. 신호형성기(18)에 의해 발생된 피킹 신호의 코어링 깊이는 가변 코어링 레벨제어 전압원(25)의 출력단자(cc)로부터 신호형성기(18)에 인가되는 코어링 레벨 전압에 따라 변화한다.The difference between each signal at terminals L and L 'corresponds to a suitable horizontal peaking signal to add to the luminance signal to improve horizontal detail by efficiently boosting the high frequency luminance component with the maximum boost occurring at about 3.5 MHz. An adjustable cored variant of this peaking signal is formed by an adjustable cored peaking signal generator 18 in response to inputs from terminals L and L '. The coring depth of the picking signal generated by the signal generator 18 varies from the output terminal cc of the variable coring level control voltage source 25 to the coring level voltage applied to the signal generator 18.

신호형성기(18)의 조정가능하게 코어된 수평 피킹 신호 출력은 푸시풀 방식으로 이득 제어된 수평 피킹 신호 트랜스레이터(19)에 공급된다. 트랜스레이터(19)의 수평 피킹 신호 출력의 크기는 계속해서 설명될 트랜스레이터(19)의 단자 pc에서의 이득제어 입력에 따라 변한다.The adjustable cored horizontal peaking signal output of the signal generator 18 is supplied to a gain controlled horizontal peaking signal translator 19 in a push-pull manner. The magnitude of the horizontal peaking signal output of the translator 19 changes in accordance with the gain control input at terminal pc of the translator 19, which will be described later.

피크 휘도신호는 휘도신호 증폭기(17)의 푸시풀 출력과 수평 피킹 신호 트랜스레이터(19)의 푸시풀 출력에 응답하여 신호결합기(20)에 의해 형성된다. 피크 휘도신호 증폭기(21)는 신호결합기(20)에 의해 발생된 피크 휘도신호의 푸시풀 변형에 응답하여 피크 휘도신호 출력단자 PL에 전달하기 위한 싱글엔디드 출력(single-ended output)을 발생한다.The peak luminance signal is formed by the signal combiner 20 in response to the push-pull output of the luminance signal amplifier 17 and the push-pull output of the horizontal peaking signal translator 19. The peak luminance signal amplifier 21 generates a single-ended output for delivering to the peak luminance signal output terminal PL in response to the push-pull deformation of the peak luminance signal generated by the signal combiner 20.

단자 PL에 나타나는 피크 휘도신호는 자동 피킹 제어를 목적으로 대역 통과 증폭기(22)의 입력에 인가된다. 약 2MHz의 주파수를 중심으로 한 약 1MHz의 대역폭의 통과 대역을 나타내므로, 증폭기(22)는 통과 대역내의 피크 휘도신호 성분을 피크검출기(23)에 전달하고, 이 피크검출기는 전달된 성분의 피크진폭에 비례하는 제어전압을 발생한다. 이 제어전압은 트랜스레이터(19)의 이득 제어 입력단자 PC에 인가되어 상기 전달된 성분 진폭으로 변화를 방지하는 정도로 결합기(20)에 공급된 수평 피킹 신호의 크기를 제어한다. 이러한 자동 피킹 제어 시스템의 동작과 소자(17),(19)(20)(21)(22)(23)의 기능을 실행하기 위한 유리한 회로에 실예는 1981년 10월 9일자로 출원된 미합중국 특허원 제310,139호에 상세히 설명되어 있으며 관련된 피킹 제어 조작법도 역시 기술되어 있다.The peak luminance signal appearing at the terminal PL is applied to the input of the band pass amplifier 22 for the purpose of automatic peaking control. Since the band has a pass band of about 1 MHz around the frequency of about 2 MHz, the amplifier 22 transmits the peak luminance signal component in the pass band to the peak detector 23, which peak detector of the delivered component. Generate a control voltage proportional to the amplitude. This control voltage is applied to the gain control input terminal PC of the translator 19 to control the magnitude of the horizontal peaking signal supplied to the combiner 20 to the extent that it prevents a change in the transmitted component amplitude. Examples of advantageous circuits for the operation of such automatic picking control systems and for performing the functions of elements 17, 19, 20, 21, 22, and 23 are US patents filed Oct. 9, 1981. It is described in detail in the original 310,139 and related picking control operation is also described.

트랜스레이터(19)에서의 피킹 신호 입력의 코어링 레벨의 수동제어만이 바람직한 경우에 있어서, 가변 코어링 레벨 제어 전압원(25)은 고정된 단부 단자 양단에 연결되는 적당한 직류 전원을 가진 전위차계만으로 간단히 구성할 수도 있으며, 이 전위차계의 조정 가능한 탭에 연결된 제어단자(cc)로 구성할 수 있다. 탭 조정으로 제어단자 cc에 인가된 직류전압의 크기가 변화할때, 신호형성기(18)에서 제거된 신호 “코어”의 크기가 변경된다. 트랜스레이터(19)의 입력에 전달된 잔여 신호 크기에 있어서의 변화가 일어나는 동안, 전달된 피크 신호 성분에 응답하여 피크검출기(23)는 도래된 피킹 영향의 심각한 방해를 배제하기 위하여 트랜스레이터(19)에 대한 보상이득 변동을 도입하는 단자 PC에 공급된 이득제어 전압을 적절히 변경한다.In the case where only manual control of the coring level of the peaking signal input at the translator 19 is desired, the variable coring level control voltage source 25 is simply composed of a potentiometer with a suitable direct current power source connected across a fixed end terminal. It may be composed of a control terminal (cc) connected to an adjustable tap of the potentiometer. When the tap adjustment changes the magnitude of the DC voltage applied to the control terminal cc, the magnitude of the signal “core” removed from the signal generator 18 is changed. While a change in the residual signal magnitude delivered to the input of the translator 19 occurs, in response to the transmitted peak signal component, the peak detector 23 is coupled to the translator 19 to rule out severe disturbances of the peaking effects that have been introduced. Appropriately change the gain control voltage supplied to the terminal PC which introduces the compensation gain variation.

피킹 신호 코어링 레벨의 동적 제어가 상기의 Cochran의 출원에서 제시된 방법으로 바람직한 경우, 가변 코어링 레벨 제어 전압원(25)은, W.Harlan의 동시 계속중인 미합중국 특허출원 373,531에서 설명되는 바와 같이 이제부터 설명되는 제2도에서 개략적으로 도시된 바와 같은 형태를 취하는 것이 바람직하다.If dynamic control of the peaking signal coring level is desired with the method presented in the above Cochran application, the variable coring level control voltage source 25 is now described as described in W. Harlan's simultaneous ongoing US patent application 373,531. It is preferable to take the form as schematically shown in FIG.

제2도에서, 단자 I(제1도 시스템의 휘도신호 입력단자)에서 나타나는 신호는 휘도신호를 포함하는데, 이 휘도신호(흑보다 더 흑인) 편향 동기화 펄스 성분이 부의 방향으로 확장하는 극성으로 나타난다. 단자 I로부터의 신호는 NPN 트랜지스터(83)의 베이스전극과 단자 I사이에 연결된 캐패시터(81)와 저항(82)으로 차단 캐패시터(81)와 저항(82)의 직렬 결합을 거쳐 증폭용 NPN 트랜지스터(83)에 인가된다. 트랜지스터(83)의 에미터 전극은 직접 접지되어 있는 반면에 트랜지스터(83)의 콜렉터 전극은 부하저항(84)을 통해 동작 전원 단자 +Vcc에 연결된다. 저항(89)은 트랜지스터(83)의 베이스-에미터 경로를 직접 분로시킨다.In FIG. 2, the signal appearing at terminal I (the luminance signal input terminal of the FIG. 1 system) includes a luminance signal, which is represented by a polarity in which the luminance signal (blacker than black) deflection synchronization pulse component extends in the negative direction. . The signal from the terminal I is amplified NPN transistor through a series coupling of the blocking capacitor 81 and the resistor 82 to the capacitor 81 and the resistor 82 connected between the base electrode of the NPN transistor 83 and the terminal I. 83). The emitter electrode of transistor 83 is directly grounded while the collector electrode of transistor 83 is connected to operating power supply terminal + Vcc via load resistor 84. Resistor 89 shunts the base-emitter path of transistor 83 directly.

트랜지스터(83)의 콜렉터와 베이스 전극 사이의 귀환은 상기의 콜렉터와 베이스 전극 사이에 직렬 연결된 한쌍의 저항(85),(86), 저항의 직렬 결합과 병렬 연결된 캐패시터(88), 그리고 직렬 배치된 저항(85,86)의 접합과 접지 사이에 연결된 캐패시터(87)로 형성된 브리지형 T필터 회로망을 거쳐 제공된다.The feedback between the collector and the base electrode of the transistor 83 includes a pair of resistors 85 and 86 connected in series between the collector and the base electrode, a capacitor 88 connected in series with a series coupling of resistors, and a series arrangement. Provided via a bridged T filter network formed of capacitor 87 connected between the junction of resistors 85 and 86 and ground.

귀환 클램핑 작용을 하는 PNP 트랜지스터(90)는 증폭 트랜지스터(83)의 콜렉터 전극에 직접 연결된 에미터 전극과, 캐패시터(81)와 저항(82)의 접합에 직접 연결된 콜렉터 전극을 가진다. 직렬 연결된 한쌍이 저항(91),(93)은 접지와 +Vcc 단자 사이에 연결되어 분압기(voltage divider)를 형성하는데, 분압기는 클램핑 트랜지스터(90)의 베이스 전극에 직접 인가하도록 저항(91,93)의 접합에서 기준 직류 전위를 발생한다.The PNP transistor 90 having a feedback clamping action has an emitter electrode directly connected to the collector electrode of the amplifying transistor 83, and a collector electrode directly connected to the junction of the capacitor 81 and the resistor 82. A pair of series connected resistors 91 and 93 is connected between ground and the + Vcc terminal to form a voltage divider, which is applied directly to the base electrode of the clamping transistor 90. Generates a reference direct current potential at the junction.

설명된 회로는 저역 통과 주파수 응답 특성을 보이며 지연선(16)에 의해서 나누어진 지연과의 정합에 적합한 신호지연을 제공하는 입력 휘도신호를 위한 반전 신호 트랜스레이터를 형성한다. 회로 변수의 예증적 설정을 위해 주파수 응답 특성의 고주파 롤-오프는 대략 1.05MHz에서 하강하는 차단주파수(특성에서 -3dB점)로서 단계적이다.The circuit described forms an inverted signal translator for an input luminance signal that exhibits low pass frequency response and provides a signal delay suitable for matching with the delay divided by the delay line 16. For an illustrative set of circuit parameters, the high frequency roll-off of the frequency response characteristic is stepped as a cutoff frequency (-3 dB point in characteristic) that falls at approximately 1.05 MHz.

전원(25)에 대한 회로동작에 있어서, 캐패시터(81)는, 입력 신호 스윙 조정이 결과로, 단자 I에서 일어날 수 있는 임의의 직류 레벨 변화로부터 신호 트랜지스터를 분리시킨다. 직류 복원 작용은 동기화 펄스가 나타나는 동안에 보통 주기적으로 전도상태로 구동되는 클램프 트랜지스터(90)에 의해 수행된다. 분압기(93),(91)에 의해 발생된 기준 전위로, 정해진 전위에서 트랜지스터 출력의 동기 펄스 피크를 클램프하는(그리고 이후 다소 오프셋 하는) 경향이 있는 이두전도 주기 동안에 캐패시터(81)상의 충전이 재조정된다.In circuit operation for the power source 25, the capacitor 81 isolates the signal transistor from any DC level change that may occur at terminal I as a result of the input signal swing adjustment. The direct current recovery action is performed by the clamp transistor 90 which is usually driven in a conducting state periodically while the synchronization pulses appear. The charge on capacitor 81 is readjusted during the biceps conduction cycle, which tends to clamp (and then slightly offset) the synchronous pulse peak of the transistor output at a predetermined potential to the reference potential generated by voltage dividers 93 and 91. do.

흑레벨 입력에 응답하여 발생된 트랜지스터 출력전위(단자 cc에서)가 소망 코어링 깊이(예를들면, 6%)를 도입하도록 기준 전위가 선택된다. 저항(82)의 저항값과 저항(85),(86)의 합과의 비에 의해 결정된 바와 같이, 신호 트랜지스터의 이득은 단자 cc에서의 트랜스레이터 출력 전위에 대한 흑 대 백 신호스윙이 소망 범위의 코어링 깊이 변화를 제공토록 선택된다. 예증적으로, 영(zero) 코어링 레벨이 70에서 80IRE 유니트 이상의 백 레벨에 도달할 정도로 이득 선택을 한다.The reference potential is selected so that the transistor output potential (at terminal cc) generated in response to the black level input introduces the desired coring depth (eg 6%). As determined by the ratio of the resistance of resistor 82 to the sum of resistors 85 and 86, the gain of the signal transistor is such that the black-to-white signal swing for the transducer output potential at terminal cc is within the desired range. It is selected to provide a change in the coring depth. Illustratively, the gain selection is such that the zero coring level reaches a back level of 70 to 80 IRE units or more.

“소프트” 클램핑 작용은 설명된 회로에서 신호 그 자체로 키잉하는(즉, 제공된 외부 키잉이 없는) 클램프 트랜지스터(90)로 제공된다. 어떤 장면 전이에 대하여, 트랜지스터(90)에 의한 전도는 여러 라인 주기동안 배제될 수 있다. 그러나 이들 전이 상태는 허용 가능한 것이며, 이에 따른 외부적 키잉에 의해 부가된 복잡성과 낭비는 쉽게 피할 수 있다.A “soft” clamping action is provided to the clamp transistor 90 that keyes into the signal itself (ie, there is no external keying provided) in the described circuit. For some scene transitions, conduction by transistor 90 may be excluded for several line periods. However, these transition states are acceptable and thus the complexity and waste added by external keying can easily be avoided.

제2도 회로를 사용하는데 있어서, 단자 I에서 휘도신호의 저주파 성분이 변함에 따라, 제1도 시스템의 피킹 신호형성기(18)에서 유효한 코어링 레벨은 단자 cc에서 발생된 제어 전위 변화에 의해 자동적으로 조정된다. 이러한 코어링 레벨 조정이 제1도 시스템의 신혼 트랜지스터(19)에 의해 입력에 전달된 잔여신호의 원하지 않는 진폭 변화를 일으키는 동안, 이러한 진폭 변화의 악영향은 피크 검출기(23)의 제어 전위 출력에 의해 발생된 신호 트랜지스터(19)의 이득 보상 변화에 의해서 실제적으로 방지한다.In using the FIG. 2 circuit, as the low frequency component of the luminance signal at terminal I changes, the effective level of coring in the peaking signal generator 18 of the FIG. 1 system is automatically controlled by a change in the control potential generated at terminal cc. Is adjusted. While such coring level adjustments cause unwanted amplitude changes in the residual signal delivered to the input by the newlywed transistor 19 of the FIG. 1 system, the adverse effects of these amplitude changes are caused by the control potential output of the peak detector 23. It is practically prevented by the gain compensation change of the generated signal transistor 19.

전술한 W.Harlan의 출원은 또한 제1도 시스템의 적절히 코어된 수평 신호피킹 신호형성기(18)의 기능을 수행하는데 유익하게 쓰일 수 있는 회로의 상세를 개략적으로 설명하고 있다. 참고에 의한 그러한 구성에 있어서, 피킹 신호형성기(18)는 직선 신호 트랜스 레이팅 채널과 비직선 신호 트랜스 레이팅 채널을 포함하는데, 수평 피킹 신호를 형성하는 직선 트랜스레이팅 채널과 이중 클립된 피킹 신호변형을 제공하는 비직선 트랜스레이팅 채널이 이 두채널은 지연선(16)의 각 단부에서의 신호간 차이에 응답한다.The above-mentioned application of W. Harlan also outlines the details of a circuit that can be advantageously used to perform the function of a properly cored horizontal signal peaking signal generator 18 of the FIG. 1 system. In such a configuration by reference, the peaking signal generator 18 includes a straight signal translating channel and a non-linear signal translating channel, providing a straight clipped peaking signal and a double clipped peaking signal forming a horizontal peaking signal. A nonlinear translating channel, the two channels respond to the difference between signals at each end of delay line 16.

피킹 신호의 코어링은 수평 피킹 신호의 코어부분을 제거하기 위하여 채널의 출력을 결합으로써 성취된다. 비직선 신호 트랜스레이팅 채널은 다만 리미팅 증폭기 형태를 취하며, 리미팅 증폭기의 종속 접속단 사이의 이득분배는 코어링 제어전위의 변화에 따라 변한다. 리미팅 증폭기의 종속 접속 증폭단은 각각 차동증폭기를 포함하며, 각 증폭기는 각 전류원 트랜지스터의 콜렉터 전극으로부터 동작 전류를 유도한다. 각 전류원 트랜지스터의 베이스-에미터 경로는 바이어스인 공공소스 양단에 직렬로 연결된다. 전류원 트랜지스터 중 하나의 베이스 에미터 경로와 병렬로 연결된 가변 직류 임피던스의 변동은 적절히 바이어스된 베이스-에미터 접합을 가지는 제어 트랜지스터의 콜렉터-에미터 경로를 포함하는 가변 직류 임피던스로 소망 코어링 레벨 제어를 제공한다. 최소 코어링 레벨을 제로값으로 가져가기 위해 제1제어 트랜지스터와 대향의 전도형으로 또 다른 제어 트랜지스터는 공통 바이어스 전원 양단간 병렬로 되며, 또한 그것의 베이스는 제1제어 트랜지스터의 베이스에 전달된 바와 같은 동일 코어링 레벨에 응답한다.Coring of the peaking signal is accomplished by combining the output of the channel to remove the core portion of the horizontal peaking signal. The nonlinear signal translating channel only takes the form of a limiting amplifier, and the gain distribution between the cascaded connecting stages of the limiting amplifier varies with the change in the coring control potential. The cascaded amplifier stages of the limiting amplifiers each include a differential amplifier, each amplifier inducing an operating current from the collector electrode of each current source transistor. The base-emitter path of each current source transistor is connected in series across a biased public source. The variation of the variable direct current impedance connected in parallel with the base emitter path of one of the current source transistors results in the desired coring level control with the variable direct current impedance including the collector-emitter path of the control transistor with a properly biased base-emitter junction. to provide. In order to bring the minimum coring level to zero, the other control transistor is in parallel between the first control transistor and in parallel with the first control transistor, the base of which is transferred to the base of the first control transistor. Respond to the same level of coring.

Claims (3)

재생되는 영상의 휘도를 나타내는 비데오 신호원(I)를 포함하는 영상 재생 시스템의 비데오 신호 피킹 시스템에 있어서, 상기 비데오 신호에 응답하여 조정 가능하게 코어된 수평 피킹 신호 출력을 형성하며, 코어링 레벨 제어단자(cc)를 가진 수평 피킹 신호 출력을 형성하는 수단(18)과, 상기 제어 단자에 공급된 가변 코어링 레벨 제어 전위를 발생하는 수단(25)과, 상기 형성 수단의 상기 조정 가능하게 코어된 수평 피킹 신호 출력에 응답하는 이득 제어된 피킹 신호 트랜스레이터(19)와, 피크 휘도신호를 형성하는 상기 비데오 신호원에서 파생된 비데오 신호와 상기 이득 제어된 피킹 신호 트랜스레이터의 출력을 결합하는 수단(20)과, 상기 피크 휘도신호에 응답하는 입력을 가지며 상기 비데오 신호에 의해서 점유된 주파수 대역 부분을 둘러싸는 통과대역을 나타내는 주파수 선택 증폭기(22)와, 상기 주파수 선택 증폭기의 출력 크기에 응답하여 코어링 레벨의 변동이 상기 피킹을 방해 않도록 상기 크기와 대조적인 변형으로 상기 피킹 신호 트랜스레이터의 이득을 제어하는 피드백 수단(23)으로 이루어지며, 상기 형성 수단에 의해 초래된 상기 수평 피킹 신호의 코어링 깊이는 상기 제어단자에 나타나는 전위 레벨에 따르는 것을 특징으로 하는 비데오 신호 피킹 장치.A video signal picking system of a video playback system comprising a video signal source (I) representing the brightness of a video being reproduced, the video signal picking system comprising: a coarse level control that forms an adjustable cored horizontal picking signal output in response to the video signal Means 18 for forming a horizontal peaking signal output having a terminal cc, means 25 for generating a variable coring level control potential supplied to said control terminal, and said adjustable core of said forming means Means 20 for combining a gain controlled peaking signal translator 19 responsive to a horizontal peaking signal output and a video signal derived from said video signal source forming a peak luminance signal with the output of said gain controlled peaking signal translator And a passband having an input responsive to the peak luminance signal and surrounding a portion of the frequency band occupied by the video signal. Feedback means for controlling the gain of the peaking signal translator with a variation in contrast to the magnitude so that a variation in the coring level does not interfere with the peaking in response to an output magnitude of the frequency selective amplifier (23), wherein the coring depth of the horizontal peaking signal caused by the forming means is in accordance with the potential level appearing at the control terminal. 제1항에 있어서, 상기 비데오 신호원(I)으로부터의 비데오 신호가 인가되는 종단된 입력단(L)과 오종단된 출력된(L′)을 가진 지연선(16)을 구비하며, 상기 신호 형성수단(18)에 상기 지연선의 상기 입출력단에 나타나는 신호에 응답하는 것을 특징으로 하는 비데오 신호 피킹 장치.A signal line according to claim 1, further comprising a delay line (16) having a terminated input terminal (L) to which a video signal from the video signal source (I) is applied and a misterminated output (L '). And a means (18) for responding to a signal appearing at said input / output terminal of said delay line. 제1항에 있어서, 상기 제어 전위 발생수단(25)이 비데오 신호원(I)으로부터의 비데오 신호에 응답하는 것을 특징으로 하는 비데오 신호 피킹 장치.The video signal picking apparatus according to claim 1, wherein said control potential generating means (25) responds to a video signal from a video signal source (I).
KR1019830001276A 1982-03-31 1983-03-29 Video signal peaking apparatus KR920000980B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US36386882A 1982-03-31 1982-03-31
US363,868 1982-03-31
US394,885 1982-07-02
US06/394,885 US4509080A (en) 1982-07-02 1982-07-02 Video signal peaking system

Publications (2)

Publication Number Publication Date
KR840004644A KR840004644A (en) 1984-10-22
KR920000980B1 true KR920000980B1 (en) 1992-01-31

Family

ID=27002242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830001276A KR920000980B1 (en) 1982-03-31 1983-03-29 Video signal peaking apparatus

Country Status (5)

Country Link
KR (1) KR920000980B1 (en)
DE (1) DE3311883C2 (en)
FR (1) FR2524753B1 (en)
GB (1) GB2118396B (en)
IT (1) IT1175303B (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437124A (en) * 1982-04-30 1984-03-13 Rca Corporation Dynamic coring circuit
US4536796A (en) * 1983-08-23 1985-08-20 Rca Corporation Non-linear dynamic coring circuit for video signals
US4882626A (en) * 1988-05-04 1989-11-21 Rca Licensing Corporation Signal combining circuitry
KR910006373B1 (en) * 1988-06-11 1991-08-21 삼성전자 주식회사 Noise removing level control circuit
KR920010938B1 (en) * 1990-05-21 1992-12-24 삼성전자 주식회사 Circuit for controlling vertical concentration
US5187567A (en) * 1991-10-03 1993-02-16 Zenith Electronics Corporation Automatic video peaking system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3984865A (en) * 1975-03-26 1976-10-05 Rca Corporation Transient suppression in television video systems
US4080627A (en) * 1977-01-19 1978-03-21 Gte Sylvania Incorporated Aperture correction circuitry for a video correction system
US4167749A (en) * 1977-05-26 1979-09-11 Rca Corporation Noise reduction apparatus
US4399460A (en) * 1981-10-09 1983-08-16 Rca Corporation Video signal peaking control system with provision for automatic and manual control

Also Published As

Publication number Publication date
KR840004644A (en) 1984-10-22
DE3311883C2 (en) 1986-03-27
GB2118396A (en) 1983-10-26
IT1175303B (en) 1987-07-01
DE3311883A1 (en) 1983-10-06
FR2524753A1 (en) 1983-10-07
GB8308452D0 (en) 1983-05-05
IT8320346A0 (en) 1983-03-29
FR2524753B1 (en) 1988-11-10
GB2118396B (en) 1985-09-25

Similar Documents

Publication Publication Date Title
KR920009077B1 (en) Non-linear dynamic coring circuit for video signals
US3914545A (en) Automatic contrast control utilizing three control signals
US4437124A (en) Dynamic coring circuit
US4399460A (en) Video signal peaking control system with provision for automatic and manual control
US4437123A (en) Dynamically controlled horizontal peaking system
KR920000980B1 (en) Video signal peaking apparatus
US2672505A (en) Black level shift compensating amplifier
US4509080A (en) Video signal peaking system
JPH03174883A (en) Signal processing device
US5619279A (en) Video circuit using scan velocity modulation
US4350995A (en) Self-limiting video signal peaking circuit
US3458652A (en) Gamma correction circuit
US3955047A (en) D.C. reinsertion in video amplifier
US4296435A (en) Luminance signal processing circuit
GB1587627A (en) Video amplifier including capacitive coupled stages
US4276566A (en) Circuit for inhibiting radio frequency interference in a television receiver
JPH0532949B2 (en)
US4388648A (en) Frequency selective DC coupled video signal control system insensitive to video signal DC components
JPH0328875B2 (en)
US4388647A (en) Predictably biased DC coupled video signal peaking control system
EP0271954A2 (en) Television signal processing apparatus including rise time normalization and noise reduction
KR950013061B1 (en) Horizontal-edge enhancing circuit
GB2118007A (en) Adjustable coring circuit
JPH057805Y2 (en)
JPH0444492A (en) Picture quality adjustment circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20001130

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee