IT8224706A1 - Circuito comparatore - Google Patents

Circuito comparatore Download PDF

Info

Publication number
IT8224706A1
IT8224706A1 IT1982A24706A IT2470682A IT8224706A1 IT 8224706 A1 IT8224706 A1 IT 8224706A1 IT 1982A24706 A IT1982A24706 A IT 1982A24706A IT 2470682 A IT2470682 A IT 2470682A IT 8224706 A1 IT8224706 A1 IT 8224706A1
Authority
IT
Italy
Prior art keywords
field effect
differential amplifier
amplifier means
effect transistor
latch
Prior art date
Application number
IT1982A24706A
Other languages
English (en)
Other versions
IT8224706A0 (it
IT1155215B (it
Original Assignee
Gte Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gte Laboratories Inc filed Critical Gte Laboratories Inc
Publication of IT8224706A0 publication Critical patent/IT8224706A0/it
Publication of IT8224706A1 publication Critical patent/IT8224706A1/it
Application granted granted Critical
Publication of IT1155215B publication Critical patent/IT1155215B/it

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356Bistable circuits
    • H03K3/356017Bistable circuits using additional transistors in the input circuit
    • H03K3/356034Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration

Landscapes

  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)
  • Analogue/Digital Conversion (AREA)

Description

DESCRIZIONE dell 'invenzione industriale avente per titolo:
"CIRCUITO COMPARATORE".
RIASSUNTO
Un circuito comparatore differenziale rigenerativo a transistor ad effetto di campo (FET) del tipo a metallo-ossido-silicio (MDS) ? particolarmente adatto in apparecchiature di modulazione del tipo sigma delta. Il circuito include due stadi amplificatori differenziali seguiti da uno stadio amplificatore di aggancio. Una sezione di aggancio rigenerativa costituita da due FET di aggancio collegati in croce, ? collegata allo stadio amplificatore di aggancio. Ciascuno dei FET di aggancio ? collegato in serie oon un FET di commutazione separato. Un impulso di comando commuta allo stato di accensione i due FET di commutazione, abilitando i FET di aggancio. In dipendenza dalla polarit? relativa della tensione differenziale prodotta dallo stadio amplificatore di aggancio, azione rigenerativa pilota uno del due FET di aggancio in forte conduzione, producend? Cosi un'uscita digitale appropriata. I primi due stadi amplificatori differenziali rimangono abilitati durante l'azione rigenerativa, consentendo cosi un funionamento ad alta velocit??
TESTO DELLA DESCRIZIONE
La presente invenzione riguarda circuiti comparatori. Pi?.particolarmente, essa riguarda circuiti comparatori impieganti transistor ad effetto di campo (PET) del tipo a metallo-ossido- sili ci? (KOS).
Un tipo di circuito comparatore che ? stato recentemente sviluppato, impiega MGS PET in un circuito comparatore differenziale rigenerativo? 11 circuito utilizza stadi amplificatori differenziali ed include una sezione di aggancio rigenerativa ohe aggancia una versione amplificata di una tensione di ingresso analogica? Una versione perfezionata di un tale circuito comparatore ? illustrata e rivendicata nella domanda di brevetto italiana, numero 19955 A/82 depositata il 3 marzo 1982 a nome Micheal Cooperman e William L? Geller, intitolata "Comparator Circuit" (Circuito Comparatore) e ceduta alla richiedente della presente domanda? Per talune applicazioni, specificatamente in convertitori da digitale ad analogico e da analogico a digitale impiegati in apparecchiature di modulazione sigma-delta, ? desiderabile fornire un circuito comparatore avente velocit? e sensibilit? ulteriormente migliorate?
Con circuiti Comparatori secondo la presente invenzione si ottengono caratteristiche di velocit? e sensibilit? migliorate? Questo circuito comparatore comprende mezzi amplificatori differenziali d'ingresso includenti un primo e secondo transistor ad effetto di campo, con l'ingresso del primo trans?stor ad effetto d? campo collegato ad un tem inale d'ingresso di segnale e l'ingresso del secondo transistor ad effetto di campo collegato ad un punto di potenziale d? riferimento. I mezzi amplificatori differenziali d'ingresso hanno un primo ed un secondo collegamento d'uscita, su cui sono prodotti segnali d'uscita differenziali. Il c?rcu?to comparatore comprende pure mezzi amplificatori differenziali di aggancio includenti un primo e secondo transistor ad effetto d? campo, con i loro ingressi collegati al primo e secondo collegamenti di uscita, rispettivamente, dei mezzi amplificatori differenziali di ingresso* I mezzi amplifioatori differenziali d? aggancio hanno un primo e secondo collegamenti d? uscita su cui sono prodotti segnali d'uscita differenziali. Mezzi d? aggancio rigenerativi includono un primo e secondo transistor ad effetto d? campo di aggancio* L'ingresso del primo transistor ad effetto di campo di aggancio ? collegato al secondo trans?stor ad effetto di campo d? aggancio, ed al secondo collegamento d? uscita dei mezzi amplificatori differenziali d? aggancio* L'ingresso del secondo transistor ad effetto d? campo d? aggancio ? collegato al primo trans?stor ad effetto di campo d? aggancio ed al primo collegamento di uscita dei mezzi amplificatori differenziali di aggancio*
Un terminale di uscita ? collegato ad uno dei transistor ad effetto di campo di aggancio? Il primoe secondo transistor ad effetto di campo di aggancio, quando abilitati, operano in un primo insieme di condizioni operative e producono un primo segnale di uscita sul terminale di uscita in risposta a segnali di uscita differenziali di una polarit? relativa sui collegamenti di uscita dei mezzi amplificatori differenziali d? aggancio? Il primo e secondo transistor ad effetto d? campo di aggancio, quando abilitati, funzionano in un secondo insieme di condizioni operative e producono un secondo segnale d? uscita sul terminale d? uscita in risposta a segnali d'uscita differenziali della polarit? relativa opposta sui collegamenti d? uscita dei mezzi amplificatori differenziali d? aggancio. I mezzi di aggancio rigenerativi includono pure un primo e secondo transistor ad effetto d? campo d? commutazione collegati al primo e secondo trans?stor ad effetto di campo d? aggancio, rispettivamente? I .transistor ad effetto d? campo di commutazione rispondono ad un segnale di comando per abilitare il primo e secondo transistor ad effetto d? campo di aggancio. In tal modo, in risposta ad un segnale di comando, i transistor ad effetto di campo di commutazione abilitano ? trans?stor ad effetto d? campo di aggancio. I transistor ad effetto d? campo di ag gancio sono commutati tramite azione rigenerativa od al primo oppure al secondo insieme di condizioni operative, producendo od un primo oppure un secondo segnale di uscita sul terminale di uscita, nel modo determinato dalla polarit? relativa dei segnali di uscita sui collegamenti di uscita dei mezzi amplificatori differenziali di aggancio*
L?unica figura del disegno ? uno schema circuitale di massima di un circuito comparatore secondo la presen te invenzione*
Per una migliore -comprensione della presente invenzione, congiuntamente a suoi altri ed ulteriori scopi, vantaggi e possibilit?, viene fatto riferimento alla descrizione che segue ed alle rivendicazioni accluse, in unione con il summenzionato disegno*
L'unica figura del disegno illustra un circuito comparatore a transistor ad effetto di campo (FET) del tipo a metallo-ossido-silicio (MOS) secondo la presente invenzione* Nel circuito illustrato, tutti i PET sono dispositivi del tipo ad arricchimento ed impov?rimento a canale N* Come ? ben noto , i dispositivi PET del circuito e i loro intercollegamenti illustrati possono essere fabbricati sotto forma di un circuito integrato, in un'unico corpo di materiale semiconduttore
Il circuito comparatore illustrato in figura include un amplificatore differenziale di ingresso 11, un amplificatore differenziale intermedio 12, un amplificatore differenziale d'aggancio 13 ed una sezione d'aggancio rigenerativa 14. Segnali di ingresso analogici sono applicati
in corrispondenza di un collegamento d'ingresso 10 e segnali d'uscita digitali sono prelevati su un terminale di uscita 15.
li'amplificatore differenziale d'ingresso 11 include due FET del tipo ad arricchimento Q1 e Q2, ciascuno avente uno dei suoi elettrodi del percorso conduttore (sorgente) collegato a quello dell'altro ed attraverso un generatore di corrente costante 21 ad una sorgente di tensione negativa -VSS> che ? pure collegata al substrato. Il collegamento di ingresso analogico 10 ? collegato alla porta del FET Q1, e la porta del FET Q2 ? collegata ad un punto di potenziale di riferimento VR EF L'elettrodo dell'altro percorso conduttivo (pozzo) del FET Ql ? collegato ad un carico resistivo ohe ? costituito da un FET Q3 del tipo a impoverimento avente la sua porta collegata direttamente alla sua sorgente ed il suo pozzo collegato ad una sorgente di t?nsione positiva
Il pozzo del FET Q2 ? analogamente collegato attraverso un carico resistivo costituito da un FET Q4 del tipo ad impoverimento avente la sua porta collegata alla sua sorgente ed il suo pozzo collegato ad una sorgente di tensione positiva
Un primo ed un secondo collegamenti di uscita 22 e 23 sono prelevati in corrispondenza delle connessioni dei FET Q1 e Q2 con ? FET Q3 e Q4* rispettivamente.
L?amplificatore differenziale intermedio 12 ? simile all'amplificatore differenziale d'ingresso 11 ed include due FET Q5 e Q6 del tipo ad arricchimento aventi le loro porte collegate al primo e secondo collegamenti di u? scita 22 e 23, rispettivamente, dell 'amplificatore differenziale d'ingresso 11. Le sorgenti dei FET Q5 e Q6 sono collegate assieme e, attraverso un generatore di corrente costante 25, alla sorgente di tensione negativa -Vss, I loro pozzi sono collegati attraverso carichi resistivi costituiti da FET Q7 e Q8 del tipo ad impoverimento, rispettivamente, alla sorgente di tensione positiva VDD primo e secondo collegamenti d'uscita 26 e 27 sono prelevati in corrispondenza delle connessioni dei FET Q5 e Q6 con il FET Q7 e Q8, rispettivamente.
L'amplificatore differenziale di aggancio 13 include due FET Q9 e Q10 del tipo ad arricchimento aventi le loro porte collegate ai collegamenti di uscita 26 e 27, rispettivamente, dell'amplificatore differenziale intermedio 12. Le sorgenti dei FET 09 e Q10 sono collegate .ssieme, e, attraverso un generatore di corrente costante 29, alla sorgente di tensione negativa -Vss. * pozzi dei FET Q9 e Q10 sono collegati attraverso carichi resistivi formati da FET del tipo ad impoverimento Q11 e Q12, rispettivamente, alla sorgente di tensione positiva H+VD D
La sezione di aggancio rigenerativa 14 include due FET di aggancio del tipo ad arricchimento Q15 e Q16. Le porte ed i pozzi dei FET Q15 e Q16 sono collegati in croce. La porta del FET Q16 ? pure oollegata al collegamento di uscita 30 in corrispondenza della connessione dei FET 09 e Q11 dell 'amplificatore differenziale di aggancio . La porta del FET Q15 ? pure collegata al collegamento di uscita/in corrispondenza della connessione dei FET Q10 e Q12 dell'amplificatore differenziale di aggancio. Il terminale di uscita digitale 13 ? collegato al collegamento d'uscita 31- La sorgente del FET Q15 ? collegata al pozzo di un FET di commutazione del tipo ad arricchimento Q13. La sorgente del FET Q13 ? collegata al generatore di corrente costante 29. Analogamente, un FET di commutazione del tipo ad arricchimento Q14 ha il suo pozzo collegato alla sorgente del FET Q16 e la sua sorgente ? collegata al generatore di corrente costante 29. Le porte dei FET di commutazione Q13 e Q14 sono collegate assieme ad un collegamento di comando 35 a cui sono applicati impulsi di comando positivi, come sar? illustrato in seguito.
Gli stadi amplificatori differenziali 11, 12 e 13 funzionano, come ? ben noto, per produrre segnali di uscita differenziali sui loro collegamenti di uscita. Perci?, la differenza fra la tensione in corrispondenza del collegamento d'ingresso analogico 10 e la tensione di riferimento VREF viene amplificata attraverso gli stadi a guadagno differenziale per produrre un segnal? differenziale amplificato in corrispondenza dei collegamenti di uscita 30 e 31 dell'a plificatore differenziale d? aggancio 13? Mentre 1} segnale sull'Ingresso d? comando 35 ? tasso, entrambi ? FET d? commutazione Q13 e Q14 sono polarizzati nella condizione di spegnimento (OFF) fornente un'alta impedenza nel percorso d? corrente dei FET d? aggancio Q15 e Q16 e disabilitando entrambi i PET di aggancio.
In risposta ad un impulso di comando positivo sull'ingresso d? comando 35* entrambi ? PET di commutazione Q1 3 e Q14 sono commutati allo stato OD, presentando una bassa impedenza al passaggio d? corrente attraverso i PET di aggancio Q15 e Q16 abilitando cos? entrambi ? PET d? aggancio. I segnali differenziali fra ? collegamenti di uscita 30 e 31 dell'amplificatore differenziale d'aggancio 13 applicati al PET di aggancio Q15 e Q16 collegati in croce determinano commutazione rigenerativa dei PET di aggancio. In dipendenza dalla polarit? relativa dei segnali differenziali sui collegamenti d? uscita 30 e 31* uno dei PET d? aggancio Q15 e Q16 viene innescato in forte conduzione e l'altro viene effettivamente commutato in spegnimento. I PET Q11 e 013 dell'amplificatore differenziale di aggancio 13 divengono i carichi resistivi dei PET di aggancio Q15 e 016. Poich? uno dei PET di aggancio Q15 e Q16 sta funzionando in forte conduzione e l'altro ? OPP, una tensione alta predeterminata viene prodotta su uno dei collegamenti 30, 31 ed una tensione bassa predeterminata viene prodotta sull'altro? 11 livello di tensione pres?nte sul collegamento 31 ? il segnale di uscita digitale sul terminale d'uscita digitale 15?
Una forma di realizzazione specifica di un circuito comparatore, del tipo descritto, per l'impiego in una apparecchiatura d? modulazione sigma-delta impiegava una sorgente di tensione positiva volt, una sorgente di tensione negativa volt, ed una tensione di rifer?mento volt* Lo stadio amplificatore differenziale d'ingresso 11 produceva un guadagno di 21, e l'amplificatore differenziale intermedio produceva un guadagno di 10. Lo amplificatore differenziale di aggancio 13 produceva guadagno unitario nel modo di funzionamento non rigenerativo. La tensione di uscita sul terminale d'uscita digitale 15 durante un impulso di comando era 0 volt rappresentante uno 0 logico oppure 5 rappresentante un 1 logico. Il segnale di comando era un'onda quadra ad una frequenza d? 2,04? MHz?
La risposta In frequenza di un circuito a MOS FET ? fortemente correlata alle capacit? parassita associate con i FET. Le capacit? parassita principali sono quelle fra porta e sorgente, porta e pozzo, porta e massiccio (il materiale semiconduttore del massiccio), sorgente e massiccio, e pozzo e massiccio* Quando il FET ? in stato OFF, predomina la capacit? fra porta e massiccio? Nella saturazione, predomina la capacit? fra porta e sorgente e nella re? glorie di funzionamento lineare, predominano entrambe le capacit? fra porta e sorgente e porta e pozzo ed esse sono approssimativamente uguali? Le capacit? fra pozzo e mass?ccio e sorgente e massiccio dipendono dalla tensione.
Per otten?re un funzionamento ad alta velocit? in un circuito MOS PET, devono esser? considerati gli effetti delle capacit? parassita. Nel circuito comparatore illustrato e descr?tto precedentemente, ? primi due stadi amplificatori differenziali 11 e 12 hanno il guadagno pi?.alto e pure la velocit? di commutazione pi? bassa. E' desiderabile che questi stadi abbiano a rimanere cont?nuamente sens?bili a piccole variazioni nel segnale d'ingresso analogico. In molti circuiti comparatori differenziali rigenerativi comandati della tecnica nota, tuttavia, gli stadi di ingresso sono disabilitati quando lo stadio rigenerativo viene agganciato al fine di impedire ohe un grande segnale d? Ingresso analogico differenziale abbia a superare 1' azione rigenerativa e ad innescare prematuramente 1'azione di aggancio rigenerativa. La disab?litaz?one pu? essere attuata impiegando ad esempio transistor di commutazione impedenti passaggio di corrente attraverso 1 PEI d? una coppia differenziale durante un impulso d? comando? La disab?litaz?one degli stadi d? ingresso limita la loro capacit? di rispondere a minute variazioni nel segnale d'ingresso analogico, deviando il punto di polarizzazione di guadagno massimo ed introducendo un transitorio d? commutazione in ogni ciclo operativo? Nel circuito comparatore illustrato e descritto, gli stadi di Ingresso rimangono attivi* Non vi sono transistor di commutazione collegati in serie con i FET di una coppia differenziale per disabilitarli durante gli impulsi di comando. Nella modulazione sigmadelta, la "tensione d'errore" o variazione di tensione fra campione e campione applicata sul collegamento d'ingresso analogico ? relativamente piccola? ad esempio al massimo 3,6 mil~ livolt. Quando amplificata per 210, il guadagno cumulativo dei primi due stadi amplificatori differenziali, allora un segnale massimo di 756 millivolt compare sugli ingressi dello stadio di aggancio. Questa tensione non ? sufficiente a superare l'azione di aggancio rigenerativa mentre ? presente l'impulso di comando?
Come h stato descritto precedentemente, durante l'aggancio rigenerativo l'uno o l'altro del FET di aggancio Q15 e Q16 ? fortemente conduttore. Nessuno degli altri FET ? in forte conduzione. Al fine di ottenere un'elevata velocit? di recupero, il guadagno non rigenerativo dell'amplificatore differenziale di aggancio 13 corrisponde all'unit? e ad una corrente di riposo relativamente intensa ? consentito di passare' attraverso i FET di carico resistivi Q11 e Q12. Di conseguenza 1 FET Q9 e Q10 possono essere costruiti relativamente piccoli, e presentare una bassa capacit? di porta per lo stadio precedente ed una bassa capacit? fra pozzo e massiccio per l'uscita dello stadio 13.
I FET di aggancio Q15 e Q16 sono abilitaci dallo impulso di comando ai FET di commutazione separati Q13 e Q14. Impiegando FET di commutazione separati, entrambi i FET di aggancio accoppiati in modo incrociato Q15 e Q15 sono polarizzati allo stato OFF in corrispondenza dell'istante in cui l'impulso di comando viene applicato e quindi la capacit? parassita fra porte e massiccio predomina. Perci?, quando l'azione rigenerativa inizia, l?accoppiamento capacitivo dall'ingresso di comando al collegamento 30 e al collega^-mento 31 ? piccolo ed uguale, facilitando risposta rigenerativa appropriata quand? la tensione differenziale sui collegamenti 30 e 31 ? relativamente piccola.
Bench? sia stato illustrata e descritta quella che ? considerata essere una forma di realizzazione preferita della presente invenzione, risulter? ovvio agli esperti del ramo che vari cambiamenti e modifiche possono essere apportati in essa senza allontanarsi dall'invenzione, quale definita nelle rivendicazioni accluse.

Claims (7)

  1. RIVENDICAZIONI
    1 . Circuito comparatore comprendente: mezzi amplificatori differenziali di ingresso includenti un primo e secondo transistor ad effetto di cam~ po,
    l 'ingresso del primo transistor ad effetto di campo essendo collegato ad un terminale di ingresso di segnale e l'ingresso del secondo transistor ad effetto di campo essendo collegato ad un punto di potenziale di riferimento, ed un primo e secondo collegamenti di uscita per produrre segnali di uscita differenziali su essi;
    mezzi amplificatori differenziali di aggancio includenti un primo e secondo transistor ad effetto di campo,
    gli ingressi del primo e secondo transistor ad effetto di campo essendo collegati al primo e secondo collegamenti di uscita, rispettivamente, dei mezzi amplificatori differenziali di ingresso, e
    un primo e secondo collegamenti di uscita per produrre segnali di uscita differenziali su essi; e
    mezzi di aggancio rigenerativi richiedenti un primo ed un secondo transistor ad effetto di campo di aggancio,
    l'ingresso del primo transistor ad effetto di campo d'aggancio essendo collegato al secondo transistor ad effetto di campo d'aggancio e al secondo collegamento di uscita dei mezzi amplificatori differenziali d'aggancio,
    l'ingresso del secondo transistor ad effetto di campo di aggancio essendo collegato al primo transistor ad effetto di campo di aggancio ed al primo collegamento di uscita dei mezzi amplificatori differenziali di aggancio, un terminale di uscita collegato ad uno dei train sistor ad effetto di campo di aggancio,
    il primo e secondo transistor ad effetto di campo di aggancio, quando abilitati, essendo atti ad essere fatti funzionare in un primo insieme di condizioni operative e a produrre un primo segnale di uscita sul terminale di uscita in risposta a segnali d'uscita differenziali di una polarit? relativa sui collegamenti di uscita dei mezzi amplificatori differenziali di aggancio, e essendo atti ad essere fatti funzionare in un secondo insieme di condizioni operative e a produrre un secondo segnale di uscita sul terminale di uscita in risposta a segnali d'uscita differenziali di polarit? opposta sui collegamenti di uscita dei mezzi amplificatori differenziali di aggancio,e
    un primo e secondo transistor ad effetto di campo di commutazione collegati al primo e secondo transistor ad effetto di campo di aggancio, rispettivamente, e atti ad essere fatti funzionare in risposta ad un segnale di comando applicato ad essi per abilitare il primo e secondo transistor ad effetto di campo di aggancio,
    per cui, in risposta ad un segnale di comando, i transistor ad effetto di campo di commutazione abilitano i transistor ad effetto di campo di aggancio facendo in mo -do che i transistor ad eff?tto di campo di aggancio abbiano ad essere commutati mediante azione rigenerativa al primo e secondo insieme di condizioni operative, producendo il primo e secondo segnale di uscita sul terminale di uscita, come detem inato dalla polarit? relativa dei segnali di uscita sui collegamenti di uscita dei mezzi amplificatori differenziali di aggancio?
  2. 2. Circuito comparatore secondo la rivendicazione 1, includente:
    mezzi generatori di corrente;
    il primo ed il secondo transistor ad effetto di campo di commutazione essendo collegati in serie tra il primo e secondo trans?stor ad effetto d? campo di aggancio, rispettivamente, ed i mezzi a generatore di corrente;
    il primo e secondo transistor ad effetto d? campo d? commutazione fornendo un'alta impedenza fra il primo e secondo transistor ad effetto di campo d? aggancio, rispettivamente, e i mezzi generatori d? corrente in assenza di un segnale d? comando ad essi impedendo il passaggio d? corrente attraverso ? transistor ad effetto di campo d? aggancio ; e
    il primo ed il secondo transistor ad effetto di campo di commutazione fornendo una bassa impedenza fra il primo e secondo transistor ad effetto di campo d? aggancio, rispettivamente, ed ? mezzi generatori d? corrente ,durante un segnale di comando ad essi 'Consentendo il passaggio d? corrente attraverso i transistor ad effetto di campo di aggancio .
  3. 3. Circuito comparatore secondo la rivendicazione 2, in cui:
    il primo e secondo transistor ad effetto di campo dei mezzi amplificatiori differenziali di aggancio sono collegati in serie fra un primo e secondo carichi resistivi, rispettivamente, ed i mezzi generatori di corrente;
    l'elettrodo di porta del primo transistor ad effetto di campo dei mezzi amplificatori differenziali di aggancio ? collegato al primo collegamento di uscita dei mezzi amplificatori differenziali d'ingresso, e l'elettrodo di porta del secondo transistor ad effetto di campo dei mezzi amplificatori differenziali di aggancio ? collegato al secondo collegamento di uscita dei mezzi amplificatori differenziali di ingresso;
    il primo e secondo collegamenti di uscita dei mezzi amplificatori differenziali di aggancio sono collegati alle connessioni del primo e secondo transistor ad effetto di campo e del primo e secondo carichi resistivi, rispettivamente;
    il primo transistor ad eff?tto di campo di aggancio ed il primo transistor ad effetto di campo di commutazione sono collegati in serie fra il primo collegamento di uscita dei mezzi amplificatori differenziali di aggancio ed i mezzi generatori di corrente, ed il secondo transistor ad effetto di campo di aggancio ed il secondo transistor ad effetto di campo di commutazione sono collegati in serie tra il secondo collegamento di uscita dei mezzi amplificatori differenziali di aggancio ed i mezzi generatori di corrente;
    l'elettrodo di porta del primo transistor ad effetto di campo di aggancio ? collegato al secondo collegamento di uscita dei mezzi amplificatori differenziali di aggancio, e * .l'elettrodo di porta del secondo transistor ad effetto di campo di aggancio ? collegato al primo collegamento di uscita dei mezzi amplificatori differenziali di aggancio; e
    gli elettrodi di porta del primo e secondo transistor ad effetto di campo di commutazione sono collegati assieme per ricevere su essi segnali di comando?
  4. 4 Circuito comparatore secondo la rivendicazione 3, in culi
    il primo carioo resistivo dei mezzi amplificatori differenziali di aggancio ? collegato fra una sorgente di potenziale operativo ed uno degli elettrodi del percorso conduttivo del primo transistor ad effetto di campo dei mezzi amplificatori differenziali di aggancio;
    l'elettrodo dell'altro percorso conduttivo del primo transistor ad effetto di campo dei mezzi amplificatori differenziali d? aggancio ? collegato direttamente al mezzi generatori di corrente;
    il secondo carico resistivo dei mezzi amplificatori differenziali di aggancio ? collegato fra la sorgerite di potenziale operativo ed uno degli elettrodi dei percorsi conduttivi del secondo transistor ad effetto di campo dei mezzi amplificatori differenziali di aggancio;
    l'altro elettrodo del percorso conduttivo del secondo transistor ad effetto di campo dei mezzi amplificatori differenziali di aggancio ? collegato direttamente ai mezzi generatori di corrente;
    per cui il primo e acconcio transistor ad effetto di campo dei mezzi amplificatori differenziali di aggancio rimangono sensibili a variazioni nel segnale di uscita differenziale dai mezzi amplificatori differenziali d'ingresso applicato ad essi mentre i transistor ad effetto di campo di aggancio dei mezzi di aggancio rigenrativi sono abilitati e funzionano nel primo o secondo insieme d? condizioni operative.
  5. 5* Circuito comparatore secondo la rivendica? zione 4, in cui:
    il primo e secondo transistor ad effetto d? campo dei mezzi amplificatori differenziali d'ingresso sono collegati in serie fra un primo e secondo carichi resistivi, rispettivamente, e mezzi generatori di corrente;
    l'elettrodo di porta del primo trans?stor ad effetto di campo ? collegato al terminale d'ingresso del segnale ;
    l'elettrodo di porta del secondo transistor ad effetto di campo ? collegato al punto di potenziale di riferimento ; e
    il primo e secondo collegamenti di uscita dei mezzi amplificatori differenziali di ingresso sono collegati alle connessioni del primo e secondo transistor ad effetto di campo e. al primo e secondo carichi resistivi, rispettivamente?
  6. 6. Circuito comparatore secondo la rivendicazione 5# in cui:
    il primo e secondo transistor ad effetto di campo dei mezzi amplificatori differenziali d'ingresso, il primo e secondo transistor ad effetto di campo dei mezzi amplificatori differenziali di aggancio, i transistor ad effetto d? campo di aggancio ed 1 transistor ad effetto di campo di commutazione sono ciascuno costituito da un transistor ad effetto di campo ad arricchomento;
    il primo e secondo carichi resistivi d?i mezzi amplificatori differenziali di ingresso ed il primo e secondo carichi res?stivi dei mezzi amplificatori differenziali d? aggancio sono ciascuno costituito da un trans?stor ad effetto d? campo del tipo ad impoverimento?
  7. 7 Circuito comparatore secondo la rivendicazione 6, includente mezzi amplificatori differenziali intermedi aventi
    un primo ed un secondo transistor ad effetto di campo collegati in serie fra un primo e secondo carichi resistivi, rispettivamente, e mezzi generatori di corrente;
    l'elettrodo di porta del primo transistor ad effetto di campo essendo collegato al primo collegamento di uscita dei mezzi amplificatori differenziali d'ingresso e l'elettrodo di porta del secondo transistor ad effetto di campo essendo collegato al secondo collegamento di uscita dei mezzi amplificatori differenziali d'ingresso;
    il punto di connessione del primo transistor ad effetto di campo e del primo carico resistivo essendo collegato all'elettrodo di porta del primo transistor ad effetto di campo dei mezzi amplificatori differenziali di aggancio, e la connessione del secondo transistor ad effetto di campo e del secondo carico resistivo essendo collegata all'elettrodo di porta del secondo transistor ad effetto di campo dei mezzi amplificatori differenziali di aggancio!
    il primo e secondo transistor ad effetto di campo essendo ciascuno costituiti da un transistor ad effetto di campo del tipo ad arricch imento;
    il primo ed il secondo carichi resistivi essendo ciascuno costituito da un transistor ad effetto di campo del tipo ad impoverimento?
IT24706/82A 1981-12-21 1982-12-13 Circuito comparatore IT1155215B (it)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/332,387 US4439694A (en) 1981-12-21 1981-12-21 Comparator circuit

Publications (3)

Publication Number Publication Date
IT8224706A0 IT8224706A0 (it) 1982-12-13
IT8224706A1 true IT8224706A1 (it) 1984-06-13
IT1155215B IT1155215B (it) 1987-01-21

Family

ID=23298007

Family Applications (1)

Application Number Title Priority Date Filing Date
IT24706/82A IT1155215B (it) 1981-12-21 1982-12-13 Circuito comparatore

Country Status (4)

Country Link
US (1) US4439694A (it)
BE (1) BE895402A (it)
CA (1) CA1180395A (it)
IT (1) IT1155215B (it)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2623952B1 (fr) * 1987-11-27 1991-11-29 Thomson Hybrides Microondes Comparateur differentiel a bascule autostabilise a horloge unique
GB2235838A (en) * 1989-08-26 1991-03-13 Motorola Inc Comparator inhibits output change until regeneration begins
US4990799A (en) * 1989-12-26 1991-02-05 Weiss Frederick G Low-hysteresis regenerative comparator
US5097157A (en) * 1990-11-01 1992-03-17 Hewlett-Packard Company Fast cmos bus receiver for detecting low voltage swings
JP2523998B2 (ja) * 1991-01-31 1996-08-14 株式会社東芝 コンパレ―タ
US6320429B1 (en) * 1991-06-28 2001-11-20 Fuji Electric Co., Ltd. Integrated circuit having a comparator circuit including at least one differential amplifier
JP2001127596A (ja) * 1999-10-27 2001-05-11 Nec Yamagata Ltd ラッチ回路及びフリップフロップ回路
JP3523611B2 (ja) * 2000-05-31 2004-04-26 日本電信電話株式会社 差動型論理回路
JP6180318B2 (ja) * 2013-12-27 2017-08-16 ソニーセミコンダクタソリューションズ株式会社 コンパレータ回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4096402A (en) * 1975-12-29 1978-06-20 Mostek Corporation MOSFET buffer for TTL logic input and method of operation

Also Published As

Publication number Publication date
IT8224706A0 (it) 1982-12-13
US4439694A (en) 1984-03-27
BE895402A (fr) 1983-04-15
CA1180395A (en) 1985-01-02
IT1155215B (it) 1987-01-21

Similar Documents

Publication Publication Date Title
US4333020A (en) MOS Latch circuit
US4570084A (en) Clocked differential cascode voltage switch logic systems
CN101359898B (zh) 动态cmos运算放大器的压摆率增加器
US8026760B1 (en) Gain enhanced switched capacitor circuit and method of operation
JPS62192997A (ja) カレントミラ−型センスアンプ
CN107223310B (zh) 电平转换电路和指纹识别装置
US6825696B2 (en) Dual-stage comparator unit
US11664794B2 (en) Substrate-enhanced comparator and electronic device
EP0407859B1 (en) High speed auto zero comparator
EP0108756A4 (en) SWITCHED CAPACITOR COMPARATOR.
IT8224706A1 (it) Circuito comparatore
CN112653433B (zh) 一种混合双尾动态锁存比较器
JPS61121524A (ja) 固体モノリシツク集積回路
KR960701515A (ko) 반도체 장치
US4654547A (en) Balanced enhancement/depletion mode gallium arsenide buffer/comparator circuit
US4818897A (en) Fast one way amplifier stage
Munoz et al. Analogue switch for very low-voltage applications
Jani et al. Low power differential CMOS schmitt trigger with adjustable hysteresis
CN100353665C (zh) 比较器电路及使用比较器比较输入信号的方法
Lau et al. Cascaded quantum wires and integrated designs for complex logic functions: Nanoelectronic full adder
Hang et al. A clocked differential switch logic using floating-gate MOS transistors
Marthi et al. A new level sensitive D Latch using Ballistic nanodevices
JPS6221324A (ja) 論理集積回路
US4499428A (en) IC Delay conversion operational amplifier
Srivastava et al. Analysis and design of low voltage low power inverter based double tail comparator