IT201900002963A1 - Procedimento per la gestione ottimizzata dell'alimentazione in un circuito elettronico comprendente un sistema di elaborazione e un ulteriore circuito, corrispondenti circuito ed apparato - Google Patents

Procedimento per la gestione ottimizzata dell'alimentazione in un circuito elettronico comprendente un sistema di elaborazione e un ulteriore circuito, corrispondenti circuito ed apparato Download PDF

Info

Publication number
IT201900002963A1
IT201900002963A1 IT102019000002963A IT201900002963A IT201900002963A1 IT 201900002963 A1 IT201900002963 A1 IT 201900002963A1 IT 102019000002963 A IT102019000002963 A IT 102019000002963A IT 201900002963 A IT201900002963 A IT 201900002963A IT 201900002963 A1 IT201900002963 A1 IT 201900002963A1
Authority
IT
Italy
Prior art keywords
power supply
voltage
circuit
bat
microcontroller
Prior art date
Application number
IT102019000002963A
Other languages
English (en)
Inventor
Daniele Mangano
Pasquale Butta'
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102019000002963A priority Critical patent/IT201900002963A1/it
Priority to EP20157715.2A priority patent/EP3702886B1/en
Priority to US16/800,793 priority patent/US11025289B2/en
Priority to CN202010123810.1A priority patent/CN111629424B/zh
Publication of IT201900002963A1 publication Critical patent/IT201900002963A1/it

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/401—Circuits for selecting or indicating operating mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/52—TPC using AGC [Automatic Gain Control] circuits or amplifiers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0416—Circuits with power amplifiers having gain or transmission power control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)
  • Television Receiver Circuits (AREA)

Description

DESCRIZIONE dell’invenzione industriale dal titolo:
“Procedimento per la gestione ottimizzata dell’alimentazione in un circuito elettronico comprendente un sistema di elaborazione e un ulteriore circuito, corrispondenti circuito ed apparato”
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione è relativa alle tecniche per gestire l’alimentazione in un circuito elettronico comprendente un sistema di elaborazione, in particolare un microcontrollore general purpose o un System-on-Chip o un suo sottosistema, con un circuito a radiofrequenza integrato (“embedded”),
detto sistema di elaborazione comprendendo
almeno un core di elaborazione e un primo modulo di regolazione dell’alimentazione che fornisce una prima tensione regolata a detto core di elaborazione,
detto circuito a radiofrequenza embedded comprendendo un secondo modulo di regolazione dell’alimentazione che fornisce una seconda tensione regolata a circuiti del circuito a radiofrequenza embedded che comprende una porzione di ricetrasmissione a radiofrequenza, detto secondo modulo di regolazione dell’alimentazione comprendendo un alimentatore switched-mode e generando una seconda tensione regolata,
detto procedimento comprendendo di accoppiare detta seconda tensione regolata come ingresso di tensione di detto primo modulo di regolazione dell’alimentazione, detto primo modulo di regolazione dell’alimentazione che genera come uscita una rispettiva prima tensione regolata per detto core di elaborazione,
controllare detto secondo modulo di regolazione dell’alimentazione affinché funzioni secondo una pluralità di modi di funzionamento comprendenti
uno o più modi di riposo in cui sia il convertitore DC-DC sia il secondo regolatore lineare sono OFF e
uno o più modi attivi in cui sia il convertitore DC-DC sia il secondo regolatore lineare sono ON.
Una o più forme di attuazione possono essere applicate a un sistema comprendente microcontrollori o dispositivi System-on-Chip (SoC) per applicazioni non specializzate (“general purpose”) che funzionano in associazione a ricetrasmettitori a radiofrequenza, in particolare per applicazioni LoRa.
Sfondo tecnologico
Vari scenari di applicazioni emergenti, come l’Internet degli oggetti o IoT (Internet of Things) o il campo automotive hanno favorito un maggiore interesse per applicazioni basate su microcontrollore con capacità a radiofrequenza.
Un certo grado di integrazione tra i microcontrollori e i circuiti a radiofrequenza, in particolare nuclei (“core”) di proprietà intellettuale (“Intellectual Property”) di terzi per la ricetrasmissione a radiofrequenza, è così desiderabile anche per prodotti general purpose, come i prodotti di largo consumo (per es., elettrodomestici come gli schermi TV, i frigoriferi, le lavatrici e così via) che impiegano microcontrollori al fine di assicurare un trattamento appropriato di questi aspetti. Si deve così prestare maggiore attenzione a condividere funzioni tra tali circuiti a RF, in particolare i core IP a RF e i System-on-Chip (SoC) o i microcontrollori general purpose.
Nelle unità di elaborazione per applicazioni general purpose, come i microcontrollori o i System-On-Chip (SoC), come il microcontrollore STM32, che hanno un funzionamento a bassa potenza e un conteggio ridotto dei pin del package, si possono incontrare problemi per la riduzione del consumo di potenza, che è un forte requisito per le applicazioni IoT, e anche problemi per quanto riguarda la necessità di ridurre l’area del silicio.
Una gestione indipendente dell’alimentazione del microcontrollore e dell’unità a radiofrequenza determina un sistema meno efficiente come potenza, che è più costoso nei termini dell’area, della distinta base materiali (“Bill Of Materials”) e di altri aspetti, e aumenta anche la complessità del software.
Il fatto di avere un sistema in cui la gestione dell’alimentazione del microcontrollore e dell’unità a radiofrequenza non è indipendente può avere come risultato una minore riduzione della potenza e una maggiore complessità del software.
Scopo e sintesi
Così, sono desiderabili soluzioni perfezionate per fornire una riduzione del consumo di potenza e una riduzione dell’area di silicio in un sistema di elaborazione, come microcontrollori associati a circuiti a radiofrequenza.
Secondo una o più forme di attuazione, tale scopo può essere raggiunto per mezzo di un procedimento avente le caratteristiche esposte nelle rivendicazioni che seguono.
Una o più forme di attuazione possono essere relative a un corrispondente circuito elettronico.
Una o più forme di attuazione possono essere relative a un corrispondente apparato (per es., un prodotto di largo consumo come un prodotto di largo consumo basato su microcontrollore, come un elettrodomestico).
Le rivendicazioni sono parte integrante dell’insegnamento tecnico qui fornito con riferimento alle forme di attuazione.
Una o più forme di attuazione forniscono vantaggi nei termini di una differenziazione di Applicazione/Prodotto: anche se la gestione dell’alimentazione è condivisa, il circuito a radiofrequenza e il sistema di elaborazione possono funzionare in modo indipendente (per es., il circuito a radiofrequenza può essere attivo con il sistema di elaborazione in un modo di bassa potenza e viceversa). Inoltre, sono ottenuti una distinta base materiali o BOM (Bill of Materials) di applicazione ridotta così come un pin-out ottimizzato (maggior numero di GPIO).
Una o più forme di attuazione forniscono un’ottimizzazione dell’area di silicio risparmiando un convertitore DC-DC.
Breve descrizione delle varie viste dei disegni
Una o più forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:
- la Figura 1 è un esempio di un circuito elettronico che impiega un sistema di elaborazione e un circuito a radiofrequenza embedded,
- la Figura 2 è un esempio di un circuito elettronico su cui è applicato il procedimento secondo una o più forme di attuazione, e
- la Figura 3 è un esempio schematico ulteriore di tale circuito elettronico;
- la Figura 4 è un esempio di segnali scambiati nel circuito elettronico secondo il procedimento secondo una o più forme di attuazione;
- le Figure da 5A a 5E sono esempi di stati di funzionamento del circuito elettronico secondo il procedimento secondo una o più forme di attuazione;
- la Figura 6 è un esempio di una tabella di stati di funzionamento ammessi nel circuito elettronico secondo il procedimento secondo una o più forme di attuazione;
- la Figura 7 è un esempio di un diagramma a stati di una procedura di reset all’accensione (“power-on reset”) nel circuito elettronico secondo il procedimento secondo una o più forme di attuazione;
- la Figura 8 è un esempio di un circuito di sincronizzazione che funziona nel circuito elettronico funzionante secondo il procedimento secondo una o più forme di attuazione;
- la Figura 9 è un diagramma temporale di segnali del circuito di sincronizzazione della Figura 8.
Descrizione dettagliata
Nella descrizione che segue, sono illustrati uno o più dettagli specifici, allo scopo di fornire una comprensione approfondita di esempi di forme di attuazione di questa descrizione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a “una forma di attuazione” nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione è compresa in almeno una forma di attuazione. Per cui, le frasi come “in una forma di attuazione” che possono essere presenti in uno o più punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.
I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l’ambito di protezione o l’ambito delle forme di attuazione.
Nella Figura 1 è rappresentato un sistema 10 su una scheda a circuito stampato o PCB (Printed Circuit Board) comprendente un sistema di elaborazione, specificamente un microcontrollore general purpose, 11, integrato con un circuito a radiofrequenza 12. Il microcontrollore general purpose 11 può essere del tipo di un microcontrollore STM32. In varianti di forme di attuazione, può essere un System on Chip o un microcontrollore general purpose differente.
Il circuito a radiofrequenza 12 può essere un ricetrasmettitore LoRa (Low Range) a bassa potenza. Un possibile esempio è il ricetrasmettitore LoRa Semtech SX1262.
Nel microcontrollore 11 sono rappresentati alcuni dei componenti rilevanti per comprendere la presente soluzione. Così, il microcontrollore 11, che comprende un core microprocessore 30 non rappresentato nella Figura 1, comprende un regolatore di tensione principale 111, cioè un regolatore da usare in uno stato o in modi di funzionamento attivo normale, e un regolatore a bassa potenza 112, cioè un regolatore da usare per gli stati di funzionamento a bassa potenza. Poi, è rappresentato un modulo di interfaccia di Ingresso/Uscita General Purpose o GPIO (General Purpose Input Output) 113 che comprende interfacce di GPIO 1131 e un’interfaccia master SPI (Serial Parallel Interface) 1132. Un’interfaccia corrispondente nel circuito a radiofrequenza 12 è l’interfaccia 1231 in un blocco 123. Un modulo di gestione dell’oscillatore esterno 114 è accoppiato a un oscillatore esterno 115 per ottenere un riferimento di clock.
Il circuito a radiofrequenza 12 è schematizzato come comprendere un blocco regolatore dell’alimentazione di RF 121, che comprende un alimentatore switched-mode, cioè un convertitore DC/DC 1211, un regolatore di tensione lineare 1212, cioè un regolatore LDO (Low Drop Out), e configurato con un monitor della tensione di reset all’accensione 1213, che monitora la tensione a un’accensione (“power-on”) dopo un reset del circuito a radiofrequenza 12. Un filtro 128 è connesso tra un pin regolato in tensione VREG del circuito a radiofrequenza 12, su cui è fornita una tensione di uscita regolata Vreg generata dal blocco regolatore dell’alimentazione di RF 121, con un valore di 1,55 V (da 1,45 V a 1,62 V) e un terminale di uscita dello switcher DC-DC DCC_SW accoppiato all’uscita del convertitore DC/DC 1211. Il pin VREG, cioè il terminale esterno del package del circuito a radiofrequenza 12, e gli altri pin del circuito 12 sono rappresentati come connessi con wire bonding a un pad interno corrispondente, l’etichetta riferendosi al pin, al wire bond e al pad nel complesso per semplicità di rappresentazione.
Quindi, il circuito a radiofrequenza 12 comprende un modulo a radiofrequenza 122 che comprende un modulo di controllo e di interfaccia digitale 123, cioè un front-end digitale, che comprende tutta l’elaborazione del protocollo e dei dati di carico utile (“payload”) così come l’accesso alla configurazione della radio mediante un’interfaccia SPI (Serial Peripheral Interface) 1231, che comprende terminali di controllo e di interfaccia IS per segnali corrispondenti che comprendono una uscita slave SPI MISO, un ingresso slave SPI MOSI, un clock SPI SCK, una Selezione Slave SPI NSS. I pin rappresentati comprendono anche un indicatore di impegnato BUSY e pin di ingresso/uscita digitale DIO1, DIO2, DIO3. Tali pin del modulo di controllo e di interfaccia digitale 1231 sono associati al modulo di interfaccia di GPIO 1113, in particolare i terminali di MISO, MOSI, SCK, che rappresentano un’interfaccia slave SPI 12, sono accoppiati all’interfaccia SPI Master 1132 del modulo di interfaccia di GPIO 113, mentre i rimanenti sono accoppiati alle interfacce di GPIO, per scambiare comandi di SPI per controllare lo stato di alimentazione e il funzionamento a RF, sotto il controllo della Pila SW LoRa 1133. Più in generale, l’interfaccia di SPI consente il controllo completo dei moduli a RF (per es., inviare dati da trasferire, leggere dati ricevuti, impostare la banda, ecc.).
È anche rappresentato un front-end analogico 124 del circuito a radiofrequenza 12, che comprende una porzione di ricezione rappresentata da un Amplificatore a Basso Rumore 1241 che riceve un ingresso a radiofrequenza, terminali RFI_N e RFI_P, da una rete di adattamento 125 di un’antenna a RF 129 e un blocco di amplificatore di potenza 1242, che riceve una alimentazione regolata dell’amplificatore di potenza su un pin VR_PA dalla rete di adattamento 125. Il blocco di amplificatore di potenza 1242 comprende un regolatore dell’amplificatore di potenza 1243, accoppiato a un terminale di ingresso di alimentazione di tensione digitale VDD_IN, a cui è accoppiata l’alimentazione di tensione della RF digitale VDDRF, che ha valori tra 1,8 e 3,7 volt. Il regolatore dell’amplificatore di potenza 1243 fornisce alimentazione regolata a una sezione passa-alto e a una sezione passa-basso dell’amplificatore di potenza 1244, 1245, che fornisce il segnale a RF di uscita sotto il controllo dei modem del circuito a radiofrequenza 12, qui non rappresentato. Nella Figura 1, è rappresentata la sezione passa-alto 1244 accoppiata alla rete di adattamento 125 come uscita del trasmettitore a RF sul terminale RFO_HP.
Un oscillatore esterno 126 è accoppiato a un’unità di gestione dell’oscillatore esterno a RF 127 all’interno della IP a RF 12 attraverso i terminali XTA e XTB.
Il circuito a radiofrequenza 12 ha due pin di alimentazione, uno per il core del ricetrasmettitore 122 chiamato tensione di batteria VBAT, e uno per l’interfaccia del controllore host (SPI, DIOs, BUSY) chiamato tensione di batteria di ingresso/uscita VBAT_IO, che è accoppiato a un’alimentazione di tensione digitale VDD, per es. 3,3 V, che alimenta anche i circuiti digitali del microcontrollore 11. In un’applicazione, entrambe le alimentazioni possono essere connesse insieme. Nel caso in cui sia usato un microcontrollore a bassa tensione (tipicamente con i pad di IO a 1,8 V) per controllare il ricetrasmettitore 12, l’utente può:
- usare un terminale corrispondente alla tensione di batteria VBAT a 3,3 V per prestazioni a RF ottimali - accoppiare direttamente un terminale corrispondente alla tensione di batteria di ingresso/uscita VBAT_IO alla stessa alimentazione usata per il microcontrollore 11;
- accoppiare direttamente l’ingresso/uscita digitale all’ingresso/uscita digitale del microcontrollore. In qualsiasi momento, la tensione sul pin VBAT_IO deve essere inferiore o uguale alla tensione sul pin VBAT. Così, nella Figura 1, il pin VBAT_IO è indicato come accoppiato a una tensione VDD, corrispondente a una tensione digitale VDD del microcontrollore usata dal microcontrollore 11, che ha valori tra 1,6 e 3,6 volt.
Nella Figura 2 è rappresentato un sistema 10’, che corrisponde al sistema 10 con l’eccezione di alcune funzionalità del microcontrollore 11’ e del circuito a radiofrequenza 12 che sono combinate insieme, adattando il microcontrollore 11’.
Una funzionalità che è combinata riguarda l’oscillatore esterno. Il modulo di controllo dell’oscillatore esterno 114 e l’oscillatore esterno 115 non sono presenti nel microcontrollore 11’, la loro funzionalità essendo ottenuta dall’oscillatore esterno 126 del circuito a radiofrequenza 12.
Quindi, la gestione dell’alimentazione del microcontrollore 11’ comprende un monitor della tensione di reset all’accensione 1113 che era precedentemente nel regolatore di alimentazione 121 del circuito a radiofrequenza 12, ma non comprende più un convertitore DC-DC, cioè un regolatore di alimentazione principale 111’ comprende qui semplicemente un regolatore lineare (LDO) 1111, il sistema 10’ sfruttando il convertitore DC-DC 1211 della IP a RF 12 accoppiando la tensione regolata Vreg fornita in uscita dal regolatore di alimentazione 121 sul pin VREG all’ingresso di tensione del regolatore di alimentazione principale 111’, specificamente del regolatore lineare 1111, che regola perciò tale tensione regolata Vreg per produrre come uscita una tensione regolata del microcontrollore Vregm, come rappresentato meglio nella Figura 3.
I regolatori 1211 e 1212 ricevono la tensione di ingresso VDDRF dal pin VBAT e ciascun regolatore è connesso al pin VREG per fornire la tensione Vreg.
Il regolatore di alimentazione principale 111’ riceve preferibilmente come tensione di ingresso anche la tensione digitale VDD, come il secondo regolatore a bassa potenza 112, cosicché il microcontrollore 11’ può selezionare tra la tensione regolata Vreg e la tensione digitale VDD, se necessario. Il regolatore di alimentazione 121 del circuito a radiofrequenza 12 riceve l’alimentazione di tensione digitale a radiofrequenza VDDRF, tra 1,8 V e 3,7 V, come ingresso di tensione dei regolatori 1211 e 1212.
In qualsiasi momento, la tensione sul pin VBAT_IO deve essere inferiore o uguale alla tensione sul pin VBAT; per es., in qualsiasi momento, la tensione VDD deve essere inferiore o uguale alla tensione VDDRF.
Così, il sistema 10’ condivide il DC/DC di RF 1211 con il microcontrollore 11’ al fine di ottimizzare l’Efficienza di Potenza, la BOM e il pin-out. Nell’esempio del caso qui descritto, per quanto riguarda l’Efficienza di Potenza le specifiche del DC/DC di RF sono circa dall’80% al 90% a seconda del carico. Inoltre, è risparmiata area di silicio del DC/DC del microcontrollore 11. Per quanto riguarda le distinte base materiali, sulla PCB è necessario soltanto un filtro, il filtro 128. Per quanto riguarda il pin-out, di default sono risparmiati due pin dedicati del microcontrollore 11. Come rappresentato meglio nella Figura 4, il sistema 10’ richiede anche segnali di interfaccia aggiornati, entrambi tra il regolatore e anche segnali di interfaccia e di controllo IS, dove in particolare il pin e i segnali DIO di ingresso e uscita digitali sono trasformati in segnali di richiesta di interruzione (“interrupt”) IRQ.
Il fatto di condividere il convertitore DC/DC 1211 richiede tuttavia di controllare la gestione dell’alimentazione del circuito a radiofrequenza.
Nella Figura 3 è schematizzato in un modo semplificato il circuito a radiofrequenza 12 che comprende il regolatore di alimentazione 121, comprendente il convertitore DC-DC 1211 e il regolatore lineare 1212, e il modulo a radiofrequenza 122, comprendente un modulo di memoria RAM 122a. Il blocco del regolatore di alimentazione 121 riceve la tensione digitale VDD e fornisce in uscita la tensione regolata Vreg al pin VREG, cioè 1,5 V, al regolatore principale 111’ del microcontrollore 11, specificamente al regolatore lineare 111, che fornisce in uscita a sua volta una tensione regolata del microcontrollore Vregm, che può essere una tensione di 1,2 V, a un core del microcontrollore 11’ che è rappresentato qui come comprendere un primo dominio di tensione digitale interrompibile V12I, cioè un dominio per il quale l’alimentazione può essere interrotta sebbene altre parti del microcontrollore 11 siano alimentate, e un secondo dominio di tensione digitale “sempre attivo” (“always on”) V12O, cioè un dominio che deve sempre essere attivo, se il microcontrollore è alimentato.
In un funzionamento a bassa potenza, il regolatore a bassa potenza 112, non rappresentato nella Figura 3, riceve la tensione digitale VDD e fornisce in uscita una tensione a bassa potenza allo stesso primo dominio di tensione digitale interrompibile V12I e allo stesso secondo dominio di tensione digitale “sempre attivo” V12O, come rappresentato in seguito.
La configurazione del sistema 11’, siccome ora c’è soltanto un convertitore DC-DC condiviso, il convertitore DC-DC 1212 nel circuito a radiofrequenza 12, richiede che sia effettuato un controllo aggiornato della gestione dell’alimentazione nel circuito 12.
Il circuito a radiofrequenza 12 comprende i seguenti modi di funzionamento standard, per es. implementati di solito da un ricetrasmettitore SX1262:
- un insieme di stati o modi a bassa potenza, allo spegnimento, comprendente
o un primo modo di riposo (“sleep”) profondo a bassa potenza LP1 che comprende che tutti i blocchi del circuito a radiofrequenza 12 siano OFF, con l’eccezione di circuiti, per es. un oscillatore usato per risvegliare (“wake up”) il circuito nella modalità di riposo. Questo, per esempio, in un’implementazione con un ricetrasmettitore come l’SW1262 comporta un consumo di potenza di 50 nA;
- un secondo modo di riposo LP2 che comprende che tutti i blocchi del circuito a radiofrequenza 12 siano OFF, con l’eccezione di SSC, RAM di Backup 122a e opzionalmente RC64K. Questo, per esempio, in un’implementazione con un ricetrasmettitore come l’SW1262 comporta un consumo di potenza di 150 nA; - un insieme di stati o modi di funzionamento attivo, comprendente
o un primo modo di standby attivo A1, che comprende circuiti pronti e l’oscillatore di RC a 13 MHz (RC13M) è abilitato per tutta la comunicazione della SPI. In questo modo, un sotto-modo con l’oscillatore 126 ON richiede che il convertitore DC-DC 1211 sia ON e un sotto-modo con l’oscillatore 126 richiede che il LDO 1212 sia ON;
o un secondo nodo di funzionamento attivo A2, per la sintesi di frequenza FD, la trasmissione e la ricezione, in cui tali funzioni sono implementate completamente.
Secondo la soluzione qui descritta, ai modi di riposo LP1, LP2 sono aggiunti due modi ulteriori di potenza più bassa:
- un terzo modo di LDO a riposo a bassa potenza LP3, in cui il regolatore LDO 1212 è mantenuto ON. Opzionalmente, la RAM di Backup 122a è mantenuta ON, mentre l’oscillatore 126 può essere ON o OFF, a seconda della configurazione specificata;
- un quarto modo di buck di riposo a bassa potenza LP4, in cui il convertitore DC-DC 1212, cioè un convertitore buck, è mantenuto ON.
I modi attivi, il primo modo di standby attivo A1 e il secondo modo di funzionamento attivo A2, rimangono invariati.
I segnali scambiati tra il microcontrollore 11’ e il circuito a radiofrequenza 12 sono modificati di conseguenza come rappresentato nella Figura 4.
Per quanto riguarda tale figura, il microcontrollore 11’ comprende un’interfaccia di controllo dell’alimentazione asincrona S_BAT dedicata che comprende segnali per consentire al microcontrollore di comandare gli ulteriori modi di riposo LP3, LP4. I segnali slp_ldo_bat, slp_buck_bat abilitano il regolatore 1212, 1211 corrispondente e i segnali di pronto corrispondenti (i segnali ldo_ready_bat, buck_ready_bat) sono emessi in risposta da una corrispondente interfaccia del circuito a radiofrequenza 12 al microcontrollore 11’. Tale interfaccia S_BAT comprende anche un’interfaccia di controllo della potenza S_BAT dedicata, per controllare un segnale di Reset all’Accensione por_bat inviato da un modulo di logica di reset 1113a associato al monitor della tensione di Reset all’Accensione del microcontrollore 11 al circuito a radiofrequenza 12 per comandare un Reset all’Accensione, se la tensione digitale VDD va sotto una data soglia. Un segnale nreset_bat è un segnale di reset digitale inviato dallo stesso modulo di logica 1113a.
Come anticipato, l’interfaccia S_BAT comprende, emesso da un modulo di controllo della potenza della logica 1111a, un segnale di abilitazione dell’LDO slp_do_bat per consentire al microcontrollore 11 di comandare l’adozione del terzo modo a bassa potenza LP3 da parte del circuito a radiofrequenza 12, che abilita il regolatore LDO 1212. Quindi, l’interfaccia S_BAT comprende un segnale di abilitazione del convertitore DC-DC slp_buck_bat per consentire al microcontrollore 11 di comandare l’adozione del quarto modo a bassa potenza LP4, che abilita il convertitore 1211. Corrispondenti segnali di pronto ldo_ready_bat e buck_ready_bat ono emessi da un corrispondente modulo di logica e (non rappresentato) del circuito a radiofrequenza 12 al microcontrollore 11’.
Sono rappresentati altri moduli di controllo della logica 112a, 113a, 114a, 115a, 116a, 117a, cioè interfacce che gestiscono lo scambio di segnali con moduli corrispondenti nel circuito 12, che possono essere implementati attraverso uno o più processori nel core 30.
Un modulo di isolamento della logica 112a riceve dal circuito a radiofrequenza 12 un set_iso_n_bat per segnalare che il dominio della tensione digitale Vdig è ON o OFF. La tensione digitale Vdig, inviata anche al modulo 112a, è ottenuta dall’alimentazione di tensione della RF digitale VDDRF che rappresenta la tensione di ingresso del regolatore 121.
Il segnale dell’interfaccia 113 è già stato descritto; come menzionato, il pin di ingresso/uscita digitale DIO sono GPIO che sono configurati come linee di segnale di richiesta di interrupt IRQ.
Un’interfaccia di monitor 117a scambia segnali di monitoraggio di Fine Vita o EoL (End of Life), Eol_bat e Eol_en_bat (che abilita il monitor).
Un modulo di logica dell’alimentazione dell’oscillatore 114a comprende segnali di abilitazione dell’alimentazione tcxo_pwr_en_bat e tcxo_en_bat per permettere a un’alimentazione power_tcxo, ottenuta dall’alimentazione della RF VDDRF, di essere fatta passare al microcontrollore 11.
Un modulo di logica del clock dell’oscillatore 115a comprende di scambiare segnali di sincronizzazione consensuale (“handshake”) clk_32m_en_bat (abilitazione) e clk_32m_rdy_bat (pronto) per consentire di usare un segnale di clock esterno clk_32m_1v2 dall’oscillatore 126 nel microcontrollore 11. Il microcontrollore 11 alimenta un dispositivo di pilotaggio (“driver”) di detto segnale di clock clk_32m_1v2 con la tensione regolata del microcontrollore Vregm a 1,2 V.
Un modulo di logica di test 116a nel circuito 11 riceve segnali di test DTB e ATB dal circuito 12 e invia un segnale di SCAN al circuito 12.
Nelle Figure da 5A a 5E sono rappresentate differenti configurazioni del sistema 10’, corrispondenti a differenti modi o stati del circuito a radiofrequenza 12 e del microcontrollore 11’.
Nelle Figure 5A e 5B, è rappresentata una configurazione nella quale il microcontrollore 11’ è il master. I blocchi scuri sono blocchi in OFF, i blocchi tratteggiati sono blocchi alimentati con la tensione regolata Vreg dal convertitore DC-DC 1211 o dal regolatore a bassa potenza o LP 112.
Nella Figura 5A, il circuito a radiofrequenza 12 è nel terzo modo a bassa potenza LP3 o nel quarto modo a bassa potenza LP4 e il microcontrollore 11’ è in uno stato di funzionamento con potenza normale RM, cioè un’esecuzione (“run”) normale, o in un primo stato di arresto a bassa potenza, STOP 0 nell’STM32.
Il regolatore di alimentazione 121 è acceso con un controllo in hardware all’accensione/risveglio e alimenta il regolatore principale 111’, che alimenta a sua volta il primo dominio di tensione interrompibile V12i e il secondo dominio di tensione “sempre attivo” V12o del microcontrollore 11’. Un risveglio della porzione a RF 122 è eseguito dal software.
Nella Figura 5B, il circuito a radiofrequenza 12 è in uno dei suoi modi attivi A1/A2 e anche il microcontrollore 11’ è nello stato di funzionamento con potenza normale RM. Soltanto il regolatore a bassa potenza 112 è OFF.
Nelle Figure 5C, 5D è rappresentata una configurazione nella quale il microcontrollore 11’ sta funzionando in una modalità a bassa potenza. Il circuito a radiofrequenza 12 è in uno dei modi a bassa potenza standard, nel modo di riposo LP1 o nel modo di riposo profondo LP2, il che significa che i blocchi 121 e 122 sono OFF, con la RAM 122a alimentata opzionalmente. Il microcontrollore 11’ può essere (Figura 6A) in uno stato di esecuzione a bassa potenza o in uno stato di arresto a bassa potenza, specificamente STOP 1 o STOP 2, che implicano un minore consumo rispetto a STOP 0. Il regolatore principale 111’ è OFF, siccome non proviene alcuna potenza dal circuito a radiofrequenza 12, il microcontrollore 11’, cioè il dominio di tensione sempre attivo V12O e opzionalmente il dominio di tensione interrompibile V12I, è alimentato dal regolatore a Bassa Potenza 112 accoppiato all’alimentazione di tensione digitale VDD. Il microcontrollore 11’ può anche essere oppure no (Figura 6B) in uno stato di Standby MSB o di RAM Standby MSBw, cioè con la RAM del microcontrollore 11’ non alimentata.
Nella Figura 5E è rappresentata una configurazione nella quale il circuito a radiofrequenza 12 funziona autonomamente, cioè in un cosiddetto modo di ascolto. Il circuito a radiofrequenza 12 è in un modo attivo A2 e il microcontrollore 11 è in uno stato di standby MSB.
Sono ricapitolati ora i modi di funzionamento del microcontrollore 11’ al fine di illustrare la tabella della Figura 6.
Gli stati o i modi del microcontrollore 11’, in particolare i modi dell’STM32, sono:
Spento (“Shutdown”) MSD
Standby MSB
Standby con RAM backup MSBw
STOP 2 (Modo di bassa potenza) MS2
STOP 1 (Modo di bassa potenza) MS1
Esecuzione a Bassa Potenza (Modo di bassa potenza) MLP Run MR
STOP 0 MS0
In particolare, nello stato spento MSD, il circuito a radiofrequenza 12 è forzato in uno stato di riposo che è il più forte, corrispondente al modo di riposo profondo LP2. Di conseguenza, non è possibile un funzionamento autonomo del circuito a radiofrequenza 12. Questa scelta è necessaria per impedire condizioni di funzionamento della RF fuori specifica, siccome il monitor di tensione 117a è OFF.
Negli stati MSB, MS2, MS1 e MLP, è selezionato lo spegnimento dei regolatori, del convertitore DC-DC 1211 e del regolatore lineare 1212 nel regolatore di alimentazione 121. Tali regolatori 1211, 1212 possono ancora essere accesi dalla RF (funzionamento autonomo).
Negli stati MR, MS0, l’accensione del regolatore lineare 1212 è forzata dal microcontrollore 11’. Il regolatore lineare 1212 non può essere spento dal circuito 12.
Gli stati di alimentazione in modo di riposo, LP3, LP4 possono essere accesi dal microcontrollore 11’ programmando un registro dedicato nel controllore dell’alimentazione.
Gli stati o i modi del circuito a radiofrequenza LP1, LP2, LP3, LP4, A1, A2 sono stati illustrati precedentemente.
La tabella nella Figura 6 indica i modi del circuito a radiofrequenza 12 nelle righe e i modi del microcontrollore 11’ nelle colonne.
La “X” indica stati proibiti.
Come rappresentato, quando il microcontrollore 11’ è in Spento MSD, non possono essere adottati LP2, LP3, LP4 a bassa potenza, poiché il sistema si riavvia con un reset all’accensione. Anche gli stati attivi A1, A2 non possono essere adottati poiché la funzionalità a RF, in particolare LoRa, non può essere assicurata siccome il monitor della tensione 1113 è OFF.
Quando il circuito a radiofrequenza 12 è in riposo profondo l’Esecuzione e l’Arresto sono proibiti; siccome è necessario che il regolatore principale 111’ sia alimentato, i regolatori 1211 o 1212 devono essere attivi.
Con NR sono indicati stati che sono impostati come non raggiungibili, siccome il fatto di mantenere i regolatori 1211 e 1212 a ON nel modo di LP, se non richiesto per LoRa, condurrebbe a un consumo supplementare eccessivo. L’entrata in questi stati è impedita dall’hardware.
Tutte le combinazioni rimanenti dei modi di potenza di LoRa e di STM32 sono possibili e raggiungibili da una configurazione software nei moduli di logica di controllo del microcontrollore 11’.
Riassumendo, il procedimento qui descritto prevede di impedire l’entrata da parte dell’hardware in modi di funzionamento determinati, specificamente MSB, MSBw, MS2, MS1/MLP del microcontrollore 11’ quando il circuito a radiofrequenza 12 è nel primo modo di riposo ulteriore LP3 o nel secondo modo di riposo ulteriore LP4. Altri stati non possono essere adottati a causa della mancanza di funzionalità.
Nella Figura 7 è rappresentato un diagramma a stati che rappresenta i modi di funzionamento all’accensione del sistema 10’, specificamente del circuito a radiofrequenza 12, che sono comandati, per esempio, attraverso il modulo di logica di potenza 111a.
In uno stato o una condizione di reset dell’alimentazione, indicato con RC, può essere effettuata direttamente una transizione soltanto al terzo modo di LDO a riposo a bassa potenza LP3, con il segnale slp_ldo_bat a un livello logico alto e il segnale slp_buc_bat a un livello logico basso, o al quarto modo di buck di riposo a bassa potenza LP4, con il segnale slp_ldo_bat a un livello logico basso e il segnale slp_buc_bat a un livello logico alto. È proibito raggiungere il modo di standby A1 direttamente nella condizione di reset dell’alimentazione RC, se il segnale slp_ldo_bat è al livello logico basso e il segnale slp_buc_bat è al livello logico basso. Inoltre, dalla condizione di reset dell’alimentazione RC, se il segnale slp_ldo_bat è posto al livello logico basso o al livello logico alto e il segnale slp_buc_bat è asserito al livello logico alto, è proibita una transizione alla modalità di buck LP4.
Dalla quarta modalità di buck di riposo a bassa potenza LP4:
alla ricezione di un segnale di risveglio, è effettuata una transizione al modo di standby A1;
inoltre, se il segnale slp_ldo_bat è posto al livello logico basso e il segnale slp_buc_bat è al livello logico basso, è effettuata una transizione da LP3 a uno dei modi di riposo standard LP1 o LP2;
se il segnale slp_ldo_bat è posto al livello logico alto e il segnale slp_buc_bat è posto al livello logico basso, è effettuata una transizione al modo di LDO LP3.
Dal terzo modo di LDO di riposo a bassa potenza LP3: alla ricezione di un segnale di risveglio, è effettuata una transizione al modo di standby A1;
inoltre, se il segnale slp_ldo_bat è posto al livello logico basso e il segnale slp_buck_bat è al livello logico basso, è effettuata una transizione da LP3 a uno dei modi di riposo standard LP1 o LP2;
se il segnale slp_ldo_bat è posto al livello logico basso o al livello logico alto e il segnale slp_buc_bat è asserito al livello logico alto, è effettuata una transizione al modo di buck LP4.
Dai modi di riposo standard LP1/LP2:
alla ricezione di un segnale di risveglio, è effettuata una transizione al modo di standby A1;
se il segnale slp_ldo_bat è posto al livello logico alto e il segnale slp_buc_bat è posto al livello logico basso, è effettuata una transizione al modo di LDO LP3, se il segnale slp_ldo_bat è posto al livello logico basso o al livello logico alto e il segnale slp_buc_bat è asserito al livello logico alto, è effettuata una transizione al modo di buck LP4.
Si accede a tutti i modi di riposo LP1/LP2, LP3, LP4 se la logica di controllo emette una corrispondente richiesta di riposo sleep_req.
In una condizione nella quale il sistema 10 commuta da uno stato in cui il circuito a radiofrequenza 12 è attivo, e il microcontrollore 11’ è in standby, per es. uno stato della Figura 5A, a uno stato in cui il microcontrollore 11 è attivo e il circuito a radiofrequenza 12 è OFF, una parte per il regolatore di alimentazione, per es. uno stato della Figura 5E, durante la commutazione può sorgere una condizione di corsa (“race condition”) poiché il circuito a radiofrequenza 12 può richiedere uno spegnimento e anche il microcontrollore 11 può richiedere uno spegnimento.
Al fine di evitare ciò è fornito un circuito di sincronizzazione 200, rappresentato schematicamente nella Figura 8, che opera sui segnali di abilitazione e di pronto dell’interfaccia asincrona S_BAT, in particolare del modulo di logica 111a, slp_ldo_bat e ldo_ready_bat per evitare una tale corsa. In particolare, il circuito di sincronizzazione 200 comprende una porta logica OR o un circuito che rappresenta una tale funzione logica G12, disposta nel circuito a radiofrequenza 12, che riceve il segnale slp_ldo_bat, nell’esempio uno zero logico, che comanda il terzo modo LP3 e un segnale di abilitazione dell’LDO interno int_ldo_en da un modulo di logica 121a all’interno del circuito a radiofrequenza 12, che comanda internamente l’accensione del regolatore lineare 1212 e che nell’esempio effettua transizioni da un uno logico a uno zero logico in un primo istante di tempo di commutazione T1. Il segnale risultante fornito in uscita dalla porta logica OR G12 spegne il regolatore lineare 1211. Il circuito di sincronizzazione 200 comprende anche un blocco di ritardo T12 che ritarda tale segnale risultante di un primo ritardo di tempo ΔT, generando il segnale di pronto ldo_ready_bat trasmesso al microcontrollore 11’. Lì, il circuito di sincronizzazione 200 comprende una porta logica AND che riceve il segnale di pronto ldo_ready_bat e un secondo circuito di ritardo T11 che opera sul segnale slp_ldo_bat, in particolare da un secondo istante di tempo di commutazione T2, per fornire una versione ritardata corrispondente di un secondo ritardo di tempo ΔT2 alla porta logica AND G11, che fornisce perciò in uscita una versione abilitata selettivamente del segnale ldo_ready al modulo di logica 111a, cioè al microcontrollore 11’.
Nella Figura 9 è rappresentato un diagramma temporale corrispondente dei segnali slp_ldo_bat, di abilitazione dell’LDO interno int_ldo_en e del segnale ldo_ready_bat. Il secondo ritardo di tempo ΔT2 è scelto maggiore di un tempo di risveglio WT del regolatore di alimentazione 121 del circuito 12 e rappresenta una finestra cieca per il segnale che imposta il terzo modo LP3, slp_ldo_bat.
Inizialmente, il segnale slp_ldo_bat è a uno zero logico, cioè il microcontrollore 11 non richiede lo spegnimento del regolatore lineare 1212, il segnale int_ldo_en è posto a un uno logico siccome il regolatore lineare 1212 è ON alimentando il circuito 12, e anche il segnale di pronto dell’LDO ldo_ready_bat è un uno logico poiché il regolatore lineare 1212 sta funzionando.
Quindi, al primo tempo di commutazione T1, il circuito a radiofrequenza 12 comanda il segnale di int_ldo_en a effettuare una transizione allo zero logico per spegnere il regolatore lineare 1212. Il regolatore lineare 1212 si spegne. Tuttavia, il segnale di ldo_ready_bat va allo zero logico non nel primo tempo T1, ma soltanto dopo il primo ritardo ΔT. Nel secondo tempo T2, il microcontrollore 11’ comanda l’accensione del regolatore lineare 1212 per assorbire potenza. Il segnale slp_ldo_bat va alto e il regolatore lineare 1212 si accende, con un certo tempo di risveglio WT. Perciò, il segnale ldo_ready_bat va alto soltanto dopo che è trascorso il tempo di risveglio WT. Tuttavia, a causa del circuito di ritardo T11, il secondo ingresso della porta logica AND G12, che fornisce in uscita il segnale di pronto abilitato selettivamente al microcontrollore 11’, va alto soltanto dopo un tempo T2+ΔT2, che è successivo al tempo di risveglio WT. Così, il secondo blocco di ritardo T12 applica un ritardo di tempo che è maggiore del tempo di risveglio WT, cosicché assicura che il segnale di pronto dell’LDO ldo_rdy abilitato selettivamente sia ricevuto dal microcontrollore 11’ dopo il tempo di risveglio WT. Siccome il caso pessimo è che il tempo T1 è uguale al tempo T2, cioè il circuito 200 evita che il microcontrollore 11’ assorba potenza prima che il risveglio sia completato.
Si apprezzerà che le forme di attuazione non sono limitate a un’applicazione nel contesto delle applicazioni dei microcontrollori (per es., il microcontrollore STM32) con una IP RF embedded, ossia integrata, per IoT (per es., Semtech SW1262) per applicazioni LoRa, per es. per applicazioni di largo consumo basate su microprocessore multi-purpose, come gli elettrodomestici simili.
Una o più forme di attuazione possono così fornire un procedimento per gestire l’alimentazione in un circuito elettronico comprendente un sistema di elaborazione, in particolare un microcontrollore general purpose o un System-on-Chip o un suo sottosistema, con un circuito a radiofrequenza embedded,
detto sistema di elaborazione comprendendo
almeno un core di elaborazione e un primo modulo di regolazione dell’alimentazione che fornisce una prima tensione regolata a detto core di elaborazione,
detto circuito a radiofrequenza embedded comprendendo un secondo modulo di regolazione dell’alimentazione che fornisce una seconda tensione regolata a circuiti del circuito a radiofrequenza embedded che comprende una porzione di ricetrasmissione a radiofrequenza, detto secondo modulo di regolazione dell’alimentazione comprendendo un alimentatore switched-mode e generando una seconda tensione regolata,
detto procedimento comprendendo di accoppiare detta seconda tensione regolata come ingresso di tensione di detto primo modulo di regolazione dell’alimentazione, detto primo modulo di regolazione dell’alimentazione che genera come uscita una rispettiva prima tensione regolata per detto core di elaborazione,
controllare detto secondo modulo di regolazione dell’alimentazione affinché funzioni secondo una pluralità di modi di funzionamento comprendenti
uno o più modi di riposo in cui sia il convertitore DC-DC sia il secondo regolatore lineare sono OFF e
uno o più modi attivi in cui sia il convertitore DC-DC sia il secondo regolatore lineare sono ON,
in cui detto secondo modulo di regolazione dell’alimentazione comprende un secondo regolatore lineare e
detta pluralità di modi comprende
un primo modo di riposo ulteriore in cui l’alimentatore switched-mode è OFF e il secondo regolatore lineare è ON e
un secondo modo di riposo ulteriore in cui l’alimentatore switched-mode è ON e il secondo regolatore lineare è OFF.
In una o più forme di attuazione il primo modo di riposo ulteriore e il secondo modo di riposo ulteriore sono controllati dal sistema di elaborazione.
In una o più forme di attuazione il procedimento comprende di controllare detto primo modo di riposo ulteriore e detto secondo modo di riposo ulteriore da un’interfaccia di controllo dell’alimentazione asincrona dedicata che funziona in detto sistema di elaborazione che comprende un segnale per consentire al microcontrollore di comandare il primo modo di riposo ulteriore e un segnale per consentire al microcontrollore di comandare il secondo modo di riposo ulteriore, corrispondenti segnali di pronto essendo emessi in risposta da una corrispondente interfaccia del circuito a radiofrequenza al microcontrollore.
In una o più forme di attuazione tale interfaccia di controllo dell’alimentazione asincrona dedicata comprende un modulo di logica che emette un segnale che comanda il reset all’accensione del circuito a radiofrequenza.
In una o più forme di attuazione, il procedimento comprende di proibire l’entrata in determinati modi di funzionamento del sistema di elaborazione quando il circuito a radiofrequenza è in un primo modo di riposo ulteriore o in un secondo modo di riposo ulteriore.
In una o più forme di attuazione, il procedimento comprende di consentire al circuito a radiofrequenza di accedere direttamente da uno stato di reset all’accensione soltanto al primo modo di riposo ulteriore.
In una o più forme di attuazione, il procedimento comprende di fornire una prima tensione di alimentazione digitale e una seconda tensione di alimentazione a radiofrequenza in qualsiasi momento, la prima tensione di alimentazione digitale essendo inferiore o uguale alla seconda tensione di alimentazione a radiofrequenza, detta seconda tensione di alimentazione a radiofrequenza essendo fornita come tensione di ingresso al secondo regolatore di alimentazione per ottenere detta tensione regolata, che ha in particolare un valore inferiore a detta prima tensione di alimentazione digitale e a detta seconda tensione di alimentazione a radiofrequenza.
In una o più forme di attuazione, il procedimento comprende di applicare un ritardo a un segnale di pronto, del secondo regolatore lineare, e un secondo ritardo al segnale per consentire al microcontrollore di comandare il primo modo di riposo ulteriore, detto secondo ritardo avendo un valore maggiore di un tempo di risveglio del secondo regolatore lineare per effettuare un’abilitazione selettiva di detto segnale di pronto, prima di fornirlo al sistema di elaborazione, che consente al circuito a radiofrequenza di abilitare il regolatore lineare quando detto segnale per consentire al sistema di elaborazione di comandare il primo modo di riposo ulteriore comanda uno spegnimento al fine di evitare una condizione di corsa tra detto sistema di elaborazione e detto circuito di ricetrasmissione.
Una o più forme di attuazione possono anche fornire un circuito elettronico comprendente un sistema di elaborazione, in particolare un microcontrollore general purpose o un System-on-Chip o un suo sottosistema, con un circuito a radiofrequenza embedded,
detto sistema di elaborazione comprendendo
almeno un core di elaborazione e un primo modulo di regolazione dell’alimentazione che fornisce una prima tensione regolata a detto core di elaborazione,
detto circuito a radiofrequenza embedded comprendendo un secondo modulo di regolazione dell’alimentazione che fornisce una seconda tensione regolata a circuiti del circuito a radiofrequenza embedded che comprende una porzione di ricetrasmissione a radiofrequenza, detto secondo modulo di regolazione dell’alimentazione comprendendo un alimentatore switched-mode e generando una seconda tensione regolata,
detta seconda tensione regolata essendo accoppiata come ingresso di tensione di detto primo modulo di regolazione dell’alimentazione configurato per generare come uscita una rispettiva prima tensione regolata per detto core di elaborazione,
detto secondo modulo di regolazione dell’alimentazione comprendendo un secondo regolatore lineare configurato per generare detta seconda tensione regolata.
In una o più forme di attuazione il circuito elettronico funziona sulla gestione dell’alimentazione secondo il procedimento secondo una o più forme di attuazione.
In una o più forme di attuazione l’apparato (per es., un apparecchio basato su microcontrollore) può comprendere un sistema secondo una o più forme di attuazione.
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto è stato descritto, puramente a titolo di esempio, senza uscire dall’ambito di protezione.
L’ambito di protezione è definito dalle rivendicazioni annesse.

Claims (11)

  1. RIVENDICAZIONI 1. Procedimento per gestire l’alimentazione in un circuito elettronico comprendente un sistema di elaborazione (11; 11’), in particolare un microcontrollore general purpose o un System-on-Chip o un suo sottosistema, con un circuito a radiofrequenza embedded (12), detto sistema di elaborazione (11; 11’) comprendendo almeno un core di elaborazione (30, V12I, VI2O) e un primo modulo di regolazione dell’alimentazione (111’) che fornisce una prima tensione regolata (V12) a detto core di elaborazione (30), detto circuito a radiofrequenza embedded (12) comprendendo un secondo modulo di regolazione dell’alimentazione (121) che fornisce una seconda tensione regolata (Vreg) a circuiti (122) del circuito a radiofrequenza embedded che comprende una porzione di ricetrasmissione a radiofrequenza (124), detto secondo modulo di regolazione dell’alimentazione (122) comprendendo un alimentatore switched-mode (1211) e generando una seconda tensione regolata (Vreg), detto procedimento comprendendo di accoppiare detta seconda tensione regolata (Vreg) come ingresso di tensione di detto primo modulo di regolazione dell’alimentazione (1111), detto primo modulo di regolazione dell’alimentazione (1111) che genera come uscita una rispettiva prima tensione regolata (Vregm) per detto core di elaborazione (30), controllare detto secondo modulo di regolazione dell’alimentazione (121) affinché funzioni secondo una pluralità di modi di funzionamento (LP1, LP2, A1, A2, LP3, LP4) comprendenti uno o più modi di riposo (LP1, LP2) in cui sia il convertitore DC-DC (1211) sia il secondo regolatore lineare (121) sono OFF e uno o più modi attivi (A1, A2) in cui sia il convertitore DC-DC (1211) sia il secondo regolatore lineare (121) sono ON, in cui detto secondo modulo di regolazione dell’alimentazione (122) comprende un secondo regolatore lineare (1212) e detta pluralità di modi (LP1, LP2, A1, A2, LP3, LP4) comprende un primo modo di riposo ulteriore (LP3) in cui l’alimentatore switched-mode (1211) è OFF e il secondo regolatore lineare (1212) è ON e un secondo modo di riposo ulteriore in cui l’alimentatore switched-mode (1211) è ON e il secondo regolatore lineare (1212) è OFF.
  2. 2. Procedimento secondo la rivendicazione 1, in cui il primo modo di riposo ulteriore (LP3) e il secondo modo di riposo ulteriore (LP4) sono controllati dal sistema di elaborazione (11’).
  3. 3. Procedimento secondo la rivendicazione 1, comprendente di controllare detto primo modo di riposo ulteriore (LP3) e detto secondo modo di riposo ulteriore (LP4) da un’interfaccia di controllo dell’alimentazione asincrona (S_BAT) dedicata che funziona in detto sistema di elaborazione (11’) che comprende un segnale (slp_do_bat) per consentire al microcontrollore (11’) di comandare il primo modo di riposo ulteriore (LP3) e un segnale (slp_buck_bat) per consentire al microcontrollore (11’) di comandare il secondo modo di riposo ulteriore (LP4), corrispondenti segnali di pronto (segnali ldo_ready_bat, buck_ready_bat) essendo emessi in risposta da una corrispondente interfaccia del circuito a radiofrequenza (12) al microcontrollore (11’).
  4. 4. Procedimento secondo la rivendicazione 3, in cui tale interfaccia di controllo dell’alimentazione asincrona (S_BAT) dedicata comprende un modulo di logica (1113) che emette un segnale (por_bat) che comanda il reset all’accensione del circuito a radiofrequenza (12).
  5. 5. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente di proibire l’entrata in determinati modi di funzionamento (MSB, MSBw, MS2; MS1/MLP) del sistema di elaborazione (11’) quando il circuito a radiofrequenza (12) è in un primo modo di riposo ulteriore (LP3) o in un secondo modo di riposo ulteriore (LP4).
  6. 6. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente di consentire al circuito a radiofrequenza (12) di accedere direttamente da uno stato di reset all’accensione (RC) soltanto al primo modo di riposo ulteriore (LP3).
  7. 7. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente di fornire una prima tensione di alimentazione digitale (VDD) e una seconda tensione di alimentazione a radiofrequenza (VDDRF), in qualsiasi momento, la prima tensione di alimentazione digitale (VDD) essendo inferiore o uguale alla seconda tensione di alimentazione a radiofrequenza (VDDRF), detta seconda tensione di alimentazione a radiofrequenza (VDDRF) essendo fornita come tensione di ingresso al secondo regolatore di alimentazione (121) per ottenere detta tensione regolata, che ha in particolare un valore inferiore a detta prima tensione di alimentazione digitale (VDD) e a detta seconda tensione di alimentazione a radiofrequenza (VDDRF).
  8. 8. Procedimento secondo una qualsiasi delle rivendicazioni precedenti da 3 a 7, comprendente di applicare un ritardo a un segnale di pronto (ldo_ready_bat) del secondo regolatore lineare (1212) e un secondo ritardo al segnale (slp_do_bat) per consentire al microcontrollore (11’) di comandare il primo modo di riposo ulteriore (LP3), detto secondo ritardo avendo un valore maggiore di un tempo di risveglio (WT) del secondo regolatore lineare (1212) per effettuare un’abilitazione selettiva (G11) di detto segnale di pronto (ldo_ready_bat) prima di fornirlo al sistema di elaborazione (11’), che consente (G12) al circuito a radiofrequenza (12) di abilitare il regolatore lineare (1212) quando detto segnale (slp_do_bat) per consentire al sistema di elaborazione (11’) di comandare il primo modo di riposo ulteriore (LP3) comanda uno spegnimento al fine di evitare una condizione di corsa tra detto sistema di elaborazione (11’) e detto circuito di ricetrasmissione (12).
  9. 9. Circuito elettronico comprendente un sistema di elaborazione (11; 11’), in particolare un microcontrollore general purpose o un System-on-Chip o un suo sottosistema, con un circuito a radiofrequenza embedded (12), detto sistema di elaborazione (11; 11’) comprendendo almeno un core di elaborazione (30, V12I, VI2O) e un primo modulo di regolazione dell’alimentazione (111’) che fornisce una prima tensione regolata (V12) a detto core di elaborazione (30), detto circuito a radiofrequenza embedded (12) comprendendo un secondo modulo di regolazione dell’alimentazione (121) che fornisce una seconda tensione regolata (Vreg) a circuiti (122) del circuito a radiofrequenza embedded che comprende una porzione di ricetrasmissione a radiofrequenza (124), detto secondo modulo di regolazione dell’alimentazione (122) comprendendo un alimentatore switched-mode (1211) e generando una seconda tensione regolata (Vreg), detta seconda tensione regolata (Vreg) essendo accoppiata come ingresso di tensione di detto primo modulo di regolazione dell’alimentazione (1111) configurato per generare come uscita una rispettiva prima tensione regolata (Vregm) per detto core di elaborazione (30), detto secondo modulo di regolazione dell’alimentazione (122) comprendendo un secondo regolatore lineare (1212) configurato per generare detta seconda tensione regolata (Vreg).
  10. 10. Circuito elettronico secondo la rivendicazione 9, configurato per gestire l’alimentazione secondo il procedimento di una qualsiasi delle rivendicazioni da 1 a 8.
  11. 11. Apparato comprendente un sistema secondo la rivendicazione 9 o 10.
IT102019000002963A 2019-02-28 2019-02-28 Procedimento per la gestione ottimizzata dell'alimentazione in un circuito elettronico comprendente un sistema di elaborazione e un ulteriore circuito, corrispondenti circuito ed apparato IT201900002963A1 (it)

Priority Applications (4)

Application Number Priority Date Filing Date Title
IT102019000002963A IT201900002963A1 (it) 2019-02-28 2019-02-28 Procedimento per la gestione ottimizzata dell'alimentazione in un circuito elettronico comprendente un sistema di elaborazione e un ulteriore circuito, corrispondenti circuito ed apparato
EP20157715.2A EP3702886B1 (en) 2019-02-28 2020-02-17 A method for optimized management of the power in an electronic circuit comprising a processing system and a further circuit, corresponding circuit and apparatus
US16/800,793 US11025289B2 (en) 2019-02-28 2020-02-25 Power management method, corresponding system and apparatus
CN202010123810.1A CN111629424B (zh) 2019-02-28 2020-02-27 功率管理方法、对应的系统及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102019000002963A IT201900002963A1 (it) 2019-02-28 2019-02-28 Procedimento per la gestione ottimizzata dell'alimentazione in un circuito elettronico comprendente un sistema di elaborazione e un ulteriore circuito, corrispondenti circuito ed apparato

Publications (1)

Publication Number Publication Date
IT201900002963A1 true IT201900002963A1 (it) 2020-08-28

Family

ID=66589813

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102019000002963A IT201900002963A1 (it) 2019-02-28 2019-02-28 Procedimento per la gestione ottimizzata dell'alimentazione in un circuito elettronico comprendente un sistema di elaborazione e un ulteriore circuito, corrispondenti circuito ed apparato

Country Status (4)

Country Link
US (1) US11025289B2 (it)
EP (1) EP3702886B1 (it)
CN (1) CN111629424B (it)
IT (1) IT201900002963A1 (it)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11356138B1 (en) 2021-01-12 2022-06-07 Apple Inc. Delay state-switching RF module
CN117453185A (zh) * 2023-10-26 2024-01-26 湖南恩智测控技术有限公司 数字式电源的嵌入式系统及数字式电源

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150249335A1 (en) * 2014-02-28 2015-09-03 Khurram Waheed Systems and methods for managing multiple power domains

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877564A (en) * 1997-02-18 1999-03-02 Nokia Mobile Phones Limited Mobile station voltage supply using level shift of base band operating voltages
US7085943B2 (en) * 2003-09-26 2006-08-01 Freescale Semiconductor, Inc. Method and circuitry for controlling supply voltage in a data processing system
US7181188B2 (en) * 2004-03-23 2007-02-20 Freescale Semiconductor, Inc. Method and apparatus for entering a low power mode
WO2012027619A1 (en) * 2010-08-25 2012-03-01 Rf Micro Devices, Inc. Boost charge-pump with fractional ratio and offset loop for supply modulation
US9405308B2 (en) * 2014-05-19 2016-08-02 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus to minimize switching noise disturbance

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150249335A1 (en) * 2014-02-28 2015-09-03 Khurram Waheed Systems and methods for managing multiple power domains

Also Published As

Publication number Publication date
CN111629424B (zh) 2023-08-11
EP3702886A1 (en) 2020-09-02
US20200280332A1 (en) 2020-09-03
EP3702886B1 (en) 2021-09-22
US11025289B2 (en) 2021-06-01
CN111629424A (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
US8312299B2 (en) Method and apparatus for dynamic power management control using serial bus management protocols
US7228446B2 (en) Method and apparatus for on-demand power management
US7337335B2 (en) Method and apparatus for on-demand power management
US7447930B2 (en) USB control circuit for saving power and the method thereof
US20060259800A1 (en) Circuit system
KR20040060727A (ko) 동적 전압 전이
US7378896B2 (en) Single pin for multiple functional control purposes
JP2014510964A (ja) 低電力スタンバイモード制御回路用装置
JP2021048766A (ja) パワーコンバータにおける高速モード遷移
IT201900002963A1 (it) Procedimento per la gestione ottimizzata dell'alimentazione in un circuito elettronico comprendente un sistema di elaborazione e un ulteriore circuito, corrispondenti circuito ed apparato
US11646754B2 (en) Apparatus for improving the effective performance of a power source and associated methods
US9026833B2 (en) Semiconductor device and method for fetching data
US20170220495A1 (en) Semiconductor device, a semiconductor system and a method for operating the semiconductor device
US9841804B2 (en) Clocking a processor
CN115639897B (zh) 一种实时电压控制模块
IT201900002961A1 (it) Sistema di elaborazione, corrispondente apparato e corrispondente procedimento
US6639436B2 (en) Semiconductor integrated circuit with function to start and stop supply of clock signal
US9075590B2 (en) Voltage identification definition reference voltage generation circuit and boot voltage generating method thereof
KR101689279B1 (ko) 타이머 및 이를 포함하는 집적 회로 디바이스
JP4965161B2 (ja) メモリーカードコントローラ
JP2007304909A (ja) 電気機器
CN214427903U (zh) 一种数据转换器件的电源电路
US8677164B2 (en) Microcomputer and control method thereof
TWI420296B (zh) 具有待機組態的電子裝置及其操作方法
JP2003234649A (ja) 入出力バッファ回路