IT201800002255A1 - Circuito a commutazione, dispositivo e procedimento corrispondenti - Google Patents

Circuito a commutazione, dispositivo e procedimento corrispondenti Download PDF

Info

Publication number
IT201800002255A1
IT201800002255A1 IT201800002255A IT201800002255A IT201800002255A1 IT 201800002255 A1 IT201800002255 A1 IT 201800002255A1 IT 201800002255 A IT201800002255 A IT 201800002255A IT 201800002255 A IT201800002255 A IT 201800002255A IT 201800002255 A1 IT201800002255 A1 IT 201800002255A1
Authority
IT
Italy
Prior art keywords
bridge
conductive
switch
switches
vout2
Prior art date
Application number
IT201800002255A
Other languages
English (en)
Inventor
Edoardo Botti
Giovanni Gonano
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT201800002255A priority Critical patent/IT201800002255A1/it
Priority to EP19153337.1A priority patent/EP3522373B1/en
Priority to US16/261,236 priority patent/US10749474B2/en
Publication of IT201800002255A1 publication Critical patent/IT201800002255A1/it

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3215—To increase the output power or efficiency

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Communication Control (AREA)

Description

DESCRIZIONE dell’invenzione industriale dal titolo:
“Circuito a commutazione, dispositivo e procedimento corrispondenti”
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione è relativa ai circuiti a commutazione. Una o più forme di attuazione possono essere applicate, per es., agli amplificatori audio di potenza a commutazione (in Classe D).
Sfondo tecnologico
L’efficienza e la bassa distorsione sono parametri desiderabili nei circuiti a commutazione, quali gli amplificatori audio di potenza in classe D.
Esiste attualmente una tendenza in tale area verso l’aumento della frequenza di commutazione da, per es., 350 kHz a, per es., circa 2 MHz. Una maggiore frequenza di commutazione può avere tuttavia un impatto negativo sull’efficienza e sulla distorsione, in particolare a causa delle perdite relative alla commutazione e agli effetti del cosiddetto “tempo morto”.
Scopo e sintesi
Uno scopo di una o più forme di attuazione è di contribuire a fornire una soluzione perfezionata con una ridotta dissipazione di potenza di commutazione e con una linearità perfezionata (bassa distorsione).
Secondo una o più forme di attuazione, tale scopo può essere raggiunto per mezzo di un circuito avente le caratteristiche esposte nelle rivendicazioni che seguono.
Una o più forme di attuazione possono essere relative a un dispositivo corrispondente (per es., un amplificatore audio di potenza in classe D).
Una o più forme di attuazione possono essere relative a un procedimento corrispondente.
Le rivendicazioni fanno parte integrante dell’insegnamento tecnico qui fornito con riferimento alle forme di attuazione.
Una o più forme di attuazione possono basarsi sul concetto di evitare la presenza simultanea di alte tensioni e di alte correnti in circolazione attraverso i transistori di potenza nella struttura a ponte di un circuito a commutazione, come un classe D.
Una o più forme di attuazione possono sfruttare la risonanza di un’induttanza e di capacità associate resa possibile dalla commutazione di switch ausiliari.
In una o più forme di attuazione, i piccoli valori di questi elementi possono rendere possibile sfruttare i condensatori intrinseci dei transistori di potenza del ponte per fornire tali capacità, mentre l’induttanza risonante con esse può essere fornita da linee conduttive elettricamente (per es., piste in rame) nella scheda a circuito stampato del circuito.
Una o più forme di attuazione possono così essere implementate senza aggiungere componenti capacitivi/induttivi esterni a soluzioni standard, mantenendo nel contempo i vantaggi relativi a una potenza dissipata ridotta e a una linearità migliorata (bassa distorsione).
Breve descrizione delle varie viste dei disegni
Una o più forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:
- la Figura 1 è un esempio di uno schema a blocchi di un circuito a commutazione, quale un amplificatore a commutazione,
- la Figura 2 è un esempio di uno schema circuitale di forme di attuazione,
- la Figura 3 comprende parti indicate con da a) a f) che sono esempi di certi segnali che possono verificarsi in forme di attuazione,
- la Figura 4 è un esempio di un possibile dispositivo di controllo in forme di attuazione,
- la Figura 5 è un esempio di un diagramma di flusso di un possibile funzionamento di forme di attuazione,
- le Figure da 6 a 11 sono esempi di vari dettagli di implementazione possibili di forme di attuazione,
- la Figura 12 comprende parti indicate con da a) a d), e1), e2) e f) che sono esempi di certi segnali che possono verificarsi in forme di attuazione,
- la Figura 13 è un esempio di un possibile dispositivo di controllo in forme di attuazione, e
- la Figura 14 è un esempio di un diagramma di flusso di un possibile funzionamento di forme di attuazione.
Descrizione dettagliata di esempi di forme di attuazione
Nella descrizione che segue, sono illustrati uno o più dettagli specifici, allo scopo di fornire una comprensione approfondita di esempi di forme di attuazione di questa descrizione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a “una forma di attuazione” nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione è compresa in almeno una forma di attuazione. Per cui, le frasi come “in una forma di attuazione” che possono essere presenti in uno o più punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.
I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l’ambito di protezione o l’ambito delle forme di attuazione.
La Figura 1 è un esempio di schemi a blocchi di un circuito a commutazione, quale un amplificatore audio in classe D (per l’uso, per es., in un sistema audio di un’automobile) comprendente un’architettura a ponte a commutazione.
In un tale circuito un segnale di ingresso (di tensione o di corrente) I/V in è applicato (per es., tramite una rete di retroazione FN) a un filtro ad anello LF che favorisce la stabilità del sistema, mentre è prevista una retroazione negativa (come implementato in FN) per migliorare la linearità di ampiezza e di frequenza.
L’uscita dal filtro ad anello LF è fornita a un modulatore PWM (Pulse Width Modulation) PWMM cadenzato da un segnale di clock CLK. Il modulatore PWMM genera un segnale a due livelli il cui valore medio è proporzionale al segnale di ingresso I/V in, con una portante (frequenza fissa) definita dal segnale di clock CLK.
Due circuiti a semi-ponte (“half bridge”) HB1, HB2 -pilotati dal modulatore PWMM tramite due segnali In_pwm1, In_pwm2 - forniscono un segnale di potenza modulato PWM attraverso una rete di filtro di uscita a LC che comprende, per es. rispettive induttanze Lo1, Lo2 e capacità C1, C2 in una configurazione simmetrica speculare.
In un circuito a ponte in classe D come qui considerato, i segnali In_pwm1 e In_pwm2 (e, di conseguenza le uscite dai semi-ponti HB1, HB2) avranno fasi opposte (cioè, uno sfasamento di 180°): vale a dire, uno o l’altro dei segnali In_pwm1 e In_pwm2 è una replica “negata” dell’altro.
Una versione amplificata del segnale di ingresso I/V in diventerà così disponibile a un carico L accoppiato tramite un primo nodo O1 tra l’induttanza Lo1 e la capacità C1 e un secondo nodo O2 tra l’induttanza Lo2 e la capacità C2.
L’esempio di dispositivo circuitale rappresentato nella Figura 1 è per il resto convenzionale nella tecnica, rendendo così superfluo fornire qui una descrizione più dettagliata.
Come indicato, l’efficienza e la distorsione (principalmente la distorsione armonica totale o THD (“Total Harmonic Distortion”)) sono parametri significativi per i circuiti a commutazione, quali gli amplificatori audio in classe D.
Come indicato similmente, esiste attualmente una tendenza ad aumentare la frequenza di commutazione degli amplificatori audio in classe D spostandola da, per es., 350 kHz a, per es., 2,2 MHz-2,5 MHz.
Una tale tendenza persegue un duplice scopo:
- le induttanze nella rete di filtro di uscita (per es., Lo1, C1, Lo2, C2) possono essere ridotte come valore, conducendo così a dimensioni più piccole;
- ottenere uno spettro di emissione elettromagnetica più favorevole, perfezionando così le prestazioni di interferenza elettromagnetica (EMI, “ElectroMagnetic Interference”).
Una tale tendenza verso frequenze di commutazione più alte può comportare effetti negativi sia sull’efficienza sia sulla distorsione.
L’efficienza può essere ridotta come conseguenza di un aumento della potenza dissipata. Ciò è dovuto all’aumento del numero di transizioni nell’onda quadra di uscita per ciascuna unità di tempo, dando luogo a maggiori perdite di commutazione.
La distorsione può anche aumentare nella misura in cui ciascuna transizione ha associato un errore nell’onda quadra di uscita. Questo è dovuto principalmente a un “tempo morto”, cioè l’intervallo di tempo che si verifica tra la disattivazione di uno dei transistori di potenza (per es., il dispositivo di pilotaggio sul lato basso o LSD (“Low-Side Driver”)) e l’attivazione di un altro transistore di potenza (per es., il dispositivo di pilotaggio sul lato alto o HSD (“high-side driver”)) nel semi-ponte HB1, HB2.
Un tale tempo morto è previsto per evitare una conduzione incrociata dei transistori di potenza che sono commutati a attivato (on) e disattivato (off) alternativamente. Come risultato dell’aumento del numero di transizioni (commutazione) per unità di tempo, l’errore percentuale aumenta in modo corrispondente. Anche a parità di altri fattori, questo causa un aumento della distorsione (THD).
Con riferimento, per esempio, alla rappresentazione di HB1 e HB2 nella Figura 2 (discussa successivamente) si può notare che, per es., una transizione 1→0 in In_pwm1 può disattivare un transistore high-side H1. Al fine di evitare una conduzione incrociata con il corrispondente transistore low-side L1, il transistore low-side L1 è attivato (soltanto) dopo un tempo morto Dt1.
A causa della direzione del flusso di corrente, la forza elettromotrice di Lo1 può portare autonomamente l’uscita verso massa anche se il transistore low-side L1 non è stato ancora attivato. Come risultato, l’uscita è “livellata” (“clamped”) dal diodo di corpo (“body diode”) associato con L1 a una tensione leggermente inferiore al livello della massa.
Una volta che L1 è attivato (dopo il tempo morto Dt1), il segnale Vout1 dal semi-ponte HB1 raggiunge una tensione (sotto il livello di massa) data da Iout1*Rds(on)H1 dove Iout1 indica la corrente di uscita e Rds (on)H1 indica la resistenza “on” di drain-source di quel transistore, cioè H1 (per es., un transistore MOSFET).
Quando In_pwm1 ritorna al livello alto (0→1), L1 è disattivata e il diodo di corpo associato diventa di nuovo conduttivo.
Allora H1 è attivato di nuovo (dopo un tempo morto Dt2) e l’uscita raggiungerà la tensione di alimentazione Vdd solo come conseguenza del fatto che H1 ha scaricato (completamente) la “carica immagazzinata di recupero” (“recovery stored charge”) Qrr del diodo di corpo di L1. Ciò può dare origine a picchi di corrente in H1 di gran lunga superiori a Iout1.
Un tale picco (che è anche funzione della velocità di scarica) ha due effetti:
- una dissipazione elevata in H1, nella misura in cui in quel momento la Vds (caduta di tensione drain-source) è circa uguale alla tensione di alimentazione Vdd;
- prima che l’uscita raggiunga di nuovo un livello alto, in aggiunta al tempo morto Dt2, un tempo DtQrr ulteriore trascorrerà in relazione alla scarica del diodo di corpo in conduzione diretta (forward).
Le stesse osservazioni si applicano in modo complementare al semi-ponte HB2.
In sintesi:
- per quanto riguarda la distorsione armonica (THD), si può notare che la differenza tra il duty cycle dei segnali In_pwm1, In_pwm2 e il corrispondente segnale di potenza di uscita è principalmente relativa a DtQrr (in funzione della direzione del flusso di corrente) e dà origine a una distorsione di crossover che non può essere assorbita completamente dal circuito di retroazione FN;
- per quanto concerne la dissipazione di potenza, si può notare che, in aggiunta alla potenza dissipata da una conduzione durante gli intervalli di tempo nei quali la tensione di uscita è “solidale” con Vdd o Gnd (questa potenza essendo uguale a Rds(on)*Id<2 >o V(bodydiode)*Id), una potenza ulteriore è dissipata a causa della commutazione durante le transizioni del segnale di uscita da Vdd a Gnd o viceversa.
Un contributo apprezzabile alla dissipazione di potenza in dispositivi convenzionali come esemplificato in precedenza è la transizione dove il transistore che sta per essere attivato scarica la carica immagazzinata nel diodo di corpo. Se la transizione è veloce, una tale corrente può essere apprezzabilmente più alta di Iout. Questo conduce a una alta dissipazione di potenza in modo corrispondente, nella misura in cui la tensione di drain-source Vds è quasi uguale a Vdd (la tensione di alimentazione dei due semiponti HB1, HB2 – si veda, per es., la Figura 2).
Se si considera che i due semi-ponti HB1, HB2 possono commutare simultaneamente, una tale transizione critica può avere luogo similmente simultaneamente con un alto flusso di corrente in modo corrispondente.
Una o più forme di attuazione favoriscono il fatto di fornire un circuito adatto per l’uso, per es., in un amplificatore audio in classe D del tipo monolitico, che ha una alta frequenza di commutazione con la capacità di ridurre la quantità di potenza dissipata come risultato di una commutazione (per es., a causa delle transizioni critiche discusse precedentemente), perfezionando nel contempo la linearità.
Una o più forme di attuazione favoriscono anche una riduzione del numero di componenti che possono essere usati a tale scopo.
Si nota che il fatto di ridurre la dissipazione è stato affrontato nella tecnica nel settore degli invertitori di potenza come testimoniato, per es., da Walters Eric A., et al.; “ANALYSIS OF THE AUXILIARY RESONANT COMMUTATED POLE INVERTER” (1995), ECE Technical Reports. Paper 142, disponibile a http://docs.lib.purdue.edu/ecetr/142.
La Figura 2 è un esempio di un layout di un circuito generale in una o più forme di attuazione. Nella Figura 2 è rappresentato schematicamente i semi-ponti HB1, HB2 (ai quali sono applicati i segnali di pilotaggio In_pwm1, In_pwm2) come comprendenti rispettivi transistori di potenza “high side” e “low side” (per es., transistori MOS di potenza) H1, L1 (semi-ponte HB1) e H2, L2 (semi-ponte HB2) con rispettivi nodi intermedi ai quali sono presenti tensioni Vout1, Vout2.
È rappresentato che questi nodi (qui di seguito, per brevità, Vout1, Vout2) hanno il carico L disposto tra essi con i filtri LC passa-basso Lo1, C1 (semi-ponte HB1) e Lo2, C2 (semi-ponte HB2) come rappresentato.
Per il resto, si apprezzerà che il carico L (ed eventualmente le reti di filtro LC) può essere un elemento distinto dalle forme di attuazione.
I due nodi Vout1, Vout2 saranno indicati qui di seguito come i nodi di “uscita” (dei semi-ponti HB1, HB2) anche se, strettamente parlando, essi non rappresentano i nodi di uscita O1, O2 del dispositivo D (si veda, per es., la Figura 1) che hanno il carico L accoppiato tra essi.
Secondo una o più forme di attuazione, è fornita una linea elettrica che collega i nodi di “uscita” in HB1 e HB2 tra il transistore high-side H1, H2 e il transistore lowside L1, L2, vale a dire i nodi/le linee in cui si verificano i segnali Vout1 e Vout2.
La linea tra questi nodi (per brevità, questi due nodi saranno identificati in seguito semplicemente come Vout1 e Vout2) comprende un’induttanza Laux e due switch S1, S2.
Questi possono essere controllati da rispettivi segnali (per es., Cs1, Cs2) come discusso in seguito.
I terminali opposti di Laux sono accoppiati a S1 e S2; vale a dire, Laux è posta tra S1 e S2. Di conseguenza, lo switch S1 controllerà l’accoppiamento dell’induttanza Laux con l’uscita Vout1 (semi-ponte HB1) e lo switch S2 controllerà l’accoppiamento dell’induttanza Laux con l’uscita Vout2 (semi-ponte HB2).
In una o più forme di attuazione, gli switch S1, S2 possono essere incorporati nello stesso circuito integrato (monolitico) dell’amplificatore (si veda la Figura 1).
In una o più forme di attuazione, l’induttanza Laux può essere implementata come un componente distinto, per es., esterno.
In una o più forme di attuazione, tuttavia, l’induttanza Laux può essere fornita (almeno in parte) come una formazione (linea o pista) conduttiva elettricamente su una scheda a circuito stampato che ospita il circuito qui discusso, rendendo così superfluo fornire un componente distinto a tale scopo.
La rappresentazione della Figura 2 comprende anche due capacità Caux1, Caux2 ulteriori rispettivamente tra le uscite Vout1, Vout2 e la massa.
In modo simile all’induttanza Laux, le capacità Caux1, Caux2 possono essere fornite come componenti distinti, per es., esterni.
In una o più forme di attuazione, tuttavia le capacità Caux1, Caux2 possono essere fornite (almeno in parte) dalle capacità parassite rispettivamente dei transistori H1, L1 (Caux1) e H2, L2 (Caux2), rendendo così superfluo fornire componenti distinti a tale scopo.
Gli schemi nella Figura 3 sono esempi di un possibile comportamento nel tempo di vari segnali in forme di attuazione, ipotizzando (come può essere ragionevolmente il caso) comportamenti modulati PWM complementari di In_pwm1 e In_pwm2 (indicati in generale con In_pwm nella parte a) della Figura 3).
Nella Figura 3:
- nella parte b), è rappresentato il comportamento del segnale Vout2: il segnale Vout1 presenterà lo stesso comportamento in maniera complementare, vale a dire, con Vout1 “bassa” quando Vout2 è “alta” e Vout2 “bassa” quando Vout1 è “alta”;
- le parti c) e d) rappresentano le condizioni di attivato (on) e di disattivato (off) dei transistori highside e low-side (H2 e L2, rispettivamente) nel semi-ponte HB2;
- la parte e) rappresenta possibili segnali di controllo Cs1=Cs2 applicati agli switch S1 e S2, ipotizzando che un valore di “On” corrisponda al fatto che lo switch associato è reso conduttivo; e
- la parte f) esemplifica un possibile comportamento nel tempo della corrente ILaux attraverso l’induttanza ausiliaria Laux.
Per brevità, nella Figura 3 è rappresentato come esempio soltanto il comportamento del semi-ponte HB2 (che comprende il transistore high-side H2 e il transistore lowside L2). Come indicato, lo stesso comportamento è rispecchiato in effetti nel semi-ponte HB1 in modo complementare (scostamento (“offset”) di fase di 180°) a causa del comportamento complementare nel tempo di In_pwm1 e In_pwm2.
Vale a dire:
- il transistore high-side H2 in HB2 che è disattivato (reso non conduttivo) e attivato (reso conduttivo) alternativamente come è illustrato nella parte c) della Figura 3 è rispecchiato dal transistore low-side L1 in HB1 che è disattivato (reso non conduttivo) e attivato (reso conduttivo) in modo corrispondente da corrispondenti segnali di pilotaggio VL1=VH2 applicati ai rispettivi terminali di controllo (per es., i gate) con questi segnali di controllo generati, per es., da un blocco di controllo 27 come rappresentato nella Figura 4 (discussa in seguito);
- il transistore low-side L2 in HB2 che è attivato (reso conduttivo) e disattivato (reso non conduttivo) alternativamente come illustrato nella parte d) della Figura 3 è rispecchiato dal transistore high-side L1 in HB1 che è attivato (reso conduttivo) e disattivato (reso non conduttivo) in modo corrispondente da corrispondenti segnali di pilotaggio VH1=VL2 applicati ai rispettivi terminali di controllo (per es., i gate) con questi segnali di controllo generati, per es., come rappresentato nella Figura 4.
Questo tipo di funzionamento, che comprende sequenze di commutazione alternate dei transistori high-side H1, H2 e dei transistori low-side L1, L2 nei semi-ponti HB1, HB2 in cui:
- una prima coppia di transistori che comprende il transistore high-side (H2 rispettivamente H1) in uno (HB2 rispettivamente HB1) dei semi-ponti e il transistore lowside (L1 rispettivamente L2) nell’altro (HB1 rispettivamente HB2) dei semi-ponti è commutata a uno stato non conduttivo, e
- una seconda coppia di transistori che comprende il transistore high-side (H1 rispettivamente H2) nell’altro (HB1 rispettivamente HB2) dei semi-ponti e un transistore low-side (L2 rispettivamente L1) nell’uno (HB2 rispettivamente HB1) dei semi-ponti (HB1, HB2) è commutata a uno strato conduttivo,
è convenzionale nella tecnica, rendendo così superfluo fornire qui una descrizione più dettagliata.
Come rappresentato, per es., nella parte e) della Figura 3, gli switch S1 e S2 sono attivati (vale a dire accesi, cioè resi conduttivi) tramite segnali Cs1 e Cs2 durante i periodi di tempo ta-tb e t1- t2 dove, nelle sequenze di commutazione alternate discusse precedentemente, entrambe le coppie di transistori sono non conduttive, cioè, con la prima coppia portata nello stato non conduttivo e la seconda coppia non ancora nello stato conduttivo.
Per esempio, nella Figura 3:
- ta-tb è l’intervallo in cui H2 è stato disattivato e L2 non è ancora attivato;
- t1-t2 è l’intervallo in cui L2 è stato disattivato e H2 non è ancora attivato.
In una o più forme di attuazione, gli istanti ta e t1 in cui gli switch S1 e S2 sono attivati (resi conduttivi) possono essere temporizzati dalle corrispondenti transizioni (per es., 0→1 e 1→0) dei segnali In_pwm. Per contro, gli istanti tb e t2 in cui gli switch S1 e S2 sono disattivati (resi non conduttivi) possono essere controllati (anche) confrontando il segnale nel nodo tra il transistore high-side e quello low-side (nella Figura 3, è rappresentato come esempio il segnale Vout2 tra H2 e L2) in funzione di due valori di soglia Vth_h (soglia superiore) e Vth_l (soglia inferiore).
Più specificamente, come rappresentato come esempio nella Figura 3:
- gli switch S1, S2 sono disattivati a un tempo tb come risultato di Vout2 > Vth_h,
- gli switch S1 e S2 sono disattivati a un tempo t2 come risultato di Vout2 < Vth_l.
L’induttanza Laux e le capacità Caux1 e Caux2 agiscono come un circuito risonante che impartisce alla corrente ILaux attraverso l’induttanza Laux dopo ta e t1 un andamento curvo che è sostanzialmente sinusoidale, per es., come rappresentato a linea piena dopo t1 nel lato di destra della parte f) della Figura 3.
Il diagramma della Figura 4 è un esempio di una circuitazione di controllo 20 che comprende quattro comparatori 21, 22, 23, 24 che confrontano i segnali Vout1, Vout2 nei nodi tra i transistori high-side e quelli lowside (H1, H2 e L1, L2, rispettivamente) con valori di soglia Vth_h, Vth_l che possono essere resi eventualmente regolabili come parametri di impostazione del circuito.
Per esempio, nell’esempio di una forma di attuazione come rappresentato nella Figura 4, la possibile connessione dei comparatori 21 a 24 può comprendere:
- comparatore 21
Vout2 - ingresso non invertente,
Vth_h - ingresso invertente
- comparatore 22
Vout1 - ingresso invertente,
Vth_l - ingresso non invertente
- comparatore 23
Vout1 - ingresso non invertente,
Vth_h - ingresso invertente
- comparatore 24
Vout2 - ingresso invertente,
Vth_l - ingresso non invertente.
Le uscite dai comparatori 21, 22 e le uscite dai comparatori 23 e 24 sono fornite in ingresso a porte logiche OR 25, 26 che forniscono segnali corrispondenti ai rispettivi ingressi di un blocco circuitale di controllo 27 che fa commutare gli switch S1, S2 a attivato (on) (stato conduttivo) e a disattivato (off) (stato non conduttivo).
Per esempio, i segnali dalle porte logiche OR 25, 26 possono fornire al blocco circuitale 27 due segnali di ingresso a Vth_a e Vth_b che facilitano la disattivazione degli switch S1, S2 come discusso precedentemente, mentre l’attivazione di questi switch può essere controllata dai fronti di salita/discesa di uno o l’altro dei segnali In_pwm1 o In_pwm2. Per tale motivo, l’indicazione generica In_pwm senza i suffissi 1 o 2 è riprodotta nella Figura 27.
Nel diagramma della Figura 4, sono esemplificate tre linee di uscita dal circuito di controllo 27 corrispondenti a:
- VH1 = VL2 sono i segnali di controllo applicati ai terminali di controllo (per es., i gate) dei transistori di potenza H1 e L2;
- VL1 = VH2 sono i segnali di controllo applicati ai terminali di controllo (per es., i gate) dei transistori di potenza L1 e H2;
- Vcs1 = Vcs2 sono il segnale di controllo degli switch S1 e S2.
Sebbene altre scelte siano naturalmente possibili (come ben noto agli esperti nella tecnica), per semplicità di spiegazione e a titolo di esempio, si può ipotizzare che i transistori/switch siano “on” (attivi/conduttivi) quando il segnale di controllo è “alto” e siano “off” (inattivi/non conduttivi) quando il segnale di controllo è “basso”.
Il diagramma di flusso nella Figura 5 è un esempio di un possibile funzionamento ciclico di un dispositivo come discusso in precedenza, partendo da una condizione iniziale, in cui:
- VL1 = VH2 = 1 (vale a dire, L1 e H2 conduttivi) - VH1 = VL2 = 0 (vale a dire, H1 e L2 non conduttivi) - Vcs1 = Vcs2 = 0 (vale a dire, S1 e S2 non conduttivi). I blocchi nello schema della Figura 5 identificano gli atti seguenti:
- 100: verificare se è avvenuta una transizione (per es., 0→1) nel segnale di ingresso In_pwm (qui, di nuovo, i suffissi 1 e 2 non sono riprodotti per i motivi spiegati precedentemente);
- 102: dato un esito positivo nel blocco 100, i transistori di potenza attualmente attivi sono disattivati (per es., VL1 = VH21→0);
- 104: gli switch CS1 e CS2 sono attivati, vale a dire resi conduttivi (per es., Vcs1 = Vcs2 0→1);
- 106: verificare se è stata raggiunta la soglia di “disattivazione” (per es., Vth_a 0→1);
- 108: dato un esito positivo nel blocco 106, gli switch S1, S2 sono disattivati, vale a dire resi non conduttivi (per es., Vcs1 = Vcs21→0);
- 110: i transistori di potenza attualmente inattivi sono attivati (per es., VH1 = VL2 0→1);
- 112: verificare se è avvenuta una nuova transizione nel segnale di ingresso In_pwm;
- 114: dato un esito positivo nel blocco 112, i transistori di potenza attualmente attivi sono disattivati (per es., VH1 = VL21→0);
- 116: gli switch CS1 e CS2 sono attivati, vale a dire resi conduttivi (per es., Vcs1 = Vcs2 0→1);
- 118: verificare se è stata raggiunta la soglia di “disattivazione” (per es., Vth_b 0→1);
- 120: dato un esito positivo nel blocco 116, gli switch S1, S2 sono disattivati, vale a dire resi non conduttivi (per es., Vcs1 = Vcs21→0);
- 122: i transistori di potenza attualmente inattivi sono attivati (per es., VL1 = VH2 0→1);
e così via.
Anche assumendo che il picco di corrente relativo alla scarica dei diodi di corpo (per es., quei transistori che stanno venendo attivati - vale a dire, resi conduttivi) può avere un valore comparabile con quello di soluzioni tradizionali, una o più forme di attuazione possono fornire un primo vantaggio per il fatto che la corrente corrispondente scorrerà attraverso una singola linea tra Vdd e massa (cioè, la linea attraverso Laux e gli switch S1, S2 - resi conduttivi).
Questo da solo può facilitare il dimezzamento della potenza dissipata durante l’intervallo tra t1 e t2 (si veda il diagramma della Figura 3).
Un altro fattore che facilita la riduzione della dissipazione di potenza durante tale intervallo riguarda la tensione attraverso gli switch S1 e S2. Questi switch si chiudono (vale a dire, diventano conduttivi) a una corrente teoricamente zero, il che ha come risultato che non è dissipata teoricamente alcuna potenza, con la tensione (a un tempo t1) che è quasi interamente attraverso Laux.
Inoltre, il comportamento nel tempo della corrente ILaux attraverso Laux favorisce il fatto di fare a meno (o di ridurre almeno in modo apprezzabile) il tempo morto tra una disattivazione dei transistori di potenza e una commutazione a on degli switch S1, S2: una possibile conduzione incrociata seguirà in effetti il comportamento nel tempo di ILaux essendo così nulla all’inizio e salendo quindi in modo relativamente lento con una pendenza ben definita proporzionale a VCC/Laux (vale a dire, non più una funzione dei tempi di scarica di Qrr – si veda la discussione precedente).
Al tempo t2, quando l’uscita raggiunge la soglia inferiore Vth_l, i due switch S1 e S2 sono disattivati (resi non conduttivi): in tale condizione, la corrente ILaux attraverso Laux tende a diventare zero.
Si apprezzerà che, se il percorso o la linea di corrente attraverso Laux non fosse interrotta a causa del fatto che S1, S2 diventano non conduttivi, la tensione Vout2 seguirebbe un comportamento oscillante smorzato come esemplificato da una linea tratteggiata nella parte b) della Figura 3.
Un altro vantaggio ancora di una o più forme di attuazione consiste nella linearità (di ampiezza). A causa dell’assenza (almeno teorica) di qualsiasi tempo morto, le forme d’onda di segnale di uscita presenteranno una distorsione (molto) inferiore in funzione della direzione del flusso della corrente.
Per esempio, nell’esempio del caso di un amplificatore in classe D con transistori di potenza di silicio integrati (per es., transistori MOS) con una frequenza di commutazione PWM impostata a 2 MHz e tempi di commutazione dell’ordine di 15 ns, la distorsione nel modulatore diventa minore del 10% (in confronto a un 50% in dispositivi tradizionali). Questo può essere relativo, per es., al fatto che la relazione tra PWMin e PWout diventa più graduale e continua di quella che è sperimentata in presenza di tempi morti.
Anche in presenza di fattori di retroazione elevati (che possono essere adottati in presenza di un filtro di uscita LC che funziona a frequenze più alte), la funzione di trasferimento di una o più forme di attuazione comporterà livelli di distorsione simili a quelli sperimentati in un amplificatore che funziona a una frequenza di commutazione di 300 kHz, nella misura in cui un livello più alto di distorsione è compensato, specialmente a circa 6 kHz-7 kHz quando la corrente attraverso il carico L ha una ampiezza comparabile con la corrente di ripple.
Per contro, quando si opera con fattori di retroazione inferiori, può essere ottenuta una distorsione (THD) (molto) più bassa in tutto l’intero intervallo di ampiezze e di frequenze contemplato per il funzionamento dell’amplificatore.
Lo schema circuitale della Figura 6 riproduce lo schema circuitale della Figura 2 (adottando la stessa designazione delle parti e degli elementi riprodotti) con l’eccezione delle capacità Caux1 e Caux2: lo schema della Figura 6 è in effetti un esempio della possibilità (già discussa) di sfruttare le capacità (parassite) intrinseche dei transistori di potenza H1, L1, H2, L2 (indicate con CparH1, CparL1, CparH2, CparL2) affinché svolgano, almeno in parte, lo stesso ruolo delle capacità Caux1 e Caux2 nel fornire una risonanza con Laux come desiderato.
Una o più forme di attuazione come rappresentato come esempio nella Figura 6 favoriscono una riduzione del numero di possibili componenti aggiuntivi rispetto a una circuitazione tradizionale.
In una o più forme di attuazione, Laux può avere un valore di induttanza di alcune decine di nH. Di conseguenza, (e, di nuovo, come già discusso precedentemente), in una o più forme di attuazione Laux può essere fornita (almeno in parte) sfruttando formazioni elettricamente conduttive (per es., piste o linee) fornite nella scheda a circuito stampato che ospita il circuito.
Inoltre, in una o più forme di attuazione, fornire l’induttanza Laux può comportare tecniche tradizionali per integrare induttanze in circuiti integrati.
Sulla stessa linea della Figura 6, le Figure 7 a 10 sono esempi di varie opzioni di implementazione possibili di una o più forme di attuazione, per es., opzioni che possono facilitare il fatto di evitare che i terminali di Laux non siano lasciati flottanti quando gli switch S1, S2 sono aperti (vale a dire, non conduttivi).
Come nella Figura 6, nelle Figure da 7 a 10 le parti o gli elementi come le parti o gli elementi già discussi in precedenza sono indicati con numeri/riferimenti simili, cosicché una descrizione corrispondente non sarà ripetuta qui per brevità.
Per il resto, si comprenderà che l’intenzione non è necessariamente di adottare le varie opzioni di implementazione individuali esemplificate in tutte le figure allegate a questa descrizione nelle stesse combinazioni esemplificate nelle figure. Una o più forme di attuazione possono così adottare queste opzioni (per il resto non obbligatorie) individualmente e/o in combinazioni differenti rispetto alla combinazione esemplificata nelle figure allegate.
Per esempio, nell’esempio di dispositivo rappresentato nella Figura 7, sono forniti due resistori R1, R2 che accoppiano i terminali di Laux a un nodo di tensione di riferimento a una tensione Vref.
Nell’esempio di dispositivo della Figura 8, al fine di evitare una possibile dissipazione come risultante dall’uso dei resistori R1, R2, sono forniti due switch ausiliari AS1, AS2 che sono attivati tramite segnali Cs1 negato e Cs2 negato, complementari ai segnali Cs1, Cs2 che controllano gli switch S1, S2 in modo tale che, quando gli switch S1, S2 sono aperti (non conduttivi), gli switch ausiliari AS1, AS2 siano chiusi (conduttivi) accoppiando così i terminali di Laux al livello di riferimento Vref.
Gli schemi delle Figure 9 e 10 sono esempi di possibili dispositivi in cui i terminali dell’induttanza Laux sono accoppiati a reti RC previste per smorzare possibili oscillazioni ai terminali di Laux.
Come indicato, questi dispositivi non sono di per sé obbligatori. Tuttavia, possono essere utili nel ridurre (ulteriormente) possibili emissioni elettromagnetiche per questioni di interferenza elettromagnetica (per es., EMI).
In tutta la descrizione precedente, è stato ipotizzato che il funzionamento degli switch S1, S2 corrisponda a un comportamento ideale di questi switch, vale a dire con la capacità che gli switch S1 e S2 siano fatti commutare tra uno stato di “off” (non conduttivo) e almeno uno stato di “on” (conduttivo), con un flusso di corrente attraverso lo switch facilitato indifferentemente in entrambe le direzioni nello stato conduttivo dello switch.
Switch quali S1, S2 possono essere implementati, per es., facendo ricorso a dispositivi tradizionali che comprendono due transistori (per es., transistori MOS) in un dispositivo in anti-serie (o back-to-back).
Questi switch possono dare origine a certi problemi relativi al processo di disattivazione.
In un esempio di un dispositivo come qui rappresentato, una disattivazione ritardata degli switch S1, S2 può risultare in un ritardo corrispondente nell’interruzione della corrente ILaux che – al fine di aumentare l’efficienza - dovrebbe avere luogo desiderabilmente in prossimità dei valori zero per evitare che un flusso di corrente possa continuare indesiderabilmente, per es., come rappresentato in linea tratteggiata nel lato di destra della parte f) della Figura 3.
In una o più forme di attuazione, gli switch S1, S2 possono essere implementati secondo la soluzione descritta in una domanda di brevetto italiano depositata nella stessa data a nome della stessa Richiedente.
Come rappresentato come esempio nella Figura 11, un tale circuito a commutazione 10 (che può essere adottato sia per S1 sia per S2) può comprendere:
- un primo e un secondo transistore (per es., MOSFET) M1, M2 che hanno i loro elettrodi di controllo (per es., i gate, nel caso di esempio dei transistori a effetto di campo) accoppiati in un primo nodo comune A e i percorsi di corrente attraverso di essi (per es., source-drain nel caso di esempio dei transistori a effetto di campo) accoppiati a un secondo nodo comune B in un dispositivo in anti-serie, - un primo percorso elettrico tra il primo nodo comune A e il percorso di corrente attraverso il primo transistore M1 (al terminale, per es., il drain) opposto al secondo transistore M2, il primo percorso elettrico comprendendo un primo switch C1 atto a commutare tra uno stato conduttivo e uno stato non conduttivo,
- un secondo percorso elettrico tra il primo nodo comune A e il percorso di corrente attraverso il secondo transistore (al terminale, per es., il drain) opposto al primo transistore, il secondo percorso elettrico comprendendo un secondo switch C2 atto a commutare tra uno stato conduttivo e uno stato non conduttivo,
- un terzo percorso elettrico tra il primo nodo comune A e il secondo nodo comune B, il terzo percorso elettrico comprendendo un terzo switch C3 atto a commutare tra uno stato conduttivo e uno stato non conduttivo,
- una rete logica (per es., una porta logica NAND 12) che accoppia il terzo switch C3 con il primo e il secondo switch C1, C2, la rete logica configurata per fare commutare il terzo switch C3:
a) allo stato conduttivo con sia il primo switch C1 sia il secondo switch C2 fatti commutare allo stato non conduttivo,
b) allo stato conduttivo con uno o l’altro tra il primo switch C1 e il secondo switch C2 fatti commutare allo stato conduttivo.
Il circuito 10 della Figura 11 può essere portato selettivamente a:
- una condizione operativa di “off”, in cui il primo e il secondo switch C1 e C2 sono non conduttivi, impedendo con ciò un flusso di corrente nella linea di corrente tra un primo e un secondo nodo della linea elettrica Va e Vb con il terzo switch conduttivo,
- una o l’altra tra due condizioni operative di “on” a) o b) in cui:
a) il primo switch C1 è conduttivo e il secondo switch C2 è non conduttivo con il terzo switch C3 non conduttivo, facilitando con ciò un flusso di corrente nella linea di corrente da Va a Vb, o
b) il primo switch C1 è non conduttivo e il secondo switch C2 è conduttivo con il terzo switch C3 non conduttivo, facilitando con ciò un flusso di corrente nella linea di corrente da Vb a Va.
La commutazione di un tale circuito a commutazione come rappresentato come esempio nella Figura 11 può così includere due segnali di controllo, cioè Cs1, Cs2 in modo tale che, con entrambi questi segnali a un primo livello (per es., 0), lo switch (per es., S1, S2 – si veda l’esempio di schema di base della Figura 2) sia in uno stato aperto, non conduttivo.
Il fatto di controllare selettivamente Cs1 e Cs2 con l’uno o l’altro degli switch C1, C2 portato a uno stato conduttivo (mentre lo switch C3 è non conduttivo in entrambi i casi) rende conduttivo (vale a dire “chiuso”) lo switch nell’una o nell’altra delle direzioni del flusso di corrente attraverso Laux (si veda di nuovo l’esempio dello schema di base della Figura 2).
I diagrammi temporali della Figura 12, lo schema circuitale della Figura 13 e il diagramma di flusso della Figura 14 sono esempi di come i diagrammi temporali della Figura 3, lo schema circuitale della Figura 4 e il diagramma di flusso della Figura 5 possono essere adattati per gestire due distinti segnali di controllo VCs2a, VCs2b (per lo switch S1) e VCs1a, VCs1b (per lo switch S2) nel caso in cui gli switch S1, S2 siano implementati come rappresentato come esempio nella Figura 11.
Per brevità, non sarà ripetuta una descrizione completa corrispondente: saranno discusse principalmente così le differenze tra la Figura 12 e la Figura 3, tra la Figura 13 e la Figura 4 e tra la Figura 14 e la Figura 5.
Nei diagrammi della Figura 12 la parte e) del diagramma della Figura 3 è suddivisa, per così dire, in sotto-diagrammi e1, e2 che rappresentano un possibile comportamento nel tempo dei segnali VCs1a=VCs2b e VCs2a=VCs1b che controllano l’attivazione e la disattivazione degli switch S1, S2.
Il fatto di usare per gli switch S1, S2 una struttura come rappresentato come esempio nella Figura 11 rende possibile rendere gli switch S1 e S2 selettivamente conduttivi nell’una o nell’altra delle direzioni di flusso della corrente attraverso di essi, cioè in quella direzione di flusso che date le circostanze favorisce la scarica della carica Qrr del diodo di corpo di L1.
Questo rende possibile annullare la corrente “contraria” ILaux attraverso l’induttanza Laux, per es., durante l’intervallo ta, tb.
La singola linea di controllo dal blocco circuitale 27 nella Figura 4 che fornisce i segnali di controllo Vcs1 = Vcs2 per gli switch S1 e S2 è suddivisa ora in due linee che forniscono segnali di controllo Vcs1a = Vcs2b e Vcs1b = Vcs2a per rispettivi circuiti come rappresentato come esempio nella Figura 11 per S1 e S2.
Qui di nuovo, per spiegazione e a titolo di esempio, si può assumere che i transistori/switch siano “on” (attivi/conduttivi) quando il segnale di controllo è “alto” e “off” (inattivi/non conduttivi) quando il segnale di controllo è “basso”.
Il diagramma di flusso nella Figura 14 è di nuovo un esempio di un possibile funzionamento ciclico di un dispositivo come discusso in precedenza, partendo da una condizione iniziale in cui:
- VL1 = VH2 = 1 (vale a dire, L1 e H2 conduttivi) - VH1 = VL2 = 0 (vale a dire, H1 e L2 non conduttivi) - Vcs1a = Vcs2b = 0 e Vcs1b = Vcs2a = 0 (vale a dire, S1 e S2 non conduttivi).
I blocchi nel diagramma della Figura 14 identificano gli atti seguenti:
- 100: verificare se è avvenuta una transizione (per es., 0→1) nel segnale di ingresso In_pwm (qui, di nuovo, i suffissi 1 e 2 non sono riportati per i motivi forniti precedentemente);
- 102: dato un esito positivo nel blocco 100, i transistori di potenza attualmente attivi sono disattivati (per es., VL1 = VH21→0);
- 104’: gli switch CS1 e CS2 sono attivati, vale a dire resi conduttivi (per es., Vcs1b = Vcs2a 0→1);
- 106: valutare se la soglia di “disattivazione” è stata raggiunta (per es., Vth_a 0→1);
- 108’: dato un esito positivo nel blocco 106, gli switch S1, S2 sono disattivati, vale a dire resi non conduttivi (per es., Vcs1b = Vcs2a 1→0);
- 110: i transistori di potenza attualmente inattivi sono attivati (per es., VH1 = VL2 0→1);
- 112: verificare se è avvenuta una nuova transizione nel segnale di ingresso In_pwm;
- 114: dato un esito positivo nel blocco 112, i transistori di potenza attualmente attivi sono disattivati (per es., VH1 = VL21→0);
- 116’: gli switch CS1 e CS2 sono attivati, vale a dire resi conduttivi (per es., Vcs1a = Vcs2b 0→1);
- 118: verificare se la soglia di “disattivazione” è stata raggiunta (per es., Vth_b 0→1);
- 120’: dato un esito positivo nel blocco 118, gli switch S1, S2 sono disattivati, vale a dire resi non conduttivi (per es., Vcs1a = Vcs2b 1→0);
- 122: i transistori di potenza attualmente inattivi sono attivati (per es., VL1 = VH2 0→1);
e così via.
Una o più forme di attuazione possono così facilitare una riduzione della potenza dissipata nella commutazione con una necessità ridotta di aggiungere componenti esterni (virtualmente nessuno).
Una o più forme di attuazione possono basarsi sulla scarica controllata della carica di recupero inversa dei diodi di corpo dei transistori di potenza riducendo così i picchi di corrente e i tempi morti e, eventualmente, anche il fenomeno di rimbalzo (“bouncing”) conseguente della tensione attraverso le induttanze e le emissioni elettromagnetiche associate.
Una o più forme di attuazione possono facilitare l’ottenimento di una struttura ridotta facendo ricorso a segnali di controllo di potenza e di switch concomitanti.
Una o più forme di attuazione favoriscono prestazioni migliorate in termini di distorsione armonica totale (THD).
In una o più forme di attuazione un circuito (a commutazione) può comprendere:
- uno stadio del circuito a commutazione comprendente un primo (per es., HB1) e un secondo (per es., HB2) semiponte che comprendono (ciascuno) un primo transistore highside (per es., H1, H2) e un secondo transistore low-side (per es., L1, L2), il primo semi-ponte e il secondo semiponte comprendendo rispettivi nodi di uscita (per es., Vout1, Vout2) tra il transistore high-side e il transistore low-side in essi, i nodi di uscita configurati per alimentare un carico elettrico (per es., L) tramite rispettive reti di filtro (per es., Lo1, C1; Lo2, C2) tra i nodi di uscita e il carico (il che di per sé può essere distinto dalle forme di attuazione),
- una circuitazione di controllo (per es., 21 a 27) configurata per controllare (per es., VH1=VL2; VL1=VH2) sequenze di commutazione alternate (per es., 100 a 110 e 112 a 122 nelle Figure 5 e 14) dei transistori high-side e low-side nel primo e nel secondo semi-ponte, in cui una prima coppia di transistori che comprende il transistore high-side in uno dei semi-ponti e il transistore low-side nell’altro dei semi-ponti è fatta commutare a uno stato non conduttivo, e (poi, dopo un ritardo per evitare una conduzione incrociata indesiderata) una seconda coppia di transistori che comprende il transistore high-side nell’altro dei semi-ponti e il transistore low-side nell’uno dei semi-ponti è fatta commutare a uno stato conduttivo,
in cui il circuito comprende:
- una linea di flusso di corrente tra i nodi di uscita nel primo semi-ponte e nel secondo semi-ponte, la linea di flusso di corrente comprendendo un’induttanza (per es., Laux) che ha terminali opposti accoppiati a un primo switch (per es., S1) e a un secondo switch (per es., S2), il primo switch e il secondo switch atti a commutare selettivamente tra uno stato non conduttivo e almeno uno stato conduttivo, - prime e seconde capacità (per es., Caux1, Caux2; CparH1, CparL1, CparH2, CparL2) accoppiate con i nodi di uscita del primo semi-ponte e del secondo semi-ponte (HB2), e
-la circuitazione di controllo configurata per fare commutare il primo e il secondo switch all’almeno uno stato conduttivo a intervalli (per es., ta, tb; t1, t2) in dette sequenze di commutazione alternate tra una commutazione della prima coppia di transistori a uno stato non conduttivo e una commutazione della seconda coppia di transistori a uno stato conduttivo.
In una o più forme di attuazione, l’induttanza può comprendere:
- un componente induttivo distinto del circuito, e/o - una linea conduttiva elettricamente che accoppia il primo switch e il secondo switch, la linea conduttiva elettricamente avente un’induttanza di linea.
In una o più forme di attuazione, le prime e le seconde capacità possono comprendere:
- componenti capacitivi distinti del circuito accoppiato tra i nodi di uscita del primo e del secondo semi-ponte e la massa, e/o
- capacità parassite dei transistori high-side e lowside nel primo e nel secondo semi-ponte.
Una o più forme di attuazione possono comprendere, accoppiati con i terminali dell’induttanza:
- una rete resistiva dissipativa (per es., R1, R2) che accoppia i terminali dell’induttanza con un nodo di riferimento (per es., Vref), e/o
- un primo (per es., AS1) e un secondo (per es., AS2) switch ausiliari configurati in modo da essere conduttivi, rispettivamente non conduttivi, come risultato del fatto che il primo e il secondo switch sono non conduttivi, rispettivamente conduttivi, il primo e il secondo switch ausiliari, quando conduttivi, accoppiando i terminali dell’induttanza con un nodo di riferimento; e/o
- una rete di filtro passa-basso (per es., Cd1, Rd1, Cd2, Rd2; Cd, Rd).
In una o più forme di attuazione, il primo e il secondo switch possono comprendere degli switch commutabili tra uno stato non conduttivo e uno stato conduttivo, selezionati tra:
- un primo stato conduttivo, in cui il primo e il secondo switch sono conduttivi dal nodo di uscita del primo semi-ponte verso il nodo di uscita del secondo semi-ponte, e
- un secondo stato conduttivo, in cui il primo e il secondo switch sono conduttivi dal nodo di uscita del secondo semi-ponte verso il nodo di uscita (Vout1) del primo semi-ponte.
In una o più forme di attuazione, la circuitazione di controllo può essere configurata per fare commutare (si vedano, per es., i blocchi 104’; 116’ nella Figura 14) il primo e il secondo switch all’uno tra i detti primo e secondo stato conduttivo che facilita la scarica del diodo di corpo in uno dei transistori, opzionalmente il transistore low-side (per es., L1 o L2), in detta prima coppia di transistori commutati a uno stato non conduttivo in dette sequenze di commutazione alternate.
In una o più forme di attuazione, la circuitazione di controllo può essere sensibile (per es., in 21 a 24) alle tensioni in detti nodi di uscita dei semi-ponti e può essere configurata (si vedano, per es., i blocchi 108, 120 nella Figura 5 e i blocchi 108’, 120’ nella Figura 14) per fare commutare il primo (S1) e il secondo (S2) switch allo stato non conduttivo in un primo (per es., tb) e in un secondo (per es., t2) tempi di disattivazione alternati come risultato del fatto che dette tensioni:
- aumentano a una soglia superiore (per es., Vth_h), - diminuiscono a una soglia inferiore (per es., Vth_l).
In una o più forme di attuazione, un dispositivo (per es., D, come un amplificatore audio a commutazione in classe D) può comprendere:
- un modulatore PWM (per es., PWMM) configurato (per es., FN, LF) per ricevere un segnale di ingresso (per es., I/V in) e per produrre da esso un primo (per es., In_pwm1) e un secondo (per es., In_pwm2) segnale di pilotaggio modulati PWM,
- un circuito secondo una o più forme di attuazione accoppiato con il modulatore PWM con il primo e il secondo semi-ponte configurati per essere pilotati da detto primo e detto secondo segnale di pilotaggio modulati PWM,
- rispettive reti di filtro passa-basso (per es., Lo1, C1; Lo2, C2) accoppiate ai nodi di uscita del primo semiponte e del secondo semi-ponte.
Una o più forme di attuazione possono comprendere un carico elettrico (per es., uno o più altoparlanti, nel caso di un amplificatore audio) accoppiato al circuito e alimentato dai nodi di uscita del primo e del secondo semiponte tramite dette rispettive reti di filtro passa-basso.
Un procedimento per amplificare un segnale di ingresso secondo una o più forme di attuazione può comprendere:
- applicare un segnale di ingresso a un modulatore PWM in un dispositivo secondo una o più forme di attuazione, e - ottenere una replica amplificata del segnale di ingresso in dette rispettive reti di filtro passa-basso accoppiate ai nodi di uscita del primo e del secondo semiponte.
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto è stato descritto, puramente a titolo di esempio, senza uscire dall’ambito di protezione.
L’ambito di protezione è definito dalle rivendicazioni annesse.

Claims (10)

  1. RIVENDICAZIONI 1. Circuito, comprendente: - uno stadio del circuito a commutazione comprendente un primo (HB1) e un secondo (HB2) semi-ponte che comprendono un primo transistore high-side (H1, H2) e un secondo transistore low-side (L1, L2), il primo semi-ponte (HB1) e il secondo semi-ponte (HB2) comprendendo rispettivi nodi di uscita (Vout1, Vout2) tra il transistore high-side (H1, H2) e il transistore low-side (L1, L2) in essi, i nodi di uscita (Vout1, Vout2) configurati per alimentare un carico elettrico (L) tramite rispettive reti di filtro (Lo1, C1; LO2, C2) tra i nodi di uscita (Vout1, Vout2) e il carico (L), - una circuitazione di controllo (21 a 27) configurata per controllare (VH1=VL2; VL1=VH2) sequenze di commutazione alternate (100 a 110 e 112 a 122) dei transistori high-side (H1, H2) e low-side (L1, L2) nel primo (HB1) e nel secondo (HB2) semi-ponte, in cui una prima coppia di transistori che comprende il transistore high-side (H2 rispettivamente H1) in uno (HB2 rispettivamente HB1) dei semi-ponti (HB1, HB2) e il transistore low-side (L1 rispettivamente L2) nell’altro (HB1, rispettivamente HB2) dei semi-ponti (HB1, HB2) è commutata a uno stato non conduttivo, e una seconda coppia di transistori che comprende il transistore highside (H1 rispettivamente H2) nell’altro (HB1 rispettivamente HB2) dei semi-ponti (HB1, HB2) e il transistore low-side (L2 rispettivamente L1) nell’uno (HB2 rispettivamente HB1) dei semi-ponti (HB1, HB2) è commutata a uno stato conduttivo, in cui il circuito comprende: - una linea di flusso di corrente tra i nodi di uscita (Vout1, Vout2) nel primo semi-ponte (HB1) e nel secondo semi-ponte (HB2), la linea di flusso di corrente comprendendo un’induttanza (Laux) che ha terminali opposti accoppiati a un primo switch (S1) e a un secondo switch (S2), il primo switch (S1) e il secondo switch (S2) atti a commutare selettivamente tra uno stato non conduttivo e almeno uno stato conduttivo, - prime e seconde capacità (Caux1, Caux2; CparH1, CparL1, CparH2, CparL2) accoppiate con i nodi di uscita (Vout1, Vout2) del primo semi-ponte (HB1) e del secondo semi-ponte (HB2), e - la circuitazione di controllo (21 a 27) configurata per fare commutare il primo (S1) e il secondo (S2) switch all’almeno uno stato conduttivo a intervalli (ta, tb; t1, t2) in dette sequenze di commutazione alternate (100 a 110 e 112 a 122) tra una commutazione della prima coppia di transistori a uno stato non conduttivo e una commutazione della seconda coppia di transistori a uno stato conduttivo.
  2. 2. Circuito secondo la rivendicazione 1, in cui l’induttanza (Laux) comprende: - un distinto componente induttivo del circuito, e/o - una linea conduttiva elettricamente che accoppia il primo switch (S1) e il secondo switch (S2), la linea conduttiva elettricamente avente un’induttanza di linea.
  3. 3. Circuito secondo la rivendicazione 1 o la rivendicazione 2, in cui la prima e la seconda capacità comprendono: - componenti capacitivi distinti (Caux1, Caux2) del circuito accoppiati tra i nodi di uscita (Vout1, Vout2) del primo e del secondo semi-ponte (HB1, HB2) e la massa, e/o - capacità parassite (CparH1, CparL1, CparH2, CparL2) dei transistori high-side e low-side nel primo e nel secondo semi-ponte (HB1, HB2).
  4. 4. Circuito secondo una qualsiasi delle rivendicazioni precedenti, comprendente, accoppiati con i terminali dell’induttanza (Laux): - una rete resistiva dissipativa (R1, R2) che accoppia i terminali dell’induttanza (Laux) con un nodo di riferimento (Vref), e/o - un primo (AS1) e un secondo (AS2) switch ausiliario configurati in modo da essere conduttivi, rispettivamente non conduttivi, come risultato del fatto che il primo (S1) e il secondo (S2) switch sono non conduttivi, rispettivamente conduttivi, il primo (AS1) e il secondo (AS2) switch ausiliari, quando conduttivi, accoppiando i terminali dell’induttanza (Laux) con un nodo di riferimento (Vref); e/o - una rete di filtro passa-basso (Cd1, Rd1, Cd2, Rd2; Cd, Rd).
  5. 5. Circuito secondo una qualsiasi delle rivendicazioni precedenti, in cui il primo (S1) e il secondo (S2) switch comprendono switch atti a commutare tra uno stato non conduttivo e uno stato conduttivo, selezionati tra: - un primo stato conduttivo, in cui il primo e il secondo switch (S1, S2) sono conduttivi dal nodo di uscita (Vout1) del primo semi-ponte (HB1) verso il nodo di uscita (Vout2) del secondo semi-ponte (HB2), e - un secondo stato conduttivo, in cui il primo e il secondo switch (S1, S2) sono conduttivi dal nodo di uscita (Vout2) del secondo semi-ponte (HB2) verso il nodo di uscita (Vout1) del primo semi-ponte.
  6. 6. Circuito secondo la rivendicazione 5, in cui la circuitazione di controllo (21 a 27) è configurata per fare commutare (104’; 116’) il primo e il secondo switch (S1, S2) all’uno tra il detto primo e il detto secondo stato conduttivo che facilita la scarica del diodo di corpo in uno dei transistori, preferibilmente il transistore lowside (L1 rispettivamente L2), in detta prima coppia di transistori commutata a uno stato non conduttivo in dette sequenze di commutazione alternate.
  7. 7. Circuito secondo una qualsiasi delle rivendicazioni precedenti, in cui la circuitazione di controllo (21 a 27) è sensibile (21 a 24) alle tensioni in detti nodi di uscita (Vout1, Vout2) dei semi-ponti (HB1, HB2) ed è configurata (108, 120; 108’; 120’) per far commutare il primo (S1) e il secondo (S2) switch allo stato non conduttivo in un primo (tb) e in un secondo (t2) tempi di disattivazione alternati come risultato del fatto che dette tensioni: - aumentano a una soglia superiore (Vth_h), - diminuiscono a una soglia inferiore (Vth_l).
  8. 8. Dispositivo (D) comprendente: - un modulatore PWM (PWMM) configurato (FN, LF) per ricevere un segnale di ingresso (I/V in) e per produrre da esso un primo (In_pwm1) e un secondo (In_pwm2) segnale di pilotaggio modulati PWM, - un circuito secondo una qualsiasi delle rivendicazioni da 1 a 7 accoppiato con il modulatore PWM (PWMM) con il primo (HB1) e il secondo (HB2) semi-ponte configurati per essere pilotati da detto primo (In_pwm1) e detto secondo (In_pwm2) segnale di pilotaggio modulati PWM, - rispettive reti di filtro passa-basso (Lo1, C1; Lo2, C2) accoppiate ai nodi di uscita (Vout1, Vout2) del primo (HB1) e del secondo (HB2) semi-ponte.
  9. 9. Dispositivo secondo la rivendicazione 8, comprendente un carico elettrico (L) accoppiato al circuito e alimentato dai nodi di uscita (Vout1, Vout2) del primo (HB1) e del secondo (HB2) semi-ponte tramite dette rispettive reti di filtro passa-basso (Lo1, C1; Lo2, C2).
  10. 10. Procedimento per amplificare un segnale di ingresso (I/V in), il procedimento comprendendo: - applicare un segnale di ingresso (I/V in) a un modulatore PWM (PWMM) in un dispositivo secondo la rivendicazione 8 o la rivendicazione 9, e - ottenere una replica amplificata del segnale di ingresso (I/V in) in dette rispettive reti di filtro passabasso (Lo1, C1; Lo2, C2) accoppiate ai nodi di uscita (Vout1, Vout2) del primo (HB1) e del secondo (HB2) semiponte.
IT201800002255A 2018-01-31 2018-01-31 Circuito a commutazione, dispositivo e procedimento corrispondenti IT201800002255A1 (it)

Priority Applications (3)

Application Number Priority Date Filing Date Title
IT201800002255A IT201800002255A1 (it) 2018-01-31 2018-01-31 Circuito a commutazione, dispositivo e procedimento corrispondenti
EP19153337.1A EP3522373B1 (en) 2018-01-31 2019-01-23 A switching circuit, corresponding device and method
US16/261,236 US10749474B2 (en) 2018-01-31 2019-01-29 Switching circuit, corresponding device and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT201800002255A IT201800002255A1 (it) 2018-01-31 2018-01-31 Circuito a commutazione, dispositivo e procedimento corrispondenti

Publications (1)

Publication Number Publication Date
IT201800002255A1 true IT201800002255A1 (it) 2019-07-31

Family

ID=61952918

Family Applications (1)

Application Number Title Priority Date Filing Date
IT201800002255A IT201800002255A1 (it) 2018-01-31 2018-01-31 Circuito a commutazione, dispositivo e procedimento corrispondenti

Country Status (3)

Country Link
US (1) US10749474B2 (it)
EP (1) EP3522373B1 (it)
IT (1) IT201800002255A1 (it)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11489444B2 (en) 2020-03-20 2022-11-01 Stmicroelectronics S.R.L. Switching converter and method
EP4293908A1 (en) 2022-06-15 2023-12-20 STMicroelectronics S.r.l. Switching circuit, corresponding device and method

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4953068A (en) 1989-11-08 1990-08-28 Unisys Corporation Full bridge power converter with multiple zero voltage resonant transition switching
JP2991181B2 (ja) 1998-02-27 1999-12-20 富士電機株式会社 スイッチング電源
JP3797885B2 (ja) 2001-01-20 2006-07-19 天網電子股▲分▼有限公司 Ｚｖｓ方法およびｚｖｓ電力転換装置
US7501889B2 (en) * 2004-04-26 2009-03-10 Rgb Systems, Inc. Method and apparatus for implementing soft switching in a class D amplifier
JP2008153748A (ja) 2006-12-14 2008-07-03 Matsushita Electric Ind Co Ltd 双方向スイッチ及び双方向スイッチの駆動方法
CN201018423Y (zh) 2007-03-09 2008-02-06 珠海泰坦科技股份有限公司 一种滞后桥臂实现零电压、零电流开关的全桥变换器
US7863841B2 (en) * 2007-06-15 2011-01-04 Paolo Menegoli Class H drive
US8026704B2 (en) 2008-06-06 2011-09-27 Infineon Technologies Austria Ag System and method for controlling a converter
JP2011172298A (ja) 2008-06-18 2011-09-01 Panasonic Corp 双方向スイッチのゲート駆動方法およびそれを用いた電力変換装置
US8942018B2 (en) 2008-08-20 2015-01-27 ConvenientPower HK Ltd. Single-phase self-driven full-bridge synchronous rectification
US9240729B2 (en) * 2009-06-30 2016-01-19 Keysight Technologies, Inc. Resonant converter for achieving low common-mode noise, along with isolated power supply and method employing the same
CN101814840B (zh) 2010-03-11 2012-04-25 南京航空航天大学 二极管加辅助变压器箝位的零电压开关全桥直流变换器
US8830711B2 (en) * 2010-08-10 2014-09-09 Virginia Tech Intellectual Properties, Inc. Hybrid switch for resonant power converters
US8143944B2 (en) * 2010-08-23 2012-03-27 Texas Instruments Incorporated Method and apparatus for sensing a current for varying impedance loads
WO2012055968A1 (en) * 2010-10-27 2012-05-03 Merus Aps Audio amplifier using multi-level pulse width modulation
US8929114B2 (en) 2011-02-24 2015-01-06 Virginia Tech Intellectual Properties, Inc. Three-level active neutral point clamped zero voltage switching converter
WO2013134573A1 (en) 2012-03-08 2013-09-12 Massachusetts Institute Of Technology Resonant power converters using impedance control networks and related techniques
US10205397B2 (en) 2014-07-10 2019-02-12 Rompower Technology Holdings, Llc Soft switching on all switching elements converter through current shaping “bucharest converter”
DE112014004142B4 (de) * 2013-09-10 2021-10-21 Efficient Power Conversion Corporation Topologie im Hochleistungsspannungsbetrieb der Klasse D
EP3295465A4 (en) 2015-03-13 2018-11-07 Rompower Energy Systems, Inc. Method and apparatus for obtaining soft switching in all the switching elements through current shaping and intelligent control

Also Published As

Publication number Publication date
US10749474B2 (en) 2020-08-18
EP3522373A1 (en) 2019-08-07
EP3522373B1 (en) 2020-08-05
US20190238094A1 (en) 2019-08-01

Similar Documents

Publication Publication Date Title
US6232833B1 (en) Low noise low distortion class D amplifier
TWI338995B (en) Method and circuit for controlling dc-dc converter
CN103414354B (zh) 功率开关器件脉冲变压器隔离驱动电路
US7843260B2 (en) Method and apparatus for high performance class D audio amplifiers
TWI418146B (zh) 浮動驅動電路
US9577582B2 (en) Method of reducing power dissipation in a switching amplifier and circuit implementing such method
US8111846B2 (en) Low distortion switching amplifier circuits and methods
KR20020059345A (ko) 디지털 증폭기를 위한 브레이크-비포-메이크 왜곡 보상
US20080089532A1 (en) Circuit and Method of Reducing Pop-up Noise in a Digital Amplifier
US20120189139A1 (en) Semiconductor Integrated Circuit Having a Switched Charge Pump Unit and Operating Method Thereof
US7545207B2 (en) Control circuit and method for a switching amplifier
US9048794B2 (en) Method and apparatus for efficient and distortion compensated digital class-D amplifier ternary modulation scheme
IT201800002255A1 (it) Circuito a commutazione, dispositivo e procedimento corrispondenti
JP2009517895A (ja) ゼロオフセット性能を備えたオペアンプ回路
US20060284672A1 (en) Control circuit and method for a switching amplifier
CN111937300B (zh) 驱动容性负载的放大器
JP6186135B2 (ja) Ｄ級アンプおよび電子機器
US9077259B2 (en) Gate driver circuit and method
JP4436865B2 (ja) コンバータ向け制御回路
US11309853B1 (en) Common mode output voltage biasing in class-D audio amplifiers having selectable differential or dual single-ended operation
US20070229051A1 (en) Resonant inverter exhibiting depressed duty variation
US20230412129A1 (en) Switching circuit, corresponding device and method
Dwane et al. A resonant high side gate driver for low voltage applications
CN117240056A (zh) 切换电路、对应设备及方法
US6879199B2 (en) PWM control signal generation method and apparatus