IN2012DN02970A - - Google Patents
Download PDFInfo
- Publication number
- IN2012DN02970A IN2012DN02970A IN2970DEN2012A IN2012DN02970A IN 2012DN02970 A IN2012DN02970 A IN 2012DN02970A IN 2970DEN2012 A IN2970DEN2012 A IN 2970DEN2012A IN 2012DN02970 A IN2012DN02970 A IN 2012DN02970A
- Authority
- IN
- India
- Prior art keywords
- data bus
- write
- write timing
- memory device
- phase difference
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Information Transfer Systems (AREA)
- Memory System (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US24069909P | 2009-09-09 | 2009-09-09 | |
| US12/846,958 US8862966B2 (en) | 2009-09-09 | 2010-07-30 | Adjustment of write timing based on error detection techniques |
| PCT/US2010/048252 WO2011031847A1 (fr) | 2009-09-09 | 2010-09-09 | Ajustement de temporisation d'écriture en fonction de techniques de détection d'erreur |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| IN2012DN02970A true IN2012DN02970A (fr) | 2015-07-31 |
Family
ID=43567581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IN2970DEN2012 IN2012DN02970A (fr) | 2009-09-09 | 2010-09-09 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8862966B2 (fr) |
| EP (1) | EP2476062B1 (fr) |
| JP (1) | JP5805643B2 (fr) |
| KR (1) | KR101617374B1 (fr) |
| CN (1) | CN102576342B (fr) |
| IN (1) | IN2012DN02970A (fr) |
| WO (1) | WO2011031847A1 (fr) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120011491A (ko) * | 2010-07-29 | 2012-02-08 | 주식회사 하이닉스반도체 | 반도체 시스템 및 그 데이터 트래이닝 방법 |
| US8930776B2 (en) * | 2012-08-29 | 2015-01-06 | International Business Machines Corporation | Implementing DRAM command timing adjustments to alleviate DRAM failures |
| TWI522772B (zh) * | 2012-10-17 | 2016-02-21 | Automatic transmission interface device and method for correcting transmission frequency | |
| JP6139010B2 (ja) * | 2013-03-15 | 2017-05-31 | インテル・コーポレーション | デバイス |
| US10163508B2 (en) | 2016-02-26 | 2018-12-25 | Intel Corporation | Supporting multiple memory types in a memory slot |
| US10459855B2 (en) | 2016-07-01 | 2019-10-29 | Intel Corporation | Load reduced nonvolatile memory interface |
| KR20180073119A (ko) | 2016-12-22 | 2018-07-02 | 삼성전자주식회사 | 전자 장치 및 그의 에러 검출 방법 |
| DE102018115100A1 (de) * | 2018-06-22 | 2019-12-24 | Krohne Messtechnik Gmbh | Verfahren zur Fehlerbehandlung bei Buskommunikation und Buskommunikationssystem |
| US11601825B2 (en) * | 2018-08-08 | 2023-03-07 | Faraday&Future Inc. | Connected vehicle network data transfer optimization |
| KR20200078982A (ko) * | 2018-12-24 | 2020-07-02 | 에스케이하이닉스 주식회사 | 트래이닝 기능을 갖는 반도체 장치 및 반도체 시스템 |
| CN113227925B (zh) * | 2018-12-27 | 2022-07-29 | 三菱电机株式会社 | 数据收集装置、方法及记录有程序的计算机可读取的记录介质 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06149684A (ja) * | 1992-11-09 | 1994-05-31 | Fujitsu Ltd | パリティチェック回路 |
| US6198688B1 (en) * | 1998-04-02 | 2001-03-06 | Hyundai Electronics Industries, Co., Ltd. | Interface for synchronous semiconductor memories |
| US6801989B2 (en) * | 2001-06-28 | 2004-10-05 | Micron Technology, Inc. | Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same |
| US6877103B2 (en) * | 2001-10-05 | 2005-04-05 | Via Technologies, Inc. | Bus interface timing adjustment device, method and application chip |
| SE524201C2 (sv) | 2002-12-17 | 2004-07-06 | Lars-Berno Fredriksson | Anordning vid distribuerat styr- och övervakningssystem |
| US6920524B2 (en) * | 2003-02-03 | 2005-07-19 | Micron Technology, Inc. | Detection circuit for mixed asynchronous and synchronous memory operation |
| US7000170B2 (en) * | 2003-02-04 | 2006-02-14 | Lsi Logic Corporation | Method and apparatus for generating CRC/parity error in network environment |
| JP2005141725A (ja) | 2003-10-16 | 2005-06-02 | Pioneer Plasma Display Corp | メモリアクセス回路、そのメモリアクセス回路の動作方法およびそのメモリアクセス回路を用いる表示装置 |
| DE102005019041B4 (de) * | 2005-04-23 | 2009-04-16 | Qimonda Ag | Halbleiterspeicher und Verfahren zur Anpassung der Phasenbeziehung zwischen einem Taktsignal und Strobe-Signal bei der Übernahme von zu übertragenden Schreibdaten |
| JP2008152315A (ja) * | 2006-12-14 | 2008-07-03 | Sanyo Electric Co Ltd | 信号処理回路 |
| EP2223227B1 (fr) | 2007-10-22 | 2013-02-27 | Rambus Inc. | Signalisation synchrone à source de faible puissance |
| WO2009108562A2 (fr) | 2008-02-25 | 2009-09-03 | Rambus Inc. | Technique de détection d’erreurs assistée par code |
-
2010
- 2010-07-30 US US12/846,958 patent/US8862966B2/en active Active
- 2010-09-09 IN IN2970DEN2012 patent/IN2012DN02970A/en unknown
- 2010-09-09 WO PCT/US2010/048252 patent/WO2011031847A1/fr active Application Filing
- 2010-09-09 JP JP2012528893A patent/JP5805643B2/ja active Active
- 2010-09-09 CN CN201080047026.1A patent/CN102576342B/zh active Active
- 2010-09-09 KR KR1020127008686A patent/KR101617374B1/ko active IP Right Grant
- 2010-09-09 EP EP10755046.9A patent/EP2476062B1/fr active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013504817A (ja) | 2013-02-07 |
| JP5805643B2 (ja) | 2015-11-04 |
| EP2476062B1 (fr) | 2014-02-26 |
| KR101617374B1 (ko) | 2016-05-02 |
| WO2011031847A1 (fr) | 2011-03-17 |
| EP2476062A1 (fr) | 2012-07-18 |
| CN102576342A (zh) | 2012-07-11 |
| US8862966B2 (en) | 2014-10-14 |
| US20110185256A1 (en) | 2011-07-28 |
| CN102576342B (zh) | 2015-07-01 |
| KR20120062870A (ko) | 2012-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| IN2012DN02970A (fr) | ||
| WO2010140039A8 (fr) | Méthodes électro-biométriques et appareil afférent | |
| IN2014DN10277A (fr) | ||
| WO2009148214A3 (fr) | Dispositif d'écran tactile et procédé de détection d'une position de contact sur celui-ci | |
| WO2011127866A3 (fr) | Procédé, dispositif et système de traitement de données | |
| WO2012151008A3 (fr) | Système et procédé de reconstruction d'informations d'activation cardiaque | |
| GB2520175A (en) | Apparatus and methods for multi-mode asynchronous communication | |
| EP2592522A3 (fr) | Signaux d'horloge agiles avec gestion de PLL de récepteur | |
| WO2015023634A3 (fr) | Navigation inertielle à base visuelle | |
| WO2011143601A3 (fr) | Détection compressée pour des données de navigation | |
| EP2728529A4 (fr) | Système de traitement d'informations de carte de crédit, procédé de traitement d'informations de carte de crédit, dispositif de réception d'informations d'ordre, dispositif de règlement par carte de crédit, programme et support d'enregistrement d'informations | |
| WO2009007822A3 (fr) | Procédés et systèmes permettant de traiter des données microsismiques | |
| PH12013000049A1 (en) | Methods and apparatus to arbitrate valve position sensor redundancy | |
| GB2480210A (en) | Locating electromagnetic signal sources | |
| EP2495698A4 (fr) | Dispositif de traitement d'informations biométriques, procédé de traitement d'informations biométriques et programme d'ordinateur pour traitement d'informations biométriques | |
| EP2479701A4 (fr) | Dispositif de traitement d'informations, dispositif d'administration, système de détection de module invalide, procédé de détection de module invalide, support d'enregistrement sur lequel est enregistré un programme de détection de module invalide, procédé d'administration, support d'enregistrement sur lequel est enregistré un programme d'administration et circuit intégré | |
| WO2014145122A3 (fr) | Identification de caractéristiques de mouvement pour déterminer une activité | |
| TW200734868A (en) | Reconfigurable system with corruption detection and recovery | |
| FR2983597B1 (fr) | Procede de detection d'une erreur de lecture d'une donnee | |
| WO2012151528A3 (fr) | Détection et acheminement d'informations extraites | |
| WO2011153177A3 (fr) | Appareil destiné au transfert d'informations synchrone avec la source et procédés associés | |
| WO2010088016A3 (fr) | Procédé et appareil permettant de détecter et de corriger les erreurs dans un circuit parallèle-série | |
| WO2011124185A3 (fr) | Procédé et dispositif de détection de mémoire | |
| GB201211425D0 (en) | Data tranfer between clock domains | |
| WO2011014232A3 (fr) | Copie de bloc améliorée |