HUT76725A - Számítógép rendszer - Google Patents

Abstract

Különböző memória címzési kapacitású két buszt, valamint M bit címet előállító első busz mester egységet tartalmazó számítógép rendszer a két busz között híd áramkömfartalmaz. Annak érdekében, hogy a második buszon való felhasználásra N bit címet állítsunk elő> a híd áramkoiíDMA vezérlője P bitet állít elő, ahol P + Μ = N. A P biteket hozzáadjuk az N bitekhez, hogy megkapjuk a második buszon használt N bit címet a memória címzéséhez. A P bitek hozzáadása újra lefoglalja az M bitekkel címezhető memória szegmenst az N bites címmel megcímezhető memória térképen belül bármely helyre. (5. ábra)

Description

A találmány tárgya digitális számítógép rendszer, ezen belül két vagy több buszt tartalmazó számítógép rendszerben a memória szegmensekhez való hozzáférés újszerű megoldása.

A számítógép rendszerekben az elektronikus áramkörök és alkotóelemek, egységek buszokon keresztül vannak egymással összekötve. Az összes rákötött illetve rácsatlakoztatott egység és készülék között kommunikációt biztosító buszhoz számos különböző egység csatlakoztatható. Az egyik busz típus, amely széles körben elterjedt az ISA (Industry Standard Architecture) busz. Az ISA busznak 24 memória címvonala van, melyek így maximum 16 MB memória megcimzésére képesek. Az ISA busz széleskörű elfogadása odavezetett, hogy a különböző egységek és készülékek igen nagy százaléka az ISA buszon való használatra lett kialakítva. A nagyobb sebességű bemeneti/kimeneti eszközök például videovezérlők, amelyeket egyre inkább elterjedten napjaink számítógépeiben használnak, az ISA buszoknál gyorsabb interkommunikációs lehetőségeket, buszokat kívánnak meg.

A processzor és bármely más nagy sebességű bemeneti eszköz közötti adatforgalom általános problémájára adott egyik válasz a lokális buszrendszer volt. Az ISA busztól eltérően, amely viszonylag lassan, korlátozott sávszélességgel működik, a lokális buszrendszer sebességgel tud kommunikálni és az adatokat 32 bites blokkokban továbbítja. A lokális húsos kialakítások leválasztják a fo rendszerbuszról azokat az interfészeket, amelyek gyors választ várnak, például memóriát, kijelzőt és lemezmeghajtókat. Az egyik olyan lokális buszrendszer, amely a számítógép gyártó iparban ugyancsak széles körben elterjedt és napjainkra csaknem kizárólagossá vált, a PCI (Peripheral Component Interconnect) busz. A PCI busz 32 vagy 64 bites útvonalat biztosít a nagy sebességű adatátvitelhez. A PCI busz lényegében az ISA busz mellett kialakított párhuzamos adat útvonal. A rendszer processzor és a memória közvetlenül, vagy egy ún. gazdahídon (Hőst Bridge) keresztül közvetlenül kapcsolódik a PCI buszra. Más eszközök, például a grafikus videó adapterek, lemezvezérlők, stb. ugyancsak közvetlenül kapcsolódhatnak a PCI buszra.

A PCI busz és az ISA busz közé ún. híd áramkör (Bridge Chip) van beillesztve a két különböző busztípus közötti kommunikáció biztosítására. A híd áramkör lényegében az ISA busz ciklusokat PCI busz ciklusokká fordítja, és megfordítva.

Számos, a PCI buszhoz illetve az ISA buszhoz csatlakozó eszköz ún. mester (mester) eszköz, amely a feldolgozást a busztól vagy más eszközöktől függetlenül képes vezérelni. Az • ·· · ··

Ί

-2általa kiadott utasításokat a szolga (slave) eszközök fogadják, és választ bocsátanak ki a mester eszköz kérelmeire.

A PCI busz 32 bites címzési kapacitású, miáltal 4 GB memóriához nyílik hozzáférés. Jóllehet az ISA buszhoz csatlakozó mestereszköz részére lehetőség van arra, hogy a PCI busz memóriájában lévő memóriahelyhez hozzáférjen, az ISA busz mester eszköz általában le van korlátozva úgy, hogy csupán 1-16 MB memória tartományhoz férjen hozzá a PCI buszon, saját 24 bites címzési kapacitása révén. Ez a 32 bites memória térkép igen tekintélyes részét hozzáférhetetlenné teszi az ISA busz mester eszközök számára. Ezen túlmenően egyes operációs rendszerek a memória alsó 16 MB-ját más célokra foglalják le, mint az ISA busz mester eszközök.

Az ennek a problémának a megoldására hivatott egyik ismert elrendezés a 32 bites PCI cím legmagasabb helyiértékű bitjét (Most Significant Bit, MSB) külső áramköri elrendezés felhasználásával felemeli, ha az ISA buszon mesterjelet érzékel. Ez a memória hozzáférést a memória térkép legalsó 16 MB-os tartománya fölött egy előre meghatározott tartományban kijelölt 16 MB-os szegmenshez (vagy blokkhoz) újra lefoglalja. Ennek a megoldásnak a hátránya az, hogy egyrészt külső áramkört igényel, másrészt rugalmatlan, mivel a 16 MB-os memória blokknak a 4 GB-os memória térképen ugyanarra a helyre való újra lefoglalása, reallokálása korlátozást jelent.

Fentiek alapján erős igény jelentkezik arra, hogy különböző memória hozzáférési határokkal rendelkező első és második buszt tartalmazó rendszerben a memória blokkokat egy memória térképen belül programozható módon tudjuk újra lefoglalni.

A kitűzött feladat megoldása során olyan számítógép rendszert vettünk alapul, amely a találmány értelmében M-bit memória címzési kapacitású első buszt, ahhoz csatlakoztatott, memória hozzáféréshez M-bit címzést előállító első busz mester egységet, az első buszhoz csatlakoztatott és N nagyobb M-bit címzési kapacitású második buszt, a második buszhoz csatlakoztatott második busz memória célt, valamint az első buszhoz csatlakoztatott DMA vezérlőegységet tartalmaz, ahol a DMA vezérlőegységnek a felső rendű P biteket tároló regisztere van, és N=M+P, továbbá a regiszterben tárolt felső értékű P biteket az első busz mester egység által létrehozott M-bit címmel egyesítő és ezzel a második busz második busz memória céljában memória címzéséhez N bit címet létrehozó logikai egysége van.

» · · · · · • · «

A találmány szerinti számítógép rendszer egy előnyös kiviteli alakja értelmében több első busz mester egységet tartalmaz, és a DMA vezérlőegységnek memória címeket továbbító több DMA csatornája van, ahol minden egyes első busz mester egység külön-külön DMA csatornán át kommunikál, és a regiszternek az egyes DMA csatornáknak megfelelő tárolási egységei vannak.

A találmány szerinti számítógép rendszer egy további előnyös kiviteli alakja értelmében a regiszter a P bitek meghatározott értékeit az egyes tárolási helyeken eltároló programozható regiszterként vannak kialakítva.

Ugyancsak előnyös a találmány értelmében, ha a P bitek meghatározott értékei minden egyes tárolási helyen eltérnek egymástól úgy, hogy az egyes első busz mester egységek számára kialakított N bit címek a második memória célban különböző memória blokkokhoz való hozzáférést eredményezően különböző.

Előnyös továbbá a találmány értelmében, ha az első busz ISA busz, a második busz pedig PCI busz.

Fentieken túlmenően előnyös, ha M értéke 24, N értéke 32 és P értéke 8.

Ugyancsak előnyös, ha a DMA vezérlőegység kaszkádba kapcsolt DMA vezérlőkből áll.

A kitűzött feladat megoldása során továbbá olyan számítógép rendszert vettünk alapul, amely a találmány értelmében M bit memória címzési kapacitású első buszt, ahhoz csatlakoztatott, a memória X bájtjához való memória hozzáféréshez M-bit címet előállító első busz mester egységet, az első buszhoz csatlakoztatott, N nagyobb mint M bit címzési kapacitású második buszt tartalmaz, Y nagyobb X bájt memóriához való memória hozzáférésre, továbbá a második buszhoz kapcsolódó második busz memória célt, és az első busz mester egységet az Y bájt memórián belül bármely meghatározott helyen X bájt méretű memória blokkok hozzáférésére programozható módon irányító logikai egységet tartalmaz.

Találmányunk egyik lényeges előnye, hogy nem igényel külső áramköri elemeket ahhoz, hogy hozzáférést biztosítsunk az alsó memória tartomány fölötti, a M-bit címmel megcímezhető tartományhoz. Ehelyett az egy regiszterben tárolt bitszámot csupán összefűzzük az M-bites címmel, hogy ezzel létrehozzuk a memória bármely helyének hozzáférését biztosító M-bites memória címet. A több bit M-bithez való összetűzése megszünteti az is-4mert megoldásoknál fennálló korlátot is, vagyis azt, hogy egy memória szegmenst a memória térképen belül csupán egyetlen helyre lehetett újra lefoglalni.

Bizonyos előnyös kiviteli alakoknál a regiszter programozható, hogy a P bitek specifikált értékeit a regiszterben egy tárolási helyen eltárolhassuk. Ez a tulajdonság biztosítja a memória szegmens dinamikus újra allokálását a memória térképen belül különböző memória helyekhez.

A találmányt az alábbiakban a csatolt rajz segítségével ismertetjük részletesebben, amelyen a javasolt számítógép rendszer példakénti kiviteli alakját mutatjuk be. A rajzon az

1. ábra a találmány szerinti számítógép rendszer egy lehetséges összeállítását mutatja vázlatosan, a

2. ábrán az 1. ábrán bemutatott számítógép rendszer felépítési tömbvázlatát tüntettük fel a technika állásából ismert módon, a

3. ábra a technika állásából ismert módon újra lefoglalt memória szegmenst tartalmazó memória térkép tömbvázlata, a

4. ábrán a 3. ábrához hasonló memória térképet tüntettük fel, a találmány szerinti memória szegmens újra lefoglalással, az

5. ábra az 1. ábrán bemutatott számítógép rendszer felépítésének tömbvázlata, immár a találmány egy lehetséges kialakítása szerint, és a

6. ábra a találmány szerinti számítógép rendszer egy lehetséges kiviteli alakja szerint megvalósított DMA vezérlő felépítésének tömbvázlata.

Áttérve az ábrák, elsősorban az 1. ábra részletesebb bemutatására, azon hagyományos felépítésű 10 számítógép látható, amelynek 12 házában az összes szükséges hardver elemet tartalmazó egy vagy több áramköri lap helyezkedik el, és ezeken található a mikroproceszszor, a BIOS áramkör, a vezérlők, ROM, RAM, stb. A 12 számítógépnek 14 monitora és a 12 házhoz 18 kábellel csatlakozó 16 billentyűzete van. Az adattárolásra a 12 házon belül, a felhasználó számára hozzáférhetetlen módon elhelyezett merevlemezes egység szolgál, to• · • · · vábbá a felhasználó számára is hozzáférhető 20, 22 hajlékony lemezes meghajtóegysége, vagy az ábrán nem látható módon CD-ROM meghajtója, stb. van.

A 2. ábra az 1. ábrán kívülről megmutatott 10 számítógép számítógép rendszerének tömbvázlatát tüntettük fel a technika állásából ismert módon. Egy lokális buszhoz, például PCI buszhoz 40 PCI memória szolga egység kapcsolódik. A számítógép rendszernek 32 bővítőbuszként szolgáló második busza is van. Ez a bővítőbusz például hagyományos ISA busz lehet. Jóllehet a 32 ISA busz sokkal lassabb, mint a 30 PCI busz, a 32 ISA busz igen hasznos, hiszen nagyon sok jelenleg kapható eszköz egyrészt kizárólag a 32 ISA buszhoz csatlakoztatható, másrészt nem képes a 30 PCI busz sebességével megbízhatóan működni. A 2. ábrán látható konfigurációban tehát a 30 PCI busz a nagy sebességű eszközök használatát, a másik 32 ISA busz pedig az alacsony sebességű eszközök használatát teszi lehetővé.

A 30 PCI busz és a 32 ISA busz közötti interfészt 34 híd áramkör (Bridge Chip) valósítja meg. A 32 ISA buszhoz több 36 ISA busz mester egység valamint 38 ISA memória szolga egység van csatlakoztatva. A 34 híd áramkörben lévő 42 ISA busz interfész az ISA busz ciklusokat olyan rendszer busz ciklusokká alakítja át, amelyet a 34 híd áramkör is használni tud. 46 PCI busz interfész pedig a 30 PCI busz ciklusait fordítja le a 34 híd áramkör által is használható rendszer busz ciklusokká. 50 DMA vezérlő áramkör gondoskodik a rendszeren belül a memória hozzáférések DMA vezérléséről. Az 50 DMA vezérlő áramkör több önálló DMA csatornát biztosít, amelyen keresztül a memória hozzáférések történnek, beleértve az önálló 36 ISA busz mester egységeket is. Az 50 DMA vezérlő áramkör végzi a rendszer arbitrálást a 36 ISA busz mester egységek számára, amikor azok DMA átvitelt kívánnak végezni.

Mint korábban kifejtettük, a 30 PCI busz címzési kapacitása 4 GB memória megcímzését teszi lehetővé. A 3. ábrán ennek a 4 GB memóriának a memória térképét tüntettük fel, amelyen látható a 16 MB memória újra lefoglalása az ismert, technika állásához tartozó módszer szerint a 4 GB memórián belül. Mivel a 36 ISA busz mester egységek csupán 24 bites cím képzésére képesek, így azok csupán egy 16 MB-os szegmensen belül tudnak memória címzést végrehajtani. Ez a 3. ábrán az alsó 16 MB memórián látható. Az igények azonban odavezetnek, hogy efölött az alsó 16 MB-os szegmens fölött is szükség van a memória megcimzésére és újra lefoglalására, így az ismert megoldás külső áramköri ele-6mek felhasználásával a 32 bites PCI cím legmagasabb helyértékű bitjét (MSB) magasra állítja, ha a 32 ISA buszon mesterjelet észlel. Ez a 16 MB memóriát a 4 GB memórián belül a 3. ábrán látható módon egy más helyre foglalta újra le, azonban a 36 ISA busz mester egységek összes 30 PCI busz memóriához való hozzáférése ugyanehhez az újra lefoglalt szegmenshez futna be.

Ezzel ellentétben, mint a 4. ábrán látható a találmány szerinti számítógép rendszer dinamikus újra lefoglalási lehetőséget biztosít a 16 MB memória számára, amely így a 4 GB memórián belül bármely meghatározott 16 MB-os szegmensben elhelyezhető. Az önálló 36 ISA busz mester egységek mindegyike a 4 GB memórián belül önálló 16 MB-os memória szegmenssel rendelkezhetnek. A 16 MB-os szegmens találmány szerinti újra lefoglalására a 4. ábra memória térképe ad példát.

Az 5. ábra tömbvázlatán találmányunk lényegének megmagyarázásához szükséges fő elemeket tüntettük fel, amelyek összehasonlíthatók vagy kapcsolatba hozhatók a 2. ábra tömbvázlatával. A 32 ISA buszon keresztül egyetlen 36 ISA busz mester egység kapcsolódik a 34 híd áramkörhöz. A 30 PCI buszon keresztül pedig egyetlen PCI memória szolga egység csatlakozik a 34 híd áramkörre.

A 34 híd áramkörben elhelyezett és kiképzett 50 DMA vezérlőegység 66 felső oldal regisztert foglal magában, amely tartalmazza az ISA busz mester memória cím felső bájtját. Az 50 DMA vezérlőegység egy példakénti kiviteli alakját később, az 5. és 6. ábrák kapcsán ismertetjük. Ha a DMA csatorna kaszkád üzemmódba van kapcsolva, amint az a szakmában ismert, ez magában foglalja, hogy az 50 DMA vezérlőegység egy adott DMA csatornáját a 36 ISA busz mester egység rendszer arbitrálásra fogja felhasználni. Ha az 50 DMA vezérlőegység a kaszkád üzemmódú csatornán DMA arbitrálási kérelmet észlel, úgy az 50 DMA vezérlőegység megpróbálja átvenni a rendszer vezérlését a 36 ISA busz mester egység érdekében. Ha a vezérlést átadtuk a kaszkád üzemmódú csatornának, az 50 DMA vezérlőegység a szóbanforgó csatornára vonatkozó 66 felső oldal regiszter tartalmát betölti 68 DMA átvitel számlálóba. Ha az 50 DMA vezérlőegység nyugtázó jelet bocsát ki, a 36 ISA busz mester egység megkezdi az átvitelt a 32 bites PCI memóriába vagy memóriából. A 68 DMA átvitel számlálóban lévő felső bájtot hozzáadjuk a 24 bites ISA busz mester címhez, hogy ezzel létrehozzuk a teljes 32 bites PCI memória címet.

···· ··· ··

-7Α 36 ISA busz mester egység a 16 MB memória megcímzését hagyományos módon végzi. A 16 MB-os határ fölötti memória hozzáférése a 36 ISA busz mester egységek számára hozzáférhetővé válik és ezt a 34 híd áramkör hajtja végre az 50 DMA vezérlőegység felhasználásával, hogy egy fölső bájtot adjon az ISA busz mester címhez.

Mielőtt részletesebben is bemutatnánk egy olyan lehetséges 50 DMA vezérlőegységet, amelyet alkalmazhatunk a 32 bites PCI cím felső 8 bitjének létrehozására, néhány szóval általánosságban is ismertetjük egy DMA vezérlő felépítését illetve szerepét. Egy digitális számítógép rendszerben a mikroprocesszor a fő memóriában tárolt adatokkal működik. Mivel a rendszer fő memóriája gyakorlati okokból be van határolva, ahhoz járulékosan, de attól függetlenül további memóriatároló eszközök vannak rendszeresítve. Ha a mikroprocesszor a külső tárolóeszközökben, például merevlemezen tárolt adatokat kívánja felhasználni, úgy az adatokat a merevlemezről betöltjük a fö memóriába. A memória blokkoknak a számítógépen belüli ilyen mozgása erősen időrabló művelet és erősen lerontaná a számítógép rendszer gyorsaságát és hatékonyságát, ha a mikroprocesszornak kellene a memória átvitelt is vezérelnie illetve felügyelnie.

Annak érdekében, hogy a mikroprocesszort megszabadítsuk a számítógépen belül a memória blokkok mozgatásának a vezérlésétől, közvetlen hozzáférésű memória vezérlést, azaz 50 DMA vezérlőegységet használunk. Az 50 DMA vezérlőegység a mikroprocesszortól megkapja az arra vonatkozó információt, hogy honnan kell az adatokat elmozgatnia, a cím információt, hogy az elmozgatott adatokat hová kell továbbítania, valamint az átviendő bájtok számát. Miután a mikroprocesszor beprogramozta, az 50 DMA vezérlő átveszi és elvégzi a memória adatok átvitelét a számítógép rendszeren belül. Általános esetben a DMA műveleteket a bemeneti/kimeneti eszközök és a memória között használjuk adatok mozgatására, átvitelére.

Kereskedelmi forgalomban kapható ismert DMA vezérlő az USA-beli Intel cég által gyártott 8237 típusszámú DMA vezérlő. Minden egyes 8237 típusú DMA vezérlőnek négy önálló DMA csatornája van, amelyet a memória átvitelekre egymástól függetlenül használhatunk fel. Néhány jól ismert számítógép rendszer, közöttük az IBM PC/AT számítógépek vagy azzal kompatíbilis számítógépek két ilyen 8237 típusú DMA vezérlőt tartalmaznak. Az 5. és 6. ábrán bemutatott 50 DMA vezérlőegység ezeket a hagyományos 60, 62 DMA vezérlőket használja. Az első 60 DMA vezérlő egyik csatornáját a szakterületen is··· ·

-8mert módon a második 62 DMA vezérlő kaszkádolására használjuk. A 60, 62 DMA vezérlőpár így összesen hét DMA csatornát biztosít, ahol négy csatornát az első 60 DMA vezérlő, három csatornát pedig a második 62 DMA vezérlő szolgáltat.

Számos különböző jelet, többek között az órajelet nem tüntettük fel a 6. ábrán annak érdekében, hogy azt ne bonyolítsuk és a találmány lényege könnyebben érthető legyen. Szakember számára azonban magától értetődő, hogy a számítógép rendszerekben használt ismert és szokásos jelekre a bemutatott egységek működéséhez szükség van.

Az első és második 60, 62 DMA vezérlő busz mesterként működve 16 bit memória címet állít elő a 30 PCI busz számára. Az 50 DMA vezérlőegységnek 64 alsó oldal regisztere és 66 felső oldal regisztere van. A 64 alsó oldal regisztert a korábbi, ismert kialakításokban használták, (például az IBM cég PC/AT típusú számítógépeiben), hogy további é8 bit memória címzési kapacitást biztosítsanak és hogy ezzel összesen 24 bit címzési kapacitást, azaz 16 MB megcímzését tegyék lehetővé. A jelen találmány szerinti kiviteli alaknál további 8 bit memória címzési kapacitást hozunk létre, amellyel összesen 32 bit címzési kapacitást vagy ezzel egyenértékű módon 4 GB megcímzését tesszük lehetővé. Ezt a járulékos 8 bitet a 30 PCI buszon hozzuk létre a 66 felső oldal regiszterrel, ha egy 36 ISA busz mester egység veszi át a vezérlést egy DMA csatorna fölött (a memória cím alsó 24 bitjéhez hozzáadva). A 66 felső oldal regiszter tartalma a 7 különböző DMA csatorna mindegyike számára eltérő lehet, így hét darab 36 ISA busz mester egység tud hét különböző 16 MB-os memória szegmenst megcímezni a 30 PCI buszon keresztül a 4 GB memórián belül. A 66 felső oldal regiszter programozható, így egy kiválasztott 36 ISA busz mester egység számára a 16 MB-os memória szegmens elhelyezkedését a 4 GB memórián belül módosítani tudjuk.

Azzal, hogy egy felső oldal regisztert csatoltunk az IBM PC/AT típusú számítógép rendszerekben használt DMA vezérlőegység meglévő kialakításához, engedélyezzük a PCI busz számára a 32 bites memória címzést, míg a jól ismert és gyakorlatban kipróbált technológiák felhasználásával biztosítjuk a memória címek alsó 24 bitjét.

Claims (7)

1. • ··

   Szabadalmi igénypontok

   1. Számítógép rendszer azzal jellemezve, hogy M-bit memória címzési kapacitású első buszt, ahhoz csatlakoztatott, memória hozzáféréshez M-bit címzést előállító első busz mester egységet, az első buszhoz csatlakoztatott és N nagyobb M bit címzési kapacitású második buszt, a második buszhoz csatlakoztatott második busz memória célt, valamint az első buszhoz csatlakoztatott DMA vezérlőegységet tartalmaz, ahol a DMA vezérlőegységnek a felső rendű P biteket tároló regisztere van, és N=M+P, továbbá a regiszterben tárolt felső értékű P biteket az első busz mester egység által létrehozott M-bit címmel egyesítő és ezzel a második busz második busz memória céljában memória címzéséhez N bit címet létrehozó logikai egysége van.
2. 2. Az 1. igénypont szerinti számítógép rendszer azzal jellemezve, hogy több első busz mester egységet tartalmaz, és a DMA vezérlőegységnek memória címeket továbbító több DMA csatornája van, ahol minden egyes első busz mester egység külön-külön DMA csatornán át kommunikál, és a regiszternek az egyes DMA csatornáknak megfelelő tárolási egységei vannak.
3. 3. A 2. igénypont szerinti számítógép rendszer azzal jellemezve, hogy a regiszter a P bitek meghatározott értékeit az egyes tárolási helyeken eltároló programozható regiszterként vannak kialakítva.
4. 4. A 3. igénypont szerinti számítógép rendszer azzal jellemezve, hogy a P bitek meghatározott értékei minden egyes tárolási helyen eltérnek egymástól úgy, hogy az egyes első busz mester egységek számára kialakított N bit címek a második memória célban különböző memória blokkokhoz való hozzáférést eredményezően különböző.
5. 5. A 4. igénypont szerinti számítógép rendszer azzal jellemezve, hogy az első busz ISA busz (32), a második busz pedig PCI busz (30).
6. 6. Az 5. igénypont szerinti számítógép rendszer azzal jellemezve, hogy M értéke 24, N értéke 32 és P értéke 8.
7. 7. A 6. igénypont szerinti számítógép rendszer azzal jellemezve, hogy a DMA vezérlőegység (50) kaszkádba kapcsolt DMA vezérlőkből áll.

   ··· ·

   - 108. Számítógép rendszer azzal jellemezve, hogy M bit memória címzési kapacitású első buszt, ahhoz csatlakoztatott, a memória X bájtjához való memória hozzáféréshez M-bit címet előállító első busz mester egységet, az első buszhoz csatlakoztatott, N nagyobb mint M bit címzési kapacitású második buszt tartalmaz, Y nagyobb X bájt memóriához való memória hozzáférésre, továbbá a második buszhoz kapcsolódó második busz memória célt, és az első busz mester egységet az Y bájt memórián belül bármely meghatározott helyen X bájt méretű memória blokkok hozzáférésére programozható módon irányító logikai egységet tartalmaz.