HU189032B

HU189032B - Circuitry for doubling of frequency with a space factor of 50%, particularly for static inverters

Info

Publication number: HU189032B
Application number: HU38784A
Authority: HU
Inventors: Janos Banszky
Original assignee: Kohaszati Gyarepitoe Vallalat,Hu
Priority date: 1984-01-30
Filing date: 1984-01-30
Publication date: 1986-06-30
Also published as: HUT36299A

Abstract

A találmány tárgya kapcsolási elrendezés frekvencia kétszerezésre 50 %-os kitöltési tényezővel, változó bemeneti frekvencián, amelyben a bemeneti jel két integrátort hajt meg, melyek integrálási állandója 1 :2 arányban változik a bemeneti jel fázishelyzetétől függően. A megoldás lényege abban van, hogy a kapcsolási elrendezés bemenetére (Be) egy-egy soros áramkör csatlakozik párhuzamosan, amelyek fázisérzékeny átkapcsolóból (1 illetve 2), ennek kimeneteire kötött kétbemenetű kétintegrálási-idejű integrátorból (3 illetve 4) és ehhez kapcsolódó komparátorból (5 illetve 6) áll. A két soros áramkör egy kétbemenetű logikai áramkör (7) bemenetelre csatlakozik és ennek kimenete képezi a kapcsolási elrendezés kimenetét (Ki). Az integrátorokban (3, 4) a két integrálási-idő aránya 1 :2. 2 ábra -1-The present invention relates to a switching arrangement for frequency doubling with a 50% fill factor at a variable input frequency in which the input signal drives two integrators whose integration constant varies in a ratio of 1: 2 depending on the phase position of the input signal. The essence of the solution is that a serial circuit connected to the input (On) of the switching arrangement is connected in parallel, which are a phase-sensitive switch (1 or 2), a two-input dual-integration integrator (3 or 4) connected to its outputs and a comparator (5). or 6). The two-row circuit is connected to an input of a two-input logic circuit (7) and outputs the output of the switching arrangement (Ki). In the integrators (3, 4) the two integration-time ratios are 1: 2. Figure 2 -1-

Description

A találmány tárgya kapcsolási elrendezés frekvencia kétszerezésre 50 %-os kitöltési tényezővel, változó bemeneti frekvencián, amelyben a bemeneti jel két integrátort hajt meg, melyek integrálási állandója 1 : 2 arányban változik a bemeneti jel fázishelyzetétől Függően.BACKGROUND OF THE INVENTION The present invention relates to a switching arrangement for doubling frequency with a 50% fill factor at a variable input frequency in which the input signal drives two integrators whose integration constant varies by 1: 2 depending on the phase position of the input signal.

Ismeretes, hogy a frekvencia kétszerezésnél az 50 %-os kitöltési tényező eléréséhez többnyire szükséges a bejövő frekvenciával megegyező, de attól 90°-kal eltolt jel előállítása. Kivétel azok az esetek, amikor a bemenetijei a 90° helyén előre ismert értéket vesz fel. Ekkor pl, csúcskomparátor alkalmazásával ki tudjuk jelölni a 0 átmenetek közti idő felét. Ezen érték hiányában viszont biztosítanunk kell egy segédkörrel 90°-os jel eltolást. Szinuszos bemeneti jelhez képest 9O’-kal eltolt jel előállításához elméletileg két lehetőség van:It is known that in the case of frequency doubling, it is usually necessary to produce a signal equal to the incoming frequency, but offset by 90 °, in order to achieve a 50% fill factor. The exception is when its input inputs take a known value at 90 °. Then, for example, using a peak comparator, we can select half of the time between the 0 transitions. In the absence of this value, however, we need to ensure a 90 ° signal offset with an auxiliary circuit. There are theoretically two options for generating a signal offset by a 9O 'relative to a sinusoidal input signal:

- a segédkor csak kapacitást tartalmaz- auxiliary contains only capacity

- a segédkor csak induktivitást tartalmaz.- contains auxiliary inductance only.

Ennek tökéletes megvalósítása viszont lehetetlen, mivel mindkét esetben a reaktáns tag ellenállás összetevőt is tartalmaz, s így a pontosan 90°-os eltolást soha sem tudjuk elérni. Ezzel a módszerrel tehát a frekvencia kétszerezése megoldható, viszont az 50 %os kitöltési tényező biztosítása csak közelítőleg lehetséges.However, this is impossible to achieve perfectly, since in both cases the reactant tag contains a resistor component, so that an exact 90 ° offset can never be achieved. In this way, the frequency can be doubled, but the fill factor of 50% can only be approximated.

Ezen ismert nehézségek miatt különböző megoldások születtek a Feladatra:Because of these known difficulties, different solutions were found for the Task:

- A 4.077.010 lajstromszámú USA szabadalom szerinti kapcsolási elrendezés frekvencia kétszerezést valósít meg 50 %-os kitöltési tényezővel, állandó bemeneti frekvenciánál. A kapcsolás két állandó nagyságú késleltető tagot (RC elemekből) tartalmaz, melyek azonos időnagysággal késleltetik a bemenetre adott négyszögjelet. A két késleltető tag a bemenet Fázishelyzetétől függően szolgáltat monostabil jeleket, melyek 180 fokkal vannak egymástól eltolva. A két jel összekapuzásábó! kapjuk a kétszeres frekvenciájú 50 %-os kitöltésű jelet.The U.S. Pat. No. 4,077,010 provides a frequency doubling of frequency with a 50% fill factor at a constant input frequency. The circuit comprises two constant delay members (of RC elements) which delay the rectangular signal to the input by the same amount of time. The two delay members provide monostable signals that are 180 degrees offset, depending on the input phase. The two signals are in tune! we get the dual frequency 50% fill signal.

Ezen megoldás hátránya az, hogy csak egyetlen frekvencián biztosítja az 50 %-os kitöltési tényezőt.The disadvantage of this solution is that it provides a fill factor of 50% at only one frequency.

- A 4.042.834 lajstromszámú USA szabadalom szerinti kapcsolásban egy kondenzátor folyamatos átpolarizálása történik a bemenetre kapcsolt frekvencia ütemében. Erre a kondenzátorra csatlakozik két komparátor, melyek a kondenzátor egyik vagy másik irányban feltöltött állapotát figyelik. A komparátor jeleket kétbemenetü kapuáramkörre vezetve kapjuk a kétszeres frekvenciájú jelet, mely frekvenciasávon belül állandó szélességű.In U.S. Pat. No. 4,042,834, a capacitor is continuously polarized at the frequency of the input. Two capacitors are connected to this capacitor which monitor the state of the capacitor in one direction or another. A comparator signal is applied to a dual-input gate circuit to obtain a dual frequency signal having a constant width within the frequency band.

Ezen megoldásnál a bemeneti frekvencia tetszőleges lehet, viszont állandó jelszélességet szolgáltat, és így ez sem alkalmas minden esetben az 50 %-os kitöltési tényező biztosítására.In this solution, the input frequency can be arbitrary, but it provides a constant signal width, and thus is not always suitable for providing a 50% fill factor.

- PLL áramkörök (Phase Locked Loop) amelyek a híradástechnikában használatosak. A PLL áramkör visszacsatolást tartalmazó rendszer, amely fáziskomparátort, aluláteresztő szűrőt, hibajelerősítőt és egy feszültségvezérelt oszcillátort (VCO) tartalmaz. Működésére jellemző, hogy a VCO addig változtatja az oszcillátor frekvenciáját, amíg a kimeneti frekvencia azonos nem lesz a bemenetivel, s attól 90°-kal eltolva. Ez az állapot a behúzás.- PLL (Phase Locked Loop) circuits used in telecommunications. The PLL circuit feedback system includes a phase comparator, a low pass filter, an error amplifier and a voltage controlled oscillator (VCO). Typically, the VCO changes the oscillator frequency until the output frequency is the same as the input and is shifted by 90 °. This is the state of indentation.

Bemenetre jelet nem adva a kimenet a középfrekvenciávai rezeg, mely a VCO-ra csatolt kondenzátor nagyságával állítható be.Without signaling the input, the output is a center frequency oscillator that can be adjusted by the size of the capacitor attached to the VCO.

A PLL áramkörök alkalmazásával pontosan elérhető 90°-os eltolás, így az 50 %-os kitöltési tényező változó frekvencián, viszont ehhez több periódus idő szükséges és korlátozott sávszélességük van, továbbá igen bonyolult s drága megoldás.Using PLL circuits, you can achieve an exact 90 ° offset, such as a 50% fill factor at variable frequency, but this requires more period time and limited bandwidth, and is a very complicated and expensive solution.

Találmányunkkal egy olyan egyszerű és olcsó felépítésű áramkört kívánunk létrehozni, amely tetszőleges bemeneti frekvencijú jel esetén is biztosítja az 50 %-os kitöltési tényezőjű kétszerezett frekvenciájú jelsorozatot.SUMMARY OF THE INVENTION The present invention is directed to a simple and inexpensive structure that provides a doubled frequency signal with a 50% fill factor even at any input frequency signal.

A találmány azon a felismerésen alapszik, hogy integrátorok alkalmazásával tetszőleges frekvencián elérhető a pontosan 90°-os eltolás, és biztosítható, hogy ez az eltolt jel az első fél periódus után már rendelkezésre álljon.The invention is based on the discovery that using integrators an exact 90 ° offset can be achieved at any frequency, and it is ensured that this offset signal is available after the first half period.

Találmányunk tehát kapcsolási elrendezés frekvencia kétszerezésére, előnyösen statikus inverterekhez. A megoldás lényege abban van, hogy a kapcsolási elrendezés bemenetére egy-egy soros áramkör csatlakozik párhuzamosan, amelyek fázisérzékeny átkapcsolóból, ennek kimeneteire kötött kétbemenetü kétintegrálási-idejű integrátorból és ehhez kapcsolódó komparátorból áll. A két soros áramkör egy kétbemenetű logikai áramkör bemenetelre csatlakozik és ennek kimenete_zképezi a kapcsolási elrendezés kimenetét. Az integrátorokban a két'integrálási-idő aránya 1:2.Thus, it is an object of the present invention to double the frequency of a switching arrangement, preferably for static inverters. The essence of the solution is that a series circuit is connected in parallel to the input of the circuit arrangement, which consists of a phase-sensitive switch, a two-input dual-integration time integrator connected to its outputs and a related comparator. The two serial circuits are connected to an input of a dual input logic circuit and its output _z is the output of the circuit arrangement. The integrators have a 1: 2 ratio of two integration times.

Találmányunkat részletesebben az ábrák alapján magyarázzuk, ahol azThe invention will be explained in more detail by reference to the drawings, where

1. ábra a találmány szerinti kapcsolási elrendezés blokksémáját, aFigure 1 is a block diagram of a circuit arrangement according to the invention, a

2. ábra ennek egy lehetséges megvalósítási módját, aFigure 2 shows a possible embodiment of this, a

3. ábra a kapcsolás egyes megjelölt pontjaiban látható jelalakokat, aFigure 3 shows the waveforms at each of the marked points of the circuit, a

4. ábra a találmány szerinti kapcsolási elrendezés egy lehetséges további megoldásának blokksémáját, azFIG. 4 is a block diagram of a further embodiment of a circuit arrangement according to the invention, FIG

5. ábra ennek jelalakjait ábrázolja.Figure 5 illustrates its waveforms.

Amint az az 1. ábrán látható a találmány szerinti kapcsolási elrendezés Be bemenetére két soros áramkör kapcsolódik párhuzamosan. Az egyik soros áramkör az 1 fázisérzékeny át kapcsolóból, a 3 integrátorból és az 5 komparátorból áll. A másik soros áramkör a 2 fázisérzékeny átkapcsolóból, 4 integrátorból és 5 komparátorból áll. A két soros áramkör a 7 kétbemenetü logikai áramkör bemenetelre csatlakozik s ennek kimenete képezi a kapcsolási elrendezés Ki kimenetét. .As shown in Fig. 1, two serial circuits are connected in parallel to the input B1 of the circuit according to the invention. One serial circuit consists of a phase-sensitive switch 1, an integrator 3 and a comparator 5. The other serial circuit consists of a phase-sensitive switch 2, an integrator 4 and a comparator 5. The two serial circuits are connected to the input of the dual input logic circuit 7, the output of which is the output of the circuit layout. .

A 3 és 4 integrátorok két-két bemenettel és két-két integrálási idővel rendelkeznek. Az integrálási idők úgy aránylanak egymáshoz mint 1 : 2.The integrators 3 and 4 have two inputs and two integration times. The integration times are related to each other as 1: 2.

A 2. ábrán látható a találmány szerinti megoldás egy kiviteli változata, ahol az 1 illetve 2 fázisérzékeny átkapcsoló az egymáshoz képest ellentétes vezetési állapotú Dl és D2 illetve D3 és D4 diódákból áll. Ezekkel sorosan kapcsolódnak az Rl és R2 illetve R3 és R4 ellenállások. A 3 integrátor az Rl és R2 ellenállások közös pontjaira kapcsolódó Cl kondenzátorral (áthidalt 11 műveleti erősítőből, a 4 integrátor az R3 és R4 ellenállások közös pontjára csatolt C2 kondenzátorral áthidalt 12 műveleti erősítőből áll. A 7Figure 2 illustrates an embodiment of the present invention, wherein the phase-sensitive switches 1 and 2 consist of diodes D1 and D2 and D3 and D4, respectively, with opposite conductance. These are connected in series with resistors R1 and R2 and R3 and R4. The integrator 3 consists of a capacitor C1 connected to the common points of the resistors R1 and R2 (a bridged operational amplifier 11), and the integrator 4 consists of an operational amplifier 12 bridged by the capacitor C2 connected to the common points of the resistors R3 and R4.

189 032 kétbemenetű logikai áramkör pedig egy kétbemenetíi L ÉS-kapu. ’The 189,032 two-input logic circuit is a two-input L AND gate. '

A kapcsolás működése és a keletkező jelalakok (1. 3, ábra) a következők: . . ^! The operation of the circuit and the resulting waveforms (Figure 1.3) are as follows:. . ^!

A Be bemenetre adott bemenőjel (négyszögjel) pozitív fázisában D2 és D4 diódák nyitottak a 3 integrátor RI x C1 integrálási idővel a 4 integrátor R₃ x C2 integrálási idővel integrál. Amikor a bemenőjel fázist vált a D2 és D4 diódák zárnak D1 és D3 diódák, nyitnak és a 3 ill. 4 integrátorok integrálási állandója R2 x Cl illetve R4 x C2 lesz. Az R2 és R4 ellenállásokat úgy választjuk meg, hogy az integrálási idő most az előző esetben mérthez képest felére csökkenjen. A 3 integrátor kimenetén az Al jelsorozatot a 4 integrátor kimeneten az A2 jelsorozatot kapjuk. Ezen jelekből az 5 illetve 6 komparátorok segítségével az A3 és A4 jelsorozatot (négyszögjeleket) állítjuk elő úgy, hogy mivel a 3 ill. 4 integrátorok a fél integrálási idő után ugyanazt a feszültségváltozást fele idő alatt elérve telítésbe jutnak s ezt a telítési szakaszokat érzékelik az 5 ill. 6 komparátorok.In the given input input signal (square wave signal) a positive phase D2 and D4 diodes open to three C1 integrator RI x integration time of the integrator 4 integrates _R3 x C2 integration time. When the input signal switches phase, the D2 and D4 diodes close, the D1 and D3 diodes open and the 3 and 3 diodes open. The integration constants of 4 integrators will be R2 x Cl and R4 x C2, respectively. The resistors R2 and R4 are chosen so that the integration time is now halved compared to the former. At the output of the integrator 3 the signal A1 is obtained and at the integrator output 4 the signal A2 is obtained. From these signals, comparisons 5 and 6 are used to produce the A3 and A4 signal series (rectangular signals), so that since 3 After half the integration time, the integrators reach the same voltage change in half the time they reach saturation, and this saturation period is detected in the 5 and 5-second increments. 6 comparators.

Ezek négyszögjelek, frekvenciájuk megegyezik az fbe bemenőjel frekvenciájával, de egymáshoz képest fázisban 18O’-kal el vannak tolva.These are rectangular signals with the same frequency as the input signal fbe, but are offset in phase by 18O '.

Az 5 illetve 6 komparátorok, melyeknek komparálási szintje eltérő kell legyen, kimenete a L ÉS-kapu bemenetelre csatlakozik s ennek kimenetén jelenik meg az f_ki kimenőjel, amely a f^ bemenőjelhez képest kétszeres frekvenciájú és 50 %-os kitöltési tényezőjű.The output of the comparators 5 and 6, which must have a different level of comparison, is connected to the input of the AND gate L, _the output of which is f _off , which is twice the frequency of the input f and has a fill factor of 50%.

A 3. ábrán a jelalakokból látható, hogy a f^ bemenőjelhez képest egy fél periódussal később indul az f_kikimenőjel.In Figure 3, the waveforms show that the output of f _out starts half a period later than the input signal f 1.

Esetenként problémát okozhat az, hogy az 5 és 6 komparátorok komparálási szintje eltérő. Ezt a problémát a 4. ábrán Iátható kapcsolással küszöbölhetjük ki. Ezen megoldásnál az egyik soros áramkörbe a fázisérzékeny átkapcsoló elé, például a 2 fázisérzékeny átkapcsoló elé, egy 9 invertert kapcsolunk s ekkor két azonos 8 és 10 komparátort használhatunk.Occasionally, it may be a problem that the comparator levels of the comparators 5 and 6 are different. This problem can be overcome by the switching shown in FIG. In this solution, an inverter 9 is connected to one of the serial circuits in front of the phase-sensitive switch, for example, the phase-sensitive switch 2, and two identical comparators 8 and 10 can then be used.

Az 5. ábrán láthatók ezen kapcsolás jelalakjai. A B1 jelsorozat az f^ bemenőjel ellenfázisú jele, a B2, illetve B3 jelsorozat a 3 illetve 4 integrátorok kimenőjelei. A B4 és B5 jelsorozatok a 8 és 10 komparátorok kimenetén megjelenő egymáshoz képest fázisban 180°-kal eltolt jelsorozatok, melyből a 7 kétbemenetű logikai áramkör állítja elő a kétszeres frekvenciájú f_ki kimenő jelet.Figure 5 shows the waveforms of this circuit. Signal sequence B1 is the counter-phase signal of input signal f ^, signal sequence B2 and B3 are the output signals of integrators 3 and 4, respectively. B4 and B5 sequences offset by 180 ° in phase relative to one another on the output of comparators 10 and eight sequences, which generates the double-frequency output signal f _{out of} the seven two-input logic circuit.

A jelalakból látható, hogy induláskor az áramkör kimenetén egy félperiódus idő szükséges a helyes kimenetijei előállításához. Ez jelentős lehet pl. terhelésről vezetett erősáramú szelepek (tirisztorok) szabályo10 zó körében való alkalmazásnál, akkor ha előre nem ismerjük a fellépő működési frekvenciát a változó terhelési és üzemi feltételek miatt.The waveform shows that at start-up, the circuit output requires half a period of time to produce the correct output. This can be significant eg. for use in the control circuit of load-driven power valves (thyristors) when the operating frequency is not known in advance due to changing load and operating conditions.

Ezen megoldás alkalmazható előnyösen még modemekben és jelgenerátorokban.This solution can also be used advantageously in modems and signal generators.

Claims

1. Switching arrangement for doubling frequency,

20 having a filling factor of 50%, preferably for static inverters, which are built of, and are known from, circuit units, - phase-sensitive switches, dual-input dual-integration time integrators, comparators and logic circuits,

25 characterized in that a serial circuit is connected to the input (On) of the circuit arrangement in parallel, which is connected by a phase-sensitive switch (1 or

2) a dual-input dual-integration integrator (3 and 4) connected to its output and associated

They consist of 30 comparators (5 and 6) and the two serial circuits are connected to an input of a dual-input logic circuit (7), the output of which is the output (Off) of the circuit arrangement, and the integrators (3, 4) 1: 2.

Circuit arrangement according to claim 1, characterized in that an inverter (9) is connected in front of the phase-sensitive switch (2) in one of the serial circuits.

The circuit arrangement according to claim 1 or 2, characterized in that the two-input logic circuit (7) is an AND gate (L).