FR3135160A1 - Procédé de fabrication de dispositifs optoélectroniques - Google Patents

Procédé de fabrication de dispositifs optoélectroniques Download PDF

Info

Publication number
FR3135160A1
FR3135160A1 FR2204145A FR2204145A FR3135160A1 FR 3135160 A1 FR3135160 A1 FR 3135160A1 FR 2204145 A FR2204145 A FR 2204145A FR 2204145 A FR2204145 A FR 2204145A FR 3135160 A1 FR3135160 A1 FR 3135160A1
Authority
FR
France
Prior art keywords
layer
stack
materials
support
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2204145A
Other languages
English (en)
Inventor
Francois Roy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR2204145A priority Critical patent/FR3135160A1/fr
Priority to US18/140,100 priority patent/US20230361241A1/en
Publication of FR3135160A1 publication Critical patent/FR3135160A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1828—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe
    • H01L31/1836—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe comprising a growth substrate not being an AIIBVI compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H01L33/0087—Processes for devices with an active region comprising only II-VI compounds with a substrate not being a II-VI compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials

Abstract

Procédé de fabrication de dispositifs optoélectroniques La présente description concerne un procédé de fabrication de dispositifs optoélectroniques comprenant la croissance par épitaxie, sur chaque première couche (18) de premières couches d'un premier matériau semiconducteur recouvrant un premier support (20) et espacées les unes des autres, d'une deuxième couche (24) en un deuxième matériau, et la croissance par épitaxie sur chaque deuxième couche, d'un empilement (26) de couches semiconductrice comprenant une troisième couche (28) au contact physique de la deuxième couche, la séparation de chaque empilement par rapport à la première couche par gravure de la deuxième couche par une gravure sélective à la fois par rapport aux premier et troisième matériaux, et le report des empilements sur un deuxième support, chacun des premier et troisième matériaux étant un composé III-V ou II-VI. Figure pour l'abrégé : Fig 6

Description

Procédé de fabrication de dispositifs optoélectroniques
La présente description concerne de façon générale les procédés de fabrication de dispositifs optoélectroniques.
Des matériaux semiconducteurs adaptés à la réalisation de composants optoélectroniques pouvant capter ou émettre un rayonnement infrarouge comprennent les composés III-V. Il n'est actuellement pas connu de procédés permettant la croissance de couches en composé III-V par épitaxie directement sur un substrat en silicium.
Un exemple de procédé de fabrication d'un dispositif optoélectronique comprenant des composants optoélectroniques en composés III-V comprend la formation d'un bloc en un composé III-V, le transfert d'une couche du composé III-V du bloc sur un support et la croissance par épitaxie, depuis la couche du composé III-V, d'un empilement de couches semiconductrices en composés III-V, dans lequel seront formés les composants optoélectroniques. Un tel procédé présente un coût élevé, notamment en raison du fait que le nombre de couches du composé III-V pouvant être transférées depuis un même bloc est réduit.
Un objet d'un mode de réalisation est de prévoir un procédé de fabrication de dispositifs optoélectroniques palliant tout ou partie des inconvénients des procédés existants.
Un autre objet d'un mode de réalisation est que le procédé de fabrication présente un coût réduit.
Un mode de réalisation prévoit un procédé de fabrication de dispositifs optoélectroniques comprenant la croissance par épitaxie, sur chaque première couche de premières couches d'un premier matériau semiconducteur recouvrant un premier support et espacées les unes des autres, d'une deuxième couche en un deuxième matériau, et la croissance par épitaxie, sur chaque deuxième couche, d'un empilement de couches semiconductrices comprenant une troisième couche au contact physique de la deuxième couche, la séparation de chaque empilement par rapport à la première couche par gravure de la deuxième couche par une gravure sélective à la fois par rapport aux premier et troisième matériaux, et le report des empilements sur un deuxième support, chacun des premier et troisième matériaux étant un composé III-V ou II-VI.
Selon un mode de réalisation, le procédé comprend, après l'étape de séparation de chaque empilement par rapport à la première couche, la réutilisation du premier support recouvert des premières couches pour la croissance par épitaxie, sur chaque première couche, d'une nouvelle deuxième couche du deuxième matériau semiconducteur, et la croissance par épitaxie sur chaque nouvelle deuxième couche, d'un nouvel empilement de couches semiconductrices.
Selon un mode de réalisation, le deuxième matériau est un composé ternaire ou quaternaire.
Selon un mode de réalisation, la gravure utilisée à l'étape de séparation de chaque empilement par gravure de la deuxième couche est une gravure humide sélective par rapport aux premier et troisième matériaux.
Selon un mode de réalisation, les paramètres de maille des premier, deuxième, et troisièmes matériaux sont égaux à 0,1 % prés.
Selon un mode de réalisation, chaque empilement comprend, en outre, au moins une quatrième couche d'un quatrième matériau, et la gravure utilisée à l'étape de séparation de chaque empilement par gravure de la deuxième couche est sélective à la fois par rapport aux premier, troisième et quatrième matériaux.
Selon un mode de réalisation, le deuxième support comprend une plaque comprenant plusieurs exemplaires d'un circuit électronique, chaque circuit électronique étant recouvert d'un empilement parmi les empilements après l'étape de report des empilements sur le deuxième support.
Selon un mode de réalisation, le procédé comprend en outre la découpe de la plaque pour séparer les circuits électroniques recouverts chacun d'un empilement parmi les empilements.
Un mode de réalisation prévoit également un produit intermédiaire comprenant un premier support recouvert de premières couches d'un premier matériau semiconducteur espacées les unes des autres et comprenant, sur chaque première couche, une deuxième couche en un deuxième matériau reliée à la première couche par une relation d'épitaxie, et, sur chaque deuxième couche, un empilement de couches semiconductrices comprenant une troisième couche au contact physique de la deuxième couche et reliée à la deuxième couche par une relation d'épitaxie, chacun des premier et troisième matériaux étant un composé III-V ou II-VI, le deuxième matériau étant adapté à être gravé de façon sélective par rapport aux premier et troisième matériaux.
Selon un mode de réalisation, chaque empilement comprend, en outre, au moins une quatrième couche d'un quatrième matériau, le deuxième matériau étant adapté à être gravé de façon sélective à la fois par rapport aux premier, troisième et quatrième matériaux.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
les , , , , , , , , , et illustrent des étapes d'un mode de réalisation d'un procédé de fabrication de dispositifs optoélectroniques ;
la est un diagramme de phases ; et
la est une vue en coupe, partielle et schématique, d'un mode de réalisation d'un dispositif optoélectronique.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. En outre, on considère ici que les termes "isolant" et "conducteur" signifient respectivement "isolant électriquement" et "conducteur électriquement".
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. Sauf précision contraire, les adjectifs numéraux ordinaux, tels que "premier", "deuxième", etc., sont utilisés seulement pour distinguer des éléments entre eux. En particulier, ces adjectifs ne limitent pas les modes de réalisation décrits à un ordre particulier de ces éléments.
Un mode de réalisation d'un procédé de fabrication de dispositifs optoélectroniques comprenant des composants optoélectroniques à composés III-V ou II-VI va maintenant être décrit en relation avec les figures 1 à 10, qui sont des vues en coupe, partielles et schématiques, illustrant les structures obtenues à des étapes du mode de réalisation du procédé de fabrication.
Les figures 1 à 5 illustrent des étapes du mode de réalisation du procédé de fabrication qui sont mises en oeuvre à la première mise en oeuvre du procédé et conduisent à l'obtention d'un support recouvert de couches semiconductrices représenté en . Les figures 6 à 9 illustrent des étapes qui sont mises en oeuvre au cours d'un cycle de fabrication de dispositifs optoélectroniques à partir du support recouvert de couches semiconductrices de la . La représente un support recouvert de couches semiconductrices obtenu suite au cycle de fabrication de dispositifs optoélectroniques illustrés sur les figures 6 à 9 et qui peut être utilisé pour effectuer à nouveau le cycle de fabrication de dispositifs optoélectroniques illustré sur les figures 6 à 9.
La représente la structure obtenue après le report, sur un support 10, de blocs 16 d'un premier matériau semiconducteur monocristallin ayant chacun une face supérieure 14, trois blocs 16 étant représentés à titre d'exemple en . Les blocs 16 reposent sur le support 10 au contact physique du support 10 à distance les uns des autres. Les blocs 16 peuvent être réalisés par sciage d'un substrat donneur. Chaque bloc 16 est alors individuellement collé sur le support 10. Selon un mode de réalisation, la dimension latérale maximale de chaque bloc 16 est comprise entre 1 mm et 10 mm.
Selon un mode de réalisation, le premier matériau semiconducteur est un composé III-V ou un composé II-VI. Des exemples d'éléments du groupe III comprennent le gallium (Ga), l'indium (In) ou l'aluminium (Al). Des exemples d'éléments du groupe V comprennent l'azote (N), le phosphore (P), ou l'arsenic (As). Des exemples de composés III-V sont AsGa, GaN, AlN, InP, InN, InGaN, AlGaN, InGaAs ou AlInGaN. De façon générale, les éléments dans le composé III-V peuvent être combinés avec différentes fractions molaires. Des exemples d'éléments du groupe II comprennent des éléments du groupe IIA, notamment le béryllium (Be) et le magnésium (Mg) et des éléments du groupe IIB, notamment le zinc (Zn) et le cadmium (Cd). Des exemples d'éléments du groupe VI comprennent des éléments du groupe VIA, notamment l'oxygène (O) et le tellure (Te). Des exemples de composés II-VI sont ZnO, ZnMgO, CdZnO ou CdZnMgO. De façon générale, les éléments dans le composé II-VI peuvent être combinés avec différentes fractions molaires. Le premier matériau peut comprendre un dopant. A titre d'exemple, pour des composés III-V, le dopant peut être choisi parmi le groupe comprenant un dopant de type P du groupe II, par exemple, du magnésium (Mg), du zinc (Zn), du cadmium (Cd) ou du mercure (Hg), un dopant du type P du groupe IV, par exemple du carbone (C) ou un dopant de type N du groupe IV, par exemple du silicium (Si), du germanium (Ge), du sélénium (Se), du souffre (S), du terbium (Tb) ou de l'étain (Sn).
La représente la structure obtenue après la formation d'un plan P de fragilisation dans chaque bloc 16. Le plan de fragilisation P délimite une couche semiconductrice 18 dans chaque bloc 16 entre la face libre 14 du bloc 16 et le plan de fragilisation P.
Selon un mode de réalisation, la profondeur du plan P de fragilisation dans chaque bloc 16 depuis la face libre 14 du bloc 16 est comprise entre 200 nm et 3 µm. La formation du plan de fragilisation P peut comprendre une implantation d'hydrogène dans chaque bloc 16 au niveau du plan de fragilisation P.
La représente un support 20 recouvert d'une couche isolante 22. Selon un mode de réalisation, le support 20 correspond à une plaque de silicium utilisée de façon classique en microélectronique. A titre d'exemple, la dimension latérale maximale du support 20 est comprise entre 200 mm et 300 mm et l'épaisseur du support 20 est comprise entre 600 µm et 800 µm. A titre de variante, la couche isolante 22 peut ne pas être présente.
La représente la structure obtenue après la réalisation d'un collage moléculaire entre les blocs 16 et la couche isolante 22. Dans ce but, la structure représentée en est appliquée contre la structure représentée en de façon que la face libre 14 de chaque bloc 16 soit mise en contact avec la couche isolante 22.
La représente la structure obtenue après la séparation, pour chaque bloc 16, de la couche semiconductrice 18 du reste de bloc 16 par rupture du bloc 16 au niveau du plan de fragilisation P. On obtient ainsi des couches semiconductrices monocristallines 18 du premier matériau qui reposent sur le support 20 au contact physique de la couche isolante 22 à distance les unes des autres. Le nombre de couches semiconductrices adjacentes 18 dépend notamment des dimensions du support 20. La dimension latérale maximale de chaque couche semiconductrice 18 correspond à la dimension latérale du bloc 16 décrite précédemment, et est par exemple comprise entre 1 mm et 10 mm. Selon un mode de réalisation, le nombre de couches semiconductrices 18 sur le support 20 est compris entre 1 et 4. Selon un mode de réalisation, l'épaisseur de chaque couche semiconductrice 18 est comprise entre 10 nm et 4 µm.
Le procédé peut comprendre un traitement des couches semiconductrices 18 présentes sur le support 20 pour favoriser des étapes ultérieures de croissance par épitaxie sur les couches semiconductrices 18. Le traitement peut comprendre le détourage du pourtour des couches semiconductrices 18 et/ou une gravure du côté des faces supérieures des couches semiconductrices 18 pour retirer des parties des couches semiconductrices 18 dont la qualité cristalline ne serait pas suffisante pour des étapes ultérieures de croissance par épitaxie. Le traitement peut comprendre une étape de planarisation mécanochimique, également appelée gravure mécanochimique ou CMP (sigle anglais pour Chemical-Mechanical Planarization), qui combine généralement gravure chimique et mécanique.
La représente la structure obtenue après la croissance par épitaxie, d'une couche sacrificielle monocristalline 24 en un deuxième matériau sur chaque couche semiconductrice 18, et après la formation, sur chaque couche sacrificielle 24, d'un empilement 26 de couches semiconductrices monocristallines en composés III-V ou II-VI, dans lequel sont formés ultérieurement au moins un composant optoélectronique, de préférence une pluralité de composants optoélectroniques .
Selon un mode de réalisation, les composants optoélectroniques qui sont formés ultérieurement dans chaque empilement 26 correspondent à des photodiodes. Selon un autre mode de réalisation, les composants optoélectroniques qui sont formés ultérieurement dans chaque empilement 26 correspondent à des diodes électroluminescentes. A titre d'exemple, chaque empilement 26 comprend des première et deuxième couches semiconductrices 28 et 30, et une couche active 32 interposée entre les deux couches semiconductrices 28 et 30. La première couche semiconductrice 28 est située du côté de la couche sacrificielle 24, au contact physique de la couche sacrificielle 24, et la deuxième couche semiconductrice 30 comprend une face libre 34. Les couches semiconductrices 28 et 30 sont des couches d'un troisième matériau semiconducteur, qui peut être identique au premier matériau.
Selon un mode de réalisation, l'épaisseur totale du chaque empilement 26 est comprise entre 50 nm et 3 µm.
La couche active 32 est la région depuis laquelle est captée la majorité du rayonnement électromagnétique reçu par les composants optoélectroniques formés dans l'empilement 26 ou est émise la majorité du rayonnement électromagnétique fourni par les composants optoélectroniques formés dans l'empilement 26. Selon un mode de réalisation, la couche active 32 peut comporter des moyens de confinement, tels qu'un puits quantique unique ou des puits quantiques multiples. Selon un mode de réalisation, la couche active 32 forme un puits quantique unique. La couche active 32 est alors composée d'une monocouche monocristalline d'un quatrième matériau semiconducteur, par exemple un alliage du composé III-V ou II-VI et d'un troisième élément, notamment le InGaAs, dont la bande interdite est différente du premier matériau semiconducteur dopé. Une structure de puits quantiques multiples comprend un empilement de couches semiconductrices formant une alternance de puits quantiques et de couches barrières.
Le troisième matériau semiconducteur composant les couches semiconductrices 28 et 30 est un composé III-V ou un composé II-VI tel que défini précédemment pour le premier matériau. De préférence, le troisième matériau est identique au premier matériau. Selon un mode de réalisation, l'épaisseur de la couche semiconductrice 28 est comprise entre 50 nm et 500 nm.
Selon un mode de réalisation, le deuxième matériau composant la couche sacrificielle 24 est un composé ternaire ou un composé quaternaire. Le deuxième matériau est différent du premier matériau, du troisième matériau, et du quatrième matériau. Le deuxième matériau est choisi de façon à avoir un paramètre de maille, également appelée constante de maille, proche du paramètre de maille du premier matériau pour permettre la croissance par épitaxie d'un cristal du deuxième matériau depuis un cristal du premier matériau. De préférence, les paramètres de maille des premier et deuxième matériaux sont égaux à 0,1 % prés. Le deuxième matériau est choisi de façon à avoir un paramètre de maille proche du paramètre de maille du troisième matériau pour permettre la croissance par épitaxie d'un cristal du troisième matériau depuis un cristal du deuxième matériau. De préférence, les paramètres de maille des troisième et deuxième matériaux sont égaux à 0,1 % prés.
Le deuxième matériau semiconducteur est un matériau susceptible d'être gravé de façon sélective par rapport au premier matériau, au troisième matériau, et au quatrième matériau. La gravure du deuxième matériau est dite sélective par rapport au premier matériau, troisième et quatrième matériaux lorsque, dans de mêmes conditions de gravure, la vitesse de gravure, également appelée taux de gravure, par exemple exprimé en nm/min, du deuxième matériau est supérieure d'au moins un facteur 200 aux vitesses de gravure du premier, troisième et quatrième matériaux. De préférence, le deuxième matériau semiconducteur est un matériau susceptible d'être gravé par gravure chimique humique de façon sélective par rapport au premier, troisième, et quatrième matériaux. Selon un mode de réalisation, l'épaisseur de la couche sacrificielle 24 est comprise entre 200 nm et 800 nm.
La représente une plaque 40 comprenant plusieurs exemplaires non séparés d'un circuit électronique et recouverte d'une couche de liaison 42. Le nombre d'exemplaires du circuit électroniques de la plaque 40 correspond au nombre d'empilements 26 destinés à être fixés à la plaque 40. La plaque 40 peut notamment être réalisée selon des technologies classiques de fabrication d'une plaque de circuits intégrés à transistors MOS. Le plaque 40 peut comprendre un substrat semiconducteur 44 recouvert d'une structure d'interconnexion 46. La structure d'interconnexion 46 permet notamment de connecter des composants électroniques de la plaque 40, par exemple des transistors MOS, entre eux et à des plots conducteurs en surface de la structure d'interconnexion 46. La structure d'interconnexion 46 comprend un empilement de couches isolantes dans lequel sont disposés des éléments conducteurs, par exemple des pistes conductrices et des vias conducteurs (non représentés en ), situés entre et à travers les couches isolantes de l'empilement. La couche de liaison 42 peut être une couche de d’oxyde de silicium (SiO2).
La représente la structure obtenue après la séparation des empilements 26 des couches semiconductrices 18 pour leur transfert sur la plaque 40. La séparation de chaque empilement 26 de la couche semiconductrice 18 sous-jacente est obtenue par une élimination de la couche sacrificielle 24 interposée entre l'empilement 26 et la couche semiconductrice 18. Selon un mode de réalisation, l'élimination de la couche sacrificielle 24 est réalisée par une gravure sélective de la couche sacrificielle 24, par exemple une gravure chimique humide. Les empilements 26 séparés des couches semiconductrices 18 peuvent être déplacés par l'intermédiaire d'une poignée, non représentée en .
La représente la structure obtenue après la fixation des empilements 26 à la plaque 40. On obtient ainsi des empilements 26 qui reposent sur la plaque 40 au contact physique de la couche de liaison 42 à distance les uns des autres. Selon un mode de réalisation, la fixation des empilements 26 à la couche de liaison 42 peut comprendre une étape de transfert collectif par prélèvement et report (Micro transfer printing en anglais).
Le procédé de fabrication peut comprendre des étapes ultérieures pour la réalisation de plusieurs exemplaires du dispositifs optoélectroniques, chaque dispositif optoélectronique comprenant un empilement 26 et le circuit électronique sous-jacent de la plaque 40 et la séparation des dispositifs optoélectroniques les uns des autres. Le procédé de fabrication peut notamment comprendre une étape de formation de composants optoélectroniques dans les empilements comprenant notamment la formation des zones de dopage, des zones de gravure et des zones contenant les électrodes métalliques des composants optoélectroniques.
La est une vue en coupe, partielle et schématique, de la structure obtenue après la séparation de chaque empilement 26 du support 20 illustrée en . La est identique à la . De ce fait, la structure représentée en peut être utilisée pour la réalisation de nouveaux dispositifs optoélectroniques, notamment par la mise en oeuvre des étapes décrites précédemment en relation avec les figures 6 à 9. Selon un mode de réalisation, la même structure représentée en peut être utilisée au moins dix fois, de préférence au moins cinquante fois, plus préférentiellement au moins cent fois, pour la mise en oeuvre du procédé décrit en relation avec les étapes 6 à 9.
La représente un diagramme de phase illustrant un procédé de sélection du deuxième matériau composant la couche sacrificielle 24. Le diagramme de phase illustre, pour différents matériaux semiconducteurs, la bande interdite B (en anglais bandgap) du matériau en fonction de la constante de maille L du matériau exprimée en nanomètre (nm). La bande interdite B est exprimée en électron-volt (eV) sur l'axe des ordonnées à gauche et en micromètre (µm) sur l'axe des ordonnées à droite.
En , chaque carré correspond à un élément ou à un composé binaire dont la formule chimique est indiquée à côté du carré. Certains carrés correspondant à deux composés binaires ayant un élément en commun sont reliés par une courbe qui correspond alors à un composé ternaire comprenant les trois éléments des deux composés binaires. A titre d'exemple la courbe, qui relie le carré correspondant au composé binaire GaAs et le carré correspondant au composé binaire InAs, correspond au composé ternaire InxGa1-xAs, où x est un nombre réel variant de 0 à 1 selon le point considéré de la courbe.
Selon un mode de réalisation, lorsque le premier matériau composant la couche semiconductrice 18 et le troisième matériau composant les couches semiconductrices 28 et 30 est le InP et que le quatrième matériau composant la couche active 32 est le InGaAs, pour pouvoir faire croître par épitaxie la couche sacrificielle 24 sur la couche de InP 18, comme cela est décrit précédemment en relation avec la , il est nécessaire que le paramètre de maille L du deuxième matériau soit proche du paramètre de maille L du composé binaire InP.
En , cela signifie que le deuxième matériau qu'en traçant une droite D parallèle à l'axe des ordonnées et passant par le carré correspondant composé binaire InP, le coefficient x du composé ternaire InxGa1-xAs de la couche 32 est proche de celui du composé ternaire situé à l'intersection de la droite D et de la courbe qui relie le carré correspondant au composé binaire GaAs et le carré correspondant au composé binaire InAs.
Un procédé de sélection du matériau composant la couche sacrificielle 24 comprend la recherche d'un composé ternaire ou quaternaire sur la droite D parallèle à l'axe des ordonnées et passant par le carré correspondant au premier matériau, dans le présent exemple InP. Le deuxième matériau doit en outre pouvoir être gravé de façon sélective par rapport au premier matériau (composé binaire InP), au troisième matériau (composé binaire InP), et au quatrième matériau (composé ternaire InGaAs). Dans le présent exemple, il peut s'agir d'un composé ternaire InAlAs, InAlP, AlGaS, AlAsSb, ZnSeCd, ZnSeTe, ou GaAsSb, voire quaternaire InAlGaAs. En effet, pour de tels composés, une gravure à base de chlorure de fer (III) hydraté (FeCl3:H2O ) est sélective par rapport au composé binaire InP et au composé ternaire InGaAs.
Le mode de réalisation du procédé de fabrication décrit précédemment en relation avec les figures 1 à 10 peut être mis en oeuvre pour la fabrication de dispositifs optoélectroniques correspondant notamment à des capteurs d'images infrarouges ou des capteurs images en lumière visible et d'images infrarouges.
La est une vue en coupe, partielle et schématique, d'un mode de réalisation d'un dispositif optoélectronique 50 comprenant un empilement d'un premier circuit électronique 52, d'un deuxième circuit électronique 54, et d'un troisième circuit électronique 56. Le deuxième circuit électronique 54 est interposé entre le premier circuit électronique 52 et le troisième circuit électronique 56. Le premier électronique 52 comprend des composants optoélectroniques, par exemple des photodiodes, à base de silicium. Le deuxième circuit électronique 54 comprend des composants optoélectroniques, par exemple des photodiodes en composés III-V ou II-VI. Le troisième circuit électronique 56 comprend des composants électroniques, notamment des transistors MOS, pour la commande des composants optoélectroniques en composés III-V ou II-VI et des composants optoélectroniques à base de silicium. Selon un mode de réalisation, le deuxième circuit électronique 54 est fixé au troisième circuit électronique 56 par collage moléculaire hybride.
Selon un mode de réalisation, la fabrication de l'empilement comprenant le premier circuit électronique 52 et le deuxième circuit électronique 54 peut mettre en oeuvre le mode de réalisation du procédé de fabrication décrit précédemment en relation avec les figures 1 à 10. Le premier circuit électronique 52 correspond au circuit électronique 40 décrit précédemment et le deuxième circuit électronique 54 comprend l'un des empilements 26 décrits précédemment.
Divers modes de réalisation et variantes ont été décrits. L’homme de l’art comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à l’homme de l’art.
Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de l’homme du métier à partir des indications fonctionnelles données ci-dessus.

Claims (10)

  1. Procédé de fabrication de dispositifs optoélectroniques comprenant la croissance par épitaxie, sur chaque première couche (18) de premières couches d'un premier matériau semiconducteur recouvrant un premier support (20) et espacées les unes des autres, d'une deuxième couche (24) en un deuxième matériau, et la croissance par épitaxie, sur chaque deuxième couche, d'un empilement (26) de couches semiconductrices comprenant une troisième couche (28) au contact physique de la deuxième couche, la séparation de chaque empilement par rapport à la première couche par gravure de la deuxième couche par une gravure sélective à la fois par rapport aux premier et troisième matériaux, et le report des empilements sur un deuxième support (40), chacun des premier et troisième matériaux étant un composé III-V ou II-VI.
  2. Procédé selon la revendication 1, comprenant, après l'étape de séparation de chaque empilement (26) par rapport à la première couche (18), la réutilisation du premier support (20) recouvert des premières couches pour la croissance par épitaxie, sur chaque première couche, d'une nouvelle deuxième couche (24) du deuxième matériau semiconducteur, et la croissance par épitaxie sur chaque nouvelle deuxième couche, d'un nouvel empilement (26) de couches semiconductrices.
  3. Procédé selon la revendication 1 ou 2, dans lequel le deuxième matériau est un composé ternaire ou quaternaire.
  4. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel la gravure utilisée à l'étape de séparation de chaque empilement (26) par gravure de la deuxième couche (24) est une gravure humide sélective par rapport aux premier et troisième matériaux.
  5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel les paramètres de maille des premier, deuxième, et troisièmes matériaux sont égaux à 0,1 % prés.
  6. Procédé selon l'une quelconque des revendications 1 à 5, dans lequel chaque empilement (26) comprend, en outre, au moins une quatrième couche (32) d'un quatrième matériau, et dans lequel la gravure utilisée à l'étape de séparation de chaque empilement (26) par gravure de la deuxième couche (24) est sélective à la fois par rapport aux premier, troisième et quatrième matériaux.
  7. Procédé selon l'une quelconque des revendications 1 à 6, dans lequel le deuxième support (40) comprend une plaque comprenant plusieurs exemplaires d'un circuit électronique, chaque circuit électronique étant recouvert d'un empilement (26) parmi les empilements après l'étape de report des empilements sur le deuxième support.
  8. Procédé selon la revendication 7, comprenant en outre la découpe de la plaque (40) pour séparer les circuits électroniques recouverts chacun d'un empilement (26) parmi les empilements.
  9. Produit intermédiaire comprenant un premier support (20) recouvert de premières couches (18) d'un premier matériau semiconducteur espacées les unes des autres et comprenant, sur chaque première couche, une deuxième couche (24) en un deuxième matériau reliée à la première couche par une relation d'épitaxie, et, sur chaque deuxième couche, un empilement (26) de couches semiconductrices comprenant une troisième couche (28) au contact physique de la deuxième couche et reliée à la deuxième couche par une relation d'épitaxie, chacun des premier et troisième matériaux étant un composé III-V ou II-VI, le deuxième matériau étant adapté à être gravé de façon sélective par rapport aux premier et troisième matériaux.
  10. Produit intermédiaire selon la revendication 9, dans lequel chaque empilement (26) comprend, en outre, au moins une quatrième couche (32) d'un quatrième matériau, le deuxième matériau étant adapté à être gravé de façon sélective à la fois par rapport aux premier, troisième et quatrième matériaux.
FR2204145A 2022-05-02 2022-05-02 Procédé de fabrication de dispositifs optoélectroniques Pending FR3135160A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR2204145A FR3135160A1 (fr) 2022-05-02 2022-05-02 Procédé de fabrication de dispositifs optoélectroniques
US18/140,100 US20230361241A1 (en) 2022-05-02 2023-04-27 Method for manufacturing optoelectronic devices

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2204145 2022-05-02
FR2204145A FR3135160A1 (fr) 2022-05-02 2022-05-02 Procédé de fabrication de dispositifs optoélectroniques

Publications (1)

Publication Number Publication Date
FR3135160A1 true FR3135160A1 (fr) 2023-11-03

Family

ID=83188617

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2204145A Pending FR3135160A1 (fr) 2022-05-02 2022-05-02 Procédé de fabrication de dispositifs optoélectroniques

Country Status (2)

Country Link
US (1) US20230361241A1 (fr)
FR (1) FR3135160A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040259331A1 (en) * 2003-06-20 2004-12-23 Mitsuhiko Ogihara Method of manufacturing a semiconductor device
US20100015738A1 (en) * 2008-07-16 2010-01-21 Samsung Electronics Co., Ltd. Light emitting elements and methods of fabricating the same
US8865489B2 (en) * 2009-05-12 2014-10-21 The Board Of Trustees Of The University Of Illinois Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
US20220028907A1 (en) * 2020-07-24 2022-01-27 University Of Southern California Composite substrate for fabricating iii-v photodetector arrays

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040259331A1 (en) * 2003-06-20 2004-12-23 Mitsuhiko Ogihara Method of manufacturing a semiconductor device
US20100015738A1 (en) * 2008-07-16 2010-01-21 Samsung Electronics Co., Ltd. Light emitting elements and methods of fabricating the same
US8865489B2 (en) * 2009-05-12 2014-10-21 The Board Of Trustees Of The University Of Illinois Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
US20220028907A1 (en) * 2020-07-24 2022-01-27 University Of Southern California Composite substrate for fabricating iii-v photodetector arrays

Also Published As

Publication number Publication date
US20230361241A1 (en) 2023-11-09

Similar Documents

Publication Publication Date Title
US9543472B2 (en) Diode-based devices and methods for making the same
JP2792785B2 (ja) 半導体デバイスおよびその製造方法
JP2666237B2 (ja) ３族窒化物半導体発光素子
EP2911974B1 (fr) Dispositif optoélectronique et son procédé de fabrication
EP2997598B1 (fr) Dispositif optoélectronique et son procédé de fabrication
TWI427830B (zh) 光電裝置之製造方法
EP3053195B1 (fr) Dispositif optoelectronique a diodes electroluminescentes
EP3514841B1 (fr) Dispositif optoélectronique et son procédé de fabrication
EP3503222B1 (fr) Procédé de fabrication d'un dispositif optoélectronique par report d'une structure de conversion sur une structure d'émission
EP3891813B1 (fr) Dispositif d'affichage électroluminescent multi-couleurs et procédé de fabrication d'un tel dispositif
EP2939276B1 (fr) Dispositif opto-électronique à microfils ou nanofils
EP3384531B1 (fr) Dispositif optoelectronique comprenant un composant electroluminescent et un transistor
CN101673798A (zh) 发光元件
FR3135160A1 (fr) Procédé de fabrication de dispositifs optoélectroniques
US6274882B1 (en) Indium-based alloy and an infrared transducer using such an alloy
FR3119931A1 (fr) Dispositif optoélectronique et procédé de fabrication d'un tel dispositif
CN116995129A (zh) 用于制造光电子设备的方法
EP3807940B1 (fr) Dispositif optoélectronique
EP3764403B1 (fr) Fabrication d'un dispositif photosensible à semiconducteur
FR3112902A1 (fr) Dispositif optoélectronique flexible et son procédé de fabrication
EP4268269A1 (fr) Procédé de réalisation de composant verticaux à base de matériaux iii-n
WO2022223273A1 (fr) Procédé de fabrication d 'un dispositif optoélectronique ou photovoltaïque, et dispositif réalisé par ce procédé
EP3973574A1 (fr) Dispositif optoélectronique a diodes électroluminescentes
WO2020058256A1 (fr) Procédé de fabrication d'un dispositif électronique
JP2666237C (fr)

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20231103

PLFP Fee payment

Year of fee payment: 3