FR3117622A1 - Courant d'appel d'au moins un régulateur de tension à faible chute - Google Patents

Courant d'appel d'au moins un régulateur de tension à faible chute Download PDF

Info

Publication number
FR3117622A1
FR3117622A1 FR2013087A FR2013087A FR3117622A1 FR 3117622 A1 FR3117622 A1 FR 3117622A1 FR 2013087 A FR2013087 A FR 2013087A FR 2013087 A FR2013087 A FR 2013087A FR 3117622 A1 FR3117622 A1 FR 3117622A1
Authority
FR
France
Prior art keywords
current
circuit
node
regulators
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR2013087A
Other languages
English (en)
Other versions
FR3117622B1 (fr
Inventor
Alexandre Pons
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR2013087A priority Critical patent/FR3117622B1/fr
Priority to US17/453,815 priority patent/US12072724B2/en
Priority to CN202111506242.4A priority patent/CN114625206B/zh
Publication of FR3117622A1 publication Critical patent/FR3117622A1/fr
Application granted granted Critical
Publication of FR3117622B1 publication Critical patent/FR3117622B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/577—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

Courant d'appel d'au moins un régulateur de tension à faible chute La présente description concerne un dispositif (1) comprenant : N régulateurs de tension à faible chute (LDO1, LDOi, LDON), avec N entier supérieur ou égal à 1 ; un premier circuit (104) configuré pour fournir N tensions de consigne (Vref1, Vrefi, VrefN) aux N régulateurs qui soient proportionnelles à un même premier courant (I1) ; et un deuxième circuit (110) configuré pour fournir le premier courant (I1), dans lequel le premier courant est proportionnel à un courant de référence (Iref) modulé sur la base d'une somme des courants d'appel des N régulateurs. Figure pour l'abrégé : Fig. 1

Description

Courant d'appel d'au moins un régulateur de tension à faible chute
La présente description concerne de façon générale les dispositifs électroniques, et plus particulièrement la gestion du courant d'appel d'au moins un régulateur de tension à faible chute prévu dans de tels dispositifs électroniques.
Des dispositifs électroniques, notamment intégrés, comprenant au moins un régulateur de tension à faible chute (LDO de l'anglais "Low Drop Out") sont connus. Le ou les régulateurs, lorsqu'ils sont mis sous tension, tirent chacun un courant d'appel ou d'enclenchement ("in-rush current" en anglais). Lorsqu'ils ne sont pas maîtrisés, ces courants d'appel peuvent poser problème.
En particulier, lorsque les régulateurs sont alimentés par une même tension d'alimentation, par exemple fournie par un convertisseur de tension alternatif/continu (AC/DC) ou continu/continu (DC/DC), les courants d'appel tirés par les régulateurs peuvent provoquer une variation de la tension d'alimentation, d'où il peut résulter des disfonctionnements, tels que par exemple une mise en défaut du convertisseur fournissant la tension d'alimentation aux régulateurs.
Il existe un besoin de pallier tout ou partie des inconvénients liés au courant d'appel d'un ou plusieurs régulateurs de tension à faible chute.
Un mode de réalisation pallie tout ou partie des inconvénients des solutions connues de gestion du courant d'appel d'un ou plusieurs régulateurs de tension à faible chute.
Un mode de réalisation prévoit un dispositif comprenant :
N régulateurs de tension à faible chute, avec N entier supérieur ou égal à 1 ;
un premier circuit configuré pour fournir N tensions de consigne aux N régulateurs qui soient proportionnelles à un même premier courant ; et
un deuxième circuit configuré pour fournir le premier courant, dans lequel le premier courant est proportionnel à un courant de référence modulé sur la base d'une somme des courants d'appel des N régulateurs.
Selon un mode de réalisation, le deuxième circuit est configuré pour que le premier courant augmente en valeur absolue quand ladite somme diminue.
Selon un mode de réalisation, le deuxième circuit est configuré pour recevoir le courant de référence et comprend :
un premier noeud configuré pour recevoir un deuxième courant proportionnel au courant de référence ; et
un troisième circuit configuré pour tirer un troisième courant du premier noeud, le troisième circuit étant configuré pour que le troisième courant évolue avec ladite somme,
le deuxième circuit étant en outre configuré pour fournir le premier courant et pour que le premier courant soit proportionnel à un quatrième courant tiré du premier noeud.
Selon un mode de réalisation, le troisième circuit est configuré pour qu'une valeur absolue du troisième courant augmente quand ladite somme augmente.
Selon un mode de réalisation, le deuxième courant et le troisième courant sont tous les deux positifs, ou tous les deux négatifs.
Selon un mode de réalisation, les N régulateurs sont configurés pour être alimentés par une même tension d'alimentation.
Selon un mode de réalisation, le troisième circuit comprend :
un deuxième noeud configuré pour recevoir la tension d'alimentation et un troisième noeud configuré pour recevoir une tension de référence ;
un premier transistor ayant un drain et un grille connectés entre eux et reliés à un quatrième noeud ;
un premier interrupteur reliant le quatrième noeud au deuxième noeud ;
un deuxième interrupteur en série avec le premier transistor entre le quatrième noeud et le troisième noeud ;
un circuit configuré pour tirer un courant proportionnel au courant de référence du quatrième noeud ;
pour chacun des N régulateurs, une capacité reliant une sortie dudit régulateur au quatrième noeud ; et
un deuxième transistor ayant un drain relié au premier noeud, une grille connectée au quatrième noeud et une source reliée au troisième noeud.
Selon un mode de réalisation, le dispositif comprend un circuit de commande des premier et deuxième interrupteurs configuré pour ouvrir le premier interrupteur et fermer le deuxième interrupteur lors d'une mise sous tension des N régulateurs.
Selon un mode de réalisation, le circuit de commande est en outre configuré pour fermer le premier interrupteur et ouvrir le deuxième interrupteur préalablement à la mise sous tension des N régulateurs.
Selon un mode de réalisation, pour chacun des N régulateurs, la capacité reliant la sortie du régulateur au quatrième noeud est au moins 1 000 000 fois plus petite, de préférence 10 000 000 fois plus petite, qu'une capacité équivalente d'une charge connectée en sortie dudit régulateur.
Selon un mode de réalisation, un rapport de dimensions du deuxième transistor est au moins 30 fois plus grand, de préférence 50 fois plus grand, qu'un rapport de dimensions du premier transistor.
Selon un mode de réalisation, le dispositif comprend un circuit configuré pour recevoir le courant de référence et pour fournir le deuxième courant au premier noeud.
Selon un mode de réalisation, le dispositif comprend un convertisseur de tension configuré pour fournir ladite tension d'alimentation.
Selon un mode de réalisation, pour chacune des N tensions de consigne, le premier circuit comprend une résistance et est configuré pour faire circuler un cinquième courant proportionnel au premier courant dans ladite résistance, la tension de consigne étant disponible aux bornes de ladite résistance.
Selon un mode de réalisation, le premier circuit comprend un miroir de courant comportant une branche d'entrée configurée pour qu'un courant proportionnel au premier courant y circule, et N branches de sortie, chacune des N branches de sortie comportant l'une des N résistances et étant configurée pour que le cinquième courant circule dans ladite résistance.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la représente, de manière très schématique et sous la forme de blocs, un mode de réalisation de réalisation d'un dispositif comprenant au moins un régulateur de tension à faible chute ;
la représente, de manière très schématique et sous la forme de blocs, un mode de réalisation d'un circuit du dispositif de la ;
la représente, de manière schématique, un mode de réalisation d'une partie du circuit de la ; et
la représente, de manière schématique, un mode de réalisation d'un autre circuit du dispositif de la .
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les divers circuits électroniques usuels, notamment intégrés, dans lesquels au moins un régulateur à faible chute de tension est prévu n'ont pas été détaillés, les modes de réalisation décrits étant compatibles avec ces circuits usuels.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
Dans la description qui suit, un courant est dit tiré d'un noeud lorsque le courant sort de ce noeud, et est dit fourni à un noeud lorsque le courant va vers ce noeud, nonobstant le fait que ce courant puisse être positif ou négatif.
Dans la description qui suit, sauf indication contraire, lorsqu'il est indiqué qu'un signal, par exemple un courant ou une tension est proportionnel à un autre signal, cela couvre le cas où ces signaux sont égaux, par exemple identiques.
La représente, de manière très schématique et sous la forme de blocs, un mode de réalisation d'un dispositif 1 comprenant N régulateurs de tension à faible chute LDOi, avec i un indice entier allant de 1 à N, et N un nombre entier supérieur ou égal à 1.
Dans l'exemple de la , le nombre N de régulateurs LDOi est strictement supérieur à 1, par exemple au moins égal à 3. En outre, pour ne pas surcharger la figure, seuls les régulateurs LDO1, LDOi et LDON ont été représentés.
Chaque régulateur LDOi est configuré pour recevoir une tension d'alimentation Vdd, référencée par rapport à une tension de référence, dans cet exemple la masse GND. A titre d'exemple, la tension Vdd est positive.
Chaque régulateur LDOi est configuré pour recevoir une tension de consigne Vrefi correspondante. Chaque régulateur LDOi est en outre configuré pour fournir une tension de sortie Vi à une valeur déterminée par la tension Vrefi. Les tensions Vrefi et Vi sont référencées à la tension de référence GND, et sont par exemple positives. Les tensions Vrefi sont par exemple différentes les unes des autres.
A titre d'exemple, chaque régulateur LDOi alimente une charge Loadi correspondante. Chaque charge Loadi est connectée à une sortie 100i du régulateur LDOi correspondant, sur laquelle est disponible la tension Vi. A titre d'exemple, chaque charge Loadi comprend une composante capacitive CLi entre la sortie 100i correspondante et un noeud 101 à la tension de référence GND, ou, dit autrement, chaque régulateur LDOi voit, sur sa sortie 100i, la capacité équivalente CLi de la charge Loadi connectée à ce régulateur.
Un exemple d'un mode de réalisation des régulateurs LDO1 à LDON a été détaillé en , uniquement pour le régulateur LDON afin de ne pas surcharger la figure. A titre d'exemple, tous les régulateurs LDO1 à LDON sont identiques ou similaires, les indices des références utilisées ci-dessous en relation avec le régulateur LDON étant adaptés en fonction du régulateur LDOi concerné.
Selon cet exemple de mode de réalisation, le régulateur LDON comprend un amplificateur d'erreur ErrAmp et un transistor MOS T (de l'anglais "Metal Oxide Semiconductor" – Métal Oxyde Semiconducteur) commandé par un signal de sortie de l'amplificateur ErrAmp. L'amplificateur d'erreur ErrAmp est configuré pour que son signal de sortie évolue avec une différence de tension entre ses deux entrées, c’est-à-dire pour que son signal de sortie soit représentatif de cette différence de tension. Le transistor T a une borne de conduction reliée, par exemple connectée, à un noeud 102 à la tension Vdd, et une autre borne de conduction reliée, par exemple connectée, à la borne de sortie 100N du régulateur LDON, la borne de commande, ou grille, du transistor T étant connectée à la sortie de l'amplificateur ErrAmp. L'amplificateur d'erreur ErrAmp a une entrée configurée pour recevoir une tension proportionnelle à la tension VN et une autre entrée configurée pour recevoir une tension proportionnelle à la tension VrefN. Le transistor T est alors commandé de sorte que la chute de tension à ses bornes permette d'obtenir la tension VN à la valeur désirée.
Dans l'exemple de la , le transistor T est à canal N et a sa source connectée au noeud 102, son drain étant connecté au noeud 100N. En outre, dans l'exemple de la , la tension VrefN est reçue par l'entrée non inverseuse (+) de l'amplificateur ErrAmp du régulateur LDON, l'entrée inverseuse (-) de cet amplificateur ErrAmp recevant la tension VN.
Le dispositif 1 comprend en outre un circuit 104 configuré pour fournir les tensions Vref1 à VrefN à partir d'un même courant I1. Plus particulièrement, toutes les tensions Vref1 à VrefN sont proportionnelles au courant I1. Par exemple, chaque tension Vrefi correspond à la tension entre les bornes d'une résistance parcourue par un courant proportionnel au courant I1. A titre d'exemple, le courant I1 est positif.
A titre d'exemple, le circuit 104 comprend un miroir de courant (non représenté en ) comportant une branche d'entrée et N branches de sortie. La branche d'entrée du miroir de courant est alors configurée pour qu'un courant proportionnel au courant I1 y circule, et chacune des N branches de sortie comporte une résistance et est configurée pour qu'un courant proportionnel au courant dans la branche d'entrée, donc proportionnel au courant I1, y circule.
Le courant I1 est reçu par une borne, ou noeud, d'entrée 106 du circuit 104. Chaque tension Vrefi est disponible sur une borne, ou noeud, de sortie correspondant 108i du circuit 104. Dit autrement, le circuit 104 comprend N noeuds de sortie 1081, .., 108i, .., 108N fournissant les tensions respectives Vref1, .., Vrefi, .., VrefN.
Le dispositif 1 comprend un circuit 110 configuré pour fournir le courant I1. Plus particulièrement, le circuit 110 est configuré pour que, lors de la mise sous tension des régulateurs LDO1 à LDON, le courant I1 soit proportionnel à un courant de référence Iref modulé sur la base d'une somme des courants d'appel des N régulateurs LDO1 à LDON. Dit autrement, le circuit 110 est configuré pour générer un courant proportionnel au courant de référence Iref, et pour moduler, ou faire évoluer, ce courant généré sur la base de la somme des courants d'appel des régulateurs LDO1 à LDON. Le courant I1 est alors proportionnel à ce courant modulé. Le courant I1 est, par exemple, disponible sur une borne 112 de sortie du circuit 110. La borne 112 est reliée, de préférence connectée, à la borne 106 du circuit 104.
Le courant Iref est constant. A titre d'exemple, le courant Iref est fourni à partir d'une source de tension à saut de bande ("bandgap voltage source" en langue anglaise). Le courant Iref est reçu par une borne 114 d'entrée du circuit 110.
Selon un mode de réalisation, le circuit 110 est plus particulièrement configuré pour que, lors d'une mise sous tension des régulateurs LDO1 à LDON, le courant I1 augmente quand la somme des courants d'appel des régulateurs LDO1 à LDON diminue. De préférence, le circuit 110 est en outre configuré pour que le courant I1 soit nul au tout début de la phase de mise sous tension des régulateurs LDO1 à LDON, lorsque les courants d'appel sont maximums, augmente lorsque les courants d'appel diminuent, et atteigne une valeur nominale à la fin de la phase de mise sous tension, lorsque les courants d'appel sont nuls.
Du fait que le courant I1 augmente quand la somme des courants d'appel diminue, plus la somme des courants d'appel diminue rapidement, plus le courant I1, donc les tensions Vref1 à VrefN augmentent rapidement, et, à l'inverse, plus la somme des courants d'appel diminue lentement, plus le courant I1, donc les tensions Vref1 à VrefN, augmentent lentement. Cela permet que l'augmentation des tensions Vref1 à VrefN soit relativement lente quand la somme des courants est relativement élevée, et ne vienne pas augmenter encore plus les courants d'appel. Il en résulte une limitation de la valeur maximale que la somme des courants d'appel peut atteindre. A titre d'exemple, cela permet de limiter l'amplitude maximale des variations de la tension Vdd qui résulteraient de ces courants d'appel, et donc, par exemple, d'éviter des disfonctionnements d'un circuit électronique comprenant le dispositif 1.
En régime stationnaire les courants d'appel des régulateurs LDO1 à LDON sont nuls, les tensions de consigne Vref1 à VrefN sont alors uniquement déterminées par la valeur du courant Iref et, par exemple, par les valeurs des résistances du circuit 104 aux bornes desquelles sont disponibles les tensions Vref1 à VrefN.
Selon un mode de réalisation, le circuit 110 est configuré pour générer un signal, de préférence un courant, dont la valeur évolue avec la somme des courants d'appel des régulateur LDO1 à LDON. Le circuit 110 est, par exemple, configuré pour générer ce signal représentatif de la somme des courants d'appel des régulateurs LDO1 à LDON à partir des tensions de sortie V1 à VN des régulateurs LDO1 à LDON. Le circuit 110 comprend alors N bornes ou noeuds d'entrée 116i recevant chacun une tension Vi correspondante.
Selon un mode de réalisation, la tension d'alimentation Vdd est fournie par un convertisseur de tension 118 de type AC/DC ou DC/DC, par exemple de type DC/DC. Le convertisseur 118 reçoit une tension Vsupply d'une source d'alimentation, et génère la tension Vdd à partir de la tension Vsupply.
Dans le dispositif 1, du fait que l'amplitude des variations de la tension Vdd résultant des courants d'appel des régulateurs LDO1 à LDON est limitée, cela permet d'éviter que la tension Vdd atteigne des valeurs basses pour lesquelles le convertisseur 118 entrerait dans un mode de configuration, ce qui entraînerait un disfonctionnement d'un système électronique comprenant le dispositif 1. Cela permet également d'éviter que la tension Vdd atteigne des valeurs inférieures à un seuil bas du convertisseur 118 en dessous duquel le convertisseur 118 cesserait de fournir la tension Vdd.
Pour limiter les courants d'appel des régulateurs LDO1 à LDON, on aurait pu penser à supprimer le circuit 100, de sorte que le courant I1 soit constant et proportionnel au courant Iref, et à prévoir des filtres RC passes bas entre chaque borne 108i du circuit 104 et le régulateur LDOi correspondant. Les tensions Vrefi auraient alors augmenté progressivement lors de la mise sous tension des régulateurs LDO1 à LDON.
Toutefois, il aurait alors fallu que les filtres RC passe bas aient une constante de temps relativement élevée. Or cela aurait nécessité des valeurs de résistances et de capacités relativement élevées et ce qui aurait conduit à une augmentation non souhaitée de la surface du dispositif 1.
En outre, la prévision d'un filtre RC passe bas sur une entrée de chaque régulateur LDOi aurait entraîné des instabilités et/ou du bruit dans la régulation des tensions Vi par les régulateurs LDOi. On aurait alors pu penser à court-circuiter les filtres RC passe bas une fois le régime stationnaire établi. Toutefois cela aurait conduit à prévoir des interrupteurs supplémentaires, ce qui aurait entrainé, d'une part, une augmentation non souhaitée de la surface du dispositif, et, d'autre part, des phénomènes transitoires non désirés lors de la fermeture de ces interrupteurs.
On a décrit ci-dessus un exemple de mode de réalisation dans lequel le courant I1 est positif. En variante, le courant I1 peut être négatif, par exemple en prévoyant que chaque tension Vrefi soit égale au produit du courant I1 par un coefficient de proportionnalité négatif. Dans une telle variante, le courant I1 augmente en valeur absolue quand la somme des courants d'appel des régulateurs LDO1 à LDON diminue. Ainsi, dans cette variante et comme dans le mode de réalisation décrit précédemment, lors de la mise sous tension des régulateurs LDO1 à LDON, les tensions Vrefi augmentent au fur et à mesure que la somme des courants d'appel diminue.
La représente, de manière très schématique et sous la forme de blocs, un mode de réalisation du circuit 110 de la .
Le circuit 110 comprend un noeud interne 200. Le noeud 200 est configuré pour recevoir un courant I2 proportionnel au courant Iref reçu sur l'entrée 114 du circuit 110. Dit autrement, le circuit 110 est configuré pour fournir le courant I2 au noeud 200. A titre d'exemple, le circuit 110 comprend un circuit 112 de recopie de courant configuré pour générer le courant I2 à partir du courant Iref. Le circuit 112 est, par exemple, mis en œuvre à partir d'un ou plusieurs miroirs de courant (non représentés).
Le circuit 110 comprend en outre un circuit 204. Le circuit 204 est relié, de préférence connecté, au noeud 200. Le circuit 204 est configuré pour tirer un courant I3 du noeud 200. Selon un mode de réalisation, les courants I3 et I2 sont tous les deux positifs, bien qu'en variante ces deux courants peuvent être tous les deux négatifs. Le circuit 204 est configuré pour que le courant I3 évolue avec la somme des courants d'appel des régulateurs LDOi ( ). Le circuit 204 comprend une borne, ou noeud, de sortie 210 sur laquelle le circuit 204 tire le courant I3, la borne 210 étant reliée, de préférence connectée, au noeud 200.
Le circuit 110 est en outre configuré pour fournir le courant I1 à sa borne de sortie, à partir d'un courant I4 tiré du noeud 200. Plus particulièrement, le circuit 110 est configuré pour que le courant I1 soit proportionnel au courant I4 tiré du noeud 200. A titre d'exemple, le circuit 110 comprend un circuit 206 de recopie de courant configuré pour générer le courant I1 à partir du courant I4 qu'il tire du noeud 200. Le circuit 206 est, par exemple, mis en œuvre à partir d'un ou plusieurs miroirs de courant.
Selon un mode de réalisation, le circuit 204 est configuré, lors d'une mise sous tension des régulateurs LDO1 à LDON, pour que la valeur absolue du courant I3 diminue quand la somme des courants d'appel diminue. Ainsi, le courant I4, égal au courant I2 constant moins le courant I3, augmente en valeur absolue lorsque la somme des courants d'appel diminue, d'où il résulte que la valeur absolue du courant I1 augmente en valeur absolue quand la somme des courants d'appel diminue.
A titre d'exemple, le circuit 204 est configuré pour fournir le courant I3 à partir des tensions de sortie Vi des régulateurs LDOi ( ). Le circuit 204 comprend par exemple N entrées 2081, .., 208i, .., 208N configurées pour recevoir les N tensions respectives V1, .., Vi, .., VN. Les entrées 208i sont alors reliées, par exemple connectées, aux entrées correspondantes 108i du circuit 110 ( ), donc aux sorties correspondantes 100i des régulateurs LDOi.
Selon un mode de réalisation, le circuit 204 est configuré, lors d'une mise sous tension des régulateurs LDOi, pour d'abord tirer un courant I3 égal au courant I2, de sorte que le courant I1 soit nul. Il en résulte que les tensions Vrefi ( ), donc les tensions Vi, sont nulles. Puis, lorsque la somme des courants d'appel commence à diminuer, le courant I3 commence également à diminuer en valeur absolue, d'où il résulte que le courant I4 commence à augmenter en valeur absolue. Ainsi, le courant I1 commence à augmenter en valeur absolue, d'où il résulte que les tensions Vrefi commencent à augmenter. A la fin de la mise sous tension des régulateurs LDOi, lorsque le régime stationnaire est atteint et que les courants d'appel sont nuls, le circuit 204 est configuré pour que le courant I3 soit nul. Le courant I1, donc les tensions Vrefi, sont alors déterminés par le courant de référence Iref qui est constant.
Selon un mode de réalisation, le circuit 204 est configuré pour recevoir un signal binaire de commande ctrl, dont la commutation d'un premier état binaire à un deuxième état binaire indique, ou correspond à, la mise sous tension des régulateurs LDOi. Le signal ctrl est par exemple fourni par un circuit de commande (non représenté) appartenant, par exemple, au dispositif 1 ( ).
La représente, de manière schématique, un mode de réalisation du circuit 204 de la .
Le circuit 204 comprend un transistor MOS T1, par exemple à canal N, dont la grille et le drain sont connectés entre eux et sont reliés, par exemple connectés, à un noeud interne 300 du circuit 204.
Le circuit 204 comprend en outre un interrupteur SW1 reliant le noeud 300 au noeud 102, et un interrupteur SW2 en série avec le transistor T1, entre le noeud 300 et noeud 101. Dans cet exemple, l'interrupteur SW2 est connecté entre la source du transistor T1 et le noeud 101, et l'interrupteur SW1 est connecté entre les noeuds 400 et 101. Les interrupteurs SW1 et SW2 sont commandés à partir du signal ctrl de sorte que les interrupteurs SW1 et SW2 soient respectivement fermé et ouvert lorsque les régulateurs LDOi sont hors tension, et soient commutés aux états respectivement ouvert et fermé lorsque les régulateurs LDOi sont mis sous tension, c’est-à-dire lorsque le signal ctrl commute de son premier état binaire à son deuxième état binaire. A titre d'exemple, l'interrupteur SW1 est commandé par le signal ctrl, et l'interrupteur SW2 est commandé par un signal nctrl correspondant au complémentaire binaire du signal ctrl.
Le circuit 204 comprend par ailleurs un circuit 302 configuré pour tirer un courant Ios du noeud 300. Le circuit 302 est configuré pour que le courant Ios soit proportionnel au courant de référence Iref. A titre d'exemple, le courant Ios est positif.
Le circuit 204 comprend un transistor MOS T2, à canal du même type que celui du transistor T1. Le transistor T2 a sa grille connectée à la grille du transistor T1 et sa source connectée au noeud 101 auquel est également reliée la source du transistor T1. Ainsi, les transistors T1 et T2 sont montés en miroir de courant. En outre, le drain du transistor T2 est relié, par exemple connecté, à la borne de sortie 210 du circuit 204, ou, dit autrement, le drain du transistor T2 est relié au noeud 200 ( ). Le transistor T2 est configuré pour que le courant I3 circule entre ses bornes de conduction, du noeud 210 vers le noeud 101.
Pour chaque régulateur LDOi ( ), le circuit 204 comprend une capacité Ci correspondante, reliant la borne 208i correspondante du circuit 204 au noeud 300, c’est-à-dire reliant la sortie 100i du régulateur LDOi correspondant au noeud 300. On appelle Is le courant fourni au noeud 300 par l'ensemble des capacités Ci, c’est-à-dire que le courant Is est égal à la somme des courants dans les capacités C1 à CN.
Le fonctionnement du dispositif 1, mis en œuvre avec les circuits 110 et 204 décrits en relation avec les figures respectives 2 et 3, est le suivant. Pour simplifier la description de ce fonctionnement, on considère tout d'abord le cas où N est égal à 1, c’est-à-dire le cas où le dispositif 1 de la ne comprend que le régulateur LDO1.
Initialement, le régulateur LDO1 est éteint et sa tension de sortie V1 est nulle. En outre, les interrupteurs SW1 et SW2 sont respectivement fermé et ouvert, et la tension du noeud 300 est égale à Vdd. Il en résulte que la capacité C1 est préchargée à la tension Vdd, qu'un courant I dans le transistor T1 est nul, et que la tension Vref1 est nulle.
Lorsque le régulateur LDO1 est mis sous tension, le signal ctrl est commuté, d'où il résulte la fermeture de l'interrupteur SW2 et l'ouverture de l'interrupteur SW1.
Dans une première phase, la capacité C1 se décharge à travers le transistor T1, et la tension Vdd du noeud 300 diminue progressivement. Dans cette première phase, le courant I dans le transistor T1 est relativement élevé, d'où il résulte que le courant I3 est également relativement élevé, et tout le courant I2 est tiré du noeud 200 par le circuit 204. Le courant I1 est alors nul, ce qui entraine que la tension Vref1 est nulle.
Dans une deuxième phase, qui débute par exemple quand la tension du noeud 300 atteint la valeur du seuil de mise en conduction du transistor T1, le courant I commence à diminuer, de même que le courant I3 qui devient, en valeur absolue, inférieur au courant I2. Le courant I1 commence alors à augmenter. La tension Vref1 commence donc à augmenter, de même que la tension V1, et le régulateur LDO1 tire un courant d'appel Irush1 sur le noeud 102. Le courant Irush1 est égal à CL1*dV1/dt. En pratique, les variations de la tension grille source du transistor T1 sont lentes devant celle de la tension V1, et le courant Is dans la capacité C1 peut être approximé par C1/CL1*Irush1. Le courant I étant égal au courant Is moins le courant Ios, le courant I3 est alors égal à n*(Is-Ios), avec n le ratio entre le rapport de dimensions du transistor T2 et le rapport de dimensions du transistor T1. Dit autrement, le courant I3 est égal à n*(C1/CL1*Irush1-Ios). Le courant I3 évolue donc bien avec le courant d'appel Irush1 du régulateur LDO1, et, plus particulièrement, diminue en valeur absolue lorsque le courant d'appel Irush1 diminue.
Par ailleurs, dans cette seconde phase, la tension V1 suit la tension Vref1 qui est proportionnelle au courant I1, donc à I2-n*(C1/CL1*Irush1-Ios). La tension V1 est donc égale à K*(I2-n*(C1*(dV1/dt)-Ios)), avec K le coefficient de proportionnalité entre la tension V1 et le courant I1. En résolvant l'équation différentielle sur V1, on obtient que V1 est égale à K*(I2+n*Ios)*(1-e-t/(n*K*C1)). On en déduit que le courant Irush1 est au plus égal à (CL1/n*C1)*(I2+n*Ios).
Pour une valeur de capacité équivalente CL1 donnée, la valeur maximale du courant d'appel Irush1 est alors déterminée par les valeurs du ratio n, de la capacité C1, et des courants I2 et Ios.
Une fois que le régime stationnaire est atteint, c’est-à-dire que la tension Vref1 a atteint sa valeur nominale et que la tension V1 est égale à la valeur de consigne déterminée par cette valeur nominale de Vref1, le courant Irush1, et donc le courant Is, sont nuls. Le courant Ios permet alors de maintenir le courant I3 nul. Du fait que le courant I3 est nul, le courant I1 est déterminé par le courant Iref.
Un avantage de ce mode de réalisation du circuit 204 est qu'il n'est pas nécessaire de prévoir une détection de la fin de la mise sous tension du régulateur LD1 pour désactiver le circuit 204 et ainsi forcer le courant I3 à une valeur nulle.
Selon un mode de réalisation, le ratio n est choisi supérieur ou égal à 30, voire supérieur ou égal à 50. Cela permet d'avoir un courant d'appel Irush1 maximal relativement faible en utilisant une capacité C1 de valeur relativement faible, par exemple au moins 1 000 000 plus petite que la capacité CL1, voire au moins 10 000 000 plus petite que la capacité CL1.
Dans le cas où N est strictement supérieur à 1, le fonctionnement du dispositif 1 mis en œuvre avec les circuits 110 et 204 décrits en relation avec les figures respectives 2 et 3 se déduit du fonctionnement décrit dans le cas où N est égal à 1. Dans le cas où N est strictement supérieur à 1, comme précédemment, il est possible de choisir une valeur maximale pour la somme des courants d'appel des régulateurs LDOi, en fixant les valeurs du ratio n, des capacités Ci, du courant I2 et du courant Ios.
On a décrit ci-dessus, en relation avec la , un mode de réalisation dans lequel le courant Is, le courant Ios et le courant I3 sont positifs. En variante, les courants Is et Ios sont positifs et le courant I3 est négatif. Dans cette variante, le drain du transistor T2 est par exemple reliée au noeud 210 par au moins un miroir de courant permettant de fournir le courant I3 négatif à partir du courant circulant dans le transistor T2.
La représente, de manière schématique, un mode de réalisation du circuit 104 de la . Dans ce mode de réalisation, le circuit 104 comprend un miroir de courant 400 comportant une branche 402 d'entrée, et N branches 404i de sortie.
La branche 402 est configurée pour qu'un courant I1' proportionnel au courant I1 y circule. A titre d'exemple, la branche 402 d'entrée du miroir de courant 400 est également la branche de sortie d'un miroir de courant 406 ayant une branche d'entrée 408 reliée à la borne d'entrée 106 du circuit 104, de sorte que le courant I1 circule dans la branche 402.
Chaque branche de sortie 404i comprend une résistance Ri correspondant, la valeur de la résistance Ri déterminant, avec le courant I1, la valeur de la tension Vrefi correspondante.
Plus particulièrement, chaque branche 404i est configurée pour qu'un courant I5i proportionnel au courant II', donc au courant I1, y circule. A titre d'exemple, dans chaque branche 404i, la résistance Ri est connectée entre le noeud 101 et la sortie 108i correspondante du circuit 104, de sorte que la tension Vrefi est égale à I5i*Ri.
A titre d'exemple, la branche d'entrée 408 du miroir de courant 406 comprend un transistor MOS T3, par exemple à canal N, connecté entre la borne 106 et le noeud 101. Dans cet exemple, la branche 402 commune aux deux miroirs de courant 404 et 406 comprend un transistor T4 à canal du même type que le transistor T3. Le transistor T4 est monté en miroir du transistor T3, c’est-à-dire ici que le drain et la grille du transistor T3 sont connectés l'un à l'autre, que la source du transistor T4 est connectée au noeud 101 et que les grilles des transistors T3 et T4 sont interconnectées. Toujours dans cet exemple, la branche 402 comprend en outre un transistor T5, par exemple à canal du type opposé à celui du transistor T4, reliant le transistor T4 au noeud 102. Chaque branche 404i comprend alors un transistor correspondant T6i reliant la sortie 108i de la branche au noeud 102. Tous les transistors 1081, .., 108i, 108N sont montés en miroir du transistor T5, c’est-à-dire ici que le drain et la grille du transistor T5 sont connectés l'un à l'autre, que la source du transistor T5 est connectée au noeud 102 et que les grilles des transistors T5 et T6i sont interconnectées.
Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. En particulier, la personne du métier est mesure de modifier la polarité (positive ou négative) des courants décrits au moyen de divers miroir de courant, tout en conservant le fonctionnement décrit pour le dispositif 1, à savoir que le courant I1 fourni au circuit 104 est proportionnel au courant Iref modulé sur la base de la somme des courants d'appel des régulateurs LDOi, de sorte que les tensions Vrefi augmentent lorsque la somme des courants d'appel diminue.
Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. En particulier, pour ce qui est de la mise en œuvre des circuits 202, 206 et 302, celle-ci est à la portée de la personne du métier, par exemple en mettant en œuvre chacun de ces circuits au moyen d'un ou plusieurs miroirs de courant.

Claims (15)

  1. Dispositif (1) comprenant :
    N régulateurs de tension à faible chute (LDO1, LDOi, LDON), avec N entier supérieur ou égal à 1 ;
    un premier circuit (104) configuré pour fournir N tensions de consigne (Vref1, Vrefi, VrefN) aux N régulateurs qui soient proportionnelles à un même premier courant (I1) ; et
    un deuxième circuit (110) configuré pour fournir le premier courant (I1), dans lequel le premier courant est proportionnel à un courant de référence (Iref) modulé sur la base d'une somme des courants d'appel des N régulateurs.
  2. Dispositif selon la revendication 1, dans lequel le deuxième circuit (110) est configuré pour que le premier courant (I1) augmente en valeur absolue quand ladite somme diminue.
  3. Dispositif selon la revendication 1 ou 2, dans lequel le deuxième circuit (110) est configuré pour recevoir le courant de référence (Iref) et comprend :
    un premier noeud (200) configuré pour recevoir un deuxième courant proportionnel (I2) au courant de référence (Iref) ; et
    un troisième circuit (204) configuré pour tirer un troisième courant (I3) du premier noeud, le troisième circuit (304) étant configuré pour que le troisième courant (I3) évolue avec ladite somme,
    le deuxième circuit (110) étant en outre configuré pour fournir le premier courant (I1) et pour que le premier courant (I1) soit proportionnel à un quatrième courant (I4) tiré du premier noeud (200).
  4. Dispositif selon la revendication 3, dans lequel le troisième circuit (204) est configuré pour qu'une valeur absolue du troisième courant (I3) augmente quand ladite somme augmente.
  5. Dispositif selon la revendication 3 ou 4, dans lequel le deuxième courant (I2) et le troisième courant (I3) sont tous les deux positifs, ou tous les deux négatifs.
  6. Dispositif selon l'une quelconque des revendications 1 à 5, dans lequel les N régulateurs (LDO1, LDOi, LDON) sont configurés pour être alimentés par une même tension d'alimentation (Vdd).
  7. Dispositif selon la revendication 3 et la revendication 6, dans lequel le troisième circuit (204) comprend :
    un deuxième noeud (102) configuré pour recevoir la tension d'alimentation (Vdd) et un troisième noeud (101) configuré pour recevoir une tension de référence (GND) ;
    un premier transistor (T1) ayant un drain et un grille connectés entre eux et reliés à un quatrième noeud (300) ;
    un premier interrupteur (SW1) reliant le quatrième noeud (300) au deuxième noeud (102) ;
    un deuxième interrupteur (SW2) en série avec le premier transistor (T1) entre le quatrième noeud (300) et le troisième noeud (101) ;
    un circuit configuré (302) pour tirer un courant (Ios) proportionnel au courant de référence (Iref) du quatrième noeud (300) ;
    pour chacun des N régulateurs (LDO1, LDOi, LDON), une capacité (C1, Ci, CN) reliant une sortie (1001, 100i, 100N) dudit régulateur au quatrième noeud (300) ; et
    un deuxième transistor (T2) ayant un drain relié au premier noeud (200), une grille connectée au quatrième noeud (300) et une source reliée au troisième noeud (101).
  8. Dispositif selon la revendication 7, comprenant un circuit de commande des premier et deuxième interrupteurs (SW1, SW2) configuré pour ouvrir le premier interrupteur (SW1) et fermer le deuxième interrupteur (SW2) lors d'une mise sous tension des N régulateurs (LDO1, LDOi, LDON).
  9. Dispositif selon la revendication 8, dans lequel le circuit de commande est en outre configuré pour fermer le premier interrupteur (SW1) et ouvrir le deuxième interrupteur (SW2) préalablement à la mise sous tension des N régulateurs (LDO1, LDOi, LDON).
  10. Dispositif selon l'une quelconque des revendications 7 à 9, dans lequel, pour chacun des N régulateurs (LDO1, LDOi, LDON), la capacité (C1, Ci, CN) reliant la sortie (1001, 100i, 100N) du régulateur au quatrième noeud (300) est au moins 1 000 000 fois plus petite, de préférence 10 000 000 fois plus petite, qu'une capacité équivalente (CL1, CLi, CLN) d'une charge (Load1, Loadi, LoadN) connectée en sortie dudit régulateur.
  11. Dispositif selon l'une quelconque des revendications 7 à 10, dans lequel un rapport de dimensions du deuxième transistor (T2) est au moins 30 fois plus grand, de préférence 50 fois plus grand, qu'un rapport de dimensions du premier transistor (T1).
  12. Dispositif selon l'une quelconque des revendications 7 à 11, comprenant un circuit (202) configuré pour recevoir le courant de référence (Iref) et pour fournir le deuxième courant (I2) au premier noeud (200).
  13. Dispositif selon l'une quelconque des revendications 6 à 12, comprenant un convertisseur de tension (118) configuré pour fournir ladite tension d'alimentation (Vdd).
  14. Dispositif selon l'une quelconque des revendications 1 à 13, dans lequel, pour chacune des N tensions de consigne (Vref1, Vrefi, VrefN), le premier circuit (204) comprend une résistance (R1, Ri, RN) et est configuré pour faire circuler un cinquième courant (I61, I6i, I6N) proportionnel au premier courant (I1) dans ladite résistance, la tension de consigne étant disponible aux bornes (1081, 108i, 108N) de ladite résistance.
  15. Dispositif selon la revendication 14, dans lequel le premier circuit (204) comprend un miroir de courant (400) comportant une branche d'entrée (402) configurée pour qu'un courant (I1') proportionnel au premier courant (I1) y circule, et N branches de sortie (4041, 404i, 404N), chacune des N branches de sortie comportant l'une des N résistances (R1, Ri, RN) et étant configurée pour que le cinquième courant (I61, I6i, I6N) circule dans ladite résistance.
FR2013087A 2020-12-11 2020-12-11 Courant d'appel d'au moins un régulateur de tension à faible chute Active FR3117622B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR2013087A FR3117622B1 (fr) 2020-12-11 2020-12-11 Courant d'appel d'au moins un régulateur de tension à faible chute
US17/453,815 US12072724B2 (en) 2020-12-11 2021-11-05 Inrush current of at least one low drop-out voltage regulator
CN202111506242.4A CN114625206B (zh) 2020-12-11 2021-12-10 至少一个低压差电压调节器的涌入电流

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2013087 2020-12-11
FR2013087A FR3117622B1 (fr) 2020-12-11 2020-12-11 Courant d'appel d'au moins un régulateur de tension à faible chute

Publications (2)

Publication Number Publication Date
FR3117622A1 true FR3117622A1 (fr) 2022-06-17
FR3117622B1 FR3117622B1 (fr) 2024-05-03

Family

ID=74347406

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2013087A Active FR3117622B1 (fr) 2020-12-11 2020-12-11 Courant d'appel d'au moins un régulateur de tension à faible chute

Country Status (2)

Country Link
US (1) US12072724B2 (fr)
FR (1) FR3117622B1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12093068B2 (en) * 2022-06-14 2024-09-17 Apple Inc. Scalable low dropout regulator having multiple pass circuits

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276885B1 (en) * 2005-05-09 2007-10-02 National Semiconductor Corporation Apparatus and method for power sequencing for a power management unit
US20090160251A1 (en) * 2007-12-20 2009-06-25 Qualcomm Incorporated Reducing cross-regulation interferences between voltage regulators
US20180307259A1 (en) * 2017-04-25 2018-10-25 Kabushiki Kaisha Toshiba Linear regulator with reduced oscillation
EP3591494A1 (fr) * 2018-07-02 2020-01-08 Nxp B.V. Limitation de courant pour régulateur de tension
US20200387186A1 (en) * 2019-06-04 2020-12-10 Realtek Semiconductor Corporation Reference voltage generating circuit

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208127B1 (en) * 1999-11-02 2001-03-27 Maxim Integrated Products, Inc. Methods and apparatus to predictably change the output voltage of regulators
US6559623B1 (en) * 2002-06-01 2003-05-06 Integration Associates Inc. In-rush current control for a low drop-out voltage regulator
US7215103B1 (en) * 2004-12-22 2007-05-08 National Semiconductor Corporation Power conservation by reducing quiescent current in low power and standby modes
JP2008026947A (ja) 2006-07-18 2008-02-07 Seiko Instruments Inc ボルテージレギュレータ
US7619397B2 (en) * 2006-11-14 2009-11-17 Texas Instruments Incorporated Soft-start circuit for power regulators
US8174251B2 (en) * 2007-09-13 2012-05-08 Freescale Semiconductor, Inc. Series regulator with over current protection circuit
EP2256578A1 (fr) 2009-05-15 2010-12-01 STMicroelectronics (Grenoble 2) SAS Régulateur de tension à faible tension de dechet et faible courant de repos
EP2454643B1 (fr) * 2009-07-16 2018-09-05 Telefonaktiebolaget LM Ericsson (publ) Régulateur à faibles pertes
JP2013025577A (ja) 2011-07-21 2013-02-04 Toshiba Corp 半導体集積回路
US8975776B2 (en) * 2011-08-04 2015-03-10 Nxp B.V. Fast start-up voltage regulator
TWM422090U (en) * 2011-08-29 2012-02-01 Richtek Technology Corp Linear regulator and control circuit thereof
CN102999074B (zh) 2011-09-09 2014-10-15 株式会社理光 低压差线性稳压器
CN103092243B (zh) * 2011-11-07 2015-05-13 联发科技（新加坡）私人有限公司 信号产生电路
US8716993B2 (en) * 2011-11-08 2014-05-06 Semiconductor Components Industries, Llc Low dropout voltage regulator including a bias control circuit
US8922179B2 (en) * 2011-12-12 2014-12-30 Semiconductor Components Industries, Llc Adaptive bias for low power low dropout voltage regulators
US20130293986A1 (en) * 2012-05-07 2013-11-07 Tower Semiconductor Ltd. Current Limit Circuit Architecture For Low Drop-Out Voltage Regulators
US9778667B2 (en) 2013-07-30 2017-10-03 Qualcomm Incorporated Slow start for LDO regulators
EP4220334A1 (fr) * 2013-09-05 2023-08-02 Renesas Design Germany GmbH Procédé et appareil permettant de limiter le courant d'appel pour le démarrage d'un régulateur à faible chute de tension
US9774257B2 (en) * 2014-05-23 2017-09-26 Allegro Microsystems, Llc Control circuit for a switching regulator driving an LED load with controlled PWM dimming
US9715245B2 (en) * 2015-01-20 2017-07-25 Taiwan Semiconductor Manufacturing Company Limited Circuit for generating an output voltage and method for setting an output voltage of a low dropout regulator
FR3032316A1 (fr) 2015-02-02 2016-08-05 St Microelectronics Tours Sas Circuit limiteur de courant d'appel
FR3069388B1 (fr) 2017-07-24 2020-01-17 STMicroelectronics (Alps) SAS Procede de controle de courants d'enclenchement susceptibles de circuler dans un commutateur de charge, et circuit electronique correspondant
US10895884B2 (en) * 2017-11-14 2021-01-19 Semiconductor Components Industries, Llc Low dropout (LDO) voltage regulator with soft-start circuit
US10338620B2 (en) * 2017-11-15 2019-07-02 Infineon Technologies Ag Feedback circuit for regulation loops
US20200064875A1 (en) * 2018-08-24 2020-02-27 Synaptics Incorporated In-rush current protection for linear regulators
US11385667B2 (en) * 2018-12-21 2022-07-12 Qualcomm Incorporated Low dropout regulator with non-linear biasing and current clamping circuit
US10594202B1 (en) 2019-02-15 2020-03-17 Psemi Corporation Current in-rush limiter
US11281244B2 (en) * 2019-07-17 2022-03-22 Semiconductor Components Industries, Llc Output current limiter for a linear regulator
US11507120B2 (en) * 2019-09-13 2022-11-22 Texas Instruments Incorporated Load current based dropout control for continuous regulation in linear regulators
US11281248B2 (en) * 2020-02-12 2022-03-22 Nuvoton Technology Corporation Audio microphone detection using auto-tracking current comparator
US11392154B2 (en) * 2020-08-24 2022-07-19 Psemi Corporation Controlled power up and power down of multi-stage low drop-out regulators
US20220197321A1 (en) * 2020-12-19 2022-06-23 Intel Corporation Dual loop voltage regulator
US11409313B2 (en) * 2020-12-30 2022-08-09 Qualcomm Incorporated Voltage reference architecture
CN112650353B (zh) * 2020-12-31 2022-06-14 成都芯源系统有限公司 具有稳定性补偿的线性电压调节器
US11569736B2 (en) * 2021-02-25 2023-01-31 Texas Instruments Incorporated Self-adjusting DC/DC converter soft-start mechanism
US20220397925A1 (en) * 2021-06-10 2022-12-15 Texas Instruments Incorporated Fast soft-start reference current controlled by supply ramp
US11977404B2 (en) * 2022-02-28 2024-05-07 Texas Instruments Incorporated Fast startup power regulator circuitry
US20230324940A1 (en) * 2022-04-06 2023-10-12 Vervesemi Microelectronics Private Limited Voltage reference generator and trimming system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276885B1 (en) * 2005-05-09 2007-10-02 National Semiconductor Corporation Apparatus and method for power sequencing for a power management unit
US20090160251A1 (en) * 2007-12-20 2009-06-25 Qualcomm Incorporated Reducing cross-regulation interferences between voltage regulators
US20180307259A1 (en) * 2017-04-25 2018-10-25 Kabushiki Kaisha Toshiba Linear regulator with reduced oscillation
EP3591494A1 (fr) * 2018-07-02 2020-01-08 Nxp B.V. Limitation de courant pour régulateur de tension
US20200387186A1 (en) * 2019-06-04 2020-12-10 Realtek Semiconductor Corporation Reference voltage generating circuit

Also Published As

Publication number Publication date
US12072724B2 (en) 2024-08-27
US20220187864A1 (en) 2022-06-16
FR3117622B1 (fr) 2024-05-03

Similar Documents

Publication Publication Date Title
EP1366402B1 (fr) Regulateur de tension protege contre les courts-circuits
EP1081572B1 (fr) Circuit d'alimentation à sélecteur de tension
FR2819064A1 (fr) Regulateur de tension a stabilite amelioree
EP1093044B1 (fr) Régulateur linéaire à faible chute de tension série
FR3032309A1 (fr) Circuit de regulation de tension adapte aux fortes et faibles puissances
FR3102581A1 (fr) Régulateur de tension
EP3509219B1 (fr) Comparateur compense
EP3267583B1 (fr) Circuit de sélection d'une tension d'alimentation à transition contrôlée
FR2799317A1 (fr) Regulateur lineaire a selection de la tension de sortie
WO2007083048A1 (fr) Commande d'un transistor mos
EP0678802A1 (fr) Circuit de limitation de tension avec comparateur à hystérésis
FR3070774A1 (fr) Procede de compensation de chute de tension sur un cable usb type c, et circuit correspondant
FR2842316A1 (fr) Regulateur de tension lineaire
FR2554989A1 (fr) Regulateur de tension serie
FR3117622A1 (fr) Courant d'appel d'au moins un régulateur de tension à faible chute
EP1231529A1 (fr) Dispositif générateur d'une tension de référence précise
FR2957161A1 (fr) Circuit interne de tension d'alimentation d'un circuit integre
EP0723160A1 (fr) Circuit de détection de tension compensé en technologie et en température
FR3102580A1 (fr) Régulateur de tension
EP0530061A1 (fr) Circuit régulateur de la tension de charge d'une batterie par un alternateur
FR2651623A1 (fr) Circuit integre presentant une detection d'etat de saturation.
FR2619859A1 (fr) Circuit de commande d'allumage
EP2093868B1 (fr) Dispositif et circuit de commande d'un composant électronique de puissance, procédé de pilotage et allumeur associés
WO2000005818A1 (fr) Amplificateur de sortie cmos independant de la temperature, de la tension d'alimentation et de la qualite de fabrication de ses transistors
EP1010048A1 (fr) Circuit de regulation de tension destine a supprimer un phenomene dit "latch-up"

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20220617

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4