FR2799317A1 - Regulateur lineaire a selection de la tension de sortie - Google Patents

Abstract

L'invention concerne un procédé de commande et un régulateur linéaire (20) du type comprenant un transistor MOS de puissance (2), commandé par un amplificateur différentiel (5) dont une première borne d'entrée (7) reçoit une tension de référence (Vref) et dont une deuxième borne d'entrée (8) reçoit, par l'intermédiaire d'un circuit (10') de résistances commutables, la tension de sortie (Vout) du régulateur, une commutation douce desdites résistances étant organisée.

Description

REGULATEUR LINEAIRE A ST LECrION DE LA TENSION DE SORTIE

La présente invention concerne le domaine des régula-

teurs linéaires du type comprenant un transistor MOS de puissance destiné à être connecté, en série avec une charge à alimenter,

entre deux bornes d'application d'une tension continue, le tran-

sistor MOS de puissance étant commandé par un amplificateur- régulateur chargé de réguler la tension aux bornes de la charge à

une valeur prédétermnninée. L'invention concerne plus particulière-

ment les régulateurs linéaires du type à faible chute de tension série, c'est-à-dire dans lesquels la chute de tension dans le transistor de puissance est minimisée. Parmi ceux-ci, l'invention concerne, plus précisément, les régulateurs linéaires du type à

sélection du niveau de tension de sortie, c'est-à-dire compre-

nant, dans la boucle de contre-réaction du régulateur, un circuit de résistances caomutables pour sélectionner un chemin résistif

ou un autre selon la tension de sortie souhaitée.

La figure 1 représente un exemple de schéma classique d'un régulateur linéaire du type auquel s'applique la présente invention. Ce régulateur 1 est essentiellement constitué d'un transistor MOS de puissance 2, par exemple à canal P, connecté entre une borne 3 d'application d'un potentiel d'alimentation plus positif (Vbat) et une borne 4 de sortie du régulateur 1. La borne 4 est destinée à être connectée à une première borne d'une

charge (Q) 2 dont l'autre borne est connectée à une borne 6 d'ap-

plication d'un potentiel plus négatif d'alimentation, par exem-

ple, la masse. Un condensateur C est connecté en parallèle sur la charge 2 pour filtrer et stabiliser la tension Vout de sortie du

régulateur 1.

Le transistor de puissance 2 est commandé par un ampli-

ficateur différentiel 5 dont une entrée inverseuse 7 reçoit une tension de référence Vref, généralement fournie par un circuit de

référence de tension de type connu par son appellation anglo-

saxonne "Bangap" ou tout autre type de générateur de tension sta-

ble et précise, et donc une entrée non-inverseuse 8 reçoit, par l'intermédiaire d'un circuit 10 de résistances coernutables, la

tension de sortie Vout.

Dans le domaine d'application de la présente invention, la boucle de réaction du régulateur applique un coefficient de proportionnalité à la tension Vout, qui est fonction du niveau de

tension de sortie souhaité. On notera donc que l'invention s'ap-

plique à des régulateurs linéaires dans lesquels la tension de sortie Vout est supérieure à la tension de référence afin de

permettre un abaissement du niveau de tension de l'entrée non-

inverseuse de l'amplificateur 5.

Dans les régulateurs linéaires à plusieurs tensions de

sortie sélectionnables, on préfère utiliser un réseau de résis-

tances commutables dans la boucle de réaction plutôt que sur l'entrée d'application de la tension de référence. En effet,

cette tension de référence est recherchée pour être la plus pré-

cise possible et sert généralement également à d'autres régula-

teurs du système et doit donc garder une valeur fixe.

Dans l'exemple représenté à la figure 1, le régulateur 1 peut délivrer deux tensions distinctes selon la configuration

dans laquelle est placé le circuit 10. Ce circuit 10 est consti-

tué, par exemple, de trois résistances Ri, R2 et R3 en série

entre la borne 4 et la masse. Le point milieu 11 entre la résis-

tance R1 et la résistance R2 est connecté, par l'intermédiaire d'un premier transistor MOS 12, par exemple à canal N, à l'entrée noninverseuse 8 de l'amplificateur 5. Le point milieu 13 de l'association en série de la résistance R2 avec la résistance R3 est connecté, par l'intermédiaire d'un deuxième transistor MOS 14, par exemple à canal N, à la borne non-inverseuse 8. Les gril- les respectives des transistors 12 et 14 reçoivent des signaux logiques de commande CTRL1 et CTRL2 pour sélectionner le rapport

résistif du pont diviseur R1-R2-R3 en fonction des états respec-

tifs des transistors 12 et 14. Par exemple, pour que le régulateur délivre une tension Vout du niveau le plus élevé, le transistor 12 est bloqué et le transistor 14 est passant, les signaux de commande respectifs CTRL1 et CTRL2 des transistors 12 et 14 étant à l'état bas et à l'état haut. Pour passer au niveau Vout de tension inférieure, on ouvre le transistor 14 et on ferme le transistor 12, en inversant les états respectifs des signaux

CTIRL1 et CTRL2.

Un problème qui se pose dans ce type de régulateur est que l'on voit souvent apparaître des surtensions en sortie Vout lors des changements de consigne par commutation des transistors du circuit 10. En effet, lors d'une commutation à la fermeture

d'un des transistors 12 et 14 et à l'ouverture de l'autre, l'am-

plificateur 5 se retrouve brusquement déséquilibré et va donc chercher à se rééquilibrer en faisant, par exemple, monter la sortie Vout d'un niveau à l'autre jusqu'à ce que la borne 8

d'entrée non-inverseuse de l'amplificateur 5 réatteigne le poten-

tiel d'équilibre avec la tension Vref. Toutefois, une partie du courant qui traverse les résistances basses du pont R1-R2-R3 est

déviée vers l'entrée de l'amplificateur 5 pour charger la capa-

cité de grille de l'étage différentiel d'entrée que comporte généralement cet amplificateur. Pendant ce régime transitoire, le rapport du pont résistif n'est donc pas maintenu. Il en découle que l'amplificateur 5 ne retrouve son équilibre entre ses entrées qu'avec un retard lié, par exemple, à l'importance de la capacité de grille d'entrée. Ce retard provoque, quand la commutation va du niveau inférieur au niveau supérieur, une surtension en sortie Vout. Le régime transitoire disparaît progressivement en faisant

redescendre la tension Vout jusqu'à atteindre le régime établi.

On notera que des retards peuvent provenir d'autres

étages du circuit, par exemple, d'autres étages de l'amplifica-

teur 5. Cela dépend de la structure du régulateur et ce qui est exposé pour le temps de réponse en entrée de l'amplificateur 5 suite à une commande en changement de niveau vaut bien entendu également pour tout temps de réponse du circuit en aval de l'entrée 8. On notera également que le même problème peut se poser

lors d'une commutation du niveau supérieur vers le niveau infé-

rieur, en présence d'un retard lié, par exemple, au temps de dé-

charge de la capacité de grille de l'étage différentiel d'entrée de l'amplificateur 5. Dans ce cas, on assiste à une sous-tension

lors de la commutation.

Les surtensions liées aux changements de tension de

sortie des régulateurs linéaires se produisent lorsque cette com-

mutation va vers une augmentation du niveau de la tension de sor-

tie et les sous-tensions éventuelles se produisent lorsque la commutation va vers une diminution de la tension de sortie. De

telles sous et/ou surtensions peuvent être gênantes dans certai-

nes applications, en particulier, lorsque l'on souhaite des

niveaux de sortie précis.

On notera que 1' importance de la sous ou surtension dépend de l'importance de la ou des capacités mises en jeu sur le trajet des signaux dans le circuit. Or, cette ou ces capacités peuvent être importantes pour d'autres raisons. Par exemple pour l'étage différentiel d'entrée de l'amplificateur 5, la capacité de grille peut être de l'ordre du picofarad pour des questions de stabilité

requises par ailleurs pour l'amplificateur 5.

Un exemple d'application o l'on rencontre ce genre de problème est le domaine des téléphones mobiles o des régulateurs linéaires sont utilisés pour alimenter les différents circuits du téléphone. Dans ce genre d'application, les précisions requises pour les tensions de sortie d'alimentation des circuits sont de plus ou moins 3%. Cette faible tolérance imposée est difficile à respecter avec les régulateurs linéaires classiques du type de

ceux décrits ci-dessus.

La présente invention vise à proposer une nouvelle solu-

tion pour commuter la sortie d'un régulateur linéaire entre deux niveaux. L'invention vise, plus particulièrement, à proposer une solution qui limite les sous et/ou surtensions en sortie du régulateur. L'invention vise également à proposer une solution qui

soit compatible avec le circuit électrique classique d'un régula-

teur linéaire.

Pour atteindre ces objets, la présente invention pré-

voit un procédé de ccommande d'un régulateur linéaire du type com-

prenant un transistor MOS de puissance, commandé par un amplifi-

cateur différentiel dont une première borne d'entrée reçoit une tension de référence t dont une deuxième borne d'entrée reçoit, par l'intermédiaire d'un circuit de résistances commutables, la tension de sortie du régulateur, une commutation douce desdites

résistances étant organisée.

Selon un mode de réalisation de la présente invention, appliqué à un régulateur dans lequel des résistances d'un pont diviseur sont commutées au moyen d'au moins deux transistors MOS de commnande, on applique, sur les grilles respectives de ces transistors, des rampes de tension inversées dont le sens est

fixé par le sens de caommutation.

Selon un mode de réalisation de la présente invention, la durée des rampes est choisie pour maintenir, sur la deuxième

entrée de l'amplificateur différentiel, un niveau de tension cor-

respondant sensiblement au niveau de la tension de référence même pendant les phases de commutation, afin de ne pas déséquilibrer

l'amplificateur différentiel.

L'invention prévoit également un régulateur linéaire du type comprenant un transistor MOS de puissance, commandé par un amplificateur différentiel dont une borne d'entrée reçoit, par l'intermédiaire d'un circuit de résistances commutables au moyen de transistors MOS de comTnmande, une tension proportionnelle à la tension de sortie délivrée par le régulateur, et qui comporte au moins deux circuits de génération de rampes de commande inversées des grilles respectives desdits transistors de commande. Selon un mode de réalisation de la présente invention, chaque circuit de génération de rampe comprend, en série entre deux bornes d'alimentation, deux transistors de types de canal opposés, le point milieu de leur association en série délivrant, par l'intermédiaire d'un condensateur de stockage, ladite rampe

de tension.

Selon un mode de réalisation de la présente invention, le transistor MOS de puissance est d'un premier type de canal, les transistors MOS de commande étant d'un deuxième type de

canal.

Selon un mode de réalisation de la présente invention, le transistor MOS de puissance et les transistors MOS de commande

sont d'un même type de canal.

Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans

la description suivante de modes de réalisation et de mise en

oeuvre particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: la figure 1, qui a été décrite précédemment, est destinée à exposer l'état de la technique et le problème posé; les figures 2A, 2B et 2C illustrent, sous forme de chronogrannes, un mode de mise en oeuvre du procédé de commande d'un régulateur linéaire selon la présente invention;

la figure 3 représente, de façon schématique, un régu-

lateur linéaire selon un mode de réalisation de la présente invention; et la figure 4 est un schéma électrique détaillé d'un mode de réalisation d'un circuit de commande d'un commutateur de

sélection de tension d'un régulateur selon l'invention.

Les mêmes éléments ont été désignés par les mêmes réfé-

rences aux différentes figures. Pour des raisons de clarté, seuls

les éléments qui sont nécessaires à la compréhension de l'inven-

tion ont été représentés aux figures et seront décrits par la suite. En particulier, la structure interne de l'amplificateur du

régulateur n'a pas été détaillée et est parfaitement classique.

On notera simplement qu'elle comprend un étage différentiel d'en-

trée et un étage de sortie généralement constitué d'un transistor

MOS en série avec une résistance.

Une première solution pour limiter les surtensions serait de dimensionner les résistances du pont R1-R2-R3 pour que

le courant allant charger la grille de l'étage différentiel d'en-

trée de l'amplificateur 5 soit négligeable devant le courant qui traverse les résistances basses (R2, R3) du pont. Un inconvénient

de cette solution est qu'il faudrait alors utiliser des résistan-

ces de faible valeur, ce qui augmenterait considérablement la consommation du régulateur linéaire. Une telle augmentation de consommnation n'est pas souhaitable, en particulier, pour des

applications o les systèmes sont alimentés par batterie.

Une caractéristique de la présente invention est de prévoir une commutation douce des transistors (12, 14, figure 1) constitutifs du circuit de sélection de tension. Ainsi, selon la présente invention, les commutateurs du circuit de sélection de tension de sortie ne sont pas commandés par des signaux logiques à fronts brusques, mais par des rampes. Lorsque deux commutateurs

sont utilisés, ces rampes ont des sens opposés.

Les figures 2A, 2B et 2C illustrent, par des chrono-

granmmes représentant un exemple d'allure de signaux CTRL1' et CTRL2' de commande des commutateurs (12, 14) et du signal Vout d'un régulateur linéaire tel qu'illustré par la figure 1, un mode

de mise en oeuvre d'un procédé de commande selon l'invention.

On suppose que l'on souhaite commuter le régulateur vers un fonctionnement au niveau (V2) de tension de sortie le plus élevé. Par conséquent, initialement le transistor 12 est fermié et le transistor 14 est ouvert. En reprenant l'exemple de transistors 12 et 14 à canal N, les signaux CTRLl' et CTRL2' sont donc, respectivement, à des états haut et bas. Aux figures 2A à 2C, on a supposé qu'un état logique haut correspond au potentiel

Vbat et qu'un état logique bas correspond à la masse. A un ins-

tant tO, on commande la commutation du circuit 10 vers un bascu- lement des niveaux de tension de sortie du niveau bas Vl vers le niveau haut V2. Il faut donc ouvrir le transistor 12 et fermer le transistor 14. Pour ce faire, et selon la présente invention, les signaux CTRL1' et CTRL2' ont des allures de rampes de tension, respectivement décroissante et croissante, entre l'instant tO et un instant tl de fin de commutation o les signaux CTRL1' et

CTRL2' sont respectivement aux états bas et haut.

Une autre caractéristique de l'invention est que ces rampes de tension sont dimensionnées pour garantir que les deux transistors 12 et 14 soient passants, ensemble et en ayant des variations de résistivité inverses, pendant une certaine durée (t3-t4) compatible avec la durée de commutation souhaitée. Par exemple, le transistor 12 est commandé par la rampe CTRL1' dont la décroissance est prévue pour que la résistivité du transistor 12 passe approximativement de 0 à l'infini entre les instants t3 et t4 (par exemple, d'environ quelques microsecondes), et le transistor 14 est commandé par la rampe CITRL2' dont la croissance

est prévue pour que la résistivité du transistor 14 passe appro-

ximativement de l'infini à 0 entre les instants t3 et t4. Cette conduction simultanée se traduit, sur le niveau de la tension Vout, par un passage progressif du niveau Vl au niveau V2 entre les instants t3 et t4. Commne le niveau de tension en entrée 8 de l'amplificateur 5 ne subit plus de saut, il n'y a plus de délai

de charge (ou décharge) des capacités de grille de l'étage dif-

férentiel d'entrée ou des autres capacités préjudiciables

auparavant à la réaction du système.

On notera que les rampes des signaux de commande ne sont pas nécessairement symétriques. Ce qui est important, c'est de ne jamais déséquilibrer l'amplificateur 5 et de garder donc un niveau de tension sur l'entrée 8 qui soit proche du niveau sur l'entrée 7. A titre d'exemple, on pourra accepter une différence de l'ordre de 20% entre les durées respectives des deux rampes de commande. On notera que, les positions respectives des instants t3 et t4 entre les instants tO et tl ne dépendent pas des valeurs des résistances Rl, R2 et R3. En effet, les potentiels respectifs

des sources des transistors 12 et 14 restent désormais sensi-

blement constants et égaux au potentiel de la borne 8 de

l'amplificateur 5, donc au potentiel Vref.

On notera également que ce qui a été exposé ci-dessus

en relation avec le passage du niveau Vl au niveau V2 est égale-

ment valable, en inversant les sens des rampes de commande, pour

un passage du niveau V2 au niveau Vi, afin d'éviter une éven-

tuelle sous-tension en sortie.

La figure 3 représente, de façon schématique, un mode de réalisation d'un régulateur linéaire 20 selon l'invention. Ce régulateur 20 reprend sensiblement les mêmes constituants que le

régulateur 1 décrit en relation avec la figure 1. La seule diffé-

rence concerne l'adjonction, en amont des grilles respectives des transistors 12 et 14 du circuit de commutation 10', de circuits 21 et 22 de génération des rampes CTRL1' et CTRL2' à partir de

signaux de commande logiques classiques CTRL1 et CTRL2.

On notera que, selon la présente invention, les struc-

tures des circuits 21 et 22 sont, de préférence, identiques.

Seuls les signaux de commande qu'ils reçoivent en entrée diffè-

rent l'un de l'autre de façon à ce que la rampe délivrée en sor-

tie soit inversée du circuit 21 par rapport au circuit 22.

On notera également que la constante de temps fixant la

durée des rampes de commutation doit être choisie pour être suf-

fisamment rapide afin de ne pas trop retarder le changement de

niveau de la tension de sortie Vout.

La figure 4 représente un mode de réalisation d'un cir-

cuit, par exemple 21, de génération de la rampe de commande

CTRL1'

Un circuit 21 de génération d'une rampe CTiRLi' selon l'invention est basé sur l'utilisation d'un condensateur Cr chargé par un transistor MOS MP1, à canal P, et déchargé par un transistor MOS MN1, à canal N. Les transistors MP1 et MN1 sont connectés en série entre les bornes 3 et 6 d'application de la tension Vbat. Le point milieu 23 de cette association en série

constitue la borne de sortie du générateur de rampe 21, le conden-

sateur Cr étant connecté entre la borne 23 et la masse 6. La

grille du transistor MP1 est reliée au point milieu d'une associa-

tion en série de deux transistors MOS MP2 et MP3, à canal P, dont les grilles respectives reçoivent les signaux logiques CTRL1 et

CTRL2.

Dans le mode de réalisation illustré par les figures 3 et 4, on suppose qu'un état haut sur le signal CTRL1 indique une

commande de progranmmation de la tension de sortie Vout du régu-

lateur au niveau bas V1 et s'accompagne d'un niveau bas sur le signal CTRL2. De même, un niveau haut sur le signal de conmmande CTRL2 s'accompagne d'un niveau bas sur le signal CTRL1 pour

programmer le régulateur à un niveau de sortie haut V2.

Les transistors MP2 et MP3 sont connectés entre la borne 3 et une borne BP délivrant un signal de polarisation. Ce signal BP est fourni par un circuit de polarisation 24 constitué, par exemple, d'un transistor MOS MP5, à canal P, qui est monté en série avec une source de courant 25 entre les bornes 3 et 6. Le transistor MP5 est monté en diode, sa source étant connectée à la borne 3 et son drain étant relié à une première borne de la

source de courant 25 dont l'autre borne est connectée à la masse.

Le transistor MP5 a son drain également connecté au drain du transistor MP3. La source du transistor MP3 est connectée au drain du transistor MP2 dont la source est connectée à la borne 3. Le signal de polarisation BP est présent dès que le circuit

est sous tension, c'est-à-dire dès qu'une tension Vbat est appli-

quée entre les bornes 3 et 6. La source de courant 25 est, par exemple, formée d'une résistance ou d'un transistor MOS, à canal

N, monté en diode.

Côté transistor MN1, la grille de celui-ci est connec-

tée d'une part au drain d'un transistor MOS MN2, à canal N, dont la source est reliée à la borne 6 et dont la grille reçoit le signal CTRL1 et, d'autre part, au drain d'un transistor MOS MN3, à canal N, dont la grille reçoit le signal CTRL2 et dont la source reçoit un signal BN de polarisation. Ce signal BN est fourni par un circuit de polarisation 26 constitué, par exemple, d'un transistor MOS MN5, à canal N, qui est monté en série avec une source de courant 27 entre les bornes 3 et 6. Le transistor MN5 est monté en diode, sa source étant connectée à la borne 6 et

son drain étant relié à une première borne de la source de cou-

rant dont l'autre borne est connectée à la tension Vbat. Le transistor MN5 a son drain également connecté à la source du transistor MN3. La source de courant 27 est, par exemple, formée d'une résistance ou d'un transistor MOS, à canal P, monté en diode. Comme pour le circuit 24, le circuit 26 est actif dès que

le système est sous tension.

En supposant une commutation des signaux CTRL1 et CTRL2

pour commnander une augmentation du niveau de sortie Vout du régu-

lateur, le signal CTRL1 est commuté vers l'état bas tandis que le signal CTRL2 est commuté vers l'état haut. Cette commutation

classique est brusque (par exemple, de l'ordre de quelques nano-

secondes). Le transistor MP2 est donc rendu passant tandis que le transistor MP3 est bloqué. Il en découle un blocage du transistor MP1. Côté transistor MN1, celui-ci est rendu passant par la mise

en conduction du transistor MN3 et le blocage du transistor MN2.

Par conséquent, le condensateur Cr qui est initialement

chargé depuis la dernière commutation du circuit 21 (le transis-

tor MP1 étant précédeniment passant), se décharge dans le transis-

tor MN1. Cette décharge s'effectue sous un courant constant fixé

par le courant du transistor MN4. Le signal C(RL1' qui était ini-

tialement à l'état haut décroît donc de façon linéaire avec une

rampe dont la durée (par exemple, de l'ordre de quelques micro-

secondes) est fixée par le condensateur Cr et la valeur de la

source de courant 27.

De façon similaire, pour une commutation du signal

CTRL1' dans l'autre sens, les signaux CTRL1 et CTRL2 sont inver-

sés et un fonctionnement similaire se produit en chargeant le condensateur Cr par le transistor MP1 sous un courant contrôlé par la valeur du courant constant de la source 25.

On notera que, si on veut obtenir des rampes symétri-

ques sur les signaux CIRL' et CTRL2', le moyen le plus simple est d'utiliser des condensateurs de même valeur et des sources de courant de même valeur dans les circuits 21 et 22 de génération

des rampes.

On notera également que, à la mise sous tension du cir-

cuit, le condensateur Cr se charge ou reste déchargé selon les

états respectifs des signaux CTRL1 et CTRL2.

La constitution du circuit 22 de génération de la rampe

CTRL2' se déduit de la constitution du circuit 21 exposé en rela-

tion avec la figure 4. La structure est la même et il suffit d'inverser les positions respectives d'entrée des signaux CTRL1 et CTRL2. Ainsi, pour le circuit 22, le signal CTRL1 est envoyé sur les grilles respectives des transistors MP3 et MN3 tandis que

le signal CTRL2 est envoyé sur les grilles respectives des tran-

sistors MP2 et MN2.

Les circuits 24 et 26 sont, de préférence, cmommun au

circuit 21 et 22, ceux-ci recevant des signaux BP et BN iden-

tiques. On notera que ce qui a été exposé ci-dessus en relation avec des transistors 12 et 14 à canal N est également valable dans le cas d'un régulateur o les transistors de commande sont à canal P. Il suffit alors d'inverser le sens des rampes de commande

CTRL1' et CTRL2'.

Un avantage de la présente invention est qu'elle permet de supprimer les sous et/ou surtensions lors du changement de niveau de tension de sortie du régulateur linéaire vers une

diminution ou une augmentation de ce niveau.

Un autre avantage de la présente invention est qu'elle respecte la structure classique d'un régulateur linéaire. Ainsi,

il suffit d'intervenir sur les signaux de commande des transis-

tors MOS du circuit de commutation de la boucle de contre-

réaction pour obtenir le résultat de l'invention.

On notera que la consommation du régulateur dans son régime établi n'est pas affectée par la mise en oeuvre de l'in- vention. En effet, aucune modification du régime statique du

régulateur n'est rendue nécessaire par la mise en oeuvre de l'in-

vention. En particulier, les circuits de polarisation 24 et 26 sont généralement déjà prévus pour la polarisation du circuit

fournissant la référence de tension Vref.

Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de

l'art. En particulier, les dimensionnements respectifs des tran-

sistors, des condensateurs et des sources de courant dépendent de l'application et sont à la portée de l'honmme du métier à partir

des indications fonctionnelles données ci-dessus.

De plus, bien que l'invention ait été décrite ci-dessus en relation avec un régulateur linéaire délivrant une tension positive et basé sur un transistor MOS de puissance à canal P, la présente invention peut être mise en oeuvre pour un régulateur de

tension négative, basé sur l'utilisation d'un transistor de puis-

sance à canal N. L'adaptation du circuit pour une telle applica-

tion est à la portée de l'homme du métier.

En outre, on notera que si l'invention a été décrite ci-dessus en relation avec un régulateur pouvant sélectionner deux tensions de sortie, l'invention s'applique quel que soit le

nombre de tensions sélectionnables par le régulateur. Par exem-

ple, pour un régulateur dont le circuit de sélection de contre-

réaction comporte trois transistors commandables, la mise en oeu-

vre de l'invention consiste à commrander ces transistors au moyen de rampes selon la variation de tension souhaitée. Par exemple, on suppose un circuit à trois transistors de commande dans lequel une quatrième résistance est intercalée entre la résistance R3 et la masse, le troisième transistor de commande étant connecté entre le point milieu des troisième et quatrième résistances et la borne non-inverseuse de l'amplificateur 5. Dans un tel circuit et en reprenant les notations utilisées précédemment, le niveau V1 est obtenu quand seul le premier transistor est passant, le

niveau V2 est obtenu quant seul le deuxième transistor est pas-

sant et un niveau V3 est obtenu quand seul le troisième transis-

tor est passant. Pour passer du niveau V1 au niveau V2, on appli-

que des rampes respectivement descendante et montante sur l grilles des premier et deuxième transistors, le troisième tran-

sistor restant bloqué. Pour passer du niveau V1 au niveau V3, on applique des rampes respectivement descendante et montante sur les grilles des premier et troisième transistors, le deuxième transistor restant bloqué. Pour passer du niveau V2 au niveau V1, on applique des rampes respectivement montante et descendante sur les grilles des premier et deuxième transistors, le troisième transistor restant bloqué. Pour passer du niveau V3 au niveau V2, on applique des rampes respectivement montante et descendante sur les grilles des deuxième et troisième transistors, le premier transistor restant bloqué, etc.

Claims (7)

REVENDICATIONS

1. Procédé de commande d'un régulateur linéaire (20) du type comprenant un transistor MOS de puissance (2), commandé par

un amplificateur différentiel (5) dont une première borne d'en-

trée (7) reçoit une tension de référence (Vref) et dont une deu-

xième borne d'entrée (8) reçoit, par l'intermédiaire d'un circuit (10') de résistances commutables, la tension de sortie (Vout) du

régulateur, caractérisé en ce qu'il consiste à organiser une com-

mutation douce desdites résistances.

2. Procédé de commnande selon la revendication 1, appli-

qué à un régulateur dans lequel des résistances (Ri, R2, R3) d'un pont diviseur sont commTutées au moyen d'au moins deux transistors MOS (12, 14) de commande, caractérisé en ce qu'il consiste à appliquer, sur les grilles respectives de ces transistors, des rampes de tension inversées (1CT'RL1, CITRL2') dont le sens est

fixé par le sens de cormmutation.

3. Procédé selon la revendication 2, caractérisé en ce

que la durée des rampes (CTRLl', CTRL2') est choisie pour main-

tenir, sur la deuxième entrée (8) de l'amplificateur différentiel (5), un niveau de tension correspondant sensiblement au niveau de

la tension de référence (Vref) même pendant les phases de commu-

tation, afin de ne pas déséquilibrer l'amplificateur différen-

tiel.

4. Régulateur linéaire du type comprenant un transistor MOS de puissance (2), commandé par un amplificateur différentiel (5) dont une borne d'entrée (8) reçoit, par l'intermédiaire d'un circuit (10') de résistances commutables au moyen de transistors

MOS de commnande (12, 14), une tension proportionnelle à la ten-

sion de sortie (Vout) délivrée par le régulateur, caractérisé en ce qu'il comporte au moins deux circuits (21, 22) de génération

de rampes de commande inversées (CTRL1', CTRL2') des grilles res-

pectives desdits transistors de commande.

5. Régulateur selon la revendication 4, caractérisé en ce que chaque circuit (21, 22) de génération de rampe comprend,

en série entre deux bornes (3, 6) d'alimentation, deux transis-

tors (MP1, MN1) de types de canal opposés, le point milieu (23) de leur association en série délivrant, par l'intermédiaire d'un

condensateur (Cr) de stockage, ladite rampe de tension.

6. Régulateur selon la revendication 4 ou 5, caracté-

risé en ce que le transistor MOS de puissance (2) est d'un pre- mier type de canal (P), les transistors MOS de commande (12, 14)

étant d'un deuxième type de canal (N).

7. Régulateur selon la revendication 4 ou 5, caracté-

risé en ce que le transistor MOS de puissance et les transistors

MOS de commande sont d'un même type de canal.