FR3112421A1 - Procédé de réalisation d’une structure d’isolation - Google Patents

Procédé de réalisation d’une structure d’isolation Download PDF

Info

Publication number
FR3112421A1
FR3112421A1 FR2007356A FR2007356A FR3112421A1 FR 3112421 A1 FR3112421 A1 FR 3112421A1 FR 2007356 A FR2007356 A FR 2007356A FR 2007356 A FR2007356 A FR 2007356A FR 3112421 A1 FR3112421 A1 FR 3112421A1
Authority
FR
France
Prior art keywords
layer
substrate
trench
face
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR2007356A
Other languages
English (en)
Other versions
FR3112421B1 (fr
Inventor
Norbert Moussy
Cédric Giroud-Garampon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR2007356A priority Critical patent/FR3112421B1/fr
Priority to US17/369,162 priority patent/US11901395B2/en
Priority to CN202110783406.1A priority patent/CN113921553A/zh
Publication of FR3112421A1 publication Critical patent/FR3112421A1/fr
Application granted granted Critical
Publication of FR3112421B1 publication Critical patent/FR3112421B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Procédé de réalisation d’une structure d’isolation La présente description concerne un procédé de réalisation d’une structure d’isolation (605) dans et sur un premier substrat (100) semiconducteur, comprenant les étapes suivantes : a) former une tranchée (107) s’étendant verticalement dans le premier substrat (100) depuis une première face (100T) du premier substrat ; b) remplir la tranchée, depuis la première face du premier substrat, par une région en silicium polycristallin ; c) amincir le premier substrat du côté d’une deuxième face (100B) du premier substrat, opposée à la première face, jusqu’à exposer la région en silicium polycristallin au fond de la tranchée ; d) éliminer la région en silicium polycristallin depuis la deuxième face du premier substrat ; et e) remplir la tranchée, depuis la deuxième face du premier substrat, par un métal (601). Figure pour l'abrégé : Fig. 6

Description

Procédé de réalisation d’une structure d’isolation
La présente description concerne de façon générale le domaine des circuits intégrés. Elle concerne plus particulièrement la réalisation de structures d'isolation électrique et/ou optique dans des circuits intégrés.
De nombreux circuits intégrés comportent des structures d’isolation. De telles structures permettent d’isoler électriquement et/ou optiquement les uns des autres différents éléments ou différentes régions d’une même puce.
On s'intéresse ici plus particulièrement à la réalisation de structures d'isolation électrique et/ou optique dans un capteur d'images. De telles structures d'isolation peuvent notamment être utilisées pour isoler les unes des autres des zones photosensibles de pixels distincts du capteur d'images, ou pour isoler, au sein d'un même pixel, une zone photosensible d'une zone mémoire du pixel.
Il existe un besoin d’améliorer les procédés de réalisation de structures d’isolation connus.
Un mode de réalisation pallie tout ou partie des inconvénients des procédés de réalisation de structure d’isolation connus.
Un mode de réalisation prévoit un procédé de réalisation d’une structure d’isolation dans et sur un premier substrat semiconducteur, comprenant les étapes suivantes :
a) former une tranchée s’étendant verticalement dans le premier substrat depuis une première face du premier substrat ;
b) remplir la tranchée, depuis la première face du premier substrat, par une région en silicium polycristallin ;
c) amincir le premier substrat du côté d’une deuxième face du premier substrat, opposée à la première face, jusqu’à exposer la région en silicium polycristallin au fond de la tranchée ;
d) éliminer la région en silicium polycristallin depuis la deuxième face du premier substrat ; et
e) remplir la tranchée, depuis la deuxième face du premier substrat, par un métal.
Selon un mode de réalisation, le procédé comprend en outre, entre l’étape b) et l’étape c), une étape de collage de la première face du premier substrat sur une face d’un deuxième substrat.
Selon un mode de réalisation, le procédé comprend en outre, entre l’étape a) et l’étape b), une étape de formation d’une première couche électriquement isolante sur les parois latérales et le fond de la tranchée.
Selon un mode de réalisation, le procédé comprend en outre, entre l’étape a) et l’étape de formation de la première couche électriquement isolante, une étape de dépôt d’une couche de silicium polycristallin revêtant les parois latérales et le fond de la tranchée.
Selon un mode de réalisation, le procédé comprend en outre, entre l’étape d) et l’étape e), une étape de retrait de la première couche électriquement isolante sur les parois latérales et le fond de la tranchée.
Selon un mode de réalisation, le procédé comprend en outre, entre l’étape b) et l’étape c), une étape dans laquelle :
– la région en silicium polycristallin est retirée sur une partie de la profondeur de la tranchée ;
– une deuxième couche électriquement isolante est formée sur une surface supérieure libre de la région en silicium polycristallin ; et
– le remplissage de la tranchée est complété.
Selon un mode de réalisation, le remplissage de la tranchée est complété par du silicium polycristallin.
Selon un mode de réalisation, le remplissage de la tranchée est complété par un métal.
Selon un mode de réalisation, ladite structure d’isolation sépare latéralement des pixels d’un capteur d’images ou des zones semiconductrices d'un pixel d'un capteur d'images.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation et modes de mise en œuvre particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la figure 1 est une vue en coupe, schématique et partielle, illustrant une étape d’un premier mode de mise en œuvre d’un procédé de réalisation d’une structure d’isolation ;
la figure 2 est une vue en coupe, schématique et partielle, illustrant une autre étape du premier mode de mise en œuvre du procédé de réalisation d’une structure d’isolation ;
la figure 3 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du premier mode de mise en œuvre du procédé de réalisation d’une structure d’isolation ;
la figure 4 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du premier mode de mise en œuvre du procédé de réalisation d’une structure d’isolation ;
la figure 5 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du premier mode de mise en œuvre du procédé de réalisation d’une structure d’isolation ;
la figure 6 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du premier mode de mise en œuvre du procédé de réalisation d’une structure d’isolation ;
la figure 7 est une vue en coupe, schématique et partielle, illustrant une étape d’une variante du premier mode de mise en œuvre du procédé de réalisation d’une structure d’isolation ;
la figure 8 est une vue en coupe, schématique et partielle, illustrant une autre étape de la variante du premier mode de mise en œuvre du procédé de réalisation d’une structure d’isolation ;
la figure 9 est une vue en coupe, schématique et partielle, illustrant une étape d’un deuxième mode de mise en œuvre d’un procédé de réalisation d’une structure d’isolation ;
la figure 10 est une vue en coupe, schématique et partielle, illustrant une autre étape du deuxième mode de mise en œuvre du procédé de réalisation d’une structure d’isolation ;
la figure 11 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du deuxième mode de mise en œuvre du procédé de réalisation d’une structure d’isolation ;
la figure 12 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du deuxième mode de mise en œuvre du procédé de réalisation d’une structure d’isolation ;
la figure 13 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du deuxième mode de mise en œuvre du procédé de réalisation d’une structure d’isolation ;
la figure 14 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du deuxième mode de mise en œuvre du procédé de réalisation d’une structure d’isolation ;
la figure 15 est une vue en coupe, schématique et partielle, selon le plan A-A de la figure 14, illustrant encore une autre étape du deuxième mode de mise en œuvre du procédé de réalisation d’une structure d’isolation ;
la figure 16 est une vue en coupe, schématique et partielle, illustrant une étape d’une variante du deuxième mode de mise en œuvre du procédé de réalisation d’une structure d’isolation ; et
la figure 17 est une vue en coupe, schématique et partielle, illustrant une autre étape de la variante du deuxième mode de mise en œuvre du procédé de réalisation d’une structure d’isolation.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation et modes de mise en œuvre peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation et modes de mise en œuvre décrits ont été représentés et sont détaillés. En particulier, les dispositifs et applications visés par les structures d’isolation ne sont pas détaillées, les modes de réalisation et modes de mise en œuvre décrits étant compatibles avec les dispositifs et les applications usuels comportant des structures d’isolation.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence, sauf précision contraire, à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
Les figures 1 à 6 ci-dessous illustrent des étapes successives d’un exemple d’un premier mode de mise en œuvre d’un procédé de réalisation d’une structure d’isolation. Les structures d'isolation réalisées par ce procédé peuvent par exemple correspondre à des tranchées d'isolation périphériques de photodiodes de type SPAD (de l'anglais « Single Photon Avalanche Diode » - diodes à avalanche à photon unique SPAD) à jonctions PN verticales, par exemple du type décrit dans la demande de brevet WO201850996 précédemment déposée par le demandeur.
La figure 1 est une vue en coupe, schématique et partielle, illustrant une étape du premier mode de mise en œuvre du procédé de réalisation d’une structure d’isolation.
Au cours de cette étape, on commence par prévoir un substrat 100. Le substrat 100 est par exemple obtenu à partir d’une plaquette (« wafer », en anglais) ou d’un morceau de plaquette en un matériau semiconducteur. Dans l’orientation de la figure 1, on note respectivement 100B et 100T les faces inférieure et supérieure du substrat 100.
Dans l’exemple représenté, le substrat 100 comporte une couche support 101 revêtue d’une autre couche 103. La couche 103 s’étend de façon continue et sur toute la surface supérieure de la couche support 101. Dans cet exemple, la couche 103 est revêtue d’encore une autre couche 105. La couche 105 s’étend de façon continue et sur toute la surface supérieure de la couche 103.
La couche support 101 est en un matériau semiconducteur, par exemple en silicium dopé de type P. À titre d’exemple, la couche support 101 présente un taux de dopage inférieur à 5 x 1014atomes/cm3. La couche 103 est en un matériau semiconducteur, par exemple en silicium dopé de type N. À titre d’exemple, la couche 103 présente un taux de dopage égal à environ 1013atomes/cm3. La couche 105 est en un matériau semiconducteur, par exemple en silicium dopé de type P. À titre d’exemple, la couche 105 présente un taux de dopage compris entre 1 x 1016atomes/cm3et 7 x 1017atomes/cm3.
À titre d’exemple, la couche 103 présente une épaisseur comprise entre 500 nm et 2 µm. La couche 105 présente par exemple une épaisseur comprise entre 1 µm et 40 µm.
À titre d'exemple, la couche 103 est d'abord formée par implantation ionique d'éléments dopants dans une partie supérieure de la couche support 101, puis la couche 105 est formée par épitaxie à partir de la face supérieure de la couche 103.
Au cours de l’étape illustrée en figure 1, une ou plusieurs tranchées 107 sont ensuite réalisées du côté de la face supérieure 100T du substrat 100. Les tranchées 107 s’étendent verticalement, depuis la face 100T, en direction de la face inférieure 100B du substrat 100. Dans l’exemple représenté, les tranchées 107 sont non traversantes, c’est-à-dire qu’elles ne débouchent pas du côté de la face inférieure 100B du substrat 100. Plus précisément, dans cet exemple, les tranchées 107 traversent intégralement la couche 105 et pénètrent partiellement dans l’épaisseur de la couche 103. En variante, les tranchées 107 traversent intégralement la couche 103 et pénètrent partiellement dans l’épaisseur de la couche support 101. En vue de dessus, les tranchées 107 forment par exemple une grille continue délimitant latéralement une pluralité d'îlots semiconducteurs dopés de type P dans la couche 105. Chaque îlot correspond par exemple à une région semiconductrice d'anode d'une photodiode SPAD à jonction PN verticale d'un pixel d'un capteur d'images du type décrit dans la demande de brevet WO201850996 susmentionnée.
À titre d’exemple, les tranchées 107 présentent une largeur W comprise entre 200 nm et 2 µm, et une profondeur D comprise entre 5 µm et 40 µm.
Dans l’exemple représenté, le substrat 100 comporte en outre des régions de reprise de contact 109. Les régions de reprise de contact 109 sont par exemple des régions dopées de type P de niveau de dopage supérieur à celui de la couche 105, localisées en partie supérieure de la couche 105. À titre d'exemple, chaque îlot de type P délimité latéralement par les tranchées 107 comporte une région de reprise de contact 109 localisée, en vue de dessus, dans une partie centrale de l'îlot.
La figure 2 est une vue en coupe, schématique et partielle, illustrant une autre étape du premier mode de mise en œuvre du procédé de réalisation d’une structure d’isolation.
Au cours de cette étape, les parois internes des tranchées 107, autrement dit les parois latérales et le fond des tranchées 107, sont intégralement revêtues d’une couche 201 en silicium polycristallin. Dans cet exemple, la couche 201 en silicium polycristallin est dopée de type N. À titre d’exemple, la couche 201 présente un taux de dopage compris entre 1017atomes/cm3et 1020atomes/cm3. L’épaisseur de la couche 201 recouvrant les parois internes de chaque tranchée 107 est ajustée de telle sorte que la couche 201 ne comble pas totalement la tranchée 107. À titre d’exemple, l’épaisseur de la couche 201 est comprise entre 100 nm et 500 nm, par exemple égale à environ 200 nm.
La couche 201 est par exemple formée par dépôt chimique en phase vapeur (« Chemical Vapor Deposition » - CVD, en anglais).
Dans l’exemple représenté, une couche 203 électriquement isolante est ensuite formée sur les parois latérales et le fond de chaque tranchée 107. La couche 203 est par exemple en oxyde de silicium. À titre de variante, la couche 203 est par exemple en oxynitrure de silicium. Dans l’exemple représenté, la couche 203 revêt la couche 201 à l’intérieur de chaque tranchée 107. L’épaisseur de la couche 203 est ajustée de telle sorte que la couche 203 ne comble pas totalement la tranchée 107. À titre d’exemple, l’épaisseur de la couche 203 est comprise entre 5 nm et 50 nm, par exemple égale à environ 20 nm.
La couche 203 est par exemple formée par oxydation thermique de la couche 201 en silicium polycristallin.
À titre de variante, la couche 203 est par exemple formée par un dépôt de couches atomiques (« Atomic Layer Deposition » - ALD, en anglais), par exemple par un dépôt de couches atomiques assisté par plasma (« Plasma-Enhanced Atomic Layer Deposition » - PEALD, en anglais).
Les tranchées 107 sont ensuite comblées par une région 205 en silicium polycristallin. Dans cet exemple, la région 205 en silicium polycristallin est dopée de type N. À titre d’exemple, la région 205 présente un taux de dopage compris entre 1017atomes/cm3et 1020atomes/cm3. À titre d’exemple, la région 205 présente une largeur comprise entre 100 nm et 200 nm, par exemple égale à environ 150 nm.
La région 205 est par exemple formée par dépôt chimique en phase vapeur.
La figure 3 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du premier mode de mise en œuvre du procédé de réalisation d’une structure d’isolation.
Au cours de cette étape, un réseau d’interconnexions 300 est réalisé du côté de la face supérieure 100T du substrat 100. Plus précisément, dans l’exemple représenté, le réseau d’interconnexions 300 s’étend sur toute la face supérieure 100T du substrat 100. Dans l’orientation de la figure 3, on note respectivement 300B et 300T les faces inférieure et supérieure du réseau d’interconnexions 300.
À titre d’exemple, le réseau d’interconnexions 300 est formé à partir d’un empilement comprenant des niveaux de métallisation séparés les uns des autres par des couches diélectriques. Chaque niveau de métallisation du réseau d’interconnexions 300 comporte typiquement plusieurs portions disjointes, isolées électriquement les unes des autres, d’une même couche métallique. Dans l’exemple représenté, le réseau d’interconnexions 300 comporte en outre des vias conducteurs. Ces vias conducteurs permettent notamment d’interconnecter plusieurs portions de couches métalliques faisant partie de niveaux de métallisation distincts.
De manière générale, le réseau d’interconnexions 300 assure une fonction de routage de connexions électriques entre sa face inférieure 300B, située en vis-à-vis de la face supérieure 100T du substrat 100, et sa face supérieure 300T. Dans l’exemple représenté, des vias du réseau d’interconnexions 300 affleurant la face 300B contactent les couches 201, les régions 205 et les régions de reprise de contact 109 au niveau de la face supérieure 100T du substrat 100.
Dans l’exemple illustré en figure 3, dans chaque tranchée 107, la couche 201 et la région 205 disposées dans la tranchée sont connectées électriquement l'une à l'autre par des vias et/ou métallisations du réseau d'interconnexion 300.
La figure 4 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du premier mode de mise en œuvre du procédé de réalisation d’une structure d’isolation.
La figure 4 illustre plus précisément une étape de report, sur un autre substrat 400, de l’ensemble comprenant le substrat 100 et le réseau d’interconnexions 300. Plus particulièrement, dans l’exemple représenté, le substrat 100 est retourné par rapport à l’orientation de la figure 3 et reporté sur le substrat 400, de manière que la face 300T du réseau d’interconnexions 300 soit en contact avec une face supérieure 400T du substrat 400. Les deux structures sont fixées l’une à l’autre, par exemple par collage direct ou collage moléculaire de la face 300T du réseau d’interconnexions 300 avec la face 400T du substrat 400.
Le substrat 400 est par exemple obtenu à partir d’une plaquette ou d’un morceau de plaquette en un matériau semiconducteur, par exemple en silicium. Dans l’exemple représenté, le substrat 400 comporte des éléments de reprise de contact affleurant sa face supérieure 400T. À titre d’exemple, les éléments de reprise de contact du substrat 400 sont en métal, par exemple en cuivre.
Dans l’exemple représenté, les éléments de reprise de contact du substrat 400 sont situés en vis-à-vis de portions de couche métallique affleurant la face 300T du réseau d’interconnexions 300. Lors du report de la structure obtenue à l’issue de l’étape de la figure 3 sur le substrat 400, les portions de couche métallique affleurant la face 300T du réseau d’interconnexions 300 viennent ainsi contacter les éléments de reprise de contact affleurant la face 400T du substrat 400.
Le substrat 100 est ensuite aminci, par exemple par meulage, du côté de sa face 100B. Dans l’exemple représenté, le substrat 100 est plus particulièrement aminci jusqu’à exposer la région 205 au fond de chaque tranchée 107. Le meulage du substrat 100 est par exemple suivi d’une étape de polissage mécano-chimique (« Chemical and Mechanical Polishing » - CMP, en anglais).
Dans le cas illustré en figure 1 où les tranchées 107 s’arrêtent dans l’épaisseur de la couche 103, la couche support 101, non visible en figure 4, est par exemple totalement éliminée à l’issue de l’opération d’amincissement du substrat 100, tandis que la couche 103 est par exemple seulement partiellement éliminée. Autrement dit, dans cet exemple, on conserve une partie de l'épaisseur de la couche 103 du côté de la face 100B du substrat 100.
Dans l’exemple représenté, des portions 201’ disjointes de la couche 201, des portions 203’ disjointes de la couche 203 et les régions 205 affleurent la face supérieure de la couche 103 à l’issue de l’opération d’amincissement du substrat 100.
La figure 5 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du premier mode de mise en œuvre du procédé de réalisation d’une structure d’isolation.
Au cours de cette étape, une couche 501 est déposée du côté de la face supérieure de la structure obtenue à l’issue de l’étape de la figure 4, c'est-à-dire du côté de la face supérieure de la couche 103. La couche 501 est par exemple une couche dite de masque dur, par exemple en nitrure de silicium ou en oxynitrure de silicium. À titre d’exemple, la couche 501 présente une structure monocouche. En variante, la couche 501 présente une structure multicouche.
La couche 501 est par exemple d'abord déposée sur toute la surface supérieure de la structure, puis des ouvertures traversantes localisés 503 sont formées dans la couche 501, par exemple par photolithogravure, afin d’exposer tout ou partie de la face supérieure de chaque région 205, sans exposer les portions 201' de la couche 201 ni la face supérieure de la couche 103.
L'alignement du masque de gravure, non représenté, utilisé pour former les ouvertures 503 au droit de chaque région 205 est par exemple réalisé en utilisant des marques d’alignement non représentées, qui s’étendent par exemple verticalement depuis la face 100T du substrat 100. À titre d’exemple, les marques d’alignement sont traversantes et s’étendent par exemple, à travers la couche 105 et la couche 103, jusqu’à la face supérieure de la couche 103 dans l’orientation de la figure 5.
En variante, les marques d’alignement sont non traversantes et s’interrompent par exemple dans l’épaisseur de la couche 105. Dans le cas de marques d’alignement non traversantes, on peut prévoir d’exposer ces marques d’alignement, par exemple par gravure depuis la face supérieure de la structure, afin de faciliter l’opération d’alignement du masque de photolithogravure par rapport au substrat 100. On peut alternativement prévoir de réaliser, par exemple préalablement à la gravure, d’autres marques d’alignement non représentées s’étendant verticalement, depuis la face supérieure de la couche 103, dans l’épaisseur de la couche 103. Le cas échéant, ces marques d’alignement sont par exemple réalisées au droit des marques d’alignement qui s’étendent verticalement depuis la face 100T du substrat 100.
Dans l’exemple représenté, les régions 205 sont ensuite totalement éliminées par gravure. Les régions 205 sont par exemple retirées en les exposant à un plasma. Le plasma utilisé est par exemple choisi de manière à graver les régions 205 de façon sélective par rapport aux portions 203’ de la couche 203. À titre d’exemple, le plasma utilisé pour éliminer les régions 205 est un plasma à base d’hexafluorure de soufre.
À l’intérieur de chaque tranchée 107, l’élimination de la région 205 sacrificielle forme un évidement 505. Dans l’exemple représenté, chaque évidement 505 est délimité latéralement par les portions 203’ de la couche 203 et verticalement par la face 300B du réseau d’interconnexions 300.
La figure 6 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du premier mode de mise en œuvre du procédé de réalisation d’une structure d’isolation.
Au cours de cette étape, chaque évidement 505 est rempli par un métal 601 depuis la face 100B du substrat 100. Les tranchées 107 sont par exemple intégralement comblées par le métal 601. Dans l’exemple représenté, le métal 601 comble également les ouvertures 503 de la couche 501, de sorte que le métal 601 déposé à l’intérieur des ouvertures 503 affleure la face supérieure de la couche 501. À titre d’exemple, le métal 601 utilisé pour remplir les évidements 505 et les ouvertures 503 est un métal du groupe comprenant le cuivre, l’aluminium et le tungstène, ou un alliage d'un ou plusieurs de ces métaux.
Dans l’exemple représenté, la face supérieure de la structure est ensuite revêtue d’une autre couche 603. La couche 603 s’étend de façon continue et sur toute la surface supérieure de la structure. Plus précisément, la couche 603 recouvre par exemple la face supérieure de la couche 501 et le métal 601 qui affleure la face supérieure de la couche 501. À titre d’exemple, la couche 603 est une couche de passivation, par exemple en un matériau diélectrique, permettant de protéger le métal 601 contre l’oxydation. La couche 603 est par exemple en le même matériau que la couche 501, par exemple en nitrure de silicium.
À l’issue des étapes précédemment décrites en relation avec les figures 1 à 6, on obtient une structure d’isolation 605 réalisée dans et sur le substrat 100. La structure d’isolation 605 assure par exemple une fonction d’isolation électrique (isolation par jonction PN) entre différents îlots de la couche 105. À titre d'exemple, les portions 201' de la couche 201 correspondent à des régions semiconductrices de cathode de photodiodes SPAD à jonction PN verticales d'un capteur d'images du type décrit dans la demande de brevet WO201850996 susmentionnée.
En outre, du fait de la présence du métal 601 à l’intérieur des tranchées 107, la structure d’isolation 605 peut assurer une fonction d’isolation optique entre des zones du substrat 100, par exemple en réfléchissant au moins partiellement des rayons lumineux incidents. Cette fonction d’isolation optique est tout particulièrement utile dans des capteurs d’images, par exemple des capteurs du type décrit dans la demande de brevet WO201850996 susmentionnée, dans lesquels on cherche notamment à éviter des phénomènes de diaphotie (crosstalk, en anglais) entre des pixels voisins du capteur.
Un avantage du procédé décrit en relation avec les figures 1 à 6 est que le remplissage des tranchées 107 par du métal, pour former les régions métalliques 601, est réalisé seulement après les étapes de report du substrat 100 sur le substrat 400 et de collage du substrat 100 au substrat 400.
Ceci permet notamment de réduire les risques de contamination du substrat 100 par le métal. En effet, lors de l'étape de collage du substrat 100 au substrat 400, l'assemblage peut être soumis à des températures relativement élevées, ce qui pourrait conduire à une diffusion de métal dans le substrat 100 si les tranchées 107 étaient déjà remplies de métal à cette étape.
Ceci permet en outre de limiter les contraintes mécaniques subies par l'assemblage lors de l'étape de collage du substrat 100 au substrat 400. En effet, le métal 601 présente un coefficient de dilatation thermique différent des coefficients de dilatation des autres matériaux de la structure. Lors de l’opération de collage, cette différence de coefficients de dilatation est susceptible de provoquer des contraintes relativement fortes, voire des dislocations dans la structure, ce qui peut s’avérer préjudiciable pour le fonctionnement du dispositif réalisé.
Un autre avantage du premier mode de mise en œuvre décrit ci-dessus en relation avec les figures 1 à 6 tient au fait que le remplissage des tranchées 107 par le métal 601 est effectué après l’opération d’amincissement du substrat 100 illustrée en figure 4. Cela permet notamment de faciliter cette opération d’amincissement et d’obtenir une surface de meilleure qualité que celle que l’on obtiendrait à partir d’une structure comportant le métal 601 dans les tranchées 107 dès l’étape de la figure 2.
Les figures 7 et 8 ci-dessous illustrent des étapes successives d’une variante du premier mode de mise en œuvre du procédé de réalisation d’une structure d’isolation précédemment exposé en relation avec les figures 1 à 6.
La variante des figures 7 et 8 diffère de ce qui a été décrit précédemment en relation avec les figures 1 à 6 principalement en ce que, dans cette variante, on élimine non seulement les régions 205 mais également les portions 203’ de la couche 203.
La figure 7 est une vue en coupe, schématique et partielle, illustrant une étape de la variante du premier mode de mise en œuvre du procédé de réalisation d’une structure d’isolation.
Au cours de cette étape, on part par exemple d’une structure analogue à celle précédemment décrite en relation avec la figure 5. Les portions 203’ de la couche 203 sont alors éliminées de manière à exposer les portions 201’ de la couche 201 à l’intérieur de chaque tranchée 107. En pratique, les portions de la couche 203 sont par exemple éliminées en exposant les portions 203’ de la couche 203 à de l’acide fluorhydrique en phase vapeur.
L’élimination des portions 203’ de la couche 203 conduit à la formation d’un évidement 705 à l’intérieur de chaque tranchée 107. Dans l’exemple représenté, chaque évidement 705 est délimité latéralement par les portions 201’ de la couche 201 et verticalement par la face 300B du réseau d’interconnexions 300.
La figure 8 est une vue en coupe, schématique et partielle, illustrant une autre étape de la variante du premier mode de mise en œuvre du procédé de réalisation d’une structure d’isolation.
Au cours de cette étape, chaque évidement 705 est rempli par un métal 801 depuis la face 100B du substrat 100. Les tranchées 107 sont par exemple intégralement comblées par le métal 801. Dans l’exemple représenté, le métal 801 comble également les ouvertures 503 de la couche 501, de sorte que le métal 801 déposé à l’intérieur des ouvertures 503 affleure la face supérieure de la couche 501. Le métal 801 utilisé pour remplir les évidements 705 et les ouvertures 503 est par exemple identique au métal utilisé pour remplir les évidements 505, comme exposé précédemment en relation avec la figure 6.
Dans l’exemple représenté, la face supérieure de la structure est ensuite revêtue d’une autre couche 803, par exemple analogue à la couche 603 de la figure 6. Plus particulièrement, la couche 803 est par exemple une couche de passivation permettant de protéger le métal 801 contre l’oxydation.
Par rapport au premier mode de mise en œuvre décrit en relation avec les figures 1 à 6, dans lequel le métal 601 remplissant les tranchées 107 est isolé des portions 201’ de la couche 201 par les portions 203’ de la couche 203, la variante décrite en relation avec les figures 7 et 8 permet d’obtenir une structure d’isolation 805 dans laquelle le métal 801 remplissant les tranchées 107 est en contact avec les portions 201’ de la couche 201.
La variante décrite ci-dessus en relation avec les figures 7 et 8 présente des avantages analogues à ceux du premier mode de mise en œuvre décrit en relation avec les figures 1 à 6.
Les figures 9 à 15 ci-dessous illustrent des étapes successives d’un exemple d’un deuxième mode de mise en œuvre d’un procédé de réalisation d’une structure d’isolation. Le deuxième mode de mise en œuvre des figures 9 à 15 diffère du premier mode de mise en œuvre décrit précédemment en relation avec les figures 1 à 8 principalement en ce que, dans le deuxième mode de mise en œuvre, les parois internes des tranchées 107 ne sont pas revêtues de la couche 201 de silicium polycristallin. Les tranchées 107 peuvent dans ce cas présenter une largeur moindre que dans le premier mode de mise en œuvre. À titre d’exemple, les tranchées 107 présentent une largeur comprise entre 100 nm et 1 µm.
La figure 9 est une vue en coupe, schématique et partielle, illustrant une étape du deuxième mode de mise en œuvre du procédé de réalisation d’une structure d’isolation.
Au cours de cette étape, on part par exemple d’une structure analogue à celle précédemment décrite en relation avec la figure 1. Dans l’exemple représenté, une couche 903 électriquement isolante est ensuite formée sur les parois internes des tranchées 107, autrement dit les parois latérales et le fond des tranchées 107. La couche 903 est par exemple en oxyde de silicium. À titre de variante, la couche 903 est en oxynitrure de silicium. L’épaisseur de la couche 903 est ajustée de telle sorte que la couche 903 ne comble pas totalement la tranchée 107. À titre d’exemple, l’épaisseur de la couche 903 est comprise entre 5 nm et 50 nm, par exemple égale à environ 20 nm.
La couche 903 est par exemple formée par oxydation thermique des parois internes de la tranchée 107.
À titre d’exemple, la couche 903 est en outre réalisée par un dépôt de couches atomiques, par exemple par un dépôt de couches atomiques assisté par plasma. Le dépôt est par exemple effectué sur l’oxyde thermique préalablement formé sur les parois internes de la tranchée 107.
À titre de variante, la couche 903 est intégralement réalisée par un dépôt de couches atomiques, par exemple par un dépôt de couches atomiques assisté par plasma. Le dépôt est par exemple effectué directement sur les parois internes de la tranchée 107. Dans ce cas, l’oxyde thermique est omis.
Les tranchées 107 sont ensuite comblées par une région 905 en silicium polycristallin. À titre d’exemple, la région 905 présente une largeur comprise entre 100 nm et 900 nm, par exemple égale à environ 150 nm.
La région 905 est par exemple formée par dépôt chimique en phase vapeur.
La figure 10 est une vue en coupe, schématique et partielle, illustrant une autre étape du deuxième mode de mise en œuvre du procédé de réalisation d’une structure d’isolation.
Au cours de cette étape, on élimine partiellement au moins certaines régions 905 en silicium polycristallin pour ne conserver que des portions inférieures 905’ de ces régions 905. Dans l'exemple représenté en figure 10, on grave partiellement les régions 905 de silicium polycristallin situées à gauche et au centre de la structure, et on laisse intacte la région 905 située à droite de la structure.
Dans l’exemple représenté, une couche de masquage 1001, par exemple en résine, est d’abord déposée du côté de la face supérieure 100T du substrat 100.
Au cours de cette étape, des ouvertures traversantes localisées sont formées dans la couche 1001, par exemple par photolithogravure, afin d’exposer au moins partiellement la surface supérieure de chaque région 905 que l’on souhaite partiellement éliminer, à savoir les régions 905 situées à gauche et au centre de la structure dans l'exemple représenté.
L'alignement du masque de gravure, non représenté, utilisé pour graver de façon localisée la couche 1001 est par exemple effectué de manière analogue à ce qui a été décrit précédemment en relation avec la figure 5.
Dans l’exemple représenté, on forme ainsi, dans la couche 1001, des ouvertures situées à l’aplomb des régions 905 situées à gauche et au milieu, tandis que la région 905 située à droite demeure totalement recouverte par la couche 1001.
Les régions 905 exposées, c'est-à-dire non recouvertes par la couche 1001, sont ensuite partiellement éliminées, par exemple par une gravure sélective du silicium polycristallin par rapport à l’oxyde des couches 903. La gravure des régions 905 à éliminer partiellement est par exemple effectuée par exposition de ces régions 905 à un plasma à base d’hexafluorure de soufre.
L’épaisseur des portions inférieures 905’ des régions 905 subsistant à l’issue de la gravure est par exemple contrôlée en ajustant la durée de la gravure, autrement dit la durée d’exposition au plasma des régions 905 non protégées par la couche 1001.
À l’intérieur de chaque tranchée 107 non recouverte par la couche 1001, la gravure partielle de la région 905 exposée conduit à la formation d’un évidement 1003 au-dessus de la portion inférieure non gravée 905’ de la région 905. Dans l’exemple représenté, chaque évidement 1003 est délimité latéralement par la couche 903 et verticalement par la portion 905’ de la région 905 subsistant à l’issue de la gravure.
La figure 11 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du deuxième mode de mise en œuvre du procédé de réalisation d’une structure d’isolation.
Au cours de cette étape, on forme, dans les portions des tranchées 107 non protégées par la couche 1001, une couche électriquement isolante 1101 revêtant la surface de silicium polycristallin laissée libre à l'issue de l'étape de gravure partielle de la figure 11. À titre d’exemple, la couche 1101 est une couche d’oxyde de silicium. La couche 1101 est par exemple formée de façon similaire à la couche 903, tel qu’exposé précédemment en relation avec la figure 10.
On complète ensuite le remplissage des portions des tranchées 107 non protégées par la couche 1001. Dans l’exemple représenté, les portions des tranchées 107 non protégées par la couche 1001 sont comblées par une région 1103. La région 1103 est par exemple en silicium polycristallin. À titre de variante, la région 1103 peut être en métal, par exemple en cuivre, en aluminium, en tungstène, en titane ou en un alliage d'un ou plusieurs de ces métaux.
La figure 12 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du deuxième mode de mise en œuvre du procédé de réalisation d’une structure d’isolation.
Au cours de cette étape, la couche 1001 est retirée et un réseau d’interconnexions 1200 est réalisé du côté de la face supérieure 100T du substrat 100. Plus précisément, dans l’exemple représenté, le réseau d’interconnexions 1200 s’étend sur toute la face supérieure 100T du substrat 100. Dans l’orientation de la figure 12, on note respectivement 1200B et 1200T les faces inférieure et supérieure du réseau d’interconnexions 1200.
Le réseau d’interconnexions 1200 de la figure 12 est par exemple analogue au réseau d’interconnexions 300 précédemment décrit en relation avec la figure 3. À titre d’exemple, le réseau d’interconnexions 1200 comporte des portions de couches métalliques et des vias permettant d’assurer une fonction de routage de connexions électriques entre la face 1200B et la face 1200T.
Dans l’exemple illustré en figure 12, le réseau d’interconnexions 1200 :
– connecte la région 1103 de l’une des tranchées 107 à une portion de couche métallique affleurant la face 1200T ; et
– connecte chaque région de reprise de contact 109 à une portion de couche métallique affleurant la face 1200T.
Cet exemple n’est toutefois pas limitatif, la personne du métier étant capable d’adapter le réseau d’interconnexions 1200 en fonction de l’application visée.
La figure 13 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du deuxième mode de mise en œuvre du procédé de réalisation d’une structure d’isolation.
La figure 13 illustre plus précisément une étape de report, sur un autre substrat 1300, de l’ensemble comprenant le substrat 100 et le réseau d’interconnexions 1200. Plus particulièrement, dans l’exemple représenté, le substrat 100 est retourné par rapport à l’orientation de la figure 12 et reporté sur le substrat 1300, de manière que la face 1200T du réseau d’interconnexions 1200 soit en contact avec une face supérieure 1300T du substrat 1300. Les deux structures sont fixées l’une à l’autre, par exemple par collage direct ou collage moléculaire de la face 1200T du réseau d’interconnexions 1200 avec la face 1300T du substrat 1300.
Le substrat 1300 est par exemple analogue au substrat 400 précédemment décrit en relation avec la figure 4.
Dans l’exemple représenté, le substrat 1300 comporte des éléments de reprise de contact en vis-à-vis des portions de couche métallique affleurant la face 1200T du réseau d’interconnexions 1200. Lors du report de la structure obtenue à l’issue de l’étape de la figure 12 sur le substrat 1300, les portions de couche métallique affleurant la face 1200T du réseau d’interconnexions 1200 viennent ainsi contacter les éléments de reprise de contact affleurant la face 1300T du substrat 1300.
Le substrat 100 est ensuite aminci, par exemple par meulage, du côté de sa face 100B. Dans l’exemple représenté, le substrat 100 est plus particulièrement aminci jusqu’à exposer la région 905 et les portions 905’ au fond des tranchées 107. Le meulage du substrat 100 est par exemple suivi d’une étape de polissage mécano-chimique.
Dans le cas où les tranchées 107 s’arrêtent dans l’épaisseur de la couche 103, la couche support 101, non visible en figure 13, est par exemple totalement éliminée à l’issue de l’opération d’amincissement du substrat 100, tandis que la couche 103 est par exemple partiellement éliminée. De manière analogue à l’étape de la figure 4, on conserve alors une partie de l'épaisseur de la couche 103 du côté de la face 100B du substrat 100.
Dans l’exemple représenté, des portions 903’ disjointes de la couche 903, la région 905 et les portions 905’ affleurent la face supérieure de la couche 103.
La figure 14 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du deuxième mode de mise en œuvre du procédé de réalisation d’une structure d’isolation.
Au cours de cette étape, une couche 1401 est déposée sur la structure du côté de la face supérieure de la couche 103. À titre d’exemple, la couche 1401 présente une structure multicouche, comprenant une couche dite de passivation, par exemple en un matériau diélectrique, par exemple en oxyde d’hafnium, et une couche dite de masque dur, par exemple en oxynitrure de silicium.
Au cours de cette étape, on grave la couche 1401 afin d’exposer tout ou partie des faces supérieures des régions 905 et 905’.
L’opération de gravure de la couche 1401 est par exemple réalisée par photolithogravure.
L'alignement du masque de gravure, non représenté, utilisé pour graver de façon localisée la couche 1401 est par exemple effectué de manière analogue à ce qui a été décrit précédemment en relation avec la figure 5.
Les ouvertures pratiquées dans la couche 1401 présentent par exemple, vues en coupe, une largeur sensiblement égale à la largeur de la région 905 et des portions 905’.
De façon analogue a ce qui a été exposé précédemment en relation avec les figures 6 et 8, on retire ensuite la région 905 et les portions 905’. Le retrait de la région 905 et des portions 905’ crée des évidements qui sont ensuite remplis respectivement par du métal, de façon à obtenir des régions métalliques 1403 en remplacement des régions semiconductrices 905, et des régions métalliques 1403' en remplacement des portion semiconductrices 905'. Le métal des régions 1403 est par exemple identique au métal des régions 1403’. Les tranchées 107 sont par exemple intégralement comblées par le métal des régions 1403, 1403’. Dans l’exemple représenté, le métal comble également les ouvertures de la couche 1401, de sorte que les régions métalliques 1403, 1403’ affleurent la face supérieure de la couche 1401. À titre d’exemple, le métal des régions 1403, 1403’ est identique au métal des régions 601de la figure 6.
Dans l’exemple représenté, la face supérieure de la structure est ensuite revêtue d’une autre couche 1405. La couche 1405 s’étend de façon continue et sur toute la surface supérieure de la structure. Plus précisément, la couche 1405 recouvre par exemple la face supérieure de la couche 1401 et des régions métalliques 1403, 1403’ affleurant la face supérieure de la couche 1401. À titre d’exemple, la couche 1405 est une couche de passivation permettant de protéger le métal 1403, 1403’ contre l’oxydation. La couche 1405 est par exemple en un matériau diélectrique, par exemple en nitrure de silicium.
La figure 15 est une vue en coupe, schématique et partielle, selon le plan A-A de la figure 14, illustrant encore une autre étape du deuxième mode de mise en œuvre du procédé de réalisation d’une structure d’isolation.
La figure 15 illustre plus précisément un cas dans lequel, à l’étape de la figure 10, la région 905 située au centre de la structure a été gravée de sorte qu’une région de la portion 905’ obtenue à l’issue de la gravure affleure la face 100T du substrat 100. On obtient ainsi par exemple une structure d’isolation 1505 dont certaines tranchées 107 comportent une région 1103 électriquement isolée du métal 1403’ par la couche d’oxyde 1101. Dans l’exemple représenté, la région 1103 et le métal 1403’ sont contactés par des vias différents du réseau d’interconnexions 1200. Cela permet par exemple de polariser la région 1103 et le métal 1403’ de façon indépendante, ce qui peut être utile dans certaines applications.
Le deuxième mode de mise en œuvre décrit ci-dessus en relation avec les figures 9 à 15 présente des avantages analogues à ceux du premier mode de mise en œuvre décrit en relation avec les figures 1 à 6. À l’instar de la structure d’isolation 605, la structure d’isolation 1500 peut permettre d’assurer à la fois des fonctions d’isolation électrique et optique.
On a décrit ci-dessus en relation avec les figures 9 à 15 un exemple dans lequel, au cours de l’étape de la figure 10, certaines régions 905 sont partiellement éliminées pour former les portions 905’ et d’autres régions 905 sont laissées intactes. Toutefois, cet exemple n’est pas limitatif et la personne du métier est notamment capable d’adapter les modes de réalisation et modes de mise en œuvre ci-dessus à des cas dans lesquels un nombre quelconque de régions 905, voire la totalité des régions 905 sont partiellement gravées de façon à ne conserver que les portions inférieures 905' de ces régions.
En outre, bien que l’on ait décrit ci-dessus en relation avec les figures 1 à 15 un exemple dans lequel le substrat 100 comporte une couche 103 en silicium dopé, la couche 103 peut, à titre de variante, être omise. L’adaptation des modes de réalisation et modes de mise en œuvre décrits à un cas où la couche 103 est omise, par exemple à un cas où le substrat 100 est entièrement constitué de silicium non dopé, est à la portée de la personne du métier à partir des indications ci-dessus.
Les figures 16 et 17 ci-dessous illustrent des étapes successives d’une variante du deuxième mode de mise en œuvre du procédé de réalisation d’une structure d’isolation précédemment exposé en relation avec les figures 9 à 15.
La variante des figures 16 et 17 diffère de ce qui a été décrit précédemment en relation avec les figures 9 à 15 principalement en ce que, dans cette variante, le substrat 100 est remplacé par un substrat 1600 est de type silicium sur isolant (« Silicon On Insulator » - SOI, en anglais).
Le substrat 1600 comporte, plus précisément, une couche 1601 support revêtue d’une autre couche 1603. La couche 1603 s’étend de façon continue et sur toute la surface supérieure de la couche support 1601. La couche 1603 est revêtue d’encore une autre couche 1605, qui s’étend de façon continue et sur toute la surface supérieure de la couche 1603.
La couche 1601 est en un matériau semiconducteur, par exemple du silicium. La couche 1603 est en un matériau isolant électriquement, par exemple en oxyde de silicium. La couche 1605 est en un matériau semiconducteur, par exemple en silicium.
Le substrat 1600 présente, à ce stade, une épaisseur comprise entre 500 µm et 1 mm, par exemple égale à environ 725 µm pour une plaquette de 200 mm de diamètre ou à environ 775 µm pour une plaquette de 300 mm de diamètre. À titre d’exemple, la couche 1603 présente une épaisseur comprise entre 50 nm et 2 µm, par exemple égale à 1,5 µm.
La figure 16 est une vue en coupe, schématique et partielle, illustrant une étape de la variante du deuxième mode de mise en œuvre du procédé de réalisation d’une structure d’isolation.
L’étape illustrée en figure 16 est par exemple analogue à l’étape précédemment décrite en relation avec la figure 12 à la différence près que, en figure 16, le substrat 100 est remplacé par le substrat 1600. Dans l’exemple représenté, les tranchées 107 s’étendent verticalement, depuis la face supérieure 1600T du substrat 1600, en direction de la face inférieure 1600B du substrat 1600. Les tranchées 107 sont non traversantes, c’est-à-dire qu’elles ne débouchent pas du côté de la face inférieure 1600B du substrat 1600. Plus précisément, dans cet exemple, les tranchées 107 traversent intégralement les couches 1605 et 1603 et pénètrent partiellement dans l’épaisseur de la couche support 1601.
Dans l’exemple représenté, la couche 903 d’oxyde préalablement formée sur les parois internes des tranchées 107 se prolonge sous la couche 1603.
La figure 17 est une vue en coupe, schématique et partielle, illustrant une autre étape de la variante du deuxième mode de mise en œuvre du procédé de réalisation d’une structure d’isolation.
L’étape illustrée en figure 17 est par exemple analogue à l’étape précédemment décrite en relation avec la figure 13 à la différence près que, en figure 17, l’amincissement du substrat 1600 est arrêté lorsque l’on atteint la couche 1603, c’est-à-dire après avoir retiré la portion de couche 903 revêtant le fond des tranchées 107. On expose ainsi la région 905 et les portions 905’ sans avoir besoin de mettre en œuvre les opérations de dépôt et de structuration de la couche 1401 précédemment décrites en relation avec la figure 14. Dans ce cas, la couche 1603 joue avantageusement un rôle de masque dur similaire à celui de la couche 1401.
Un avantage de la variante décrite en relation avec les figures 16 et 17 tient au fait que l’utilisation d’un substrat 1600 de type SOI permet notamment de s’affranchir de l’opération d’alignement préalable à l’exposition de la région 905 et des portions 905’ au fond des tranchées 107.
Divers modes de réalisation, modes de mise en œuvre et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation, modes de mise en œuvre et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. En particulier, la variante exposée en relation avec les figures 16 et 17 peut être adaptée au premier mode de mise en œuvre exposé en relation avec les figures 1 à 6 et à la variante exposée en relation avec les figures 7 et 8. En outre, le deuxième mode de mise en œuvre des figures 9 à 15 est transposable au premier mode de mise en œuvre des figures 1 à 6 et à la variante des figures 7 et 8.
Par ailleurs, la personne du métier est capable d’adapter le premier mode de mise en œuvre décrit en relation avec les figures 1 à 6 en omettant la couche 201 de silicium polycristallin pour former des tranchées d’isolation profondes (« Deep Trench Isolation » - DTI, en anglais), par exemple des tranchées d’isolation profondes capacitives (« Capacitive Deep Trench Isolation » - CDTI, en anglais).
Enfin, la mise en œuvre pratique des modes de réalisation, modes de mise en œuvre et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. En particulier, la personne du métier est capable de tirer profit des modes de réalisation et modes de mise en œuvre décrits dans tout type de dispositif où une isolation électrique et/ou optique est recherchée.

Claims (9)

  1. Procédé de réalisation d’une structure d’isolation (605 ; 805 ; 1505) dans et sur un premier substrat (100 ; 1600) semiconducteur, comprenant les étapes suivantes :
    a) former une tranchée (107) s’étendant verticalement dans le premier substrat (100 ; 1600) depuis une première face (100T ; 1600T) du premier substrat ;
    b) remplir la tranchée, depuis la première face du premier substrat, par une région (205 ; 905) en silicium polycristallin ;
    c) amincir le premier substrat du côté d’une deuxième face (100B ; 1600B) du premier substrat, opposée à la première face, jusqu’à exposer la région en silicium polycristallin au fond de la tranchée ;
    d) éliminer la région en silicium polycristallin depuis la deuxième face du premier substrat ; et
    e) remplir la tranchée, depuis la deuxième face du premier substrat, par un métal (601 ; 801 ; 1403, 1403’).
  2. Procédé selon la revendication 1, comprenant en outre, entre l’étape b) et l’étape c), une étape de collage de la première face (100T ; 1600T) du premier substrat (100 ; 1600) sur une face (400T ; 1300T) d’un deuxième substrat (400 ; 1300).
  3. Procédé selon la revendication 1 ou 2, comprenant en outre, entre l’étape a) et l’étape b), une étape de formation d’une première couche (203 ; 903) électriquement isolante sur les parois latérales et le fond de la tranchée (107).
  4. Procédé selon la revendication 3, comprenant en outre, entre l’étape a) et l’étape de formation de la première couche (203 ; 903) électriquement isolante, une étape de dépôt d’une couche (201) de silicium polycristallin revêtant les parois latérales et le fond de la tranchée (107).
  5. Procédé selon la revendication 4, comprenant en outre, entre l’étape d) et l’étape e), une étape de retrait de la première couche (203 ; 903) électriquement isolante sur les parois latérales et le fond de la tranchée (107).
  6. Procédé selon l’une quelconque des revendications 1 à 5, comprenant en outre, entre l’étape b) et l’étape c), une étape dans laquelle :
    – la région (205 ; 905) en silicium polycristallin est retirée sur une partie de la profondeur (D) de la tranchée (107) ;
    – une deuxième couche (1101) électriquement isolante est formée sur une surface supérieure libre de la région en silicium polycristallin ; et
    – le remplissage de la tranchée est complété.
  7. Procédé selon la revendication 6, dans lequel le remplissage de la tranchée (107) est complété par du silicium polycristallin.
  8. Procédé selon la revendication 6, dans lequel le remplissage de la tranchée (107) est complété par un métal.
  9. Procédé selon l’une quelconque des revendications 1 à 8, dans lequel ladite structure d’isolation (605 ; 805 ; 1505) sépare latéralement des pixels d’un capteur d’images ou des zones semiconductrices d'un pixel d'un capteur d'images.
FR2007356A 2020-07-10 2020-07-10 Procédé de réalisation d’une structure d’isolation Active FR3112421B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR2007356A FR3112421B1 (fr) 2020-07-10 2020-07-10 Procédé de réalisation d’une structure d’isolation
US17/369,162 US11901395B2 (en) 2020-07-10 2021-07-07 Insulation structure forming method
CN202110783406.1A CN113921553A (zh) 2020-07-10 2021-07-12 绝缘结构形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2007356 2020-07-10
FR2007356A FR3112421B1 (fr) 2020-07-10 2020-07-10 Procédé de réalisation d’une structure d’isolation

Publications (2)

Publication Number Publication Date
FR3112421A1 true FR3112421A1 (fr) 2022-01-14
FR3112421B1 FR3112421B1 (fr) 2022-11-11

Family

ID=73038126

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2007356A Active FR3112421B1 (fr) 2020-07-10 2020-07-10 Procédé de réalisation d’une structure d’isolation

Country Status (3)

Country Link
US (1) US11901395B2 (fr)
CN (1) CN113921553A (fr)
FR (1) FR3112421B1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100308435A1 (en) * 2009-06-08 2010-12-09 Qualcomm Incorporated Through Silicon Via With Embedded Decoupling Capacitor
DE102011087279A1 (de) * 2010-12-03 2012-06-06 Samsung Electronics Co., Ltd. Verfahren zur Herstellung eines Halbleiterbauelements
WO2018050996A1 (fr) 2016-09-13 2018-03-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Photodiode de type spad
FR3059464A1 (fr) * 2016-11-29 2018-06-01 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit electronique comprenant des tranchees d'isolation electrique

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
KR102591546B1 (ko) * 2016-09-02 2023-10-24 에스케이하이닉스 주식회사 가드 댐들을 갖는 이미지 센서
FR3103635A1 (fr) 2019-11-26 2021-05-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Capteur d'images comportant une pluralité de photodiodes SPAD

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100308435A1 (en) * 2009-06-08 2010-12-09 Qualcomm Incorporated Through Silicon Via With Embedded Decoupling Capacitor
DE102011087279A1 (de) * 2010-12-03 2012-06-06 Samsung Electronics Co., Ltd. Verfahren zur Herstellung eines Halbleiterbauelements
WO2018050996A1 (fr) 2016-09-13 2018-03-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Photodiode de type spad
FR3059464A1 (fr) * 2016-11-29 2018-06-01 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit electronique comprenant des tranchees d'isolation electrique

Also Published As

Publication number Publication date
CN113921553A (zh) 2022-01-11
US11901395B2 (en) 2024-02-13
US20220013574A1 (en) 2022-01-13
FR3112421B1 (fr) 2022-11-11

Similar Documents

Publication Publication Date Title
EP3817054B1 (fr) Procédé de réalisation d'au moins une diode photo-émettrice ou photo-réceptrice
FR2954587A1 (fr) Procede de formation d'un capteur d'images eclaire par la face arriere
EP3782193B1 (fr) Procédé de fabrication d'un dispositif optoélectronique à matrice de diodes
EP3660930B1 (fr) Procédé de fabrication d'une matrice de photodiodes à base de germanium et à faible courant d'obscurité
EP3657556B1 (fr) Procede de fabrication d'au moins une photodiode planaire passivee a courant d'obscurite reduit
FR2930840A1 (fr) Procede de reprise de contact sur un circuit eclaire par la face arriere
EP1406307A1 (fr) Circuit intégré à couche enterrée fortement conductrice
EP1774588B1 (fr) Assemblage par adhesion moleculaire de deux substrats
EP3787007A1 (fr) Prise de contact sur du germanium
EP4092746A1 (fr) Procédé de fabrication d'un dispositif optoélectronique
EP2884547B1 (fr) Procédé de fabrication d'un photo-détecteur.
EP2337076A1 (fr) Dispositif microélectronique, en particulier capteur d'image à illumination par la face arrière et procédé de fabrication.
EP3563426B1 (fr) Procede de realisation d'un dispositif optoelectronique comportant une etape de gravure de la face arriere du substrat de croissance
EP3680936B1 (fr) Capteur d'images à éclairement par la face arrière
EP3732725B1 (fr) Dispositif optoélectronique à matrice de diodes tridimensionnelles
WO2001047028A1 (fr) Fabrication de composants unipolaires
FR3112421A1 (fr) Procédé de réalisation d’une structure d’isolation
EP3671841B1 (fr) Procédé de fabrication d'un dispositif optoélectronique comprenant une pluralité de diodes
EP4295406A1 (fr) Dispositif optoélectronique et son procédé de fabrication
FR2864345A1 (fr) Realisation de la peripherie d'une diode schottky a tranchees mos
EP3716314A1 (fr) Prise de contact sur du germanium
FR3102888A1 (fr) Procédé de fabrication d'un dispositif photonique intégré
EP3764403B1 (fr) Fabrication d'un dispositif photosensible à semiconducteur
FR3142601A1 (fr) Fabrication d'une tranchée isolante
WO2024126599A1 (fr) Procédé de préparation d'un empilement en vue d'un collage

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20220114

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5