FR3071352B1 - Circuit electronique comprenant des tranchees d'isolation electrique - Google Patents

Circuit electronique comprenant des tranchees d'isolation electrique Download PDF

Info

Publication number
FR3071352B1
FR3071352B1 FR1758664A FR1758664A FR3071352B1 FR 3071352 B1 FR3071352 B1 FR 3071352B1 FR 1758664 A FR1758664 A FR 1758664A FR 1758664 A FR1758664 A FR 1758664A FR 3071352 B1 FR3071352 B1 FR 3071352B1
Authority
FR
France
Prior art keywords
substrate
electrically insulating
face
electronic circuit
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
FR1758664A
Other languages
English (en)
Other versions
FR3071352A1 (fr
Inventor
Adrien Gasse
Vincent Beix
Sylvie Jarjayes
Brigitte Soulier
Marion VOLPERT
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aledia
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Aledia
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Aledia, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1758664A priority Critical patent/FR3071352B1/fr
Priority to PCT/FR2018/052239 priority patent/WO2019058045A1/fr
Priority to EP18783056.7A priority patent/EP3685431A1/fr
Priority to US16/645,065 priority patent/US20210028056A1/en
Publication of FR3071352A1 publication Critical patent/FR3071352A1/fr
Application granted granted Critical
Publication of FR3071352B1 publication Critical patent/FR3071352B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

L'invention concerne un circuit électronique (30) comprenant un substrat semiconducteur (6) ayant des première et deuxième faces opposées (8, 10) et des tranchées d'isolation électrique (32). Chaque tranchée sépare des première et deuxième portions (16) du substrat et comprend des murs isolants électriquement (34A, 34B) d'un premier matériau isolant électriquement, s'étendant de la première face à la deuxième face, et un coeur (20) en un matériau de remplissage, séparé du substrat par les murs. Pour au moins l'une des tranchées, les murs de la tranchée comprennent des portions isolantes électriquement (36A, 36B, 38A, 38B) du premier matériau isolant électriquement en saillie par rapport à la première ou deuxième face en dehors du substrat et/ou la tranchée comprend une paroi isolante électriquement (50) du premier matériau isolant électriquement en saillie par rapport à la première ou deuxième face en dehors du substrat et reliant les murs de la tranchée.

Description

CIRCUIT ELECTRONIQUE COMPRENANT DES TRANCHEES D'ISOLATION ELECTRIQUE
Domaine
La présente demande concerne un circuit électronique comprenant des tranchées d'isolation électrique.
Exposé de l'art antérieur
De façon générale, un circuit électronique comprend un substrat semiconducteur dans lequel et sur lequel sont formés des composants électroniques. Pour certaines applications, il est souhaitable d'isoler électriquement les unes des autres différentes portions du substrat semiconducteur. Ceci peut être obtenu en formant dans le substrat des tranchées isolantes électriquement qui s'étendent sur la totalité de l'épaisseur du substrat et qui divisent le substrat en portions isolées électriquement les unes des autres.
Les figures 1 et 2 sont des vues en coupe d'un exemple de circuit électronique 5. La figure 1 est une vue en coupe de la figure 2 selon la ligne I-I et la figure 2 est une vue en coupe de la figure 1 selon la ligne II-II. Le circuit électronique 5 comprend un substrat semiconducteur 6 ayant une face avant 8 et une face arrière 10, opposée à la face avant 8, et comprend en outre, dans le substrat 6, des tranchées d'isolation électrique 12, 14 qui s'entrecroisent et délimitent des portions 16 du substrat 6. Des composants électroniques 17, représentés de façon schématique sur les figures 1 et 2 par des rectangles, sont formés dans les portions 16 et/ou sur les portions 16. Il s'agit par exemple de transistors à effet de champ à grille métal-oxyde (transistors MOS) , de diodes, de diodes électroluminescentes et/ou de photodiodes.
Les tranchées 12 s'étendent, dans la vue en coupe de la figure 1, selon une première direction et les tranchées 14 s'étendent en vue de dessus selon une deuxième direction inclinée par rapport à la première direction, par exemple perpendiculaire à la première direction. Les tranchées 12, 14 ont sensiblement la forme de bandes en vue de dessus. Les tranchées 12, 14 s'étendent dans le substrat 6 depuis la face 8 sur la totalité de l'épaisseur du substrat 6. A titre d'exemple, chaque tranchée 12, 14 comprend deux parois latérales 18A, 18B opposées sensiblement planes, par exemple sensiblement parallèles, recouvertes d'un mur isolant électriquement 19A, 19B d'épaisseur Eox, le coeur 20 de la tranchée 12, 14 étant rempli d'un matériau de remplissage, par exemple un matériau semiconducteur. Le mur isolant 19A, 19B peut avoir une épaisseur sensiblement constante. A titre de variante, l'épaisseur du mur isolant 19A, 19B peut ne pas être constante. Dans ce cas, l'épaisseur Eox correspond à l'épaisseur minimale du mur isolant 19A, 19B. On appelle dimension latérale L de chaque tranchée 12, 14 la distance entre les deux parois latérales 18A, 18B. A titre de variante, les parois latérales 18A, 18B peuvent être sensiblement inclinées l'une par rapport à l'autre, les parois latérales 18A, 18B se rapprochant par exemple l'une de l'autre en s'éloignant de la face 8. Dans ce cas, la dimension latérale L de la tranchée 12, 14 correspond à la distance moyenne séparant les deux parois latérales 18A, 18B.
Le circuit électronique 5 comprend, en outre, une couche isolante électriquement 22 ou un empilement de couches isolantes électriquement sur la face 8 et une couche isolante électriquement 24 ou un empilement de couches isolantes électriquement sur la face 10. Des plots de contact, non représentés, peuvent être prévus du côté de la face 10, au travers de la couche isolante 24 au contact des portions 16 de substrat. L'épaisseur Eox et la dimension latérale L sont déterminées généralement par simulation en fonction de la tenue en tension souhaitée pour la tranchée 12, 14, c'est-à-dire la tension minimale, appelée tension de claquage, appliquée entre deux portions 16 adjacentes du substrat 6 pour laquelle la tranchée 12, 14 devient conductrice électriquement. Les dimensions L et Eox sont généralement déterminées par simulation. Selon les applications visées, les tranchées 12, 14 doivent résister à des tensions pouvant être supérieures à 100 V, voire à plusieurs centaines de volts, par exemple 500 V.
Toutefois, dans certains cas, la tension de claquage réellement mesurée peut être inférieure à la tension de claquage prévue par simulation. Résumé
Un objet d'un mode de réalisation est de prévoir un circuit électronique comprenant des tranchées d'isolation électrique palliant tout ou partie des inconvénients des tranchées décrites précédemment.
Un autre objet d'un mode de réalisation est que la tension de claquage des tranchées d'isolation électrique est augmentée.
Un autre objet d'un mode de réalisation est que le procédé de fabrication des tranchées d'isolation électrique comprend un nombre réduit d'étapes supplémentaires par rapport à un procédé de fabrication de tranchées d'isolation électrique classiques.
Ainsi, un mode de réalisation prévoit un circuit électronique comprenant un substrat semiconducteur ayant des première et deuxième faces opposées et des tranchées d'isolation électrique s'étendant dans le substrat depuis la première face jusqu'à la deuxième face, chaque tranchée séparant des première et deuxième portions du substrat et comprenant des murs isolants électriquement d'un premier matériau isolant électriquement, s'étendant de la première face à la deuxième face, et un coeur en un matériau de remplissage, séparé du substrat par les murs. Pour au moins l'une des tranchées, les murs de la tranchée comprennent des portions isolantes électriquement du premier matériau isolant électriquement en saillie par rapport à la première ou deuxième face en dehors du substrat et/ou la tranchée comprend une paroi isolante électriquement du premier matériau isolant électriquement en saillie par rapport à la première ou deuxième face en dehors du substrat et reliant les murs de la tranchée.
Selon un mode de réalisation, le circuit électronique comprend, en outre, une couche isolante électriquement d'un deuxième matériau isolant électriquement recouvrant les portions isolantes électriquement ou la paroi isolante électriquement.
Selon un mode de réalisation, la tension de claquage du premier matériau isolant électriquement est supérieure à la tension de claquage du deuxième matériau isolant électriquement.
Selon un mode de réalisation, la hauteur des portions isolantes électriquement ou de la paroi isolante électriquement en saillie par rapport à la première ou deuxième face est comprise entre 0,05 pm et 5 pm.
Selon un mode de réalisation, pour au moins l'une des tranchées, la jonction entre la première ou deuxième face et chaque mur de la tranchée comprend un bord arrondi vers l'intérieur du substrat.
Selon un mode de réalisation, le rayon de courbure de chaque bord arrondi, dans un plan perpendiculaire aux murs de la tranchée, est supérieur à 0,05 pm.
Selon un mode de réalisation, le premier matériau isolant électriquement est en oxyde de silicium, en nitrure de silicium, en oxynitrure de silicium, en oxyde d'hafnium ou en diamant.
Selon un mode de réalisation, les murs sont en oxyde de silicium thermique.
Selon un mode de réalisation, le matériau de remplissage est différent du premier matériau isolant électriquement.
Selon un mode de réalisation, le matériau de remplissage est choisi parmi le groupe comprenant le silicium, le germanium, le carbure de silicium, les composés III-V, ou les composés II-VI.
Selon un mode de réalisation, le substrat est en silicium, en germanium, en carbure de silicium, en un composé III-V, ou en un composé II-VI.
Selon un mode de réalisation, le circuit électronique comprend au moins des premier et deuxième composants électroniques, le premier composant électronique reposant sur une première portion du substrat et le deuxième composant électronique reposant sur une deuxième portion du substrat, l'une des tranchées d'isolation électrique séparant la première portion de la deuxième portion.
Un mode de réalisation prévoit également un procédé de fabrication du circuit électronique tel que défini précédemment, comprenant les étapes successives suivantes : a) former des ouvertures dans le substrat depuis la première face sur une partie de l'épaisseur du substrat ; b) former une couche isolante électriquement du premier matériau isolant électriquement au moins dans chaque ouverture ; c) déposer une couche du matériau de remplissage dans chaque ouverture au contact de la première couche isolante électriquement ; et d) amincir le substrat par la deuxième face pour rapprocher la deuxième face de la première face jusqu'à atteindre au moins la couche isolante électriquement et former, pour au moins l'une des tranchées, les portions isolantes électriquement du premier matériau isolant électriquement en saillie par rapport à la deuxième face en dehors du substrat et/ou la paroi isolante électriquement du premier matériau isolant électriquement en saillie par rapport à la deuxième face en dehors du substrat et reliant les murs de la tranchée.
Selon un mode de réalisation, l'étape b) comprend une étape d'oxydation thermique.
Selon un mode de réalisation, le procédé comprend, en outre, les étapes suivantes : e) former, pour au moins l'une des tranchées, une rainure dans le substrat le long de chaque mur de la tranchée, du côté de la première ou deuxième face ; et f) graver le substrat sur une partie de son épaisseur, d'où il résulte que la jonction entre la première ou deuxième face et chaque mur de la tranchée comprend un bord arrondi vers l'intérieur du substrat.
Brève description des dessins
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : les figures 1 et 2, décrites précédemment, sont des vues en coupe, partielles et schématiques, d'un exemple de circuit électronique comprenant des tranchées d'isolation électrique ; la figure 3 est une vue en coupe, partielle et schématique, d'un circuit électronique comprenant une tranchée d'isolation électrique selon un mode de réalisation ; les figures 4A à 4J sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication de la tranchée d'isolation électrique du circuit électronique de la figure 3 ; la figure 5 est une vue en coupe, partielle et schématique, d'un circuit électronique comprenant une tranchée d'isolation électrique selon un autre mode de réalisation ; les figures 6A à 6C sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication de la tranchée d'isolation électrique du circuit électronique de la figure 5 ; la figure 7 est une vue en coupe, partielle et schématique, d'un circuit électronique comprenant une tranchée d'isolation électrique selon un autre mode de réalisation ; les figures 8A à 8G sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication de la tranchée d'isolation électrique d'un circuit électronique analogue au circuit électronique de la figure 7 ; et les figures 9A à 9D sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un autre mode de réalisation d'un autre procédé de fabrication de la tranchée d'isolation électrique d'un circuit électronique analogue au circuit électronique de la figure 7.
Description détaillée
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", "avant", "arrière", etc., il est fait référence à l'orientation des figures ou à un dispositif électronique dans une position normale d'utilisation. Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les composants électroniques d'un circuit électronique sont bien connus de l'homme du métier et ne sont pas décrits en détail par la suite. Sauf précision contraire, les expressions "approximativement", "sensiblement", "environ" et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. Dans la suite de la description, on appelle "matériau isolant électriquement" un matériau dont la résistivité est supérieure à 10^ Q.m et on appelle "matériau semiconducteur" un matériau dont la résistivité électrique est comprise entre et 0,1 Q.m et 10^ Q.m. Dans la suite de la description, on appelle tranchée d'isolation électrique d'un substrat un élément dont la dimension longitudinale, mesurée dans un plan parallèle aux faces du substrat, est supérieure à au moins cinq fois, de préférence à au moins dix fois la dimension latérale de la tranchée mesurée dans ce plan.
Les inventeurs ont mis en évidence que, pour la structure de tranchée d'isolation électrique 12, 14 représentée sur les figures 1 et 2, un arc électrique tend à se former de façon privilégiée en cas de claquage entre la portion 16 et le coeur 20 au travers de la couche isolante 22 ou 24 aux extrémités du mur isolant 19A, 19B. Une explication serait que la couche isolante 22, 24 est de façon générale en un matériau isolant électriquement ayant des propriétés électroniques moins bonnes que le matériau isolant électriquement formant les murs isolants 19A, 19B, notamment en raison du procédé de fabrication de ces couches isolantes. Une autre explication serait que la géométrie du dispositif entraîne des effets de pointe (champ électrostatique d'amplitude localement plus élevée qu'ailleurs) qui favorisent la formation d'arcs électriques en cas de claquage entre la portion 16 et le coeur 20 au travers de la couche isolante 22 ou 24 aux extrémités du mur isolant 19A, 19B.
Un mode de réalisation prévoit d'augmenter l'isolation électrique au sommet de la tranchée d'isolation électrique pour éviter la formation d'un arc électrique dans cette zone. Ceci permet d'augmenter la tension de claquage de la tranchée d'isolation électrique et ainsi la tension maximale du circuit électronique.
La figure 3 représente un mode de réalisation d'un circuit électronique 30 comprenant une tranchée d'isolation électrique 32. La tranchée 32 comprend l'ensemble des éléments de la tranchée 12 ou 14 représentée sur les figures 1 ou 2 à la différence que les murs isolants 19A, 19B sont remplacés par des murs isolants 34A, 34B d'épaisseur Eox, chaque mur isolant 34A, 34B comprenant une portion d'extrémité 36A, 36B qui se projette dans la couche isolante 22 et une portion d'extrémité 38A, 38B qui se projette dans la couche isolante 24. Selon un mode de réalisation, les portions d'extrémité 36A, 36B, 38A, 38B sont alignées avec le reste du mur 34A, 34B. Dans le présent mode de réalisation, chaque portion d'extrémité 36A, 36B est en saillie par rapport à la face avant 8 du substrat 6 et par rapport à la face avant 37 du coeur 20. A titre de variante, chaque portion d'extrémité 36A, 36B peut ne pas être en saillie par rapport à la face avant 37 du coeur 20. Dans le présent mode de réalisation, chaque portion d'extrémité 38A, 38B est en saillie par rapport à la face arrière 10 du substrat 6 et par rapport à la face arrière 39 du coeur 20. A titre de variante, chaque portion d'extrémité 38A, 38B peut ne pas être en saillie par rapport à la face arrière 39 du coeur 20. En figure 3, la couche isolante 24 recouvre la totalité de la face 10. A titre de variante, plusieurs couches isolantes 24 peuvent être prévues sur la face 10, chaque couche 24 recouvrant l'une des tranchées 32.
La hauteur H en saillie de chaque portion d'extrémité 36A, 36B, 38A, 38B dans la couche isolante 22 ou 24 par rapport à la face avant ou arrière 8, 10 est comprise entre 0,05 pm et 5 pm, par exemple environ 1 pm. Dans le mode de réalisation représenté en figure 3, l'épaisseur de la couche isolante 22 ou 24, mesurée selon la direction d'empilement des couches sur la face 8 ou 10, est supérieure à la hauteur H. A titre de variante, l'épaisseur de la couche isolante 22 ou 24 peut être sensiblement égale ou inférieure à la hauteur H.
Dans le mode de réalisation représenté en figure 3, les murs isolants 34A, 34B de la tranchée 32 se projettent en saillie par rapport au substrat 6 du côté de la face avant 8 et du côté de la face arrière 10. Selon les applications envisagées, les murs isolants 34A, 34B peuvent se projeter en saillie par rapport au substrat 6 seulement du côté de la face avant 8 ou seulement du côté de la face arrière 10.
Le substrat 6 peut correspondre à une structure monobloc ou correspondre à une couche recouvrant un support constitué d'un autre matériau. Le substrat 6 est de préférence un substrat semiconducteur, par exemple un substrat en silicium, en germanium, en carbure de silicium, en un composé III-V, tel que du GaN ou du
GaAs, ou un substrat en ZnO. De préférence, le substrat 6 est un substrat de silicium monocristallin. De préférence, il s'agit d'un substrat semiconducteur compatible avec les procédés de fabrication mis en oeuvre en microélectronique. Le substrat 6 peut correspondre à une structure multicouches de type semiconducteur sur isolant, également appelée SOI (sigle anglais pour Semiconductor On Insulator). A titre de variante, le substrat 6 peut correspondre à une structure BSOI (sigle anglais pour Bonded Semiconductor On Insulator). A titre de variante, le substrat 6 peut correspondre à un empilement de plusieurs couches de silicium ayant des concentrations différentes de dopants, par exemple de type P. L'épaisseur P du substrat 6 du circuit électronique 30, c'est-à-dire la distance entre les faces 8, 10, obtenue à la fin du procédé de fabrication du circuit électronique 30, qui, comme cela est décrit plus en détail par la suite, comprend une étape d'amincissement, peut être comprise entre 2 pm et 150 pm. Le substrat 6 peut être fortement dopé, faiblement dopé ou non dopé.
Chaque couche isolante 22, 24, qui peut avoir une structure monocouche ou multicouches, peut être en un matériau diélectrique, par exemple en un matériau diélectrique inorganique ou un matériau diélectrique organique. Chaque couche isolante 22, 24 peut être en oxyde de silicium (SiOg), en nitrure de silicium (SixNy, où x est environ égal à 3 et y est environ égal à 4, par exemple du S13N4), en oxynitrure de silicium (notamment de formule générale SixONy, par exemple du SigONg), en oxyde d'hafnium (HfOg) ou en diamant, ou en SiNR où R est un groupe organique, comme le polyimide, les époxy, le polyuréthane, le polynorbornènes, le benzocyclobutène, le polytétrafluoroéthylène (PTFE), le polyarylène, les éthers, le parylène, 1'hydrogénesilsesquioxane (HSQ) et le méthylsilsesquioxane (MSQ). A titre d'exemple, l'épaisseur de chaque couche isolante 22, 24 est comprise entre 25 nm et 5 pm, par exemple égale à environ 150 nm. Chaque couche isolante 22, 24 peut être formée par un procédé de dépôt, notamment un procédé de dépôt chimique en phase vapeur (CVD, sigle anglais pour Chemical Vapor Déposition) , notamment un procédé de dépôt chimique en phase vapeur assisté par plasma ou PECVD (sigle anglais pour Plasma-Enhanced Chemical Vapor Déposition), par exemple à des températures comprises entre 50 °C et 700 °C, ou un procédé de dépôt chimique en phase vapeur réalisé à pression sous-atmosphérique ou SACVD (sigle anglais pour Subatmospheric Chemical Vapor Déposition). Toutefois, d'autres procédés de dépôt peuvent être mis en oeuvre. En particulier, la couche 22 ou 24 peut être formée par un procédé de dépôt en phase liquide, de dépôt par des techniques d'impression pour les matériaux organiques, telles que la tournette (ou spin-coating en anglais), sérigraphie, spray ou jet d'encre, ou de dépôt de verre par centrifugation pour les matériaux inorganiques.
Les murs isolants 34A, 34B de la tranchée 32 peuvent être en un matériau diélectrique, par exemple en oxyde de silicium (SiOg), en nitrure de silicium (SixNy, où x est environ égal à 3 et y est environ égal à 4, par exemple du S13N4), en oxynitrure de silicium (notamment de formule générale SixONy, par exemple du SigONg), en oxyde d'hafnium (HfOg) ou en diamant. De préférence, les murs isolants 34A, 34B sont en oxyde de silicium. De préférence, les murs isolants 34A, 34B sont en oxyde de silicium obtenus par oxydation thermique. Les murs isolants 34A, 34B peuvent être formés par un procédé de dépôt, notamment un procédé du type dépôt chimique en phase vapeur (CVD), notamment par dépôt chimique en phase vapeur assisté par plasma (PECVD), par exemple à des températures comprises entre 50 °C et 700 °C. Les murs isolants 34A, 34B peuvent être formés par oxydation thermique, notamment à des températures comprises entre 700 °C et 1200 °C, de préférence entre 1000 °C et 1100 °C. Des procédés d'oxydation thermique sèche ou humide peuvent être utilisés. De préférence, les murs isolants 34A, 34B sont formés par oxydation thermique. Selon un autre mode de réalisation, les murs isolants 34A, 34B sont formés par le dépôt d'une couche de SiOg suivi d'un recuit à haute température (par exemple entre 700°C et 1000°C) pour densifier l'oxyde. Cela permet de façon avantageuse d'éviter la diffusion de dopants du substrat 6 et du coeur 20 dans les murs isolants 34A, 34B qui pourraient diminuer la tenue en tension des murs isolants 34A, 34B.
Selon un mode de réalisation, une couche du matériau isolant électriquement composant les couches isolantes 22, 24 a une tenue en tension par unité d'épaisseur qui est inférieure strictement à la tenue en tension par unité d'épaisseur d'une couche du matériau isolant électriquement composant les murs isolants 34A, 34B.
Le coeur est en un matériau de remplissage. Le matériau de remplissage peut correspondre au matériau composant le substrat 6, notamment sous une forme polycristalline, ou être un autre matériau que celui composant le substrat. Il a pour premier rôle d'assurer la cohérence mécanique du circuit électronique. De façon plus générale, le matériau de remplissage peut correspondre à un matériau isolant électriquement, semiconducteur ou conducteur électrique. Le coeur 20 est de préférence en un matériau semiconducteur, par exemple en silicium, en germanium, en carbure de silicium, en un composé III-V, tel que du GaN, du InP ou du GaAs, ou un composé II-VI tel que du ZnO, en tungstène (W) , en cuivre (Cu), en verre à base d'oxydes, notamment d'oxyde de silicium (SiOg) , d'oxyde de sodium (NagO), d'oxyde de calcium (CaO) ou d'oxyde de bore (BgOg). De préférence, le coeur 20 est silicium polycristallin. De préférence, il s'agit d'un matériau compatible avec les procédés de fabrication mis en oeuvre en microélectronique. Le coeur 20 peut correspondre à une structure multicouches de matériaux semiconducteurs différents. Le coeur 20 peut être fortement dopé, faiblement dopé ou non dopé.
Les dimensions L, Eox, P varient selon les applications visées. Selon un mode de réalisation, la dimension latérale L de la tranchée 32 varie de 0,1 pm à 10 pm, et de préférence de 2 pm à 4 pm. L'épaisseur P du substrat 6 après amincissement varie de 2 pm à 150 pm. Le rapport de forme P/L peut être compris entre 1 et 100, par exemple égal à environ 25. L'épaisseur Eox de chaque mur isolant 34A, 34B peut être comprise entre 10 nm et 2 pm, de préférence entre 100 nm et 400 nm, par exemple environ 200 nm. Le rapport entre l'épaisseur Eox de chaque mur isolant 34A, 34B et la dimension latérale L de chaque tranchée 32 est inférieure à 0, 5.
Les figures 4A à 4J sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication de la tranchée d'isolation électrique 32 du circuit électronique 30 de la figure 3.
La figure 4A représente la structure obtenue après la formation d'ouvertures 40, deux ouvertures 40 étant représentées sur la figure 4A, s'étendant dans le substrat 6 depuis la face 8 à l'emplacement souhaité de chaque tranchée 32, le substrat 6 ayant initialement une épaisseur supérieure à l'épaisseur P décrite précédemment. La profondeur et la largeur de chaque ouverture 40 sont choisies en fonction des dimensions souhaitées de la tranchée et des procédés mis en oeuvre. Selon un mode de réalisation, la profondeur de chaque ouverture 40 dans le substrat 6 est supérieure à l'épaisseur P finale du substrat 6. L'ouverture 40 peut être formée par des étapes de photolithographie, comprenant le dépôt d'une couche de résine sur la face 8, la formation d'une ouverture dans la couche de résine sur l'emplacement souhaité de chaque ouverture 40, la gravure de l'ouverture 40 dans le substrat 6 dans le prolongement de chaque ouverture formée dans la couche de résine et le retrait de la couche de résine. A titre d'exemple, les ouvertures 40 peuvent être formées par une gravure sèche. Il est possible, si besoin, de prévoir la formation d'un masque dur avant les étapes de lithographie.
La figure 4B représente la structure obtenue après la formation d'une couche isolante 42, par exemple par une étape d'oxydation thermique, sur la face 8 et dans chaque ouverture 40. Le procédé d'oxydation thermique entraîne la transformation d'une partie du substrat 6 en un oxyde et donc un déplacement de la face 8.
La figure 4C représente la structure obtenue après le dépôt sur l'ensemble de la structure d'une couche 44 du matériau de remplissage recouvrant la face 8 et venant remplir sensiblement complètement chaque ouverture 40.
La figure 4D représente la structure obtenue après le retrait des matériaux situés au-dessus de la face 8 pour ne conserver, dans chaque ouverture 40, qu'une portion 46 de la couche isolante 42 et qu'une portion 48 de la couche 44 du matériau de remplissage. L'étape de retrait peut comprendre une étape de polissage mécano-chimique ou CMP (sigle anglais pour Chemical Mechanical Polishing) de la couche isolante 42 et de la couche du matériau de remplissage 44 jusqu'à la face 8. Chaque portion isolante 46 comprend les murs isolants 34A, 34B et une paroi de fond 50 recouvrant le fond de l'ouverture 40.
La figure 4E représente la structure obtenue après une gravure sélective du substrat 6 et des portions de remplissage 48 sur une partie de leur épaisseur du côté de la face avant 8 de façon à exposer les extrémités supérieures 36A, 36B des portions isolantes 46. La gravure est une gravure sélective par rapport au matériau composant les portions isolantes 46. Selon un mode de réalisation, le substrat 6 et les portions de remplissage 48 sont gravées simultanément. La gravure est, par exemple, une gravure humide à base par exemple d'hydroxyde de potassium (KOH) et/ou d'hydroxyde de tétraméthylammonium (TMAH) , une gravure sèche de type plasma ou gazeuse à base par exemple de difluorure de xénon (XeFg) ou une gravure de type physique par faisceau d'ions. A titre de variante, les portions de remplissage 48 peuvent ne pas être gravées ou gravées à une profondeur différente que le substrat 6.
La figure 4F représente la structure obtenue après la formation des éléments du circuit électronique situés du côté de la face avant 8 du substrat 6. Ceci peut notamment comprendre la formation de la couche isolante 22 et d'autres éléments 52, notamment des composants électroniques ou des plots conducteurs, représentés schématiquement par des rectangles. La couche isolante 22 recouvre, pour chaque tranchée, les portions d'extrémité 36A, 36B et est au contact de celles-ci. La couche isolante 22 peut être formée par un procédé de dépôt chimique en phase vapeur du type PECVD ou SACVD. Toutefois, d'autres procédés de dépôt de type CVD peuvent être mis en oeuvre.
La figure 4G représente la structure obtenue après le collage d'une poignée 54 au substrat 6 du côté de la face avant 8, par exemple par l'intermédiaire d'une couche de colle 56. La poignée 54 correspond, par exemple, à un support en verre ou en silicium. L'épaisseur de la poignée 54 est par exemple comprise entre 0,3 mm et 1 mm.
La figure 4H représente la structure obtenue après l'amincissement du substrat 6 du côté de la face arrière 10 sur une partie de l'épaisseur du substrat 6 et la gravure des parois de fond 50 pour exposer les portions de remplissage 48 et délimiter les murs isolants 34A, 34B. L'étape de retrait peut comprendre une étape de polissage mécano-chimique réalisée du côté de la face arrière 10.
La figure 41 représente la structure obtenue après une gravure sélective, du côté de la face arrière 10 du substrat 6, du substrat 6 et des portions de remplissage 48 sur une partie de leur épaisseur de façon à exposer les portions d'extrémité 38A, 38B des murs isolants 34A, 34B. La gravure est une gravure sélective par rapport au matériau composant les murs isolants 34A, 34B. Selon un mode de réalisation, le substrat 6 et les portions de remplissage 48 sont gravées simultanément. La gravure est, par exemple, une gravure humide à base par exemple d'hydroxyde de potassium (KOH) et/ou d'hydroxyde de tétraméthylammonium (TMAH), une gravure sèche de type plasma ou gazeuse à base par exemple de difluorure de xénon (XeFg) ou une gravure de type physique par faisceau d'ions. Les tranchées 32 comprenant chacune le coeur 20 sont alors obtenues. A titre de variante, les portions de remplissage 48 peuvent ne pas être gravées et forment alors directement les coeurs des tranchées 32.
La figure 4J représente la structure obtenue après la formation des éléments du circuit électronique situés du côté de la face arrière 10 du substrat 6. Ceci peut notamment comprendre la formation des couches isolantes 24 pour chaque tranchée 32 et de plots de contact 60 conducteurs électriquement. La couche isolante 24 peut être formée par un procédé de dépôt chimique en phase vapeur du type PECVD ou SACVD. Toutefois, d'autres procédés de dépôt de type CVD peuvent être mis en oeuvre. Des procédés de dépôt de matériaux isolants organiques peuvent être également envisagés et de façon avantageuse des matériaux photosensibles commercialisés par la société Shin-Etsu MicroSi sous l'appellation SiNR™ par exemple.
Le procédé peut comprendre une étape ultérieure de retrait de la poignée 54.
La figure 5 représente un mode de réalisation d'un circuit électronique 70 comprenant une tranchée d'isolation électrique 72. La tranchée 72 comprend l'ensemble des éléments de la tranchée 32 représentée sur la figure 3 à la différence que les murs isolants 34A, 34B se prolongent à leur extrémité inférieure par une paroi de fond 50 qui s'étend en dehors du substrat 6, du côté de la face arrière 10, dans la couche isolante 24 et qui relie les murs isolants 34A et 34B, le coeur 20 étant en contact avec la paroi de fond 50. La paroi de fond 50 est composée du même matériau que les murs isolants 34A, 34B.
La hauteur H' en saillie par rapport à la face 10 de la paroi de fond 50 dans la couche isolante 24 est comprise entre 0,05 pm et 5 pm, par exemple environ 0,5 pm. Dans le mode de réalisation représenté en figure 5, l'épaisseur de la couche isolante 24, mesurée selon la direction d'empilement des couches sur la face 8 ou 10, est supérieure à la hauteur H'. A titre de variante, l'épaisseur de la couche isolante 24 peut être sensiblement égale à la hauteur H' ou même inférieure.
Dans le mode de réalisation représenté en figure 5, les murs isolants 34A, 34B de la tranchée 72 comprennent les portions d'extrémité 36A, 36B qui se projettent en saillie du substrat 6 du côté de la face avant 8 et la tranchée 72 comprend la paroi de fond 50 qui se projette en saillie par rapport au substrat 6 du côté de la face arrière 10 du substrat 6. Selon les applications envisagées, les murs isolants 34A, 34B de la tranchée 72 peuvent se projeter en saillie du substrat 6 du côté de la face arrière 10 et la tranchée 72 peut comprendre une paroi de fond en saillie par rapport au substrat 6 du côté de la face avant 8 ou la tranchée 72 peut comprendre deux parois de fond, l'une en saillie par rapport au substrat 6 du côté de la face avant 8 et l'autre en saillie par rapport au substrat 6 du côté de la face arrière 10.
Les figures 6A à 6C sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication de la tranchée d'isolation électrique 72 du circuit électronique 70 de la figure 5.
Les étapes initiales du procédé sont les mêmes que celles décrites précédemment en relation avec les figures 4A à 4G.
La figure 6A représente la structure obtenue après l'amincissement du substrat 6 du côté de la face arrière 10 sur une partie de l'épaisseur du substrat 6 avec arrêt de la gravure avant d'atteindre les parois de fond 50 ou avec arrêt sur les parois de fond 50. L'étape de retrait peut comprendre une étape de polissage mécano-chimique du substrat 6 réalisée du côté de la face arrière 10.
La figure 6B représente la structure obtenue après la gravure du substrat 6 du côté de la face arrière 10 sur une partie de l'épaisseur du substrat 6 avec une gravure qui est sélective par rapport au matériau composant les parois de fond 50 et les murs isolants 34A, 34B. La gravure peut être une gravure humide à base par exemple d'hydroxyde de potassium (KOH) et/ou d'hydroxyde de tétraméthylammonium (TMAH) , une gravure sèche de type plasma ou gazeuse à base par exemple de difluorure de xénon (XeFg) ou une gravure de type physique par faisceau d'ions.
La figure 6C représente la structure obtenue après la formation des éléments du circuit électronique situés du côté de la face arrière 10 du substrat 6. Ceci peut notamment comprendre la formation des couches isolantes 24 pour chaque tranchée 32 et de plots de contact 60 conducteurs électriquement comme cela a été décrit précédemment en relation avec la figure 4J.
Le procédé peut comprendre une étape ultérieure de retrait de la poignée 54.
La figure 7 représente un mode de réalisation d'un circuit électronique 80 comprenant une tranchée d'isolation électrique 82. La tranchée 82 comprend l'ensemble des éléments de la tranchée 32 représentée sur la figure 3 à la différence que la jonction entre la face avant 8 du substrat 6 et chaque mur isolant 34A, 34B comprend un bord arrondi 84 vers l'intérieur du substrat 6, que la jonction entre la face avant 37 du coeur 20 et chaque mur isolant 34A, 34B comprend un bord arrondi 86 vers l'intérieur du coeur 20, que la jonction entre la face arrière 10 du substrat 6 et chaque mur isolant 34A, 34B comprend un bord arrondi 88 vers l'intérieur du substrat 6 et que la jonction entre la face arrière 39 du coeur 20 et chaque mur isolant 34A, 34B comprend un bord arrondi 90 vers l'intérieur du coeur 20. Ceci permet de façon avantageuse de réduire les effets de pointe défavorables à la tenue en tension de la tranchée 82 à la jonction entre le substrat 6 et les murs isolants 34A, 34B et à la jonction entre le coeur 20 et les murs isolants 34A, 34B.
Selon un mode de réalisation, dans le plan de la figure 7, le rayon de courbure de chaque bord arrondi 84, 86, 88, 90 est supérieur à 0,05 pm, de préférence supérieure à 0,2 pm.
Les figures 8A à 8G sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication de la tranchée d'isolation électrique d'un circuit électronique analogue au circuit électronique 80 de la figure 7.
La figure 8A représente la structure obtenue après la mise en oeuvre des étapes décrites précédemment en relation avec les figures 4A à 4H. En figure 8A, la structure recouvrant la face avant 8 du substrat 6 est représentée de façon schématique par une couche 92.
La figure 8B représente la structure obtenue après la formation d'une couche de masque 94 sur la face arrière 10 et la gravure d'ouvertures 96 dans la couche de masque 94, chaque ouverture 96 exposant l'extrémité arrière des murs isolants 34A, 34B, une bande 98 de la face arrière 10 du substrat 6 attenante au mur isolant 34A, 34B et une bande 100 de la face arrière 39 du coeur 20 attenante au mur isolant 34A, 34B. Selon un mode de réalisation, la largeur W de chaque bande est supérieure à au moins deux fois la dimension latérale L, par exemple environ 10 pm.
La figure 8C représente la structure obtenue après la gravure, dans les ouvertures 96 du masque 94, du substrat 6 et du coeur 20 sur une profondeur pouvant varier entre 0,05 pm et 2 pm, par exemple environ 200 nm de façon à former une rainure 102 dans le substrat 6 et une rainure 104 dans le coeur 20 de part et d'autre de chaque mur isolant 34A, 34B. Cette étape entraîne l'exposition des portions d'extrémité 38A, 38B des murs isolants 34A, 34B. La gravure peut être une gravure anisotrope, par exemple par gravure ionique réactive mettant en oeuvre un plasma à base de SFg ou par un procédé dit BOSCH.
La figure 8D représente la structure obtenue après le retrait du masque 94.
La figure 8E représente la structure théoriquement obtenue après la gravure du substrat 6 et du coeur 20 sur une profondeur pouvant varier entre 0,05 pm et 5 pm, par exemple environ 0,5 pm. Selon un mode de réalisation, le substrat 6 et les portions de remplissage 20 sont gravées simultanément. La gravure est, par exemple, une gravure isotrope du type gravure chimique KOH ou TMAH ou gravure sèche. De façon théorique, les rainures 102, 104 se sont déplacées avec le reste de la face arrière 10 du substrat 6 et de la face arrière 39 de coeur 20 au cours de la gravure.
La figure 8F représente la structure effectivement obtenue après la gravure du substrat 6 et du coeur 20. Les rainures 102, 104 se sont modifiées au cours de la gravure pour devenir les bords arrondis 88, 90.
La figure 8G représente la structure obtenue après la formation des éléments du circuit électronique situés du côté de la face arrière 10 du substrat 6. Ceci peut notamment comprendre la formation de la couche isolante 24 comme cela a été décrit précédemment.
Les figures 9A à 9D sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un autre mode de réalisation d'un procédé de fabrication de la tranchée d'isolation électrique d'un autre circuit électronique analogue au circuit électronique 80 de la figure 7.
Les étapes initiales du procédé sont les mêmes que celles décrites précédemment en relation avec les figures 8A à 8D.
La figure 9A représente la structure obtenue après la gravure des portions d'extrémité 38A, 38B exposées des murs isolants 34A, 34B, par exemple sur une profondeur de 50 nm. La gravure est de préférence une gravure isotrope de sorte que toutes les faces des extrémités exposées des murs isolants 34A, 34B sont gravées.
Les figures 9B, 9C et 9D illustrent des étapes analogues respectivement aux étapes décrites précédemment en relation avec les figures 8E, 8F et 8G.
Ce mode de réalisation permet de faire plus facilement les arrondis 90.
Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, bien que sur les figures 1 et 2, les tranchées 12 soient représentées perpendiculaires aux tranchées 14, il est clair que l'orientation des tranchées peut être différente. A titre d'exemple, les portions 16 du substrat 6 peuvent avoir, en vue de dessus, une section hexagonale. En outre, divers modes de réalisation avec diverses variantes ont été décrits ci-dessus. On note que divers éléments de ces divers modes de réalisation et variantes peuvent être combinés. En particulier, la tranchée 72 représentée en figure 5 peut comprendre des bords arrondis 84, 86 comme cela est représenté en figure 7 au niveau des portions d'extrémité 36A, 36B et/ou des bords arrondis 88 au niveau de la paroi de fond 50.

Claims (3)

  1. REVENDICATIONS
    1. Circuit électronique (30 ; 70 ; 80) comprenant un substrat semiconducteur (6) ayant des première et deuxième faces opposées (8, 10) et des tranchées d'isolation électrique (32 ; 72 ; 82) s'étendant dans le substrat depuis la première face jusqu'à la deuxième face, chaque tranchée séparant des première et deuxième portions (16) du substrat et comprenant des murs isolants électriquement (34A, 34B) d'un premier matériau isolant électriquement et s'étendant de la première face à la deuxième face, et un coeur (20) en un matériau de remplissage, séparé du substrat par les murs, dans lequel, pour au moins l'une des tranchées, les murs de la tranchée comprennent des portions isolantes électriquement (36A, 36B, 38A, 38B) du premier matériau isolant électriquement en saillie par rapport à la première ou deuxième face en dehors du substrat et/ou la tranchée comprend une paroi isolante électriquement (50) du premier matériau isolant électriquement en saillie par rapport à la première ou deuxième face en dehors du substrat et reliant les murs de la tranchée. 2. Circuit électronique selon la revendication 1, comprenant, en outre, une couche isolante électriquement (22, 24) d'un deuxième matériau isolant électriquement recouvrant les portions isolantes électriquement (36A, 36B, 38A, 38B) et/ou la paroi isolante électriquement (50). 3. Circuit électronique selon la revendication 2, dans lequel la tension de claquage du premier matériau isolant électriquement est supérieure à la tension de claquage du deuxième matériau isolant électriquement. 4. Circuit électronique selon l'une quelconque des revendications 1 à 3, dans lequel la hauteur (H ; H' ) des portions isolantes électriquement (36A, 36B, 38A, 38B) ou de la paroi isolante électriquement (50) en saillie par rapport à la première ou deuxième face (8, 10) est comprise entre 0,05 pm et 5 pm. 5. Circuit électronique selon l'une quelconque des revendications 1 à 4, dans lequel, pour au moins l'une des tranchées (82), la jonction entre la première ou deuxième face (8, 10) et chaque mur (34A, 34B) de la tranchée comprend un bord arrondi (84, 88) vers l'intérieur du substrat (6).
  2. 6. Circuit électronique selon la revendication 5, dans lequel le rayon de courbure de chaque bord arrondi (84, 88) , dans un plan perpendiculaire aux murs de la tranchée (82) , est supérieur à 0,05 pm. 7. Circuit électronique selon l'une quelconque des revendications 1 à 6, dans lequel le premier matériau isolant électriquement est en oxyde de silicium, en nitrure de silicium, en oxynitrure de silicium, en oxyde d'hafnium ou en diamant. 8. Circuit électronique selon la revendication 7, dans lequel les murs (34A, 34B) sont en oxyde de silicium thermique. 9. Circuit électronique selon l'une quelconque des revendications 1 à 8, dans lequel le matériau de remplissage est différent du premier matériau isolant électriquement. 10. Circuit électronique selon la revendication 9, dans lequel le matériau de remplissage est choisi parmi le groupe comprenant le silicium, le germanium, le carbure de silicium, les composés III-V, et les composés II-VI. 11. Circuit électronique selon l'une quelconque des revendications 1 à 10, dans lequel le substrat (6) est en silicium, en germanium, en carbure de silicium, en un composé III-V, ou en un composé II-VI. 12. Circuit électronique selon l'une quelconque des revendications 1 à 11, comprenant, pour au moins l'une des premières portions (16) et l'une des deuxièmes portions (16), au moins des premier et deuxième composants électroniques (17), le premier composant électronique reposant sur la première portion (16) du substrat (6) et le deuxième composant électronique reposant sur la deuxième portion (16) du substrat (6), l'une des tranchées d'isolation électrique (32 ; 72 ; 82) séparant la première portion de la deuxième portion. 13. Procédé de fabrication du circuit électronique (30 ; 70 ; 80) selon l'une quelconque des revendications 1 à 12, comprenant les étapes successives suivantes : a) former des ouvertures (40) dans le substrat (6) depuis la première face (8) sur une partie de l'épaisseur du substrat ; b) former une couche isolante électriquement (42) du premier matériau isolant électriquement au moins dans chaque ouverture ; c) déposer une couche (44) du matériau de remplissage dans chaque ouverture au contact de la première couche isolante électriquement ; et d) amincir le substrat par la deuxième face (10) pour rapprocher la deuxième face de la première face jusqu'à atteindre au moins la couche isolante électriquement et former, pour au moins l'une des tranchées, les portions isolantes électriquement (36A, 36B, 38A, 38B) du premier matériau isolant électriquement en saillie par rapport à la deuxième face en dehors du substrat et/ou la paroi isolante électriquement (50) du premier matériau isolant électriquement en saillie par rapport à la deuxième face en dehors du substrat et reliant les murs de la tranchée.
  3. 14. Procédé selon la revendication 13, dans lequel l'étape b) comprend une étape d'oxydation thermique. 15. Procédé selon la revendication 13 ou 14, comprenant, en outre, les étapes suivantes : e) former, pour au moins l'une des tranchées (82), une rainure (102) dans le substrat (6) le long de chaque mur (34A, 34B) de la tranchée, du côté de la première ou deuxième face (8, 10) ; et f) graver le substrat sur une partie de son épaisseur, d'où il résulte que la jonction entre la première ou deuxième face (8, 10) et chaque mur (34A, 34B) de la tranchée comprend un bord arrondi (84, 88) vers l'intérieur du substrat (6).
FR1758664A 2017-09-19 2017-09-19 Circuit electronique comprenant des tranchees d'isolation electrique Expired - Fee Related FR3071352B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1758664A FR3071352B1 (fr) 2017-09-19 2017-09-19 Circuit electronique comprenant des tranchees d'isolation electrique
PCT/FR2018/052239 WO2019058045A1 (fr) 2017-09-19 2018-09-12 Circuit électronique comprenant des tranchées d'isolation électrique
EP18783056.7A EP3685431A1 (fr) 2017-09-19 2018-09-12 Circuit électronique comprenant des tranchées d'isolation électrique
US16/645,065 US20210028056A1 (en) 2017-09-19 2018-09-12 Electronic circuit comprising electrical insulation trenches

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1758664A FR3071352B1 (fr) 2017-09-19 2017-09-19 Circuit electronique comprenant des tranchees d'isolation electrique
FR1758664 2017-09-19

Publications (2)

Publication Number Publication Date
FR3071352A1 FR3071352A1 (fr) 2019-03-22
FR3071352B1 true FR3071352B1 (fr) 2019-09-13

Family

ID=61003081

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1758664A Expired - Fee Related FR3071352B1 (fr) 2017-09-19 2017-09-19 Circuit electronique comprenant des tranchees d'isolation electrique

Country Status (4)

Country Link
US (1) US20210028056A1 (fr)
EP (1) EP3685431A1 (fr)
FR (1) FR3071352B1 (fr)
WO (1) WO2019058045A1 (fr)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US8587127B2 (en) * 2011-06-15 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming the same

Also Published As

Publication number Publication date
US20210028056A1 (en) 2021-01-28
EP3685431A1 (fr) 2020-07-29
WO2019058045A1 (fr) 2019-03-28
FR3071352A1 (fr) 2019-03-22

Similar Documents

Publication Publication Date Title
EP1923912B1 (fr) Procédé de fabrication d'une structure microtechnologique mixte
FR2838238A1 (fr) Dispositif semiconducteur a grille enveloppante encapsule dans un milieu isolant
EP1589572B1 (fr) Procédé de fabrication d'un circuit intégré comprenant l'élaboration de tranchées d'isolation creuses
EP2779223B1 (fr) Procédé de réalisation d'un substrat muni d'une protection de bord
EP2840589B1 (fr) Procédé améliore de séparation entre une zone activé d'un substrat et sa face arrière ou une portion de sa face arrière
EP3549161B1 (fr) Circuit electronique comprenant des tranchees d'isolation electrique
EP2706565A1 (fr) Dispositif microélectronique à tranchées d'isolation débordant sous une zone activé
EP1690297A1 (fr) Dispositif microelectronique a effet de champ apte a former un ou plusieurs canaux de transistors
FR3051595A1 (fr) Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant
EP2339616B1 (fr) Procédé de réalisation simplifié d'un substrat hybride
FR3071352B1 (fr) Circuit electronique comprenant des tranchees d'isolation electrique
FR3019937A1 (fr) Procede de formation de tranchees d'isolement
EP3848978A1 (fr) Protection esd
KR20050108038A (ko) 트렌치 소자분리막을 포함하는 반도체 소자 및 그 제조방법
FR2976401A1 (fr) Composant electronique comportant un ensemble de transistors mosfet et procede de fabrication
EP3944322B1 (fr) Procédé de fabrication d'un dispositif microélectronique
WO2018109320A1 (fr) Dispositif electronique comprenant une tranchee d'isolation et son procede de fabrication
EP1755164A2 (fr) Procédé d'assemblage de composants passifs et de composants actifs et circuit intégré correspondant
EP3903342B1 (fr) Structure de type semi-conducteur pour applications digitales et radiofréquences, et procédé de fabrication d'une telle structure
WO2024110364A1 (fr) Procédé de fabrication d'un empilement comprenant une couche isolante
WO2023194318A1 (fr) Substrat comprenant des vias et procédés de fabrication associés
FR3112421A1 (fr) Procédé de réalisation d’une structure d’isolation
WO2023194142A1 (fr) Substrat comprenant des vias et procédés de fabrication associés
WO2017109414A1 (fr) Circuit electronique comprenant des tranchees d'isolation electrique
EP2665086A1 (fr) Procédé de réalisation d'un substrat muni de zones actives variées et de transistors planaires et tridimensionnels

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20190322

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

ST Notification of lapse

Effective date: 20220505