FR3065314A1 - Memoire a changement de phase - Google Patents

Memoire a changement de phase Download PDF

Info

Publication number
FR3065314A1
FR3065314A1 FR1753345A FR1753345A FR3065314A1 FR 3065314 A1 FR3065314 A1 FR 3065314A1 FR 1753345 A FR1753345 A FR 1753345A FR 1753345 A FR1753345 A FR 1753345A FR 3065314 A1 FR3065314 A1 FR 3065314A1
Authority
FR
France
Prior art keywords
layer
insulator
phase change
resistive
resistive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1753345A
Other languages
English (en)
Inventor
Pierre Morin
Michel Haond
Paola Zuliani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
STMicroelectronics SRL
Original Assignee
STMicroelectronics Crolles 2 SAS
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS, STMicroelectronics SRL filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR1753345A priority Critical patent/FR3065314A1/fr
Priority to CN201810225326.2A priority patent/CN108735897B/zh
Priority to CN201820370713.0U priority patent/CN208256729U/zh
Priority to US15/953,921 priority patent/US10510955B2/en
Publication of FR3065314A1 publication Critical patent/FR3065314A1/fr
Priority to US16/708,604 priority patent/US10903423B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

L'invention concerne une mémoire à changement de phase comprenant un élément résistif (28) en forme de L, une première partie de l'élément résistif (28) s'étendant entre une couche de matériau à changement de phase (32) et l'extrémité supérieure d'un via conducteur (21), une seconde partie de l'élément résistif (28) reposant au moins partiellement sur l'extrémité supérieure du via conducteur (21), la partie supérieure du via conducteur (21) étant entourée d'un isolant (46) non susceptible de réagir avec l'élément résistif (28).

Description

Titulaire(s) : STMICROELECTRONICS (CROLLES 2) SAS Société par actions simplifiée, STMICROELECTRONICS SRL Société à responsabilité limitée.
Demande(s) d’extension
Mandataire(s) : CABINET BEAUMONT.
FR 3 065 314 - A1
MEMOIRE A CHANGEMENT DE PHASE.
(57) L'invention concerne une mémoire à changement de phase comprenant un élément résistif (28) en forme de L, une première partie de l'élément résistif (28) s'étendant entre une couche de matériau à changement de phase (32) et l'extrémité supérieure d'un via conducteur (21), une seconde partie de l'élément résistif (28) reposant au moins partiellement sur l'extrémité supérieure du via conducteur (21 ), la partie supérieure du via conducteur (21 ) étant entourée d'un isolant (46) non susceptible de réagir avec l'élément résistif (28).
Figure FR3065314A1_D0001
Figure FR3065314A1_D0002
B15684 - 16-GR3-0530
MEMOIRE A CHANGEMENT DE PHASE
Domaine
La présente demande concerne un circuit électronique, et plus particulièrement des mémoires à changement de phase, ou PCM (Phase Change Memory).
Exposé de l'art antérieur
Les matériaux à changement de phase peuvent basculer, sous l'effet de la chaleur, entre une phase cristalline et une phase amorphe. Comme la résistance électrique d'un matériau amorphe est significativement supérieure à la résistance électrique d'un matériau cristallin, il est possible de déterminer deux états mémorisables, par exemple 0 et 1, différenciés par la résistance mesurée.
Résumé
Ainsi, un mode de réalisation prévoit une mémoire à changement de phase comprenant un élément résistif en forme de L, une première partie de l'élément résistif s'étendant entre une couche de matériau à changement de phase et l'extrémité supérieure d'un via conducteur, une seconde partie de l'élément résistif reposant au moins partiellement sur l'extrémité supérieure du via conducteur, la partie supérieure du via conducteur étant entourée d'un isolant non susceptible de réagir avec l'élément résistif.
B15684 - 16-GR3-0530
Selon un mode de réalisation, l'isolant est du nitrure de silicium.
Selon un mode de réalisation, le matériau à changement de phase est un alliage comprenant du germanium, de l'antimoine et du tellure.
Selon un mode de réalisation, le via conducteur a un diamètre inférieur à 35 nm.
Selon un mode de réalisation, l'élément résistif est en nitrure de titane.
Un mode de réalisation prévoit un procédé de fabrication de mémoires à changement de phase comprenant : déposer une première couche d'un premier isolant sur un second isolant ; former des vias conducteurs traversant la couche de premier isolant et le second isolant ; déposer une deuxième couche du premier isolant ; former une cavité, dans la deuxième couche de premier isolant, s'étendant d'un via à l'autre, découvrant au moins partiellement l'extrémité supérieure de chacun des vias ; déposer une couche de matériau résistif, le premier isolant étant non susceptible de réagir avec le matériau résistif ; former des premiers espaceurs en le premier isolant sur les flancs de la cavité ; graver le matériau résistif non protégé par les premiers espaceurs ; former des seconds espaceurs en le premier isolant sur les flancs de la cavité ; remplir la cavité de second isolant ; et déposer une couche de matériau à changement de phase.
Selon un mode de réalisation, le premier isolant est du nitrure de silicium.
Selon un mode de réalisation, le second isolant est de l'oxyde de silicium.
Selon un mode de réalisation, l'épaisseur de la première couche de premier isolant est comprise entre 10 et 30 nm.
Selon un mode de réalisation, l'épaisseur de la couche de matériau résistif est comprise entre 3 et 6 nm.
Selon un mode de réalisation, le matériau résistif est du nitrure de titane.
B15684 - 16-GR3-0530
Brève description des dessins
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la figure 1 est une vue en coupe de deux éléments de mémoire à changement de phase ;
la figure 2 est une vue en coupe partielle d'éléments d'une mémoire à changement de phase ;
la figure 3 est une vue en coupe partielle d'éléments d'un mode de réalisation de mémoire à changement de phase ; et les figures 4A à 4F sont des étapes d'un mode de réalisation d'un procédé de fabrication d'éléments de mémoire à changement de phase.
Description détaillée
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les différents masques de gravure ne sont ni décrits ni représentés.
Dans la description qui suit, lorsque l'on fait référence à des termes tels que supérieur, vertical, horizontal, gauche ou droite, etc., il est fait référence à l'orientation des figures. Le terme vertical est à comprendre à 10 degrés près. Sauf précision contraire, l'expression sensiblement signifie à 10 % près, de préférence à 5 % près.
La figure 1 est une vue en coupe de deux éléments de mémoire à changement de phase. Des transistors sélecteurs 1 sont formés dans et sur une structure silicium sur isolant ou SOI (de l'anglais Silicon On Insolator). La structure SOI est composée d'une couche mince 2 de silicium dans laquelle sont formées les zones de drain/source. La couche mince 2 est séparée d'un substrat 4, par exemple en silicium, par une couche 6 d'isolant, par exemple
B15684 - 16-GR3-0530 de l'oxyde de silicium (BOX). Chaque grille de transistor sélecteur 1 est par exemple composée d'une couche 8 de matériau à haute permittivité, d'une couche 10 de matériau métallique et d'une couche 12 de silicium polycristallin recouverte d'une couche 14 d'un siliciure métallique. Les zones de drain/source sont recouvertes d'une couche 16 d'un siliciure métallique. Les transistors 1 et les couches 16 sont recouverts d'une couche 18 de nitrure de silicium, et d'une couche 20 d'oxyde de silicium.
Deux vias conducteurs 21 traversent la couche 20 d'oxyde de silicium et la couche 18 de nitrure de silicium. Chaque via 21 atteint la couche 16 de siliciure recouvrant une zone de drain/source. Chaque via 21 est gainé d'une couche 22 de protection conductrice, par exemple en Ti/TiN, et comporte un coeur conducteur 24, par exemple en tungstène.
La couche 20 d'oxyde de silicium et les vias conducteurs 21 sont recouverts d'une couche 26 de nitrure de silicium, dans laquelle est gravée une cavité 27. La cavité 27 s'étend d'un via 21 à l'autre et découvre au moins partiellement l'extrémité supérieure des deux vias conducteurs 21. Des éléments résistifs 28 en forme de L sont formés sur les flancs de cette cavité. Une partie, sensiblement verticale, de chaque élément résistif 28 s'étend le long de la couche 26 de nitrure de silicium et une autre, horizontale, s'étend sur l'extrémité supérieure d'un via conducteur 21. Les éléments résistifs 28, à l'exception de leurs extrémités supérieures, sont recouverts d'espaceurs 30, par exemple en nitrure de silicium. Le reste de la cavité est rempli d'un isolant 31, par exemple de l'oxyde de silicium.
L'ensemble de la structure décrite jusqu'ici est recouvert d'une couche 32 de matériau à changement de phase, par exemple un alliage comprenant du germanium, de l'antimoine et du tellure. La couche 32 est en contact avec l'extrémité supérieure de chaque élément résistif 28. La couche 32 est recouverte d'une couche 34 de matériau conducteur, d'une couche 36 d'isolant, par exemple du nitrure de silicium, et d'une couche 38 d'isolant, par exemple de l'oxyde de silicium.
B15684 - 16-GR3-0530
Un via 42 traverse les couches d'isolants 36 et 38 de manière à prendre un contact avec la couche 34 de matériau conducteur. Le via 42 est gainé d'une couche 22 de protection conductrice par exemple en Ti/TiN et comporte un coeur conducteur par exemple en tungstène.
Lors de l'écriture d'un élément de mémoire à changement de phase, un courant est envoyé entre un via 21 et la couche conductrice 34 vers le via 42. L'intensité de ce courant est choisie de manière à augmenter la température de l'élément résistif 28 suffisamment pour qu'une zone 43 de la couche 32 de matériau à changement de phase en contact avec l'extrémité supérieure de l'élément résistif 28 bascule de la phase cristalline faiblement résistive à la phase amorphe fortement résistive. On considère par exemple que la phase cristalline correspond à la valeur 0 et la phase amorphe correspond à la valeur 1.
Lors de la lecture d'une mémoire à changement de phase, un courant, ayant une intensité suffisamment faible pour ne pas entraîner de changement de phase, est envoyé entre les vias 21 et 42 de manière à mesurer la résistance entre eux et donc à déterminer la valeur, 0 ou 1, mémorisée.
La position des éléments résistifs 28 est déterminée par la position d'un masque utilisé pour délimiter la gravure de la cavité 27. Ce masque doit être aligné avec les masques utilisés précédemment, notamment pour définir les vias 21, mais il peut se produire des erreurs d'alignement dont la valeur peut aller par exemple jusqu'à 20 nm. Pour un via 21 ayant par exemple un diamètre égal à 150 nm, une telle erreur ne pose pas de problème. Cependant, dans le cas d'un via 21 ayant par exemple un diamètre inférieur à 35 nm, par exemple compris entre 25 et 35 nm, il est possible d'obtenir une situation telle que celle illustrée en figure 2.
La figure 2 illustre un cas dans lequel il s'est produit une erreur d'alignement de masque. Cette erreur d'alignement provoque le décalage vers la droite ou vers la gauche des deux
B15684 - 16-GR3-0530 éléments résistifs, que l'on désignera ici par les références 28-1 et 28-2, par rapport aux vias 21.
L'élément résistif 28-1 est décalé vers la droite dans la direction de l'autre via 21. La partie horizontale de l'élément résistif 28-1 s'étend alors partiellement sur le via 21 et partiellement sur la couche 20 d'oxyde de silicium.
L'élément résistif 28-2 est également décalé vers la droite. Ainsi, la zone où se rejoignent les parties horizontale et verticale de l'élément résistif 28-2 est située dans la couche 20 d'oxyde de silicium.
Les deux éléments résistifs sont donc en contact avec de l'oxyde de silicium ce qui peut entraîner une oxydation des éléments 28-1 et 28-2 et une variation de leurs résistances, à court ou long terme. Cette oxydation peut provoquer une augmentation de la résistivité des éléments 28-1 et 28-2, qui pourraient par exemple ne plus être à même d'atteindre la température nécessaire au changement de phase et donc à la mémorisation.
Ce problème peut aussi apparaître dans un cas où le masque est parfaitement aligné. En effet, les parties horizontales des éléments résistifs 28-1 et 28-2 sont de forme rectangulaire et les vias conducteurs 21 sont par exemple de forme circulaire. La diminution du diamètre des vias 21 peut donc entraîner le dépassement des éléments résistifs au niveau des coins. Par exemple, pour des vias ayant un diamètre inférieur à 35 nm, par exemple compris entre 25 et 35 nm, et pour des éléments résistifs dont la partie horizontale a des dimensions de 25 nm par 50 nm, il y aura débordement des éléments résistifs 28-1 et 28-2 sur l'oxyde de silicium 20 quel que soit l'alignement du masque.
Dans le cas décrit en relation avec la figure 2, les éléments résistifs 28-1 et 28-2 sont décalés dans une même direction. Les éléments résistifs peuvent cependant être décalés dans des directions opposés, l'un vers la gauche, l'autre vers la droite.
B15684 - 16-GR3-0530
Il serait souhaitable de prévoir des mémoires à changement de phase dont l'élément résistif est protégé contre 1'oxydation.
La figure 3 illustre partiellement un mode de réalisation d'une mémoire à changement de phase. La partie représentée est similaire à la partie représentée en figure 2. En outre, une région isolante 45, entoure l'extrémité supérieure de chaque via 21 et est située au-dessus de la couche 20 d'oxyde de silicium. L'isolant formant les régions 45 est un isolant non susceptible de réagir avec les éléments résistifs 28-1 et 28-2 à des températures inférieures à 1000 °C, en particulier non susceptible de provoquer une oxydation du matériau des éléments résistifs 28. L'isolant formant les régions 45 est par exemple un matériau diélectrique ne comprenant pas d'oxygène, par exemple du nitrure de silicium. Les régions 45 sont suffisamment étendues pour que, quel que soit le dépassement des éléments résistifs 28-1 et 28-2 par rapport aux vias 21, les éléments résistifs ne soient pas en contact avec la couche 20 d'oxyde de silicium.
A titre d'exemple, les éléments résistifs 28-1 et 28-2, à l'exception de leur partie inférieure en contact avec le via 21 et leur extrémité supérieure en contact avec le matériau à changement de phase, sont complètement entourés de nitrure de silicium 26, 30 et 45 et ne sont à aucun endroit en contact avec un matériau susceptible de réagir avec eux tel que l'oxyde de silicium, qui est susceptible de les oxyder.
Les figures 4A à 4E sont des vues en coupe d'étapes successives d'un mode de réalisation d'un procédé de fabrication d'éléments d'une mémoire à changement de phase tels que ceux illustrés en figure 3.
A l'étape illustrée en figure 4A, des étapes initiales ont été effectuées. En particulier, des transistors 1 ont été formés dans et sur une structure SOI comprenant le substrat 4, la couche 6 d'oxyde de silicium et la couche mince 2 de silicium. Chaque grille de transistor 1 est composée d'une couche 8 de matériau à haute permittivité, d'une couche 10 de matériau
B15684 - 16-GR3-0530 métallique et d'une couche 12 de silicium polycristallin recouverte d'une couche 14 d'un siliciure métallique. Les zones de drain/source de ces transistors 1 sont de préférence recouvertes d'une couche 16 d'un siliciure métallique. Les étapes initiales comprennent aussi la formation d'une couche 18 de nitrure de silicium et d'une couche 20 d'oxyde de silicium à surface supérieure plane recouvrant la structure.
Une couche 4 6 de nitrure de silicium est, ensuite, formée sur la couche 20 d'oxyde de silicium de la structure initiale. La couche 46 a une épaisseur comprise entre 10 et 30 nm, par exemple 20 nm. Des portions de cette couche 4 6 correspondront aux zones 45 illustrées en figure 3.
A l'étape illustrée en figure 4B, on a formé des vias conducteurs 21 traversant la couche de nitrure 46, la couche d'oxyde de silicium 20 et la couche de nitrure de silicium 18, de manière à prendre contact avec les couches 16 de siliciure recouvrant des zones de drain/source. Chaque via 21 est gainé d'une couche 22 de protection conductrice, par exemple en Ti/TiN, et comporte un coeur conducteur 24, par exemple en tungstène.
A l'étape illustrée en figure 4C, une couche 26 de nitrure de silicium et une couche 52 d'oxyde de silicium sont formées sur la structure.
A l'étape dont le résultat est illustré en figure 4D, une cavité 53 est creusée dans les couches 26 et 52 de nitrure de silicium et d'oxyde de silicium. Le procédé de gravure entraîne une gravure partielle de la couche 46 de nitrure de silicium et des vias 21. On a illustré le cas où le masque de gravure de la cavité 53 n'est pas correctement aligné. Les éléments résistifs 28 seront donc situés similairement à ceux représentés en figure
3.
Une couche de matériau résistif, par exemple en nitrure de titane et d'une épaisseur comprise entre 3 et 6 nm, est déposée sur la structure. Des espaceurs 54, par exemple en nitrure de silicium, sont formés sur les flancs de la cavité 53. Le matériau résistif non protégé par les espaceurs 54 est gravé, formant ainsi
B15684 - 16-GR3-0530 des éléments résistifs 28 en forme de L. Les extrémités des parties verticale et horizontale de chaque élément résistif 28, correspondant aux limites de gravure, ne sont pas recouvertes par les espaceurs 54.
Les parties des éléments résistifs qui débordent d'un côté ou de l'autre des vias 21 et qui étaient en contact avec de l'oxyde de silicium dans l'exemple de la figure 2 sont ici en contact avec la couche 46 de nitrure de silicium. Les éléments résistifs 28 ne seront donc pas oxydés et ne subiront donc pas de variation de résistance causée par l'oxydation qui risquerait de perturber le fonctionnement de l'élément de mémoire.
A l'étape dont le résultat est illustré en figure 4E, de nouveaux espaceurs 58, par exemple en nitrure de silicium, sont formés sur les espaceurs 54 de manière à recouvrir les extrémités des parties horizontales. Au cours de cette étape, la couche 52 d'oxyde de silicium a été retirée, de même que la partie supérieure des éléments résistifs 28.
A l'étape illustrée par la figure 4F, une couche d'oxyde de silicium est déposée pour remplir la cavité 53, la surface supérieure de cette couche est retirée par polissage mécanochimique ou CMP (de l'anglais Chemical Mecanical Polishing) pour la rendre plane et laisser apparaître les extrémités des parties verticales des éléments résistifs 28. Une couche 32 de matériau à changement de phase, par exemple un alliage comprenant du germanium, de l'antimoine et du tellure, est déposée sur la structure. La couche 32 est alors en contact avec les extrémités des éléments résistifs 28.
La couche 32 de matériau à changement de phase est ensuite recouverte d'une couche 34 de matériau conducteur, d'une couche 36 d'isolant, par exemple du nitrure de silicium, et d'une couche 38 d'isolant, par exemple de l'oxyde de silicium.
Un via 42 est formé à travers les couches d'isolants 36 et 38 de manière à prendre un contact avec la couche 34 de matériau conducteur. Le via 42 est gainé d'une couche 22 de protection
B15684 - 16-GR3-0530 conductrice par exemple en Ti/TiN et comporte un coeur conducteur par exemple en tungstène.
La lecture et l'écriture des éléments mémoire s'effectuent comme cela a été décrit en relation avec la figure
1.
Un avantage de ce mode de réalisation est qu'il n'ajoute que peu d'étapes au procédé usuel et notamment aucune étape de masquage supplémentaire.
Des modes de réalisation particuliers ont été décrits. 10 Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, les transistors sélecteurs ne sont pas limités au type de transistors décrit. De plus, les différents matériaux peuvent être remplacés par des matériaux équivalents, en particulier, le nitrure de silicium de la couche 46 peut être remplacé par tout autre isolant non susceptible de réagir avec les éléments résistifs 28.
B15684 - 16-GR3-0530

Claims (11)

  1. REVENDICATIONS
    1. Mémoire à changement de phase comprenant un élément résistif (28) en forme de L, une première partie de l'élément résistif (28) s'étendant entre une couche de matériau à changement de phase (32) et l'extrémité supérieure d'un via conducteur (21), une seconde partie de l'élément résistif (28) reposant au moins partiellement sur l'extrémité supérieure du via conducteur (21), la partie supérieure du via conducteur (21) étant entourée d'un isolant (46) non susceptible de réagir avec l'élément résistif (28) .
  2. 2. Mémoire à changement de phase selon la revendication 1, dans laquelle l'isolant (46) est du nitrure de silicium.
  3. 3. Mémoire à changement de phase selon la revendication 1 ou 2, dans laquelle le matériau à changement de phase (32) est un alliage comprenant du germanium, de l'antimoine et du tellure.
  4. 4. Mémoire à changement de phase selon l'une quelconque des revendications 1 à 3, dans laquelle le via conducteur (21) a un diamètre inférieur à 35 nm.
  5. 5. Mémoire à changement de phase selon l'une quelconque des revendications 1 à 4, dans laquelle l'élément résistif (28) est en nitrure de titane.
  6. 6. Procédé de fabrication de mémoires à changement de phase comprenant :
    déposer une première couche (46) d'un premier isolant sur un second isolant (20) ;
    former des vias conducteurs (21) traversant la couche (46) de premier isolant et le second isolant (20) ;
    déposer une deuxième couche (26) du premier isolant ; former une cavité (53) , dans la deuxième couche (2 6) de premier isolant, s'étendant d'un via à l'autre, découvrant au moins partiellement l'extrémité supérieure de chacun des vias (21) ;
    déposer une couche de matériau résistif (28), le premier isolant étant non susceptible de réagir avec le matériau résistif ;
    B15684 - 16-GR3-0530 former des premiers espaceurs (54) en le premier isolant sur les flancs de la cavité (53) ;
    graver le matériau résistif non protégé par les premiers espaceurs (54) ;
    5 former des seconds espaceurs (58) en le premier isolant sur les flancs de la cavité ;
    remplir la cavité (53) de second isolant ; et déposer une couche de matériau à changement de phase (32) .
    10
  7. 7. Procédé selon la revendication 6, dans lequel le premier isolant est du nitrure de silicium.
  8. 8. Procédé selon la revendication 6 ou 7, dans lequel le second isolant est de l'oxyde de silicium.
  9. 9. Procédé selon l'une quelconque des revendications 6 15 à 8, dans lequel l'épaisseur de la première couche (46) de premier isolant est comprise entre 10 et 30 nm.
  10. 10. Procédé selon l'une quelconque des revendications 6 à 9, dans lequel l'épaisseur de la couche (28) de matériau résistif est comprise entre 3 et 6 nm.
    20
  11. 11. Procédé selon l'une quelconque des revendications 6 à 10, dans lequel le matériau résistif est du nitrure de titane.
    1/4
    B15684 - 16-GR3-0530
FR1753345A 2017-04-18 2017-04-18 Memoire a changement de phase Withdrawn FR3065314A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR1753345A FR3065314A1 (fr) 2017-04-18 2017-04-18 Memoire a changement de phase
CN201810225326.2A CN108735897B (zh) 2017-04-18 2018-03-19 相变存储器
CN201820370713.0U CN208256729U (zh) 2017-04-18 2018-03-19 相变存储器
US15/953,921 US10510955B2 (en) 2017-04-18 2018-04-16 Phase change memory
US16/708,604 US10903423B2 (en) 2017-04-18 2019-12-10 Phase change memory

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1753345 2017-04-18
FR1753345A FR3065314A1 (fr) 2017-04-18 2017-04-18 Memoire a changement de phase

Publications (1)

Publication Number Publication Date
FR3065314A1 true FR3065314A1 (fr) 2018-10-19

Family

ID=59031205

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1753345A Withdrawn FR3065314A1 (fr) 2017-04-18 2017-04-18 Memoire a changement de phase

Country Status (3)

Country Link
US (2) US10510955B2 (fr)
CN (2) CN208256729U (fr)
FR (1) FR3065314A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110084791A (ko) * 2010-01-18 2011-07-26 주식회사 하이닉스반도체 하부 전극 콘택의 접촉 면적 조절이 가능한 상변화 메모리 장치의 제조 방법
US20120211720A1 (en) * 2011-02-23 2012-08-23 Samsung Electronics Co., Ltd. Variable resistance memory devices and methods of manufacturing the same
US20130062586A1 (en) * 2011-09-14 2013-03-14 Semiconductor Manufacturing International (Beijing) Corporation Semiconductor Device and Manufacturing Method Thereof
US20140124726A1 (en) * 2012-11-08 2014-05-08 Samsung Electronics Co., Ltd. Phase-change memory devices and methods of fabricating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989251B2 (en) * 2007-05-14 2011-08-02 Micron Technology, Inc. Variable resistance memory device having reduced bottom contact area and method of forming the same
KR20090006628A (ko) * 2007-07-12 2009-01-15 삼성전자주식회사 상변화 기억 소자 및 그 제조방법들
KR20110135285A (ko) * 2010-06-10 2011-12-16 삼성전자주식회사 상변화 메모리 소자의 제조방법
KR101819595B1 (ko) * 2011-02-28 2018-01-18 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
US9112150B2 (en) * 2013-07-23 2015-08-18 Micron Technology, Inc. Methods of forming memory cells and arrays

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110084791A (ko) * 2010-01-18 2011-07-26 주식회사 하이닉스반도체 하부 전극 콘택의 접촉 면적 조절이 가능한 상변화 메모리 장치의 제조 방법
US20120211720A1 (en) * 2011-02-23 2012-08-23 Samsung Electronics Co., Ltd. Variable resistance memory devices and methods of manufacturing the same
US20130062586A1 (en) * 2011-09-14 2013-03-14 Semiconductor Manufacturing International (Beijing) Corporation Semiconductor Device and Manufacturing Method Thereof
US20140124726A1 (en) * 2012-11-08 2014-05-08 Samsung Electronics Co., Ltd. Phase-change memory devices and methods of fabricating the same

Also Published As

Publication number Publication date
US10510955B2 (en) 2019-12-17
US20200119269A1 (en) 2020-04-16
US10903423B2 (en) 2021-01-26
CN108735897B (zh) 2022-03-25
CN208256729U (zh) 2018-12-18
CN108735897A (zh) 2018-11-02
US20180301625A1 (en) 2018-10-18

Similar Documents

Publication Publication Date Title
EP1292974B1 (fr) Procede de realisation d'un composant electronique a source, drain et grille auto-alignes, en architecture damascene.
FR2838238A1 (fr) Dispositif semiconducteur a grille enveloppante encapsule dans un milieu isolant
FR2884052A1 (fr) Transistor imos
EP3577683B1 (fr) Structure pour application radiofréquence
EP1103858A2 (fr) Procédé de réalisation par photolithographie de fusible de circuit intégré à point de claquage localisé
FR3038133A1 (fr) Cellule memoire a changement de phase ayant une structure compacte
FR2818439A1 (fr) Procede de fabrication d'un ilot de matiere confine entre des electrodes, et applications aux transistors
FR2894069A1 (fr) Fabrication de transistors mos
EP2591506B1 (fr) Procédé de réalisation d'un dispositif microelectronique a niveaux metalliques d'interconnexion connectes par des vias programmables
EP2706582B1 (fr) Cellule mémoire à changement de phase
EP0892442B1 (fr) Procédé de fabrication d'une capacité métal-métal au sein d'un circuit intégré, et circuit intégré correspondant
EP1298732A1 (fr) Périphérie haute tension
EP3483890B1 (fr) Point mémoire à matériau à changement de phase
EP2472624B1 (fr) Procédé de gravure d'un dispositif microélectronique à mémoire programmable
EP1433206B1 (fr) Transistor a un electron et a canal vertical, et procedes de realisation d'un tel transistor
FR3065314A1 (fr) Memoire a changement de phase
EP4141952A1 (fr) Dispositif quantique intégrant une electrode enterrée metallique
EP3104402B1 (fr) Realisation d'elements d'interconnexions auto-alignes pour circuit integre 3d
FR2750534A1 (fr) Transistor et procede de realisation d'un transistor a contacts et a isolation de champ auto-alignes
FR2885733A1 (fr) Structure de transistor a trois grilles
EP0949667A1 (fr) Cellule mémoire électriquement programmable
EP3701567B1 (fr) Procede de fabrication d'un composant electronique a doubles boites quantiques
EP3459907B1 (fr) Micro-dispositif comportant un element protege contre une gravure hf et forme d'un materiau comprenant un semi-conducteur et un metal
EP0951067A1 (fr) Circuit intégré avec couche d'arrêt et procédé de fabrication associé
EP3038149A1 (fr) Procede de realisation d'un circuit integre en trois dimensions

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20181019

PLFP Fee payment

Year of fee payment: 4

ST Notification of lapse

Effective date: 20211205