FR3023960A1 - - Google Patents

Download PDF

Info

Publication number
FR3023960A1
FR3023960A1 FR1556133A FR1556133A FR3023960A1 FR 3023960 A1 FR3023960 A1 FR 3023960A1 FR 1556133 A FR1556133 A FR 1556133A FR 1556133 A FR1556133 A FR 1556133A FR 3023960 A1 FR3023960 A1 FR 3023960A1
Authority
FR
France
Prior art keywords
data
read
controller
pcm
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1556133A
Other languages
English (en)
Other versions
FR3023960B1 (fr
Inventor
Cyril Guyot
Robert Eugeniu Mateescu
Dejan Vucinic
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Technologies Inc
Original Assignee
HGST Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HGST Netherlands BV filed Critical HGST Netherlands BV
Publication of FR3023960A1 publication Critical patent/FR3023960A1/fr
Application granted granted Critical
Publication of FR3023960B1 publication Critical patent/FR3023960B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G06F3/0677—Optical disk device, e.g. CD-ROM, DVD
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B25/00—Alarm systems in which the location of the alarm condition is signalled to a central station, e.g. fire or police telegraphic systems
    • G08B25/14—Central alarm receiver or annunciator arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/2803—Home automation networks
    • H04L12/2823—Reporting information sensed by appliance or service execution status of appliance services in a home automation network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/2803—Home automation networks
    • H04L12/2823—Reporting information sensed by appliance or service execution status of appliance services in a home automation network
    • H04L12/2825—Reporting to a device located outside the home and the home network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/602—Details relating to cache prefetching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2236—Copy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2245—Memory devices with an internal cache buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

La présente invention concerne un procédé, un appareil et un dispositif de mémorisation prévus pour améliorer la performance dans les mémoires à changement de phase (PCM) avec lecture avant écriture. Chaque écriture de la PCM est précédée d'une lecture en vue d'éviter les annulations d'écriture avec lectures urgentes à partir d'emplacements proches. Pour chaque écriture, un grand bloc de données est lu à partir d'une PCM, par exemple une partition entière, avant d'écrire dans la PCM. La copie en cache du grand bloc de données est conservée dans un dispositif de commande pendant toute la durée de l'écriture. Une demande de lecture à partir de la région chargée à l'avance est prévue à partir de la copie en cache, empêchant ainsi toute interruption pour lecture pendant l'opération d'écriture.

Description

AMÉLIORATION DE LA PERFORMANCE DES MÉMOIRES À CHANGEMENT DE PHASE AVEC LECTURE AVANT ÉCRITURE EN VUE D'ÉVITER LES ANNULATIONS D'ÉCRITURE Domaine de l'invention [001] La présente invention concerne de façon générale le domaine de la mémorisation de données et plus particulièrement un procédé, un appareil et un dispositif de mémorisation servant à améliorer la performance des mémoires à changement de phase (PCM) avec lecture avant écriture en vue d'éviter les annulations d'écriture avec lectures urgentes d'emplacements proches.
Description de l'art connexe [002] La mémoire à changement de phase (PCM) est un support prometteur pour la prochaine génération de mémoire à état solide non volatile. Une des idiosyncrasies de PCM est la durée beaucoup plus longue nécessaire pour écrire un bit que pour le lire ; les opérations d'écriture sont environ cinquante fois plus longues que celles de lecture. [003] Pendant qu'une opération d'écriture est en cours, l'accès pour lecture ou écriture à une assez grande région de mémoire de la puce, telle qu'une région de puce appelée une partition, est bloqué. Cela signifie qu'une demande de lecture d'une partition en cours d'écriture doit être mise en attente jusqu'à la fin de l'écriture qui est potentiellement 50 fois plus longue que le temps de latence de lecture habituel. Une autre possibilité est d'interrompre l'opération d'écriture pour procéder à la lecture dans un délai convenable avant de reprendre de nouveau ultérieurement l'opération d'écriture. [4] Un besoin existe de fournir un mécanisme performant et efficace pour améliorer la performance de l'écriture de données pour des lecteurs à état solide (SSDs), par exemple, dont la mémoire à changement de phase (PCM) fait partie. [5] Dans la description et les revendications suivantes, le terme mémoire à changement de phase (PCM) doit être compris au sens large et comprend les dispositifs de mémoire ayant une grande asymétrie entre les temps de latence de lecture et d'écriture avec des lectures plus rapides que les écritures.
Résumé de l'invention [6] Certains aspects des présents modes de réalisation consistent à mettre à disposition un procédé, un appareil et un dispositif de mémorisation pour l'amélioration de la performance des mémoires à changement de phase (PCM) avec lecture avant écriture. D'autres aspects importants consistent à fournir un procédé, un appareil et un dispositif de mémorisation sensiblement sans effet négatif et offrant une solution à certains inconvénients des agencements de l'art antérieur. [7] Pour résumer, un procédé, un appareil et un dispositif de mémorisation sont prévus pour améliorer la performance des mémoires à changement de phase (PCM) avec lecture avant écriture. Chaque écriture de la PCM est précédée d'une lecture en vue d'éviter les annulations d'écriture avec lectures urgentes à partir d'emplacements proches. Pour chaque écriture, un grand bloc de données est lu à partir d'une PCM, par exemple une partition entière, avant d'écrire dans la PCM. La copie en cache du grand bloc de données est conservée dans un dispositif de commande pendant toute la durée de l'écriture. Une demande de lecture à partir de la région chargée à l'avance est prévue à partir de la copie en cache, empêchant ainsi toute interruption pour lecture pendant l'opération d'écriture. Brève description des dessins [008] La présente invention vue conjointement avec les objets et avantages susmentionnés ainsi que d'autres peut être comprise à partir de la description détaillée suivante des modes de réalisation préférés de l'invention illustrés dans les dessins, dans lesquels : [009] La figure 1 est une représentation de schéma fonctionnel illustrant un système visant à améliorer les procédés de performance des mémoires à changement de phase avec lecture avant écriture, par exemple, des lecteurs à état solide (SSDs) selon les modes de réalisation préférés ; [0010] La figure 2 est un organigramme illustrant des exemples d'opération du système de la figure 1 pour améliorer la performance des mémoires à changement de phase avec lecture avant écriture, par exemple pour des lecteurs à état solide (SSDs) selon les modes de réalisation préférés ; [0011] la figure 3 illustre une écriture de données typique de l'art antérieur sur certains dispositifs de mémoire connus ; [0012] la figure 4 illustre une écriture de données sur une mémoire à changement de phase selon les modes de réalisation préférés ; [0013] la figure 5 est un schéma fonctionnel illustrant un produit de programme informatique selon les modes de réalisation préférés. Description détaillée des modes de réalisation préférés [0014] Dans la description détaillée suivante des modes de réalisation de l'invention, on fait référence aux dessins joints qui illustrent des exemples de réalisation pouvant être utilisés pour mettre en pratique l'invention. Il convient de comprendre que d'autres modes de réalisation peuvent être utilisés et que des changements structurels peuvent être apportés sans sortir de la portée de l'invention. [0015] Selon les caractéristiques des modes de réalisation préférés, un procédé, un appareil et un dispositif de mémorisation sont prévus pour améliorer la performance comprenant l'écriture améliorée de données sur une mémoire à changement de phase, par exemple pour des lecteurs à état solide (SSDs). L'écriture améliorée de données est mise en oeuvre en effectuant une lecture avant d'écrire des données sur la mémoire à changement de phase de modes de réalisation préférés. [0016] Selon les caractéristiques des modes de réalisation préférés, chaque écriture sur une mémoire à changement de phase (PCM) est précédée d'une lecture conservée dans le dispositif de commande pendant la durée de l'écriture, de sorte qu'une demande de lecture à partir de la région chargée à l'avance est prévue à partir de la copie en cache, évitant ainsi d'interrompre l'opération d'écriture pour une lecture. [0017] En référence maintenant aux dessins, la figure 1 illustre un exemple de système permettant de mettre oeuvre des procédés d'écriture améliorée de données pour une mémoire à changement de phase (PCM), par exemple pour des lecteurs à état solide (SSDs) généralement désignés par la référence 100 selon les modes de réalisation préférés. Le système 100 comprend un lecteur à état solide 102 et un ordinateur hôte 104. Le SSD 102 comprend une unité centrale de traitement de dispositif de commande (CPU) 106 comprenant une mémoire cache 107 pour mémoriser les blocs de données lus chargés à l'avance selon les modes de réalisation préférés. Le SSD 102 comprend le CPU de dispositif de commande 106 couplé à une mémoire principale ou à une mémoire à accès aléatoire dynamique (DRAM) 108, un code de commande 110 de mémoire à changement de phase (PCM) et une commande d'interface 112 de mémoire à changement de phase (PCM). [0018] Le SSD 102 comprend une pluralité de dispositifs ou puces 114 de mémoire à changement de phase (PCM) couplés à la commande d'interface 112 de PCM couplés au dispositif de commande 106. Le SSD 102 comprend une interface hôte 116 couplée entre l'ordinateur hôte 104 et la commande d'interface 112 du dispositif de commande 106 et de la mémoire à changement de phase (PCM). [0019] Bien que l'exemple de réalisation du système 100 soit décrit dans le contexte d'un lecteur à état solide 102, il convient de comprendre que les principes des modes de réalisation préférés sont appliqués de façon avantageuse à d'autres types de dispositifs de mémorisation de données comprenant la mémoire à changement de phase (PCM) et divers agencements de mémoire comprenant les dispositifs de mémoire ayant une grande asymétrie entre les temps de latence de lecture et d'écriture. [0020] Le système 100 est illustré sous une forme simplifiée suffisante pour comprendre les modes de réalisation préférés. Par exemple, le dispositif de commande 106 peut être fabriqué sur une ou de multiples puces de circuit intégré et est programmé de façon adaptée pour mettre en oeuvre les procédés selon les modes de réalisation préférés. [0021] Le SSD 102 met en oeuvre une écriture améliorée de données pour la mémoire à changement de phase (PCM) en utilisant une lecture avant écriture selon les modes de réalisation préférés. Le CPU de dispositif de commande 106 du SSD 102 comprend un micrologiciel, tel qu'un code de commande 110 de PCM selon les modes de réalisation préférés et est couplé à un bloc de commande d'interface 112 de PCM. Des informations par rapport au bloc de commande d'interface 112 du PCM sont fournies au micrologiciel du dispositif de commande 106 du SSD 102, par exemple à partir d'un code de commande 110 de PCM. [0022] La figure 2 illustre un organigramme illustrant des exemples d'opération du système de la figure 1 pour améliorer la performance comprenant l'écriture améliorée de données, par exemple pour des lecteurs à état solide (SSDs) selon les modes de réalisation préférés. [0023] Tel qu'indiqué dans un bloc 200, une écriture de données démarre selon les modes de réalisation préférés, par exemple en réponse à une demande d'écriture reçue. Avant d'écrire des données sur la PCM, un grand bloc de données est lu à partir d'une région de données chargée à l'avance de la PCM, avant l'écriture de données tel qu'indiqué dans un bloc 202. [0024] Le grand bloc de données lu à partir de la région de données chargée à l'avance est mémorisé sur le dispositif de commande du PCM tel qu'indiqué dans un bloc 204. Tel qu'indiqué dans un bloc 206, le grand bloc de données lu est conservé pendant la durée de l'opération d'écriture. Tel qu'indiqué dans un bloc 208, lorsque l'opération d'écriture de données est effectuée, une ou plusieurs demandes de lecture concernant la région de données chargée à l'avance sont reçues en option pendant l'écriture. Chaque demande reçue est traitée à partir de la copie de données en cache, à partir de la région de données chargée à l'avance dans le dispositif de commande, sans interruption d'écriture, comme l'indique un bloc 210 selon les caractéristiques des modes de réalisation préférés. [0025] La figure 3 illustre une écriture de données typique de l'art antérieur sur certains dispositifs de mémoire connus. Une lecture alentour interrompt l'écriture de données typique et une autre écriture est effectuée après la lecture alentour. [0026] La figure 4 illustre une écriture de données sur une mémoire à changement de phase généralement désignée par la référence 400 selon les modes de réalisation préférés. Avant l'écriture de données, un plus grand nombre de données est lu tel qu'indiqué à la ligne 402 comprenant un grand bloc de données. Pendant l'opération d'écriture, une lecture alentour telle qu'indiquée à la ligne 404 n'interrompt pas l'opération d'écriture. [0027] La figure 5 illustre un article manufacturé ou un produit de programme informatique 500 des modes de réalisation préférés. Le produit de programme informatique 500 comprend un support d'enregistrement lisible par ordinateur 502, tel qu'un lecteur de disquette, une mémoire en lecture seule à haute capacité prenant la forme d'un disque compact à lecture optique ou d'un CD-ROM, une bande ou tout autre produit de programme informatique similaire. Le support d'enregistrement lisible par ordinateur 502 mémorise les moyens de programme ou le code de commande 504, 506, 508, 510 sur le support 502 pour mettre en oeuvre les procédés d'amélioration de la performance pour l'écriture de données sur une mémoire à changement de phase (PCM) comprenant une lecture avant écriture selon les modes de réalisation préférés dans le système 100 de la figure 1. [0028] Une séquence d'instructions de programme ou un ensemble logique d'un ou plusieurs modules interconnectés définis par les moyens de programme enregistrés ou le code de commande 504, 506, 508, 510, dirigent le dispositif de commande 106 de SSD du système 100 pour améliorer la performance avec l'écriture de données sur la PCM de modes de réalisation préférés. [0029] Même si la présente invention a été décrite en référence aux détails des modes de réalisation de l'invention illustrés sur le dessin, ces détails ne visent pas à limiter la portée de l'invention telle que revendiquée dans les revendications annexées.20

Claims (17)

  1. REVENDICATIONS1. Procédé d'écriture de données sur une mémoire à changement de phase (PCM) comprenant : le démarrage d'une écriture de données ; la lecture d'un bloc de données provenant d'une région de données lue chargée à l'avance provenant de la PCM avant d'effectuer l'écriture de données sur la PCM ; et la conservation d'une copie en cache du bloc de données lu dans un dispositif de commande pendant la durée de l'opération d'écriture de données.
  2. 2. Procédé d'écriture de données selon la revendication 1, dans lequel le démarrage d'une écriture de données comprend la réception d'une demande d'écriture.
  3. 3. Procédé d'écriture de données selon la revendication 2, dans lequel la lecture du bloc de données provenant de la région de données lue chargée à l'avance à partir de la PCM comprend la lecture d'une partition entière à partir de la PCM, en réponse à la demande d'écriture reçue.
  4. 4. Procédé d'écriture de données selon la revendication 1, comprenant la réception d'une demande de lecture provenant de la région de données lue chargée à l'avance pendant l'opération d'écriture, la réalisation de la demande de lecture à partir de la copie de données en cache dans le dispositif de commande, empêchant ainsi toute interruption pour lecture pendant l'opération d'écriture de données.
  5. 5. Procédé d'écriture de données selon la revendication 4, comprenant la réception d'une seconde demande de lecture provenant de la région de données lue chargée à l'avance pendant l'opération d'écriture, la réalisation de la seconde demande de lecture à partir de la copie de données en cache dans le dispositif de commande, empêchant ainsi toute interruption pour lecture pendant l'opération d'écriture de données. 10
  6. 6. Appareil d'écriture de données sur une mémoire à changement de phase (PCM) comprenant : un dispositif de commande ; ledit dispositif de commande démarrant une écriture de données ; ledit dispositif de commande lisant un bloc de données provenant d'une région de données lue chargée à l'avance à partir de la PCM avant d'effectuer l'écriture de données sur la PCM ; et ledit dispositif de commande conservant une copie en cache du bloc de données pendant la durée de l'opération d'écriture de données.
  7. 7. Appareil d'écriture de données selon la revendication 6, comprenant un code de commande mémorisé sur un support lisible par ordinateur non transitoire et dans lequel ledit dispositif de commande utilise ledit code de commande pour l'écriture de données. 15
  8. 8. Appareil d'écriture de données selon la revendication 6, comprenant ledit dispositif de commande recevant une demande d'écriture et démarrant l'écriture de données.
  9. 9. Appareil d'écriture de données selon la revendication 6, dans lequel ledit dispositif de commande lisant le bloc de données provenant de la région de données lue chargée à 20 l'avance à partir de la PCM comprend ledit dispositif de commande lisant une partition entière à partir de la PCM, en réponse à la demande d'écriture reçue.
  10. 10. Appareil d'écriture de données selon la revendication 6, comprenant ledit dispositif de commande recevant une demande de lecture en provenance de la région de données 25 lue chargée à l'avance pendant l'opération d'écriture, ledit dispositif de commande réalisant la demande de lecture à partir de la copie en cache dans le dispositif de commande, empêchant ainsi toute interruption pour lecture pendant l'opération d'écriture de données.
  11. 11. Appareil d'écriture de données selon la revendication 10, dans lequel ledit dispositif de commande reçoit une seconde demande de lecture provenant de la région de données lue chargée à l'avance pendant l'opération d'écriture, ledit dispositif de commande effectuant la seconde demande de lecture à partir de la copie en cache dans le dispositif de commande, empêchant ainsi toute interruption pour lecture pendant l'opération d'écriture de données.
  12. 12. Dispositif de mémorisation de données comprenant : une mémoire à changement de phase (PCM) ; un dispositif de commande pour l'écriture de données sur la mémoire à changement de phase (PCM) ; ledit dispositif de commande démarrant une écriture de données ; ledit dispositif de commande lisant un bloc de données provenant d'une région de données lue chargée à l'avance à partir de la PCM avant d'effectuer l'écriture de données sur la PCM ; et ledit dispositif de commande conservant une copie en cache du bloc de données pendant la durée de l'opération d'écriture de données.
  13. 13. Dispositif de mémorisation de données selon la revendication 12, comprenant un code de commande mémorisé sur un support lisible par ordinateur non transitoire et dans lequel ledit dispositif de commande utilise ledit code de commande pour l'écriture de données.
  14. 14. Dispositif de mémorisation de données selon la revendication 12, comprenant ledit dispositif de commande recevant une demande d'écriture et démarrant l'écriture de données. 5
  15. 15. Dispositif de mémorisation de données selon la revendication 12, dans lequel ledit dispositif de commande lisant le bloc de données provenant de la région de données lue chargée à l'avance à partir de la PCM comprend ledit dispositif de commande lisant une partition entière à partir de la PCM, en réponse à la demande d'écriture reçue.
  16. 16. Dispositif de mémorisation de données selon la revendication 12, comprenant ledit dispositif de commande recevant une demande de lecture provenant de la région de données lue chargée à l'avance pendant l'opération d'écriture, ledit dispositif de commande réalisant la demande de lecture à partir de la copie en cache dans le dispositif 10 de commande, empêchant ainsi toute interruption pour lecture pendant l'opération d'écriture de données.
  17. 17. Dispositif de mémorisation de données selon la revendication 16, dans lequel ledit dispositif de commande reçoit une seconde demande de lecture provenant de la région 15 de données lue chargée à l'avance pendant l'opération d'écriture, ledit dispositif de commande réalisant la seconde demande de lecture à partir de la copie en cache dans le dispositif de commande, empêchant ainsi toute interruption pour lecture pendant l'opération d'écriture de données.
FR1556133A 2014-07-15 2015-06-30 Amelioration de la performance des memoires a changement de phase avec lecture avant ecriture en vue d'eviter les annulations Active FR3023960B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/332,197 US9471227B2 (en) 2014-07-15 2014-07-15 Implementing enhanced performance with read before write to phase change memory to avoid write cancellations

Publications (2)

Publication Number Publication Date
FR3023960A1 true FR3023960A1 (fr) 2016-01-22
FR3023960B1 FR3023960B1 (fr) 2020-11-20

Family

ID=53872226

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1556133A Active FR3023960B1 (fr) 2014-07-15 2015-06-30 Amelioration de la performance des memoires a changement de phase avec lecture avant ecriture en vue d'eviter les annulations

Country Status (6)

Country Link
US (1) US9471227B2 (fr)
CN (1) CN105278871B (fr)
AU (1) AU2015203828B2 (fr)
DE (1) DE102015008380A1 (fr)
FR (1) FR3023960B1 (fr)
GB (1) GB2531105B (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6458752B2 (ja) * 2016-03-04 2019-01-30 日本電気株式会社 ストレージ制御装置、ストレージシステム、ストレージ制御方法、および、プログラム
US9911494B1 (en) 2017-01-11 2018-03-06 Western Digital Technologies, Inc. Overlapping write schemes for cross-point non-volatile memory devices
US10068663B1 (en) * 2017-05-30 2018-09-04 Seagate Technology Llc Data storage device with rewriteable in-place memory
US10564856B2 (en) * 2017-07-06 2020-02-18 Alibaba Group Holding Limited Method and system for mitigating write amplification in a phase change memory-based storage device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7471556B2 (en) 2007-05-15 2008-12-30 Super Talent Electronics, Inc. Local bank write buffers for accelerating a phase-change memory
US7889544B2 (en) * 2004-04-05 2011-02-15 Super Talent Electronics, Inc. High-speed controller for phase-change memory peripheral device
US7237075B2 (en) * 2002-01-22 2007-06-26 Columbia Data Products, Inc. Persistent snapshot methods
US7269708B2 (en) * 2004-04-20 2007-09-11 Rambus Inc. Memory controller for non-homogenous memory system
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
TWI347607B (en) 2007-11-08 2011-08-21 Ind Tech Res Inst Writing system and method for a phase change memory
CN101673188B (zh) * 2008-09-09 2011-06-01 上海华虹Nec电子有限公司 一种固态硬盘的数据存取方法
JP2010198329A (ja) * 2009-02-25 2010-09-09 Nec Corp ストレージ装置、ストレージ管理方法及びストレージ管理プログラム
US8004884B2 (en) 2009-07-31 2011-08-23 International Business Machines Corporation Iterative write pausing techniques to improve read latency of memory systems
US8085584B1 (en) 2009-11-30 2011-12-27 Micron Technology, Inc. Memory to store user-configurable data polarity
CA2793922A1 (fr) 2010-04-26 2011-11-03 Mosaid Technologies Incorporated Procede d'ecriture dans une memoire a changement de phase
EP2418584A1 (fr) * 2010-08-13 2012-02-15 Thomson Licensing Procédé et appareil pour stocker au moins deux flux de données dans un réseau de mémoires ou pour lire au moins deux flux de données d'un réseau de mémoires
US8374040B2 (en) 2011-02-25 2013-02-12 International Business Machines Corporation Write bandwidth in a memory characterized by a variable write time
JP5759303B2 (ja) * 2011-08-11 2015-08-05 キヤノン株式会社 インプリント装置、それを用いた物品の製造方法
CN103999057B (zh) 2011-12-30 2016-10-26 英特尔公司 具有开关的相变存储器(pcms)的元数据管理和支持
US9552297B2 (en) * 2013-03-04 2017-01-24 Dot Hill Systems Corporation Method and apparatus for efficient cache read ahead
US8886880B2 (en) * 2012-05-29 2014-11-11 Dot Hill Systems Corporation Write cache management method and apparatus
US9030482B2 (en) * 2012-11-09 2015-05-12 Intel Corporation Hybrid display frame buffer for display subsystem

Also Published As

Publication number Publication date
GB2531105A8 (en) 2016-05-18
FR3023960B1 (fr) 2020-11-20
GB2531105A (en) 2016-04-13
AU2015203828A1 (en) 2016-02-04
DE102015008380A1 (de) 2016-01-21
US20160018988A1 (en) 2016-01-21
GB2531105B (en) 2016-10-19
CN105278871A (zh) 2016-01-27
GB201511206D0 (en) 2015-08-12
US9471227B2 (en) 2016-10-18
CN105278871B (zh) 2019-05-07
AU2015203828B2 (en) 2017-04-13

Similar Documents

Publication Publication Date Title
US11416161B2 (en) Zone formation for zoned namespaces
US7912994B2 (en) Reducing connection time for mass storage class peripheral by internally prefetching file data into local cache in response to connection to host
US9959210B2 (en) Systems and methods for dynamic optimization of flash cache in storage devices
TWI512476B (zh) 用以控制非依電性記憶體裝置中之操作之方法以及相關電腦程式產品、電腦可讀儲存媒體、記憶體裝置、及主機裝置
FR3023960A1 (fr)
FR3028656A1 (fr)
FR3026545A1 (fr)
FR2844613A1 (fr) Systeme pour le transfert rapide des donnees
US10437512B2 (en) Techniques for non-volatile memory page retirement
KR20200011579A (ko) 하이브리드 스토리지 시스템에서의 데이터 저장 제어 기법
US9268487B2 (en) Method and apparatus for restricting writes to solid state memory when an end-of life condition is reached
FR3033061A1 (fr)
CN107291399B (zh) 一种基于spdk的后端存储方法、装置及系统
US20120290781A1 (en) Nonvolatile memory device with increased endurance and method of operating the same
FR3027128A1 (fr)
US10162760B2 (en) Hibernation based on page source
US9837167B2 (en) Method for operating storage device changing operation condition depending on data reliability
CN112783831B (zh) 一种文件迁移方法及装置
EP1762939A1 (fr) Procédé de mémorisation de données numériques dans un grand système informatique et dispositif associé
JPWO2021005444A5 (fr)
JP2009237902A (ja) 記録装置及びその制御方法
JP2011086324A (ja) ストレージ装置
KR101455682B1 (ko) 해시 파티셔닝 장치 및 방법
TW201506790A (zh) 系統開機方法以及開機系統
EP2383746A1 (fr) Procédé d'écriture et de lecture dans une mémoire d'atomicité

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

TP Transmission of property

Owner name: WESTERN DIGITAL TECHNOLOGIES, INC., US

Effective date: 20200319

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10